CN115020585A - 用于制备忆阻器的功能层、忆阻器以及相应的制作方法 - Google Patents

用于制备忆阻器的功能层、忆阻器以及相应的制作方法 Download PDF

Info

Publication number
CN115020585A
CN115020585A CN202210794343.4A CN202210794343A CN115020585A CN 115020585 A CN115020585 A CN 115020585A CN 202210794343 A CN202210794343 A CN 202210794343A CN 115020585 A CN115020585 A CN 115020585A
Authority
CN
China
Prior art keywords
dimensional
dielectric layer
functional layer
memristor
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210794343.4A
Other languages
English (en)
Inventor
王佩剑
蓝善贵
郑智元
潘宝俊
张致翔
俞滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZJU Hangzhou Global Scientific and Technological Innovation Center
Original Assignee
ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZJU Hangzhou Global Scientific and Technological Innovation Center filed Critical ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority to CN202210794343.4A priority Critical patent/CN115020585A/zh
Publication of CN115020585A publication Critical patent/CN115020585A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及忆阻器技术领域，公开了一种用于制备忆阻器的功能层、忆阻器以及相应的制作方法，其中，功能层包括二维电介质层，所述二维电介质层引入有相应的空位缺陷。使用本发明的功能层使得表征忆阻器性能的开关比更大，而且制作得到的忆阻器器件不需要和现有技术一样需要在开始阶段先施加一个较大电压的初始化操作来诱导金属电极形成导电细丝，也有利于降低器件工作设置过程所需要的电压，降低功耗。

Description

用于制备忆阻器的功能层、忆阻器以及相应的制作方法
技术领域
本发明涉及忆阻器技术领域，具体为一种用于制备忆阻器的功能层、忆阻器以及相应的制作方法。
背景技术
忆阻器是现代电子电路领域中一类基本的电子元件，其阻值是由流经它的电荷量所确定，因此，通过测量忆阻器的电阻值，便可得到流经它的电荷量，从而具有记忆电荷的功能。忆阻器在电压扫描情况下可以呈现高电平(对应低阻态)和低电平(对应高阻态)，对应“1”和“0”两个状态，具有电学控制存储数据功能。忆阻器被证明在后摩尔时代可用于新型存储功能和神经拟态功能的主流非易失性存储器，具有全电控、可用于神经形态器件等优良性质。
传统三维半导体材料在突破摩尔定律的限制进而实现器件更高集成度方面受到了极大挑战，且功耗较大。具体的，在传统用于制作忆阻器功能层的三维金属氧化物薄膜中，薄膜的表面不平整，表面存在悬挂键，与金属电极的电学接触不佳，且难以进行多种功能材料的集成，这些问题严重限制了后续高性能的忆阻器件的制作。因此，如何制备高质量的忆阻器件功能层是目前亟待解决的问题。
发明内容
本发明的目的在于克服现有忆阻器件功能层效果不好的问题，提供了一种用于制备忆阻器的功能层、忆阻器以及相应的制作方法。
为了实现上述目的，本发明提供一种用于制备忆阻器的功能层，包括二维电介质层，其中，所述二维电介质层引入有相应的空位缺陷。
作为一种可实施方式，所述二维电介质层的厚度范围为1nm-100nm；所述空位缺陷的密度范围为1010-1013cm-3；所述二维电介质层的二维电介质材料为二维氮化硼或者二维金属氧化物，所述二维金属氧化物为二维三氧化钼、二维三氧化钨、二维三氧化二锑其中的一种。
作为一种可实施方式，所述二维电介质层通过等离子体处理引入有相应的空位缺陷；其中，当所述二维电介质层的材料为氮化硼时，通过氮等离子体进行处理，对应引入的空位缺陷为硼空位缺陷；当所述二维电介质层的材料为二维三氧化钼、二维三氧化钨、二维三氧化二锑其中的一种时，通过氩等离子体进行处理，对应引入的空位缺陷为氧空位缺陷。
作为一种可实施方式，所述二维电介质层包括至少一层二维电介质材料层。
相应的，本发明还提供一种包含所述的功能层的忆阻器，包括衬底、位于所述衬底表面的底电极、位于所述底电极表面的功能层和位于所述功能层表面的顶电极。
作为一种可实施方式，所述衬底的材料为带有氧化层的硅片、蓝宝石、SrTiO3、氧化铟锡、石英、玻璃、云母片、氮化硅、氧化铝、聚酰亚胺、聚二甲基硅氧烷其中的一种；所述底电极和所述顶电极的材料都为金属或柔性导电材料，所述金属为金、铂、钯其中的一种，所述柔性导电材料为氧化铟锡、石墨烯其中的一种。
相应的，本发明还提供一种所述的功能层的制作方法，包括以下步骤：
提供二维电介质层；
将所述二维电介质层放入等离子体反应腔中进行等离子体处理，在所述二维电介质层引入相应的空位缺陷，从而得到引入相应空位缺陷的二维电介质层。
作为一种可实施方式，在所述等离子体反应腔中通入的等离子体为惰性气体等离子体，所述惰性气体的流速为5sccm-50sccm，功率为10W-500W，处理时间为5min-180min；其中，当二维电介质层的材料为二维氮化硼时，通入的所述惰性气体等离子体为氮等离子体，从而在所述二维电介质层引入硼空位缺陷，当二维电介质层的材料为二维金属氧化物时，通入的所述惰性气体等离子体为氩等离子体，从而在所述二维电介质层引入氧空位缺陷。
相应的，本发明还提供一种所述的忆阻器的制作方法，包括以下步骤：
提供衬底，在所述衬底表面制备底电极；
将功能层转移到所述底电极表面；
在所述功能层表面制备顶电极。
作为一种可实施方式，在所述衬底表面制备底电极的步骤具体包括：通过蒸镀、溅射和转移方法其中的一种方式在所述衬底表面制备底电极。
作为一种可实施方式，在所述功能层表面制备顶电极具体包括：通过转印方法在所述功能层表面制备顶电极。
作为一种可实施方式，通过转印方法在所述功能层表面制备顶电极的步骤具体包括：
提供临时衬底，对所述临时衬底表面做疏水化处理，再在所述临时衬底表面进行光刻显影，随后蒸镀金属电极，得到顶电极，然后使用粘附的方式将所述临时衬底表面的顶电极转移至所述功能层表面。
本发明的有益效果：本发明公开了用于制备忆阻器的功能层、忆阻器以及相应的制作方法，其中，功能层包括二维电介质层，所述二维电介质层引入有相应的空位缺陷；本发明通过使用经过等离子体处理的二维电介质层作为功能层，等离子体处理能引入空位缺陷，有利于阻变现象的产生，使得表征忆阻器性能的开关比更大。
而且本发明可以通过控制等离子体处理的气流量、功率和时间控制引入空位的数量，促进了导电细丝的形成过程，使用本发明的功能层使得表征忆阻器性能的开关比更大，而且制作得到的忆阻器不需要和现有技术一样需要电激活机制，即在开始阶段先施加一个较大电压的初始化操作来诱导金属电极形成导电细丝从而使得忆阻器器件后续有稳定的电阻转变行为，也有利于降低忆阻器器件在工作设置过程所需要的电压，降低功耗。另外，由于不同于目前较多的需要通过活性金属电极金属离子在功能层中迁移形成导电细丝的机制，即不需要金属电极电离出金属离子在功能层中迁移，而是直接利用功能层中的空位，器件的所需要的“设置”电压较小且离散性小，抗疲劳和保持性能更有优势。
附图说明
图1为本发明实施例中对二维电介质材料进行等离子处理的结构示意图；
图2为本发明实施例中忆阻器的结构示意图；
图3为本发明实施例中使用氮等离子体处理氮化硼材料所制得二维电介质层的荧光光谱示意图；
图4为本发明实施例的基于引入有空位缺陷的二维氮化硼的忆阻器的高低阻态回滞曲线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本实施例提供一种技术方案：一种用于制备忆阻器的功能层，包括二维电介质层，其中，所述二维电介质层引入有相应的空位缺陷。
如图2所示为包含所述功能层30的忆阻器的结构示意图，可以看到，所述忆阻器还包括衬底10、底电极20和顶电极40，所述底电极20位于所述衬底10表面，所述功能层30位于所述底电极20表面，所述顶电极40位于所述功能层30表面，其中，所述功能层30为带有空位31缺陷的二维电介质层。
所述二维电介质层的厚度范围为1nm-100nm，比现有三维材料制作的微米至毫米量级小；所述空位缺陷在所述二维电介质层中的密度范围为1010-1013cm-3，该密度范围能够使忆阻器的开启电压处于3V以下，使得表征忆阻器性能的开关比更大，并且能够维持稳定的开关特性；所述二维电介质层的二维电介质材料为二维氮化硼或者二维金属氧化物等，所述二维金属氧化物为二维三氧化钼、二维三氧化钨、二维三氧化二锑等其中的一种。
具体的，所述二维电介质层通过等离子体处理引入相应的空位缺陷，其中，当所述二维电介质层的二维电介质材料为氮化硼时，通过氮等离子体进行处理，对应引入的空位缺陷为硼空位缺陷；当所述二维电介质层的二维电介质材料为二维三氧化钼、二维三氧化钨、二维三氧化二锑其中的一种时，通过氩等离子体进行处理，对应引入的空位缺陷为氧空位缺陷；其中，所述氮等离子体可以通过衬底微刻与清理一体机产生，也可以通过等离子体增强化学气相沉积系统产生。
具体的，一般形成什么空位是根据二维电介质材料中的原子质量与等离子体的离子质量相比较得到，因为重离子可以将轻原子轰击出来，因此，当所述二维电介质层的材料为氮化硼时，通过氮等离子体进行处理，由于硼原子的原子质量较小，更容易被氮原子击出，因此对应引入的空位缺陷为硼空位缺陷；当所述二维电介质层的材料为二维三氧化钼、二维三氧化钨、二维三氧化二锑其中的一种时，通过氩等离子体进行处理，由于氧原子的原子质量较小，更容易被击出，因此对应引入的空位缺陷为氧空位缺陷。
本发明实施例所述功能层选用的是二维电介质材料，二维电介质材料具有原子级平整界面，和金属电极即底电极和顶电极都具有好的接触，而且具有极薄厚度，在低功耗和可缩微性方面有优势；相对于三维材料，二维电介质材料因为厚度更薄，所需的电压电流较小，功耗较低。
需要注意的是，二维氮化硼和二维三氧化钼、二维三氧化钨、二维三氧化二锑等二维电介质材料都为绝缘体，一般来说，若要作为忆阻器的功能层，要求导电性可以在低导电状态和高导电状态切换，因此，若仅仅是将上述绝缘体作为忆阻器的功能层，忆阻器是无法正常工作的。
而且，在现有技术中，当要使用忆阻器时，需要电激活机制，即在开始阶段先施加一个较大电压的初始化操作来诱导底电极和顶电极之间通过金属电离、并在另一极还原，从而形成导电细丝，使得后续有稳定的电阻转变行为。
而本发明实施例选用了二维电介质材料，并通过在二维电介质材料引入空位缺陷后，使得功能层能够导电，而且根据实验，我们还发现空位缺陷在电场作用下能够迁移、聚合产生导电细丝，使得制备得到的忆阻器不需要和现有技术一样需要在开始阶段先施加一个较大电压的初始化操作来诱导金属电极形成导电细丝，有利于降低器件工作设置过程所需要的电压，降低功耗；而且，本实施例使用绝缘体作为功能层，在关态时又可以得到较小的关态电流，有利于提高重要的性能参数—开关比。
具体的，以二维氮化硼为例，由于氮化硼材料带隙宽度大，完美的氮化硼材料在激发光下不存在荧光，而在等离子体处理后，原来不会有荧光峰的二维电介质材料产生了荧光峰，说明有空位引入，使得空位在电场作用下会形成导电细丝，从而能够导电(开态)；如图3所示为本发明实施例中使用氮等离子体处理氮化硼材料所制得二维电介质层的荧光光谱，其中，横坐标为波长，纵坐标为荧光强度；可以看出，氮化硼材料在经过等离子体处理后产生了荧光峰，而所出现的荧光峰也就是代表空位缺陷产生的荧光峰，可以得出上述结论。
而且，由于不同于现有的需要通过活性金属电极金属离子迁移到功能层中形成导电细丝的机制，忆阻器器件的转变参数离散型小，抗疲劳和保持性能有优势。另外，由于所述二维电介质材料是绝缘体，拥有比二维半导体更小的关态电流，从而使得表征忆阻器性能的开关比更大；如图4所示为本发明实施例所指的基于引入空位缺陷的氮化硼的忆阻器的典型的高低阻态回滞曲线，通过该曲线可以得到，当电流加大，器件先为高阻态(电流较小)，经过一个设置(“Set”)过程，导电细丝形成，器件进入低阻态(电流较大)；加反向偏压时，导电细丝会溶解破裂，器件又低阻态又回复到高阻态，使得忆阻器器件可以在高低阻态之间切换。
在本实施例中，所述二维电介质层包括至少一层二维电介质材料层；即所述二维电介质层可以为单层二维电介质材料层，也可以包含多层二维电介质材料层，使得稳定性提高；具体的，可以利用机械剥离或者化学气相沉积法生成的二维单层或多层电介质材料作为功能层。
基于同一发明构思，本发明实施例还提供了一种包含所述功能层的忆阻器，所述忆阻器包括衬底、位于所述衬底表面的底电极、位于所述底电极表面的功能层和位于所述功能层表面的顶电极。
所述衬底的材料为带有氧化层的硅片、蓝宝石、SrTiO3、氧化铟锡、石英、玻璃、云母片、氮化硅、氧化铝、聚酰亚胺、聚二甲基硅氧烷等其中的一种；所述底电极和所述顶电极的材料都为金属或柔性导电材料，所述金属为金、铂、钯等其中的一种，所述柔性导电材料为氧化铟锡、石墨烯等其中的一种；其中，如果使用氧化铟锡做为衬底，则不需要再额外制作底电极，因为氧化铟锡本身为导电玻璃可作为底电极。
基于同一发明构思，本发明实施例还提供了一种所述功能层的制作方法，也即通过等离子体处理在所述二维电介质层中引入相应的空位缺陷的步骤，包括：
提供二维电介质层；
将所述二维电介质层放入等离子体反应腔中进行等离子体处理，在所述二维电介质层引入相应的空位缺陷，从而得到引入相应空位缺陷的二维电介质层。
如图1所示为对二维电介质材料进行等离子处理时等离子体反应腔、衬底、二维电介质材料的位置结构示意图，包括等离子体反应腔1、在所述等离子体反应腔外围的等离子体线圈，所述临时衬底3放在所述等离子体反应腔1内部，所述二维电介质材料4放在所述临时衬底3表面进行等离子体处理，具体的，在所述等离子体反应腔中通入的气体为惰性气体等离子体，所述惰性气体为氮气或氩气等惰性气体等离子体或者其中几种气体的混合气体等离子体；按如图所示的箭头方向通入，所述惰性气体的流速为5sccm-50sccm，功率为10W-500W，处理时间为5min-180min，材料处理温度为室温，或可以略微加热到25℃-100℃的较低温度；例如，当二维电介质层的材料为二维氮化硼时，通入的所述惰性气体等离子体为氮等离子体，从而在所述二维电介质层引入硼空位缺陷，当二维电介质层的材料为二维金属氧化物时，通入的所述惰性气体等离子体为氩等离子体，从而在所述二维电介质层引入氧空位缺陷。
其中，所述空位缺陷的数量可以通过控制等离子体处理的时间、气体流量、功率和控制，使得空位缺陷的数量在预定范围内；本实施例利用等离子体处理等方式，从而可控地调控二维电介质材料中的空位等缺陷，使得空位等缺陷成为产生忆阻器中导电细丝的机制。
本发明实施例通过使用经过等离子体处理的二维电介质层作为功能层，等离子体处理能引入空位缺陷，有利于阻变现象的产生；而且本发明实施例可以通过控制等离子体处理的气流量、功率和时间控制引入空位的数量，促进了硼空位导电细丝的形成过程，有利于省去目前常见的需要在开始阶段施加一个较大电压的初始化操作来诱导金属电极形成导电细丝从而使得后续有稳定的电阻转变行为的电激活机制，也有利于降低器件工作设置过程所需要的电压，降低功耗。由于不同于目前较多的需要通过活性金属电极金属离子迁移在功能层中形成导电细丝的机制，器件的转变参数离散型小，抗疲劳和保持性能更有优势。
基于同一发明构思，本发明实施例还提供例一种包括所述功能层的忆阻器的制作方法，包括以下步骤：
提供衬底，在所述衬底表面制备底电极；
将功能层转移到所述底电极表面；
在所述功能层表面制备顶电极。
具体的，本实施例中，忆阻器的制作过程为：先提供衬底，在衬底上制作底电极，再将制作得到的包含相应的空位缺陷的二维电介质层转移到所述底电极表面；再将顶电极制备到所述二维电介质层表面；根据此制造思路可以制作多个忆阻器阵列。
其中，将功能层转移到所述底电极表面的转移方法可以为干法转移或湿法转移；
湿法转移为：在带有二维电介质层的临时衬底表面旋涂一定浓度(例如150mg/mL)的聚苯乙烯溶于甲苯或者聚甲基丙烯酸甲酯溶于茴香醚的溶液，加热至60℃烘烤3分钟固化；用镊子将表面高分子薄膜即二维电介质层的一角挑开，用注射器注入水，用镊子将高分子薄膜揭开，附于聚二甲基硅氧烷图章上，在转移平台上转移至相应部位，湿法转移可用于化学气相沉积法生长的样品或机械剥离法制备的样品；
干法转移为：用聚二甲基硅氧烷图章直接将样品粘附，在转移平台上将材料转移至相应部位；干法转移更适用于机械剥离的样品。
在所述衬底表面制备底电极的步骤具体包括：通过蒸镀、溅射和转移方法其中的一种方式在所述衬底表面制备底电极；其中，若是金属底电极可通过蒸镀或溅射制作，若是柔性导电材料可通过转移方法制作。
进一步的，在现有技术中，完全是使用蒸镀、溅射等方法在所述功能层表面制备金属电极也就是顶电极，而在接触的过程中，金属原子对材料的轰击会造成功能层表面有很多的缺陷，造成带间缺陷态导致的费米钉扎，如何解决该缺陷并集成制备高性能忆阻器也是目前亟待解决的问题。
因此，本发明实施例提供了一种通过转印方法在所述功能层表面制备顶电极的方式，即在所述功能层表面制备顶电极具体包括：通过转印方法在所述功能层表面制备顶电极。
而通过转印方法在所述功能层表面制备顶电极的步骤包括：提供临时衬底，对所述临时衬底表面做疏水化处理，再在所述临时衬底表面旋进行光刻显影，随后蒸镀金属电极，得到顶电极，然后使用粘附的方式将所述临时衬底表面的顶电极转移至所述功能层表面。
具体的，先使用六甲基二硅胺烷对临时衬底表面做疏水化处理，其中，临时衬底可以为硅片；然后将临时衬底上旋涂光刻胶，经过烘烤、光刻(或激光直写、电子束曝光)、显影形成图案，随后蒸镀金属电极，洗脱，得到顶电极，然后用图章粘附顶电极，转移至目标位置也就是所述功能层表面，其中，转印电极使用的图章可以是聚二甲基硅氧烷或聚碳酸酯等粘附力较强的有机聚合物。
本实施例通过使用转印方法在所述功能层表面制备顶电极，有利于形成干净的界面，减少蒸镀、溅射等过程金属原子对电介质功能层的轰击，消除电极和功能层之间的悬挂键等缺陷，形成优良的电学接触。
本发明通过制备底电极，随后将功能层转移至底电极上，通过转印电极的方法制备顶电极，形成包夹结构，制作后摩尔忆阻器，使得可以大规模地在二维电介质中引入空位等导电细丝赖以形成的机构；并且转印电极使得材料和电极之间拥有原子级平整界面，改善电极接触，在制作基于二维层状材料的忆阻器件和神经拟态器件领域有优异应用前景。
本发明虽然己以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种用于制备忆阻器的功能层，其特征在于，包括二维电介质层，其中，所述二维电介质层引入有相应的空位缺陷。
2.根据权利要求1所述的用于制备忆阻器的功能层，其特征在于，所述二维电介质层的厚度范围为1nm-100nm；所述空位缺陷的密度范围为1010-1013cm-3；所述二维电介质层的材料为二维氮化硼或者二维金属氧化物，所述二维金属氧化物为二维三氧化钼、二维三氧化钨、二维三氧化二锑其中的一种。
3.根据权利要求1所述的用于制备忆阻器的功能层，其特征在于，所述二维电介质层通过等离子体处理引入有相应的空位缺陷；其中，当所述二维电介质层的材料为氮化硼时，通过氮等离子体进行处理，对应引入的空位缺陷为硼空位缺陷；当所述二维电介质层的材料为二维三氧化钼、二维三氧化钨、二维三氧化二锑其中的一种时，通过氩等离子体进行处理，对应引入的空位缺陷为氧空位缺陷。
4.一种包含如权利要求1至3任一项所述的功能层的忆阻器，其特征在于，包括衬底、位于所述衬底表面的底电极、位于所述底电极表面的功能层和位于所述功能层表面的顶电极。
5.根据权利要求4所述的忆阻器，其特征在于，所述衬底的材料为带有氧化层的硅片、蓝宝石、SrTiO3、氧化铟锡、石英、玻璃、云母片、氮化硅、氧化铝、聚酰亚胺、聚二甲基硅氧烷其中的一种；所述底电极和所述顶电极的材料都为金属或柔性导电材料，所述金属为金、铂、钯其中的一种，所述柔性导电材料为氧化铟锡、石墨烯其中的一种。
6.一种如权利要求1至3任一项所述的功能层的制作方法，其特征在于，包括以下步骤：
提供二维电介质层；
将所述二维电介质层放入等离子体反应腔中进行等离子体处理，在所述二维电介质层引入相应的空位缺陷，从而得到引入相应空位缺陷的二维电介质层。
7.根据权利要求6所述的功能层的制作方法，其特征在于，在所述等离子体反应腔中通入的等离子体为惰性气体等离子体，所述惰性气体的流速为5sccm-50sccm，功率为10W-500W，处理时间为5min-180min；其中，当二维电介质层的材料为二维氮化硼时，通入的所述惰性气体等离子体为氮等离子体，从而在所述二维电介质层引入硼空位缺陷，当二维电介质层的材料为二维金属氧化物时，通入的所述惰性气体等离子体为氩等离子体，从而在所述二维电介质层引入氧空位缺陷。
8.一种如权利要求4或5所述的忆阻器的制作方法，其特征在于，包括以下步骤：
提供衬底，在所述衬底表面制备底电极；
将功能层转移到所述底电极表面；
在所述功能层表面制备顶电极。
9.根据权利要求8所述的的忆阻器的制作方法，其特征在于，在所述衬底表面制备底电极的步骤具体包括：通过蒸镀、溅射和转移方法其中的一种方式在所述衬底表面制备底电极。
10.根据权利要求8所述的忆阻器的制作方法，其特征在于，在所述功能层表面制备顶电极具体包括：通过转印方法在所述功能层表面制备顶电极。
CN202210794343.4A 2022-07-07 2022-07-07 用于制备忆阻器的功能层、忆阻器以及相应的制作方法 Pending CN115020585A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210794343.4A CN115020585A (zh) 2022-07-07 2022-07-07 用于制备忆阻器的功能层、忆阻器以及相应的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210794343.4A CN115020585A (zh) 2022-07-07 2022-07-07 用于制备忆阻器的功能层、忆阻器以及相应的制作方法

Publications (1)

Publication Number Publication Date
CN115020585A true CN115020585A (zh) 2022-09-06

Family

ID=83079172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210794343.4A Pending CN115020585A (zh) 2022-07-07 2022-07-07 用于制备忆阻器的功能层、忆阻器以及相应的制作方法

Country Status (1)

Country Link
CN (1) CN115020585A (zh)

Similar Documents

Publication Publication Date Title
Wang et al. Resistive switching and synaptic behaviors of TaN/Al 2 O 3/ZnO/ITO flexible devices with embedded Ag nanoparticles
Haemori et al. Impact of Cu electrode on switching behavior in a Cu/HfO2/Pt structure and resultant Cu ion diffusion
US7022555B2 (en) Methods of forming a semiconductor memory device
CN111029459B (zh) 一种界面型原子忆阻器及其制备方法
US8501621B2 (en) Method of fabrication of the memristive device
KR20040035747A (ko) 비휘발성 저항 가변 장치 및 프로그램가능 메모리 셀의형성 방법
KR20040083432A (ko) 비휘발성 저항 가변 소자를 형성하는 방법 및 실버셀레나이드를 포함한 구조를 형성하는 방법
CN112289930B (zh) 一种兼具易失性与非易失性的CuxO忆阻器及其调控方法
Praveen et al. Top electrode dependent resistive switching in M/ZnO/ITO memristors, M= Al, ITO, Cu, and Au
Zhai et al. Resistive switching properties and failure behaviors of (Pt, Cu)/amorphous ZrO2/Pt sandwich structures
CN109545960B (zh) 一种电导连续可变的忆阻器及其制备方法和应用
Qu et al. A novel WOx-based memristor with a Ti nano-island array
US20220278276A1 (en) A Resistive Memory Device Structure Based on Stacked Layers Of Nanocrystalline TMDCs
WO2010087836A1 (en) Electrically actuated device
Qi et al. Oxygen Vacancy Kinetics Mechanism of the Negative Forming‐Free Process and Multilevel Resistance Based on Hafnium Oxide RRAM
CN111969108A (zh) 一种基于柔性基底的偏铝酸铜忆阻器及制备方法
CN115020585A (zh) 用于制备忆阻器的功能层、忆阻器以及相应的制作方法
CN112331766B (zh) 基于碲化钼的忆阻器及其制备方法、非易失性存储器
CN110323277B (zh) 场效应晶体管及其制备方法
Zhang et al. Modeling of conducting bridge evolution in bipolar vanadium oxide-based resistive switching memory
RU2449416C1 (ru) Способ формирования обладающего эффектом переключения проводимости диэлектрического слоя
CN106887519B (zh) 一种实现多值存储的阻变存储器的制备方法
Han et al. Laser-modulated formation of conduction path for the achievement of ultra-low switching voltage in resistive random-access memory (RRAM)
Li et al. Studies on structural and resistive switching properties of Al/ZnO/Al structured resistive random access memory
Hong et al. WITHDRAWN: A novel geometry of ECM-based RRAM with improved variability

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination