CN115588658A - 高密度头对头to247封装引线框架及其封装方法 - Google Patents

高密度头对头to247封装引线框架及其封装方法 Download PDF

Info

Publication number
CN115588658A
CN115588658A CN202211478258.3A CN202211478258A CN115588658A CN 115588658 A CN115588658 A CN 115588658A CN 202211478258 A CN202211478258 A CN 202211478258A CN 115588658 A CN115588658 A CN 115588658A
Authority
CN
China
Prior art keywords
lead frame
head
packaging
modules
frame modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211478258.3A
Other languages
English (en)
Other versions
CN115588658B (zh
Inventor
梁大钟
简泓丞
陈勇
曹周
黄源炜
郑雪平
张怡
蔡择贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Chippacking Technology Co ltd
Original Assignee
Guangdong Chippacking Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Chippacking Technology Co ltd filed Critical Guangdong Chippacking Technology Co ltd
Priority to CN202211478258.3A priority Critical patent/CN115588658B/zh
Publication of CN115588658A publication Critical patent/CN115588658A/zh
Application granted granted Critical
Publication of CN115588658B publication Critical patent/CN115588658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及TO247封装引线框架及封装工艺技术领域，特别涉及一种高密度头对头TO247封装引线框架及其封装方法，TO247封装引线框架包括多个引线框架模块，多个引线框架模块分为多组；各组的引线框架模块排列成双排，不同排的引线框架模块一一对应，采用基岛部的远离管脚部侧相对设置，不同排的引线框架模块的相邻基岛部间隔第一距离。封装方法包括在前述TO247封装引线框架的成对引线框架模块相邻基岛之间的间隔位置设置热流道，双排引线框架模块共用同一热流道；将塑封料通过热流道同时注入各个引线框架模块进行封装。本发明可以大大提高了生产效率。

Description

高密度头对头TO247封装引线框架及其封装方法
技术领域
本发明涉及TO247封装引线框架及封装工艺技术领域，特别涉及一种高密度头对头TO247封装引线框架及其封装方法。
背景技术
在集成电路封装过程中，引线框架作为主要材料的原材料，直接影响到IC产品封装的效率及可靠性，而引线框架的结构是影响其效率及可靠性的关键。
长期以来，由于产品结构的原因，TO247产品封装制造一直受早期开发出来的引线框架模式的制约，TO247引线框架的设计主要以单排为主，单个引线框架模块的平均封装时长较长，使得TO247引线框架的生产效率比较低。
发明内容
为了解决上述技术问题，本发明提供了一种高密度头对头TO247封装引线框架，包括多个引线框架模块，多个引线框架模块分为多组；各组的引线框架模块排列成双排，不同排的引线框架模块一一对应，采用基岛部的远离管脚部侧相对设置，不同排的引线框架模块的相邻基岛部间隔第一距离。
可选的，TO247封装引线框架还包括定位孔，定位孔设置于远离引线框架模块的基岛部位置。
可选的，定位孔的数量与引线框架模块的数量一致且两者一一对应，定位孔的中心与引线框架模块的中心线对齐。
可选的，相邻组的引线框架模块间隔第二距离，相邻组引线框架模块的引脚部之间设置有长孔。
可选的，还包括银镀层，银镀层在基岛部和管脚部冲压成型后进行镀银处理得到。
本发明还提供了一种高密度头对头TO247封装引线框架的封装方法，包括：
在上述TO247封装引线框架的成对引线框架模块相邻基岛之间的间隔位置设置热流道，双排引线框架模块共用同一热流道；
将塑封料通过热流道同时注入各个引线框架模块进行封装。
可选的，同组引线框架模块共享同一热流道，而不同组引线框架模块的热流道分别通过连接不同的注塑管用于注塑。
可选的，在制作上述TO247封装引线框架前，对使用的板材进行如下处理：
采用质量比为2：1：1的石墨烯、硅酸钠和磷酸钠溶解在5g/L浓度的丙三醇支离子水溶液中，制得石墨烯浓度为5g/L的处理液；
将板材浸入处理液内，以200HZ的频率及50%的占空比，交替间歇式通入0.05A/cm2的电流，持续30分钟；
将板材取出冲洗后，在常温下晾干。
可选的，注塑出模后，进行酸洗，酸洗方式为采用弱盐酸进行1-3小时的浸泡处理；
完成浸泡后，采用高压去离子水冲洗，再进行烘干。
可选的，在酸洗后，进行镀锡处理，镀锡处理采用纯度不低于99.95%的锡材料；
镀锡完毕，在140~160℃的温度环境进行不少于100分钟的烘烤处理。
本发明的高密度头对头TO247封装引线框架及其封装方法，通过头对头的设计方式，将TO247封装单排引线框架设计为成对的双排引线框架结构；并对引线框架模块进行分组，可以选用两对、三对、四对或五对等为一组，成对头（指基岛）间隔第一距离，作为注塑封装的共同空间，使得双排引线框架模块能够共享同一注塑热流道，同时进行注塑，极大地提高了注塑封装效率；本发明同一作业时间内可以兼顾好几倍数量的TO247芯片，大大提高了生产效率。另外，本发明还可以兼顾多种管脚数量类型的产品，例如4脚、5脚、6脚的TO247等，对于多脚数的TO247芯片，由于脚数过多导致没有空间进行脚插脚组成双排，而本方案采用头对头排列则不会存在这个问题。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中一种采用2对为一组的高密度头对头TO247封装引线框架示意图；
图2为本发明的高密度头对头TO247封装引线框架图1实施例的侧视图；
图3为本发明实施例中一种采用3对为一组的高密度头对头TO247封装引线框架示意图；
图4为本发明实施例中一种采用5对为一组的高密度头对头TO247封装引线框架示意图；
图5为本发明实施例中一种高密度头对头TO247封装引线框架的封装方法流程图；
图6为本发明的高密度头对头TO247封装引线框架的封装方法实施例的操作示意图；
图7为采用本发明的高密度头对头TO247封装引线框架的封装方法进行封装后还未裁切时的TO247芯片实施例的平面示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
如图1-4所示，本发明实施例提供了一种高密度头对头TO247封装引线框架，包括多个引线框架模块1，多个引线框架模块1分为多组；各组的引线框架模块1排列成双排，不同排的引线框架模块1一一对应，且采用基岛部12的远离管脚部11侧相对设置，不同排的引线框架模块1的相邻基岛部12间隔第一距离。
上述技术方案的工作原理和有益效果为：本方案通过头对头的设计方式，将TO247封装单排引线框架设计为成对的双排引线框架结构；并对引线框架模块进行分组，可以选用两对、三对、四对或五对等为一组，成对头（指基岛）间隔第一距离，作为注塑封装的共同空间，使得双排引线框架模块能够共享同一注塑热流道，同时进行注塑，极大地提高了注塑封装效率；本方案同一作业时间内可以兼顾好几倍数量的TO247芯片，大大提高了生产效率。另外，本设计还可以兼顾多种管脚数量类型的产品，例如4脚、5脚、6脚的TO247等，对于多脚数的TO247芯片，由于脚数过多导致没有空间进行脚插脚组成双排，而本方案采用头对头排列则不会存在这个问题；还可以在基岛部和管脚部冲压成型后进行镀银处理，得到镀银层，提高导电性能和表面光泽度。
在一个实施例中，如图1、图3、图4所示，还包括定位孔2，定位孔2设置于远离引线框架模块1的基岛部12位置；
定位孔2的数量与引线框架模块1的数量一致且两者一一对应，定位孔1的中心与引线框架模块1的中心线对齐。
上述技术方案的工作原理和有益效果为：本方案通过设置定位孔，用于后续工序辅助定位，可以提高后续工序定位的便利性和效率；其中，选择将定位孔设置成与引线框架模块的中心线对齐，使得两者位置关系确定有序，进一步提高辅助引线框架模块的便利性和精确性。
在一个实施例中，如图1、图3、图4所示，相邻组的引线框架模块1间隔第二距离，相邻组引线框架模块1的引脚部11之间设置有长孔3。
上述技术方案的工作原理和有益效果为：本方案通过在相邻组的引线框架模块间隔位置的引脚部设置长孔，方便用于镀银时挂设，使得引线框架模块部分不需要进行挂设，从而保障引线框架模块部分镀银的完整性；长孔部在裁切成单颗芯片时将会被切除，因此，用长孔挂设造成的该部分镀银不完整并不影响最终单颗芯片的品质。
如图5所示，本发明实施例提供了一种高密度头对头TO247封装引线框架的封装方法，包括：
S100：在前述TO247封装引线框架的成对引线框架模块相邻基岛之间的间隔位置设置热流道，双排引线框架模块共用同一热流道；
S200：将塑封料通过热流道同时注入各个引线框架模块进行封装。
上述技术方案的工作原理和有益效果为：本发明还设计了一种针对前述TO247引线框架的有利于塑封料均匀扩散的模流方案；采用成对头（指基岛）间隔第一距离，作为注塑封装的共同空间，使得双排引线框架模块能够共享同一注塑热流道，同时进行注塑，极大地提高了注塑封装效率；本方案同一作业时间内可以兼顾好几倍数量的TO247芯片，大大提高了生产效率。另外，可以灵活适用于多种管脚数量类型的产品，例如4脚、5脚、6脚的TO247等，对于多脚数的TO247芯片，由于脚数过多导致没有空间进行脚插脚组成双排，而本方案采用头对头排列则不会存在这个问题；注塑出模后，在未裁切成单颗TO247前，封装的平面效果如图7所示。
在一个实施例中，如图6所示，在S100步骤中，同组引线框架模块1共享同一热流道4，而不同组引线框架模块1的热流道4分别通过连接不同的注塑管5用于注塑。
上述技术方案的工作原理和有益效果为：本方案通过以组为单位设置同一热流道，使得每一个引线框架模块的塑封料6输送距离不会差异太大，在塑封压力下能够保证各引线框架模块封装效果；即能够更加均匀快速的充满型腔，具有更好的注塑效果。
在一个实施例中，在制作前述TO247封装引线框架前，对使用的板材进行如下处理：
采用质量比为2：1：1的石墨烯、硅酸钠和磷酸钠溶解在5g/L浓度的丙三醇支离子水溶液中，制得石墨烯浓度为5g/L的处理液；
将板材浸入处理液内，以200HZ的频率及50%的占空比，交替间歇式通入0.05A/cm2的电流，持续30分钟；
将板材取出冲洗后，在常温下晾干。
上述技术方案的工作原理和有益效果为：本方案通过配置的上述处理液浸入通电处理后，可以渗入一定的石墨烯，提高板材的韧性，使得其在制作TO247封装引线框架时以及封装中经受冲压或者裁切更不容易产生裂纹或者断裂，从而降低废品率，减少浪费，降低成本；本方案中的常温指日常气温。
在一个实施例中，在S200步骤中，注入塑封料时，测量并控制塑封料的注塑温度；
在测量注塑温度的基础上，采用以下公式计算注入压力的调节量：
Figure DEST_PATH_IMAGE001
上式中，
Figure 394879DEST_PATH_IMAGE002
表示注入压力的调节量；
Figure 780861DEST_PATH_IMAGE003
表示自然常数；
Figure 763860DEST_PATH_IMAGE004
表示注塑工艺的温度影响 因子，可以通过测试方式测定；
Figure 627911DEST_PATH_IMAGE005
表示塑封料的标准注塑温度，根据工艺要求设置；
Figure 911125DEST_PATH_IMAGE006
表示 注塑过程中塑封料实时测量的注塑温度；
Figure 202429DEST_PATH_IMAGE007
表示与塑封料的标准注塑温度对应的标准注塑 压力。
上述技术方案的工作原理和有益效果为：本方案在进行注塑时，检测塑封料的注塑温度，根据实测的注塑温度与标准注塑温度的差异，采用上述公式计算压力的调节量，跟随对注塑压力进行调节，降低由于注塑压力和注塑温度的波动不协调导致注塑缺陷的概率，还可以提高注塑品质的一致性；一般来说，若塑封料的注塑温度较高容易与模具发生粘连使得脱模时易造成缺陷，因此标准注塑温度一般都设定比模具温度低一些，但若注塑温度比标准越注塑温度偏低时，不调整注塑压力会使得注塑料流动问题，使得可能出现注塑空洞等缺陷；采用本方案在注塑温度比标准越注塑温度偏低时，计算的注入压力的调节量为正，适当调高注塑压力；反之，在注塑温度比标准越注塑温度偏高时计算结果为负，适当高低注塑压力，从而可以实现注塑温度与注塑压力的平衡，保障注塑品质。
在一个实施例中，在经S200步骤注塑出模后，进行酸洗，酸洗方式为采用弱盐酸进行1-3小时的浸泡处理；
完成浸泡后，采用高压去离子水冲洗，再进行烘干。
上述技术方案的工作原理和有益效果为：本方案在注塑出模后进行酸洗，用于及时去除注塑中在引脚部存在的多余塑封料，塑封料都是绝缘材料，通过上述处理能够避免多余塑封料粘结在引脚部，保障引脚部的导电性。
在一个实施例中，在酸洗后，进行镀锡处理，镀锡处理采用纯度不低于99.95%的锡材料；
镀锡完毕，在140~160℃的温度环境进行不少于100分钟的烘烤处理。
上述技术方案的工作原理和有益效果为：本方案对注塑出模后的半成品在酸洗后进行镀锡，可以对引脚部与塑封料间可能存在的间隙进行封闭，从而增强产品的防水防尘效果，提高产品寿命；镀锡后再进行烧烤，可以防止锡层经过较长时间后在表面形成晶体，从而进一步提高产品使用寿命。
在一个实施例中，在烘烤处理后，对封装体根据引线框架模块进行裁切分割，得到单颗封装的TO247芯片；
对每颗封装的TO247芯片进行显微镜成像，得到封装图像：
采用以下公式计算TO247芯片的封装图像中各像素点与预存TO247芯片的合格产品图像对应像素点的对比度：
Figure 938304DEST_PATH_IMAGE008
上式中，
Figure DEST_PATH_IMAGE009
表示TO247芯片的封装图像中像素坐标为
Figure 809308DEST_PATH_IMAGE010
的第
Figure 212607DEST_PATH_IMAGE011
个像素点与 预存的合格产品图像对应像素点
Figure 409233DEST_PATH_IMAGE012
的对比度；
Figure 897983DEST_PATH_IMAGE013
表示封装图像上用于进行对比度计 算的像素点总数；
Figure 835328DEST_PATH_IMAGE014
表示TO247芯片的封装图像中像素点
Figure 93134DEST_PATH_IMAGE010
的色度值；
Figure 726241DEST_PATH_IMAGE015
表示合 格产品图像中与封装图像中像素点
Figure 702287DEST_PATH_IMAGE010
对应的像素点
Figure 180673DEST_PATH_IMAGE012
的色度值；
Figure 558564DEST_PATH_IMAGE016
表示TO247芯 片的封装图像中像素点
Figure 96993DEST_PATH_IMAGE010
的亮度值；
Figure 560335DEST_PATH_IMAGE017
表示合格产品图像中与封装图像中像素点
Figure 107991DEST_PATH_IMAGE010
对应的像素点
Figure 74810DEST_PATH_IMAGE012
的亮度值；
将计算得到的对比度
Figure 49720DEST_PATH_IMAGE009
与相应的预设阈值进行对比，若对比度
Figure 469200DEST_PATH_IMAGE009
超过 相应的预设阈值，则记录该封装图像中的像素点的像素坐标；
封装图像中各像素点全部计算完毕，根据记录的所有超过相应的预设阈值的像素点的像素坐标，将存在相邻关系的像素点进行归集得到像素区域，得到的像素区域可能有多个；
若像素区域的最大像素尺寸大于预设的尺寸阈值，则表示该TO247芯片不合格，对不合格的TO247芯片进行分拣并另行处理。
上述技术方案的工作原理和有益效果为：本方案通过对裁切后的单颗封装的TO247芯片进行显微镜成像，并采用上述算法对其图像逐点与合格产品图像进行比对，对发现可能存在缺陷的像素点进行记录和统计，对相邻点进行归集形成像素区域，再根据像素区域的尺寸大小判断芯片是否合格，从而防止不合格产品出厂，严格把控产品出厂关，增强产品的客户满意度；其中，预设阈值可以设置多个，例如对于包裹基岛部的塑封部位设置第一预设阈值，对引脚部设置第二预设阈值，对于不同部位的像素点比对采用各自对应的预设阈值进行判断，可以防止判断发生偏差，提高判断的准确性；本方案的像素点比对采用的对比度计算公式，从色度值和亮度值是否存在较大差异为指标，例如若存在注塑空洞，在空洞处的亮度值与其他部位差异会较大，且受光线影响色度值的差异也增大，由此可以认为像素点部位可能存在缺陷；本方案采用的对比度计算原理简单，容易实施和操作，具有推广意义。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种高密度头对头TO247封装引线框架，其特征在于，包括多个引线框架模块，多个引线框架模块分为多组；各组的引线框架模块排列成双排，不同排的引线框架模块一一对应，采用基岛部的远离管脚部侧相对设置，不同排的引线框架模块的相邻基岛部间隔第一距离。
2.根据权利要求1所述的高密度头对头TO247封装引线框架，其特征在于，还包括定位孔，定位孔设置于远离引线框架模块的基岛部位置。
3.根据权利要求2所述的高密度头对头TO247封装引线框架，其特征在于，定位孔的数量与引线框架模块的数量一致且两者一一对应，定位孔的中心与引线框架模块的中心线对齐。
4.根据权利要求1所述的高密度头对头TO247封装引线框架，其特征在于，相邻组的引线框架模块间隔第二距离，相邻组引线框架模块的引脚部之间设置有长孔。
5.根据权利要求1所述的高密度头对头TO247封装引线框架，其特征在于，还包括银镀层，银镀层在基岛部和管脚部冲压成型后进行镀银处理得到。
6.一种高密度头对头TO247封装引线框架的封装方法，其特征在于，包括：
在权利要求1-5之一所述TO247封装引线框架的成对引线框架模块相邻基岛之间的间隔位置设置热流道，双排引线框架模块共用同一热流道；
将塑封料通过热流道同时注入各个引线框架模块进行封装。
7.根据权利要求6所述的高密度头对头TO247封装引线框架的封装方法，其特征在于，同组引线框架模块共享同一热流道，而不同组引线框架模块的热流道分别通过连接不同的注塑管用于注塑。
8.根据权利要求6所述的高密度头对头TO247封装引线框架的封装方法，其特征在于，在制作权利要求1-5之一所述TO247封装引线框架前，对使用的板材进行如下处理：
采用质量比为2：1：1的石墨烯、硅酸钠和磷酸钠溶解在5g/L浓度的丙三醇支离子水溶液中，制得石墨烯浓度为5g/L的处理液；
将板材浸入处理液内，以200HZ的频率及50%的占空比，交替间歇式通入0.05A/cm2的电流，持续30分钟；
将板材取出冲洗后，在常温下晾干。
9.根据权利要求6所述的高密度头对头TO247封装引线框架的封装方法，其特征在于，注塑出模后，进行酸洗，酸洗方式为采用弱盐酸进行1-3小时的浸泡处理；
完成浸泡后，采用高压去离子水冲洗，再进行烘干。
10.根据权利要求9所述的高密度头对头TO247封装引线框架的封装方法，其特征在于，在酸洗后，进行镀锡处理，镀锡处理采用纯度不低于99.95%的锡材料；
镀锡完毕，在140~160℃的温度环境进行不少于100分钟的烘烤处理。
CN202211478258.3A 2022-11-24 2022-11-24 高密度头对头to247封装引线框架的封装方法 Active CN115588658B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211478258.3A CN115588658B (zh) 2022-11-24 2022-11-24 高密度头对头to247封装引线框架的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211478258.3A CN115588658B (zh) 2022-11-24 2022-11-24 高密度头对头to247封装引线框架的封装方法

Publications (2)

Publication Number Publication Date
CN115588658A true CN115588658A (zh) 2023-01-10
CN115588658B CN115588658B (zh) 2023-04-21

Family

ID=84783055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211478258.3A Active CN115588658B (zh) 2022-11-24 2022-11-24 高密度头对头to247封装引线框架的封装方法

Country Status (1)

Country Link
CN (1) CN115588658B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210006719U (zh) * 2019-07-22 2020-01-31 上海灿集电子科技有限公司 一种密集型引线框架
CN213692036U (zh) * 2020-11-18 2021-07-13 宁波德洲精密电子有限公司 一种高密度十引脚集成电路引线框架

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210006719U (zh) * 2019-07-22 2020-01-31 上海灿集电子科技有限公司 一种密集型引线框架
CN213692036U (zh) * 2020-11-18 2021-07-13 宁波德洲精密电子有限公司 一种高密度十引脚集成电路引线框架

Also Published As

Publication number Publication date
CN115588658B (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
CN104934405A (zh) 基于dip多基岛的引线框架及用其制造封装件的方法
CN105514222B (zh) 太阳能电池酸腐返工方法及使用的链式设备
CN108693456A (zh) 一种晶圆芯片测试方法
US20110100412A1 (en) Method of manufacturing photovoltaic modules
CN115588658B (zh) 高密度头对头to247封装引线框架的封装方法
CN205069624U (zh) 阵列式高密度引线框架
CN206362837U (zh) 一种智能卡并联双位测试装置
CN201616429U (zh) 阵列式环岛镀引线框架版件
CN102110584A (zh) 一种获得生产线新产品基准产品良率方法
CN208091938U (zh) 一种全自动硅片检测分选装置
CN208622715U (zh) 一种矩阵式多排sot33-4l引线框架及其芯片封装件
CN204596785U (zh) 基于dip多基岛的引线框架
CN114146955A (zh) 一种led晶粒的排列方法、成品方片
CN115172320B (zh) 高密度脚插脚to247封装引线框架及其制作方法
CN211376613U (zh) 一种新型半导体封装模条定位装置
CN219017648U (zh) 一种高密度lqfp封装引线框架
CN110165021A (zh) 一种电注入设备
CN115020540B (zh) 一种硅片的制作方法及硅片
CN217579061U (zh) 一种hwcvd设备镀膜腔体
CN212916625U (zh) Mwt孔洞电阻检测装置
CN214277923U (zh) 一种便于观察的芯片检查盘
CN218039228U (zh) 硅片、太阳能电池片和光伏组件
CN219726965U (zh) 一种半导体塑封基板吸附模具
CN210607237U (zh) 一种数字隔离芯封装件
CN104026086B (zh) 一种鉴定家蚕化蛹的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant