CN108693456A - 一种晶圆芯片测试方法 - Google Patents
一种晶圆芯片测试方法 Download PDFInfo
- Publication number
- CN108693456A CN108693456A CN201810320694.5A CN201810320694A CN108693456A CN 108693456 A CN108693456 A CN 108693456A CN 201810320694 A CN201810320694 A CN 201810320694A CN 108693456 A CN108693456 A CN 108693456A
- Authority
- CN
- China
- Prior art keywords
- chip wafer
- test
- data
- wafer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010998 test method Methods 0.000 title claims abstract description 36
- 238000012360 testing method Methods 0.000 claims abstract description 152
- 230000003287 optical effect Effects 0.000 claims abstract description 71
- 238000005520 cutting process Methods 0.000 claims abstract description 20
- 238000012545 processing Methods 0.000 claims abstract description 11
- 230000005611 electricity Effects 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 8
- 238000000605 extraction Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 abstract description 218
- 239000007771 core particle Substances 0.000 description 15
- 238000005538 encapsulation Methods 0.000 description 8
- 239000000523 sample Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 241001269238 Data Species 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 239000011265 semifinished product Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000013075 data extraction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种晶圆芯片测试方法。包括如下步骤：对第一晶圆芯片进行全比例测试，得到第一测试数据；其中，第一晶圆芯片位于未经减薄和切割的晶圆上，晶圆能切割成多个第一晶圆芯片；对第二晶圆芯片进行全比例测试，得到第二测试数据；其中，第二晶圆芯片为对第一晶圆芯片减薄和切割后所得到的；对相对应的第一晶圆芯片的第一测试数据和第二晶圆芯片的第二测试数据进行合档处理，得到第三测试数据。本发明提供的晶圆芯片测试方法，第三测试数据中的电学数据源自第二测试数据中第二电学数据，可以真实表征晶圆切割后的良率状况；第三测试数据中的光学数据源自第一测试数据中的第一光学数据，解决了晶圆芯片无法侦测芯片真实光学参数的问题。
Description
技术领域
本发明涉及芯片测试分选技术领域，尤其涉及一种晶圆芯片测试方法。
背景技术
在芯片完成半成品状态，即未经减薄和切割的晶片(未经减薄和切割的晶圆：ChipOn Wafer)状态，会对每片上的芯片进行半成品测试，透过光电参数判定该片是否具备进一步加工之价值。半成品测试可以是抽测，也可以全测，例如通常抽测是指从单片晶片中按照一定的比例抽取一定数量颗芯粒进行测试，统计其上光电参数符合预设标准下之良率水平是否达标。该抽样良率可一定程度代表该片晶圆整体良率水平。满足该良率要求的未经减薄和切割的晶圆会被减薄和激光切割、断裂成单颗芯粒，这些芯粒由一张粘性蓝膜所粘附，称为圆片(晶圆芯片：Chip On Tape)。如上所述，减薄、激光切割、断裂等加工工序有可能对部分晶圆芯片造成永久性破坏，因此，晶圆芯片下成品良率将小于或等于半成品未经减薄和切割的晶圆良率。通常情况下，参照晶圆芯片测试数据对这些成品芯粒进行筛选分类，用以提高单项光电参数之集中度，同时剔除不良芯片，提高封装成品率。因此，在晶圆芯片阶段对晶片上的每一颗芯粒进行测试以获取它的光电特性显得至关重要。
随着芯片技术的发展，出现了更多结构、类型的晶圆芯片。例如倒装结构芯片、垂直结构芯片以及紫外芯片等，它们的发光面与电极位于芯片的正反两侧。通常情况下对此类芯片进行测试时，测试机探针与光学侦测探头分别位于待测晶片的上下两侧，具体而言是指利用上方的探针接触芯粒之正负电极并定量注入电流/电压，采集芯片电压/电流特性，而光学侦测装置位于待测晶片之下方，当芯粒被点亮时侦测由芯粒背面发射出的光线。目前这种测试方式可以有效使用在未经减薄和切割的晶圆测试中。
但是在晶圆芯片测试环节，由于芯粒被粘附在蓝膜之上，而蓝膜又需要被真空吸附固定在载台之上，因此芯粒背面发射出的光线需要至少先穿透蓝膜方能被下方的光学侦测装置侦测到，而蓝膜材料对不同波段的光线的自身吸收、干扰甚至遮挡，极大的影响了此类芯片光学侦测的准确性和可行性。尤其是对于紫外和深紫外芯片而言，蓝膜材料对紫外和深紫外光的吸收效应尤甚，已经导致在晶圆芯片环节无法有效侦测芯片真实光学参数。更进一步导致分选无法进行。
发明内容
本发明提供一种晶圆芯片测试方法，解决了现有倒装芯片、垂直芯片以及紫外芯片类型的晶圆芯片无法有效侦测芯片真实光学参数的问题。
本发明提供一种晶圆芯片测试方法，包括如下步骤：
对第一晶圆芯片进行全比例测试，得到第一测试数据；
其中，第一晶圆芯片位于未经减薄和切割的晶圆上，晶圆能切割成多个第一晶圆芯片；
对第二晶圆芯片进行全比例测试，得到第二测试数据；
其中，第二晶圆芯片为对第一晶圆芯片减薄和切割后所得到的；
对相对应的第一晶圆芯片的第一测试数据和第二晶圆芯片的第二测试数据进行合档处理，得到第三测试数据。
进一步的，本发明提供的晶圆芯片测试方法，
第一测试数据包括第一电学数据、第一光学数据和第一绝对坐标；
第二测试数据包括第二电学数据、第二光学数据和第二绝对坐标；
第一绝对坐标和第二绝对坐标采用晶圆相同点作为坐标的初始点。
进一步的，本发明提供的晶圆芯片测试方法，
对相对应的第一晶圆芯片的第一测试数据和第二晶圆芯片的第二测试数据进行合档处理包括：
当第一晶圆芯片的第一绝对坐标和第二晶圆芯片的第二绝对坐标相同时，提取相对应的第一晶圆芯片的第一光学数据和第二晶圆芯片的第二电学数据，作为第二晶圆芯片的第三测试数据。
进一步的，本发明提供的晶圆芯片测试方法，
对相对应的第一晶圆芯片的第一测试数据和第二晶圆芯片的第二测试数据进行合档处理还包括：
比对相对应的第一晶圆芯片的第一绝对坐标和第二晶圆芯片的第二绝对坐标，判断相对应的第一晶圆芯片的第一绝对坐标和第二晶圆芯片的第二绝对坐标是否相同。
进一步的，本发明提供的晶圆芯片测试方法，
提取相对应的第一晶圆芯片的第一光学数据和第二晶圆芯片的第二电学数据之前，还包括：
判断相对应的第一晶圆芯片的第一光学数据和第二晶圆芯片的第二电学数据是否为有效值，提取相对应的第一晶圆芯片的第一光学数据的有效值和第二晶圆芯片的第二电学数据的有效值，作为第二晶圆芯片的第三测试数据。
进一步的，本发明提供的晶圆芯片测试方法，
对第一晶圆芯片进行全比例测试之后，对第二晶圆芯片进行全比例测试之前，还包括：
对第一测试数据进行校正。
进一步的，本发明提供的晶圆芯片测试方法，
第一电学数据包括：正向电压、反向电压、反向漏电、开启电压和抗静电能力。
进一步的，本发明提供的晶圆芯片测试方法，
第一光学数据包括：主波长、峰值波长、半波宽、光功率和亮度。
进一步的，本发明提供的晶圆芯片测试方法，
第二电学数据均包括：正向电压、反向电压、反向漏电、开启电压和抗静电能力。
进一步的，本发明提供的晶圆芯片测试方法，
第二光学数据包括：主波长、峰值波长、半波宽、光功率和亮度。
本发明提供的晶圆芯片测试方法，通过提取相对应的第一晶圆芯片的第一光学数据和第二晶圆芯片的第二电学数据，作为第二晶圆芯片的第三测试数据。第三测试数据，其数据格式与第一测试数据和第二测试数据完全相同，可被分选装置识别和转换。第三测试数据中的电学数据源自第二测试数据中第二电学数据，可以真实表征晶圆切割后的良率状况；第三测试数据中的光学数据源自第一测试数据中的第一光学数据，可以解决第二测试数据中光学数据不能准确侦测的问题。解决了现有倒装芯片、垂直芯片以及紫外芯片类型的晶圆芯片无法有效侦测芯片真实光学参数的问题。
附图说明
图1为现有的晶圆芯片测试原理图；
图2为本发明实施例提供的晶圆芯片测试方法的流程图。
附图标记说明：
001-探针；
002-待测试之倒装或者垂直结构LED晶圆；
003-光学侦测装置；
004-载台。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为现有的晶圆芯片测试原理图。如图1所示，放置晶圆之载台004中部镂空，或设置为透光载台。
待测试之LED晶圆002被真空吸附或机械锁止于载台之上。
测试装置之探针001与光学侦测装置003被分别置于晶圆002上下两侧，探针001施以待测晶圆002预设电流/电压，并读取其电学数据，晶圆芯片芯粒发出特征波长光线并透过背面的衬底材料，被位于其下方的光学侦测装置003接收获取光学数据。
由此可见，这种方法仅仅可以对未经减薄和切割的晶圆实施有效测试，而当待测晶圆为减薄和切割的晶圆芯片时，晶圆芯片背面由于被粘性蓝膜的遮挡吸收，致使晶圆芯片背面发射出的光线不能被准确侦测。从而导致测试方法失效。
因此，本发明提供一种晶圆芯片测试方法，通过数据处理系统获得的第三测试数据，其数据格式与第一测试数据和第二测试数据完全相同，可被分选装置识别和转换；第三测试数据中的电学数据源自第二测试数据中电学数据，可以真实表征晶圆切割后的良率状况；第三测试数据中的光学数据源自第一测试数据中的光学数据，可以解决第二测试数据中光学数据不能(准确)侦测的问题。本发明提供的晶圆芯片测试方法，仅仅是对测试分选的作业流程和数据处理方法进行优化，不需要额外增加工艺步骤和设备，解决了分选问题，提高了工作效率。解决了现有倒装芯片、垂直芯片以及紫外芯片类型的晶圆芯片无法有效侦测芯片真实光学参数的问题。
图2为本发明实施例提供的晶圆芯片测试方法的流程图。如图2所示，本实施例提供的晶圆芯片测试方法，包括如下步骤：
S101、对第一晶圆芯片进行全比例测试，得到第一测试数据。
其中，第一晶圆芯片位于未经减薄和切割的晶圆上，晶圆能切割成多个第一晶圆芯片。
其中，第一测试数据包括第一电学数据、第一光学数据和第一绝对坐标。
具体的，第一电学数据包括以下参数：正向电压、反向电压、反向漏电、开启电压和抗静电能力。
第一光学数据包括以下参数：主波长、峰值波长、半波宽、光功率和亮度。
需要说明的是，一块晶圆能切割成多个第一晶圆芯片，在未经减薄和切割的晶圆上，可以预先均匀的将晶圆划分为多个第一晶圆芯片，对位于晶圆上的所有第一晶圆芯片进行全比例测试，得到每一个第一晶圆芯片的第一测试数据，即每一个第一晶圆芯片具有与其相对应的第一电学数据、第一光学数据和第一绝对坐标。可选的，可以为每一个第一晶圆芯片编号，方便记录每一个第一晶圆芯片的第一测试数据。
其中，第一绝对坐标的坐标初始点(0，0)可以为晶圆上的任意位置(坐标初始点也即坐标的原点)，可选的，以晶圆的中心点作为第一绝对坐标的坐标原点，方便记录第一晶圆芯片的第一绝对坐标。
S102、对第二晶圆芯片进行全比例测试，得到第二测试数据。
其中，第二晶圆芯片为对第一晶圆芯片减薄和切割后所得到的。
需要说明的是，获得第二晶圆芯片的过程为，将晶圆整体减薄，然后对晶圆进行切割，切割成多个第二晶圆芯片，其中多个第二晶圆芯片的切割尺寸是在步骤S101中晶圆按照预先均匀划分。第二晶圆芯片由一张粘性蓝膜所粘附。
减薄和切割晶圆，用于消除晶圆衬底厚度差异、衬底表面粗糙度差异等造成的测试不准确因素。
其中，第二测试数据包括第二电学数据、第二光学数据和第二绝对坐标。
具体的，第二电学数据包括以下参数：正向电压、反向电压、反向漏电、开启电压和抗静电能力。
第二光学数据包括以下参数：主波长、峰值波长、半波宽、光功率和亮度。
具体的，第一绝对坐标和第二绝对坐标采用晶圆相同点作为坐标的初始点。用于确保第一晶圆芯片的第一绝对坐标和第二晶圆芯片的第二绝对坐标的坐标信息一致。也可以对第二晶圆芯片进行编号，第二晶圆芯片的编号可以与第一晶圆芯片的编号相对应，例如，第一晶圆芯片的编号S11，与第一晶圆芯片相对应的第二晶圆芯片的编号S21。
对第一晶圆芯片进行全比例测试之后，对第二晶圆芯片进行全比例测试之前，还包括：
对第一测试数据进行校正。
其中对第一测试数据进行校正具体可以为：
提供一个校正晶圆，该校正晶圆与第一晶圆芯片为同批次的晶圆，将校正晶圆切割成多个第三晶圆芯片，可选的，第三晶圆芯片的尺寸与第一晶圆芯片的尺寸相等，对所有第三晶圆芯片进行全比例测试，得到所有第三晶圆芯片的第三光学数据，对所有第三晶圆芯片分别进行焊接封装，并对焊接封装的第三晶圆芯片进行全比例测试粒，得到焊接封装的第三晶圆芯片的第四光学数据。分别对比每个第三晶圆芯片的封装前的第三光学数据和封装后的第四光学数据，由此可得封装前的第三光学数据和封装后的第四光学数据之间的差异，将该差异求平均，将平均后的差异值增加到第一光学数据中，完成第一测试数据的校正。
通过该校正方法，便可使第一光学数据直接表征减薄和切割晶圆的晶圆芯片的光电特性。同时，为最大程度避免衬底材料的厚度、粗糙度等特征对第二晶圆芯片背面出光的干扰。
S103、对相对应的所述第一晶圆芯片的所述第一测试数据和所述第二晶圆芯片的所述第二测试数据进行合档处理，得到第三测试数据。
具体的，对相对应的第一晶圆芯片的第一测试数据和第二晶圆芯片的第二测试数据进行合档处理包括：
比对相对应的第一晶圆芯片的第一绝对坐标和第二晶圆芯片的第二绝对坐标，判断相对应的第一晶圆芯片的第一绝对坐标和第二晶圆芯片的第二绝对坐标是否相同。
当第一晶圆芯片的第一绝对坐标和第二晶圆芯片的第二绝对坐标相同时，提取相对应的第一晶圆芯片的第一光学数据和第二晶圆芯片的第二电学数据，作为第二晶圆芯片的第三测试数据。
可选的，判断相对应的第一晶圆芯片的第一光学数据和第二晶圆芯片的第二电学数据是否为有效值，提取相对应的第一晶圆芯片的第一光学数据的有效值和第二晶圆芯片的第二电学数据的有效值，作为第二晶圆芯片的第三测试数据。
可选的，当相对应的第一晶圆芯片的第一光学数据和第二晶圆芯片的第二电学数据其中之一或者全部为无效值数值时，只记录无效即可。
需要说明的是，第二晶圆芯片切割可能切割时损坏了第二晶圆芯片，或者第一电学数据、第一光学数据、第二电学数据或第二光学数据漏测等，导致第二晶圆芯片的第二电学数据和第二光学数据异常，例如，数据直接显示为0，或者数据明显大于或小于其他第二晶圆芯片的第二电学数据或第二光学数据，出现异常数据，即可判定第二晶圆芯片的第二电学数据和第二光学数据为无效值，反之，为有效值。
需要说明的是，当第一晶圆芯片的第一绝对坐标和第二晶圆芯片的第二绝对坐标相同时，提取相对应的第一晶圆芯片的第一光学数据和第二晶圆芯片的第二电学数据，作为第二晶圆芯片的第三测试数据。可以采用数据处理系统进行数据提取，按照第一晶圆芯片与第二晶圆芯片的相对应的编号或者第一晶圆芯片的第一绝对坐标和第二晶圆芯片的第二绝对坐标一致的坐标信息，提取相对应的第一晶圆芯片的第一光学数据和第二晶圆芯片的第二电学数据，作为第二晶圆芯片的第三测试数据。第三测试数据，其数据格式与第一测试数据和第二测试数据完全相同，可被分选装置识别和转换。第三测试数据中的电学数据源自第二测试数据中第二电学数据，可以真实表征晶圆切割后的良率状况；第三测试数据中的光学数据源自第一测试数据中的第一光学数据，可以解决第二测试数据中光学数据不能准确侦测的问题。
本发明提供的晶圆芯片测试方法，通过提取相对应的第一晶圆芯片的第一光学数据和第二晶圆芯片的第二电学数据，作为第二晶圆芯片的第三测试数据。第三测试数据，其数据格式与第一测试数据和第二测试数据完全相同，可被分选装置识别和转换。第三测试数据中的电学数据源自第二测试数据中第二电学数据，可以真实表征晶圆切割后的良率状况；第三测试数据中的光学数据源自第一测试数据中的第一光学数据，可以解决第二测试数据中光学数据不能准确侦测的问题。解决了现有倒装芯片、垂直芯片以及紫外芯片类型的晶圆芯片无法有效侦测芯片真实光学参数的问题。
可选的，第一测试数据中可以包括至少两个第一绝对坐标，每个第一绝对坐标的坐标初始点均不相同，则第一晶圆芯片可形成相对于这两种(以上)已知参考坐标点的相对XY坐标信息(X1，Y1；X2，Y2；……)，可以更加准确表达第一晶圆芯片的坐标信息。相应的，第二测试数据中可以包括至少两个第二绝对坐标。
对晶圆的减薄和切割工艺会造成芯片良率的损失。不当的切割方法会导致部分原合格第二晶圆芯片外观缺陷的产生，致使第二晶圆芯片光电特性发生变化，加之操作过程中芯扩膜翻转还会造成第二晶圆芯片丢失。使得第二晶圆芯片光电参数、坐标信息等均发生变化。
依照本发明实施例提供的至少一种参考标记点为坐标原点，以及依照相同的测试条件、测试方法容易获得该晶圆的晶圆芯片全测数据(第二测试数据)。第二测试数据中所包含的第二绝对坐标与第一测试数据中第一绝对坐标采用相同的参考标记和测试方法，因此二者具有对应关系。第二测试数据中包含的第二光学数据被蓝膜遮挡而失效；第二电学数据可体现晶圆芯片状态以及终态下芯粒的真实水平。
下面，以具体的测试数据说明，第一测试数据(表1a)和第二测试数据(表1b)。
| 序号 | VF1 | VF4 | IR | LOP1 | WLP1 | WLD1 | PosX | PosY |
| 1 | 3.21 | 2.11 | 0.005 | 87 | 471 | 451 | -7 | 48 |
| 2 | 3.22 | 2.12 | 0.004 | 84 | 476 | 452 | -6 | 48 |
| 3 | 3.25 | 2.15 | 0.04 | 86 | 471 | 451 | -5 | 48 |
| 4 | 3.24 | 2.14 | 0.006 | 86 | 476 | 453 | -4 | 48 |
| 5 | 0.24 | 0 | 2.31 | 24 | 479 | 455 | -3 | 48 |
| 6 | 3.31 | 2.21 | 0.009 | 79 | 473 | 454 | -2 | 48 |
| 7 | 3.28 | 2.18 | 0.006 | 81 | 479 | 451 | -1 | 48 |
| 8 | 3.19 | 2.09 | 0.004 | 83 | 471 | 453 | 0 | 48 |
| 9 | 3.21 | 2.11 | 0.006 | 88 | 476 | 453 | 1 | 48 |
| 10 | 3.28 | 2.18 | 0.004 | 82 | 475 | 452 | 2 | 48 |
表1a第一测试数据
| 序号 | VF1 | VF4 | IR | LOP1 | WLP1 | WLD1 | PosX | PosY |
| 1 | 3.12 | 2.02 | 0.008 | 0 | 0 | 0 | -7 | 48 |
| 2 | ||||||||
| 3 | 3.26 | 2.16 | 0.034 | 0 | 0 | 0 | -5 | 48 |
| 4 | 3.21 | 2.11 | 0.008 | 0 | 0 | 0 | -4 | 48 |
| 5 | 0.24 | 0 | 3 | 0 | 0 | 0 | -3 | 48 |
| 6 | 3.29 | 2.19 | 0.012 | 0 | 0 | 0 | -2 | 48 |
| 7 | 1.25 | 0.15 | 5 | 0 | 0 | 0 | -1 | 48 |
| 8 | 3.09 | 1.99 | 0.009 | 0 | 0 | 0 | 0 | 48 |
| 9 | 3.27 | 2.17 | 0.016 | 0 | 0 | 0 | 1 | 48 |
| 10 | 3.2 | 2.1 | 0.009 | 0 | 0 | 0 | 2 | 48 |
表1b第二测试数据
表1a和1b中VF1/VF4/IR列代表各种类型的电学参数，LOP1/WLP1/WLD1列代表各种类型的光学参数。在第二测试数据中，LOP1/WLP1/WLD1列值为0，表示实际的第二晶圆芯片测试中因为粘性蓝膜的影响而导致光学参数不能被(准确)侦测。
表中PosX/PosY列表示每一颗芯片(每一个第二晶圆芯片或每一个第一晶圆芯片)的绝对坐标。读取表1b中的坐标信息，并与表1a中对应的坐标信息匹配，不难发现第一测试数据中的坐标(-6，48)未能在第二测试数据中找出，表示对应于第一测试数据的坐标(-6，48)所对应的芯粒未被有效识别，或者已经丢失；同样的，当第二测试数据中某一特定的坐标未能在第一测试数据中找出，表示该坐标下对应的芯粒在未经减薄和切割的晶圆测试阶段未能准确识别，或者未能有效测试。
上述两种情况下，该坐标位置所对应的测试数据被判定为无效数据。
第5行显示的是一组异于常规的测试数据，意味着该颗芯粒已失效，但是第一、二测试数据中的坐标信息能够匹配，判定为有效异常数据；
第7行显示的是在第一测试数据正常，而第二测试数据异常的情形，意味着该颗芯片在未经减薄和切割的晶圆阶段为正常芯片，而经减薄切割后发生严重损坏。但是第一、二测试数据中的坐标信息能够匹配，判定为有效异常数据；
根据对比坐标信息判定该组数据为无效数据、有效异常数据和有效正常数据，对于无效数据则不予提取，对于有效数据则提取对应坐标下的第一测试数据的光学数据，和第二测试数据中对应的电学数据，三者合并获得第三测试数据(表1c)。
| 序号 | VF1 | VF4 | IR | LOP1 | WLP1 | WLD1 | PosX | PosY |
| 1 | 3.12 | 2.02 | 0.008 | 87 | 471 | 451 | -7 | 48 |
| 3 | 3.26 | 2.16 | 0.034 | 86 | 471 | 451 | -5 | 48 |
| 4 | 3.21 | 2.11 | 0.008 | 86 | 476 | 453 | -4 | 48 |
| 5 | 0.24 | 0 | 3 | 24 | 479 | 455 | -3 | 48 |
| 6 | 3.29 | 2.19 | 0.012 | 79 | 473 | 454 | -2 | 48 |
| 7 | 1.25 | 0.15 | 5 | 81 | 479 | 451 | -1 | 48 |
| 8 | 3.09 | 1.99 | 0.009 | 83 | 471 | 453 | 0 | 48 |
| 9 | 3.27 | 2.17 | 0.016 | 88 | 476 | 453 | 1 | 48 |
| 10 | 3.2 | 2.1 | 0.009 | 82 | 475 | 452 | 2 | 48 |
表1c第三测试数据
将第三测试数据作为该片晶圆的终测数据传入分选装置执行分选作业。
需要说明的是，表1a、表1b、表1c中，VF表示正向电压，VZ表示反向电压(若存在)，IR表示反向漏电，VF4表示开启电压，ESD表示抗静电能力(若存在)，WLD1表示主波长，WLP1表示峰值波长，HW表示半波宽(若存在)，IV表示光功率(若存在)，LOP1表示亮度。
在本发明说明书的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种晶圆芯片测试方法，其特征在于，包括如下步骤：
对第一晶圆芯片进行全比例测试，得到第一测试数据；
其中，所述第一晶圆芯片位于未经减薄和切割的晶圆上，所述晶圆能切割成多个所述第一晶圆芯片；
对第二晶圆芯片进行全比例测试，得到第二测试数据；
其中，所述第二晶圆芯片为对所述第一晶圆芯片减薄和切割后所得到的；
对相对应的所述第一晶圆芯片的所述第一测试数据和所述第二晶圆芯片的所述第二测试数据进行合档处理，得到第三测试数据。
2.根据权利要求1所述的测试方法，其特征在于，所述第一测试数据包括第一电学数据、第一光学数据和第一绝对坐标；
所述第二测试数据包括第二电学数据、第二光学数据和第二绝对坐标；
所述第一绝对坐标和所述第二绝对坐标采用所述晶圆相同点作为坐标的初始点。
3.根据权利要求2所述的测试方法，其特征在于，所述对相对应的所述第一晶圆芯片的所述第一测试数据和所述第二晶圆芯片的所述第二测试数据进行合档处理包括：
当所述第一晶圆芯片的所述第一绝对坐标和所述第二晶圆芯片的所述第二绝对坐标相同时，提取相对应的所述第一晶圆芯片的第一光学数据和所述第二晶圆芯片的第二电学数据，作为所述第二晶圆芯片的所述第三测试数据。
4.根据权利要求3所述的测试方法，其特征在于，所述对相对应的所述第一晶圆芯片的所述第一测试数据和所述第二晶圆芯片的所述第二测试数据进行合档处理还包括：
比对相对应的所述第一晶圆芯片的所述第一绝对坐标和所述第二晶圆芯片的所述第二绝对坐标，判断相对应的所述第一晶圆芯片的所述第一绝对坐标和所述第二晶圆芯片的所述第二绝对坐标是否相同。
5.根据权利要求3所述的测试方法，其特征在于，所述提取相对应的所述第一晶圆芯片的第一光学数据和所述第二晶圆芯片的第二电学数据之前，还包括：
判断相对应的所述第一晶圆芯片的第一光学数据和所述第二晶圆芯片的第二电学数据是否为有效值，提取相对应的所述第一晶圆芯片的第一光学数据的有效值和所述第二晶圆芯片的第二电学数据的有效值，作为所述第二晶圆芯片的所述第三测试数据。
6.根据权利要求1-5任一项所述的测试方法，其特征在于，所述对第一晶圆芯片进行全比例测试之后，对第二晶圆芯片进行全比例测试之前，还包括：
对所述第一测试数据进行校正。
7.根据权利要求2-5任一项所述的测试方法，其特征在于，所述第一电学数据包括：正向电压、反向电压、反向漏电、开启电压和抗静电能力。
8.根据权利要求2-5任一项所述的测试方法，其特征在于，所述第一光学数据包括：主波长、峰值波长、半波宽、光功率和亮度。
9.根据权利要求2-5任一项所述的测试方法，其特征在于，所述第二电学数据均包括：正向电压、反向电压、反向漏电、开启电压和抗静电能力。
10.根据权利要求2-5任一项所述的测试方法，其特征在于，所述第二光学数据包括：主波长、峰值波长、半波宽、光功率和亮度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810320694.5A CN108693456B (zh) | 2018-04-09 | 2018-04-09 | 一种晶圆芯片测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810320694.5A CN108693456B (zh) | 2018-04-09 | 2018-04-09 | 一种晶圆芯片测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108693456A true CN108693456A (zh) | 2018-10-23 |
| CN108693456B CN108693456B (zh) | 2021-07-20 |
Family
ID=63845595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810320694.5A Active CN108693456B (zh) | 2018-04-09 | 2018-04-09 | 一种晶圆芯片测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108693456B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110361643A (zh) * | 2019-08-07 | 2019-10-22 | 苏州伊欧陆系统集成有限公司 | 紫外可见光光敏复合介质栅mosfet探测器测试系统及方法 |
| CN110675084A (zh) * | 2019-10-08 | 2020-01-10 | 东莞长城开发科技有限公司 | 一种基于mes系统的led晶圆测试管理系统 |
| CN112098768A (zh) * | 2019-05-30 | 2020-12-18 | 上海新微技术研发中心有限公司 | 硅光芯片的测试方法及设备 |
| CN112444727A (zh) * | 2019-08-28 | 2021-03-05 | 飞锃半导体（上海）有限公司 | 晶片测试系统及方法 |
| CN112595966A (zh) * | 2021-03-03 | 2021-04-02 | 南京邮电大学 | 一种基于IEEE标准Chiplet电路测试方法 |
| CN112974289A (zh) * | 2020-11-09 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 分选方法、分选装置、计算机可读存储介质及电子设备 |
| CN114296493A (zh) * | 2022-03-11 | 2022-04-08 | 杭州长川智能制造有限公司 | 一种芯片温度调节方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1320950A (zh) * | 2000-03-27 | 2001-11-07 | 日本电气株式会社 | 半导体器件生产系统和半导体器件生产方法 |
| CN1790314A (zh) * | 2004-12-13 | 2006-06-21 | 台湾积体电路制造股份有限公司 | 产品良率分析系统及方法 |
| TW201013199A (en) * | 2008-09-24 | 2010-04-01 | Microelectonics Technology Inc | Testing and sorting method for LED backend process |
| CN101859695A (zh) * | 2009-04-01 | 2010-10-13 | 台湾积体电路制造股份有限公司 | 由半导体晶片制造集成电路的装置和方法 |
| CN102004220A (zh) * | 2009-08-28 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 芯片的测试方法及系统 |
| CN102053218A (zh) * | 2009-10-30 | 2011-05-11 | 大连路美芯片科技有限公司 | 一种用于发光二极管失效分析的芯片取出方法 |
| CN103323762A (zh) * | 2013-06-07 | 2013-09-25 | 华南理工大学 | 一种用于led芯片及器件的检测装置与方法 |
| CN103678529A (zh) * | 2013-11-29 | 2014-03-26 | 上海华力微电子有限公司 | 晶圆多次测试数据的整合方法 |
| CN104360256A (zh) * | 2014-10-21 | 2015-02-18 | 华灿光电(苏州）有限公司 | 一种二极管的光电测试方法 |
| KR20150103577A (ko) * | 2014-03-03 | 2015-09-11 | (주)제이티 | 소자핸들러 및 소자핸들링방법 |
| CN205103368U (zh) * | 2015-08-28 | 2016-03-23 | 大连德豪光电科技有限公司 | 一种倒装led芯片光电性能测试装置 |
| CN105789079A (zh) * | 2016-04-12 | 2016-07-20 | 朱干军 | 一种位置辅助芯片晶圆映射方法 |
-
2018
- 2018-04-09 CN CN201810320694.5A patent/CN108693456B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1320950A (zh) * | 2000-03-27 | 2001-11-07 | 日本电气株式会社 | 半导体器件生产系统和半导体器件生产方法 |
| CN1790314A (zh) * | 2004-12-13 | 2006-06-21 | 台湾积体电路制造股份有限公司 | 产品良率分析系统及方法 |
| TW201013199A (en) * | 2008-09-24 | 2010-04-01 | Microelectonics Technology Inc | Testing and sorting method for LED backend process |
| CN101859695A (zh) * | 2009-04-01 | 2010-10-13 | 台湾积体电路制造股份有限公司 | 由半导体晶片制造集成电路的装置和方法 |
| CN102004220A (zh) * | 2009-08-28 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 芯片的测试方法及系统 |
| CN102053218A (zh) * | 2009-10-30 | 2011-05-11 | 大连路美芯片科技有限公司 | 一种用于发光二极管失效分析的芯片取出方法 |
| CN103323762A (zh) * | 2013-06-07 | 2013-09-25 | 华南理工大学 | 一种用于led芯片及器件的检测装置与方法 |
| CN103678529A (zh) * | 2013-11-29 | 2014-03-26 | 上海华力微电子有限公司 | 晶圆多次测试数据的整合方法 |
| KR20150103577A (ko) * | 2014-03-03 | 2015-09-11 | (주)제이티 | 소자핸들러 및 소자핸들링방법 |
| CN104360256A (zh) * | 2014-10-21 | 2015-02-18 | 华灿光电(苏州）有限公司 | 一种二极管的光电测试方法 |
| CN205103368U (zh) * | 2015-08-28 | 2016-03-23 | 大连德豪光电科技有限公司 | 一种倒装led芯片光电性能测试装置 |
| CN105789079A (zh) * | 2016-04-12 | 2016-07-20 | 朱干军 | 一种位置辅助芯片晶圆映射方法 |
Non-Patent Citations (2)
| Title |
|---|
| 杨跃胜 等: "芯片产业化过程中所使用UV膜与蓝膜特性分析", 《现代电子技术》 * |
| 祁姝琪 等: "COB封装对LED光学性能影响的研究", 《电子与封装》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112098768A (zh) * | 2019-05-30 | 2020-12-18 | 上海新微技术研发中心有限公司 | 硅光芯片的测试方法及设备 |
| CN110361643A (zh) * | 2019-08-07 | 2019-10-22 | 苏州伊欧陆系统集成有限公司 | 紫外可见光光敏复合介质栅mosfet探测器测试系统及方法 |
| CN112444727A (zh) * | 2019-08-28 | 2021-03-05 | 飞锃半导体（上海）有限公司 | 晶片测试系统及方法 |
| CN110675084A (zh) * | 2019-10-08 | 2020-01-10 | 东莞长城开发科技有限公司 | 一种基于mes系统的led晶圆测试管理系统 |
| CN112974289A (zh) * | 2020-11-09 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 分选方法、分选装置、计算机可读存储介质及电子设备 |
| CN112595966A (zh) * | 2021-03-03 | 2021-04-02 | 南京邮电大学 | 一种基于IEEE标准Chiplet电路测试方法 |
| CN114296493A (zh) * | 2022-03-11 | 2022-04-08 | 杭州长川智能制造有限公司 | 一种芯片温度调节方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108693456B (zh) | 2021-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108693456A (zh) | 一种晶圆芯片测试方法 | |
| CN117250208B (zh) | 基于机器视觉的纳米压印晶圆缺陷精准检测系统及方法 | |
| CN108376655B (zh) | 一种晶圆制造过程中检测缺陷的定位和跟踪方法 | |
| CN104360256B (zh) | 一种二极管的光电测试方法 | |
| CN108919083A (zh) | 一种提高Serdes IP晶圆测试效率的方法 | |
| CN108122801A (zh) | 晶圆标记方法及晶圆标记系统 | |
| TW201930859A (zh) | 晶片崩邊缺陷檢測方法 | |
| TW201513249A (zh) | 檢查系統、檢查方法及可讀取記錄媒體 | |
| Alt et al. | Electroluminescence imaging and automatic cell classification in mass production of silicon solar cells | |
| WO2022028102A1 (zh) | 测试方法及测试系统 | |
| CN116504663B (zh) | 一种晶圆多等级测试方法及装置 | |
| TWI823774B (zh) | 晶圓評估方法、裝置及可讀存儲介質 | |
| CN109309022A (zh) | 一种缺陷抽检方法 | |
| TW200411801A (en) | Method for analyzing defect inspection parameters | |
| CN104332433B (zh) | 一种清针片及其清针方法 | |
| CN103809099A (zh) | 晶圆探针测试次数的检测方法 | |
| CN105789076B (zh) | 点测机故障判别方法 | |
| CN208505950U (zh) | 硅片导电类型判别设备 | |
| CN107329848A (zh) | 一种wat测试数据自动分析方法 | |
| CN212916625U (zh) | Mwt孔洞电阻检测装置 | |
| TW200937552A (en) | Carrier wafer position device and examination method thereof | |
| TWI389245B (zh) | 可預先快速晶粒定位之晶粒分類機及其光學檢測步驟 | |
| CN114551266B (zh) | Led芯片电极粘附性的抽检方法及分选方法 | |
| CN102707216B (zh) | 一种肖特基半导体元件的检测方法 | |
| CN113643995A (zh) | 一种检测方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |