CN115587000A - 一种高速接口板级应用验证方法及其装置 - Google Patents
一种高速接口板级应用验证方法及其装置 Download PDFInfo
- Publication number
- CN115587000A CN115587000A CN202211303250.3A CN202211303250A CN115587000A CN 115587000 A CN115587000 A CN 115587000A CN 202211303250 A CN202211303250 A CN 202211303250A CN 115587000 A CN115587000 A CN 115587000A
- Authority
- CN
- China
- Prior art keywords
- chip
- tested
- board
- upper computer
- performance parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及集成电路测试技术领域，具体公开了一种高速接口板级应用验证方法，包括：设计包括母板和子板的PCB板，并通过上位机下发各类激励信号至母板上的FPGA芯片，然后通过FPGA芯片将各类激励信号传送到子板上的被测芯片；当被测芯片接收到各类激励信号后，输出被测芯片的性能参数信号至配套仪表，并通过配套仪表读取出被测芯片性能参数信号的测量数据；通过上位机对测量数据进行实时保存和分析，并依据分析结果生成被测芯片的性能参数特性曲线。本发明还公开了一种高速接口板级应用验证装置。本发明提供的高速接口板级应用验证方法，能够实现对高速接口性能参数的评估，弥补了ATE测试系统的局限性。
Description
技术领域
本发明涉及集成电路测试技术领域，尤其涉及一种高速接口板级应用验证方法及一种高速接口板级应用验证装置。
背景技术
DDR等高速存储器接口传输速度达17Gbps，通过ATE测试系统对存储器高速接口进行测试，可能由于板卡、接头转接等因素导致高速信号畸变、抖动，导致无法对存储器高速接口性能进行评估。ATE测试系统只能对高速存储器的功能进行测试，基于此，如何提供一种用于存储器高速接口测试的方法成为本领域技术人员亟待解决的技术问题。
发明内容
针对现有技术中的缺陷和不足，本发明提供了一种高速接口板级应用验证方法，以解决现有技术中存在的通过ATE测试系统对存储器高速接口进行测试，可能由于板卡、接头转接等因素导致高速信号畸变、抖动，导致无法对存储器高速接口性能进行评估的问题。
作为本发明的第一个方面，提供一种高速接口板级应用验证方法，所述高速接口板级应用验证方法包括：
步骤S1：设计包括母板和子板的PCB板，并通过上位机下发各类激励信号至所述母板上的FPGA芯片，然后通过所述FPGA芯片将所述各类激励信号传送到所述子板上的被测芯片，以对所述被测芯片的性能参数实现测试；
步骤S2：当所述被测芯片接收到所述各类激励信号后，输出所述被测芯片的性能参数信号至配套仪表，并通过所述配套仪表读取出所述被测芯片性能参数信号的测量数据；
步骤S3：通过所述上位机对所述被测芯片性能参数信号的测量数据进行实时保存和分析，并依据分析结果生成所述被测芯片的性能参数特性曲线。
作为本发明的第二个方面，提供一种高速接口板级应用验证装置，所述高速接口板级应用验证装置包括PCB板、上位机和配套仪表，所述PCB板包括母板和子板，所述母板包括FPGA芯片，所述子板包括被测芯片；
所述上位机，用于获取所述配套仪表输出的各类激励信号，并将各类激励信号下发至所述FPGA芯片；
所述FPGA芯片，用于将所述各类激励信号传送到所述被测芯片，以使所述被测芯片输出其性能参数信号至所述配套仪表，并通过所述配套仪表读取出所述被测芯片性能参数信号的测量数据；
所述上位机，用于对所述被测芯片性能参数信号的测量数据进行实时保存和分析，并依据分析结果生成所述被测芯片的性能参数特性曲线。
进一步地，所述FPGA芯片通过串口实现与所述上位机的数据交互，所述上位机通过GPIB接口实现与所述配套仪表的指令传输。
进一步地，所述上位机将获取到的控制指令和查询指令通过GPIB接口发送给所述配套仪表，其中，所述控制指令用于控制所述配套仪表的工作状态，所述查询指令用于获得所述被测芯片性能参数信号的测量数据，经过数据处理后在人机界面单元进行显示。
进一步地，所述上位机包括电源控制与状态查询模块、示波器控制与状态查询模块以及数据读取与保存模块；
所述电源控制与状态查询模块，用于输入与电源通信的GPIB地址，控制电源的开启与关闭，设置不同通道的电压与电流并控制通道的开关，以及测量所有通道的电流并显示；
所述示波器控制与状态查询模块，用于输入与示波器通信的GPIB地址，控制波形在水平和垂直方向上的位置，以及水平和垂直方向上的刻度，以及触发方式的设置，并通过测量组件和光标控制组件对波形参数进行测量；
在连接上电源和示波器之后，所述数据读取与保存模块通过GPIB接口输入所述控制命令并分别发送给电源和示波器，控制电源和示波器的工作状态，然后读取所述被测芯片性能参数信号的测量数据，并保存。
进一步地，所述上位机通过串口控制所述FPGA芯片，使所述FPGA芯片将所述各类激励信号通过DB37接插件传送到所述子板上的被测芯片，所述被测芯片的输出信号通过SMA接口与所述配套仪表相连接，所述配套仪表通过GPIB接口实现与所述上位机的命令传输。
进一步地，所述母板还包括分别与所述FPGA芯片连接的时钟模块和电源模块，所述时钟模块采用50MHz的晶振作为所述FPGA芯片的主时钟源，所述电源模块用于为所述FPGA芯片供电。
进一步地，所述时钟模块采用多路AS1177芯片，分别为所述FPGA芯片提供3.3V、5V的电压。
进一步地，所述FPGA芯片与所述上位机的通信采用RS232串口通信方式。
进一步地，所述上位机获取到所述被测芯片性能参数信号的测量数据后，进行规范化数据保存格式，利用Origin软件对测量数据进行描点绘图处理，及时显示所述被测芯片的性能参数特性曲线。
本发明提供的高速接口板级应用验证方法具有以下优点：实现了对高速接口性能参数的评估，弥补了ATE测试系统的局限性。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1为本发明提供的高速接口板级应用验证方法的流程图。
图2为本发明提供的高速接口板级应用验证装置的结构图。
图3为本发明提供的上位机的工作流程图。
图4为本发明提供的子母板测试链路框图。
图5为本发明提供的母板的结构图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种高速接口板级应用验证方法，图1为本发明提供的高速接口板级应用验证方法的流程图。如图1所示，所述高速接口板级应用验证方法，包括：
步骤S1：设计包括母板和子板的PCB板，并通过上位机下发各类激励信号至所述母板上的FPGA芯片，然后通过所述FPGA芯片将所述各类激励信号传送到所述子板上的被测芯片，以对所述被测芯片的性能参数实现测试；
需要说明的是，PCB板可适配电路使用场景和正常通讯，上位机软件可正常控制各类激励信号。
步骤S2：当所述被测芯片接收到所述各类激励信号后，输出所述被测芯片的性能参数信号至配套仪表，并通过所述配套仪表读取出所述被测芯片性能参数信号的测量数据；
步骤S3：通过所述上位机对所述被测芯片性能参数信号的测量数据进行实时保存和分析，并依据分析结果生成所述被测芯片的性能参数特性曲线。
作为本发明的另一实施例，如图2所示，提供一种高速接口板级应用验证装置，其中，所述高速接口板级应用验证装置包括：PCB板、上位机和配套仪表，所述PCB板包括母板和子板，所述母板包括FPGA芯片，所述子板包括被测芯片；
所述上位机，用于获取所述配套仪表输出的各类激励信号，并将各类激励信号下发至所述FPGA芯片；
所述FPGA芯片，用于将所述各类激励信号传送到所述被测芯片，以使所述被测芯片输出其性能参数信号至所述配套仪表，并通过所述配套仪表读取出所述被测芯片性能参数信号的测量数据；
所述上位机，用于对所述被测芯片性能参数信号的测量数据进行实时保存和分析，并依据分析结果生成所述被测芯片的性能参数特性曲线。
优选地，所述FPGA芯片通过串口（UART接口）实现与所述上位机的数据交互，所述上位机通过GPIB接口实现与所述配套仪表的指令传输。
需要说明的是，PCB板选用Altera公司的cyclone-Ⅲ器件，作为板级开发的硬件核心平台，上位机作为数据架构平台，配套各类配套仪表为激励信号、解析数据等源端。
在本实施例中，FPGA芯片作为核心器件主要为被测芯片提供测试激励向量，同时完成数据的缓存、数据的跨时钟域处理等。
在本实施例中，上位机软件采用模块化设计，主要由人机界面单元和数据读取与保存单元组成。上位机主要通过GPIB接口与电源、示波器和频谱仪进行通讯。
优选地，如图3所示，所述上位机中的人机界面单元将获取到的控制指令和查询指令通过GPIB接口发送给所述配套仪表，其中，所述控制指令用于控制所述配套仪表的工作状态，所述查询指令用于获得所述被测芯片性能参数信号的测量数据，经过数据处理后在人机界面单元进行显示。
优选地，所述上位机还包括电源控制与状态查询模块、示波器控制与状态查询模块以及数据读取与保存模块；
所述电源控制与状态查询模块，用于输入与电源通信的GPIB地址，控制电源的开启与关闭，设置不同通道的电压与电流并控制通道的开关，以及测量所有通道的电流并显示；
所述示波器控制与状态查询模块，用于输入与示波器通信的GPIB地址，控制波形在水平和垂直方向上的位置，以及水平和垂直方向上的刻度，以及触发方式的设置，并通过测量组件和光标控制组件对波形参数进行测量；
在连接上电源和示波器之后，所述数据读取与保存模块通过GPIB接口输入所述控制命令并分别发送给电源和示波器，控制电源和示波器的工作状态，然后读取所述被测芯片性能参数信号的测量数据，并保存。
需要说明的是，板级测试板针对不同类型电路采取不同的设计方式。目前，仅针对常用高速接口做描述。
在本实施例中，数字电路验证板（PCB板）采用子母板设计方式。子母板测试链路如图4所示，所述上位机通过串口控制所述FPGA芯片，使所述FPGA芯片将所述各类激励信号通过DB37接插件传送到所述子板上的被测芯片，所述被测芯片的输出信号通过SMA接口与所述配套仪表相连接，所述配套仪表通过GPIB接口实现与所述上位机的命令传输。
优选地，如图5所示，所述母板还包括分别与所述FPGA芯片连接的主控电路、时钟模块、电源模块和通信模块，主控电路主要为FPGA芯片应用设计，所述时钟模块采用50MHz的晶振作为所述FPGA芯片的主时钟源，所述电源模块用于为所述FPGA芯片供电。
优选地，所述时钟模块采用多路AS1177芯片，分别为所述FPGA芯片提供3.3V、5V的电压。
在本实施例中，母板的核心是一个FPGA芯片，用于产生测试的图形激励。电源模块用于保证FPGA芯片的正常运行，此外，通讯功能由串口进行承接。
优选地，所述FPGA芯片与所述上位机的通信采用RS232串口通信方式。
在本实施例中，所述上位机用于保存所述被测芯片性能参数信号的测量数据，保存数据是板级测试的重要数据记录步骤。板级测试数据保存的关键点在于实现实时数据保存。针对该特点，主要从保存对象、保存技术、保存标准、保存成本以及保存管理做介绍。
保存对象：用户提出的所有板级测试数据类型。
保存技术：QT上位机平台软件结合ni488程序库，建立多线程机制和时钟功能保存数据。
保存标准：界面设置电路名称、批号和制定路径生成数据文件夹，并自动匹配年、月、日、时、分、秒作为维度。
在本实施例中，目前板级测试部分参数是需要进行数据分析并生成曲线。传统的数据获取后再进行人工处理缺乏高效性、及时性。针对该问题，QT上位机获取到所述被测芯片性能参数信号的测量数据后，进行规范化数据保存格式，利用Origin软件对测量数据进行描点绘图处理，及时显示所述被测芯片的性能参数特性曲线。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种高速接口板级应用验证方法，其特征在于，所述高速接口板级应用验证方法包括：
步骤S1：设计包括母板和子板的PCB板，并通过上位机下发各类激励信号至所述母板上的FPGA芯片，然后通过所述FPGA芯片将所述各类激励信号传送到所述子板上的被测芯片，以对所述被测芯片的性能参数实现测试；
步骤S2：当所述被测芯片接收到所述各类激励信号后，输出所述被测芯片的性能参数信号至配套仪表，并通过所述配套仪表读取出所述被测芯片性能参数信号的测量数据；
步骤S3：通过所述上位机对所述被测芯片性能参数信号的测量数据进行实时保存和分析，并依据分析结果生成所述被测芯片的性能参数特性曲线。
2.一种高速接口板级应用验证装置，其特征在于，所述高速接口板级应用验证装置包括PCB板、上位机和配套仪表，所述PCB板包括母板和子板，所述母板包括FPGA芯片，所述子板包括被测芯片；
所述上位机，用于获取所述配套仪表输出的各类激励信号，并将各类激励信号下发至所述FPGA芯片；
所述FPGA芯片，用于将所述各类激励信号传送到所述被测芯片，以使所述被测芯片输出其性能参数信号至所述配套仪表，并通过所述配套仪表读取出所述被测芯片性能参数信号的测量数据；
所述上位机，用于对所述被测芯片性能参数信号的测量数据进行实时保存和分析，并依据分析结果生成所述被测芯片的性能参数特性曲线。
3.根据权利要求2所述的高速接口板级应用验证装置，其特征在于，所述FPGA芯片通过串口实现与所述上位机的数据交互，所述上位机通过GPIB接口实现与所述配套仪表的指令传输。
4.根据权利要求2所述的高速接口板级应用验证装置，其特征在于，所述上位机将获取到的控制指令和查询指令通过GPIB接口发送给所述配套仪表，其中，所述控制指令用于控制所述配套仪表的工作状态，所述查询指令用于获得所述被测芯片性能参数信号的测量数据，经过数据处理后在人机界面单元进行显示。
5.根据权利要求4所述的高速接口板级应用验证装置，其特征在于，所述上位机包括电源控制与状态查询模块、示波器控制与状态查询模块以及数据读取与保存模块；
所述电源控制与状态查询模块，用于输入与电源通信的GPIB地址，控制电源的开启与关闭，设置不同通道的电压与电流并控制通道的开关，以及测量所有通道的电流并显示；
所述示波器控制与状态查询模块，用于输入与示波器通信的GPIB地址，控制波形在水平和垂直方向上的位置，以及水平和垂直方向上的刻度，以及触发方式的设置，并通过测量组件和光标控制组件对波形参数进行测量；
在连接上电源和示波器之后，所述数据读取与保存模块通过GPIB接口输入所述控制命令并分别发送给电源和示波器，控制电源和示波器的工作状态，然后读取所述被测芯片性能参数信号的测量数据，并保存。
6.根据权利要求2所述的高速接口板级应用验证装置，其特征在于，所述上位机通过串口控制所述FPGA芯片，使所述FPGA芯片将所述各类激励信号通过DB37接插件传送到所述子板上的被测芯片，所述被测芯片的输出信号通过SMA接口与所述配套仪表相连接，所述配套仪表通过GPIB接口实现与所述上位机的命令传输。
7.根据权利要求2所述的高速接口板级应用验证装置，其特征在于，所述母板还包括分别与所述FPGA芯片连接的时钟模块和电源模块，所述时钟模块采用50MHz的晶振作为所述FPGA芯片的主时钟源，所述电源模块用于为所述FPGA芯片供电。
8.根据权利要求7所述的高速接口板级应用验证装置，其特征在于，所述时钟模块采用多路AS1177芯片，分别为所述FPGA芯片提供3.3V、5V的电压。
9.根据权利要求2所述的高速接口板级应用验证装置，其特征在于，所述FPGA芯片与所述上位机的通信采用RS232串口通信方式。
10.根据权利要求2所述的高速接口板级应用验证装置，其特征在于，所述上位机获取到所述被测芯片性能参数信号的测量数据后，进行规范化数据保存格式，利用Origin软件对测量数据进行描点绘图处理，及时显示所述被测芯片的性能参数特性曲线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211303250.3A CN115587000A (zh) | 2022-10-24 | 2022-10-24 | 一种高速接口板级应用验证方法及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211303250.3A CN115587000A (zh) | 2022-10-24 | 2022-10-24 | 一种高速接口板级应用验证方法及其装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115587000A true CN115587000A (zh) | 2023-01-10 |
Family
ID=84781656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211303250.3A Pending CN115587000A (zh) | 2022-10-24 | 2022-10-24 | 一种高速接口板级应用验证方法及其装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115587000A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117637012A (zh) * | 2024-01-25 | 2024-03-01 | 合肥康芯威存储技术有限公司 | 一种存储芯片的检测系统及检测方法 |
-
2022
- 2022-10-24 CN CN202211303250.3A patent/CN115587000A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117637012A (zh) * | 2024-01-25 | 2024-03-01 | 合肥康芯威存储技术有限公司 | 一种存储芯片的检测系统及检测方法 |
| CN117637012B (zh) * | 2024-01-25 | 2024-05-07 | 合肥康芯威存储技术有限公司 | 一种存储芯片的检测系统及检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100549711C (zh) | 远程集成电路测试方法和装置 | |
| US7609081B2 (en) | Testing system and method for testing an electronic device | |
| US8384408B2 (en) | Test module with blocks of universal and specific resources | |
| CN103837824A (zh) | 数字集成电路自动测试系统 | |
| CN101206130A (zh) | 电子仪器自动检定/校准/测试平台 | |
| CN114035031B (zh) | 一种基于数字向量测试实现模拟波形采集装置与方法 | |
| CN103870627A (zh) | 设计及仿真系统、装置及方法 | |
| CN115587000A (zh) | 一种高速接口板级应用验证方法及其装置 | |
| CN105988079A (zh) | 一种集成电路功耗测试系统和方法 | |
| US20050262396A1 (en) | Apparatus and method for automated test setup | |
| CN114624564B (zh) | 基于fpga的便携式芯片测试方法及装置 | |
| CN112485699A (zh) | 一种服务器电源测试系统 | |
| US7451049B2 (en) | Automatic delays for alignment of signals | |
| CN115792477A (zh) | 一种基于高精度仪器的自动测试系统 | |
| US7433252B2 (en) | Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device | |
| JP2003066123A (ja) | テスト方法およびテスト装置並びにテスト装置の構築方法 | |
| CN211293231U (zh) | 一种智能电表时钟误差调校试验装置 | |
| CN101370218A (zh) | Gsm模块上电测试系统及方法 | |
| CN108595153B (zh) | 一种基于通用仪器的雷达装备参数测试开发模型 | |
| CN112067983A (zh) | 一种航天设备用微断测试装置及系统 | |
| Pan et al. | A reconfigurable PCB test system based on VI | |
| TWI792282B (zh) | 自動化連續測試系統 | |
| RU2740546C1 (ru) | Многофункциональное автоматизированное рабочее место тестирования радиоэлектронной аппаратуры | |
| CN212009547U (zh) | 一种ad芯片验证系统 | |
| RU2810642C1 (ru) | Многофункциональное автоматизированное рабочее место оперативного контроля и тестирования радиоэлектронной аппаратуры |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |