CN115567055A - 对流过目标电阻器的目标电流进行采样的电路 - Google Patents

Abstract

本公开的实施例提供一种对流过目标电阻器的目标电流进行采样的电路。该电路包括：第一和第二电阻器、第一运放、第一失调电流注入电路、第一电流采样电路、以及采样电压输出电路。第一电阻器的第一端耦接目标电阻器的第一端。第一电阻器的第二端耦接第一运放的第一输入端。第二电阻器的第一端耦接目标电阻器的第二端。第二电阻器的第二端耦接第一运放的第二输入端。第一失调电流注入电路向第一运放的同相输入端注入第一失调电流。第一电流采样电路耦接第一运放的输出端和反相输入端，并根据目标电流和第一失调电流生成采样电流。采样电压输出电路根据采样电流生成采样电压。第一运放的第一和第二输入端中的一者是同相输入端，另一者是反相输入端。

Description

对流过目标电阻器的目标电流进行采样的电路

技术领域

本公开的实施例涉及集成电路技术领域，具体地，涉及对流过目标电阻器的目标电流进行采样的电路。

背景技术

在集成电路的实际应用中有一些电流值不适合直接检测，因此可使用电流采样电路来间接检测目标电流值。具体地，电流采样电路可对目标电流值进行采样，并输出采样电流值，或者将采样电流转换成采样电压。通过测量输出的采样电流或采样电压来确定目标电流值的大小。电流采样电路可应用于DC-DC变换器等电路中。当流经DC-DC变换器中的电感器的电感电流过大时，可通过控制功率管和续流管来停止对电感器充电。在电感电流下降至谷值限流值时允许再次对电感器进行充电。这样可实现过流保护的功能。

发明内容

本文中描述的实施例提供了一种对流过目标电阻器的目标电流进行采样的电路。

根据本公开的第一方面，提供了一种对流过目标电阻器的目标电流进行采样的电路。该电路包括：第一电阻器、第二电阻器、第一运放、第一失调电流注入电路、第一电流采样电路、以及采样电压输出电路。其中，第一电阻器的第一端耦接目标电阻器的第一端。第一电阻器的第二端耦接第一运放的第一输入端。第二电阻器的第一端耦接目标电阻器的第二端。第二电阻器的第二端耦接第一运放的第二输入端。第一失调电流注入电路被配置为向第一运放的同相输入端注入第一失调电流。第一电流采样电路耦接第一运放的输出端和反相输入端，并被配置为根据目标电流和第一失调电流来生成采样电流。采样电压输出电路被配置为根据采样电流来生成采样电压，并经由采样电压输出端输出采样电压。其中，第一运放的第一输入端和第二输入端中的一者是同相输入端，另一者是反相输入端。

在本公开的一些实施例中，第一运放的第一输入端是反相输入端。第一运放的第二输入端是同相输入端。第一电流采样电路包括：第一晶体管。其中，第一晶体管的控制极耦接第一运放的输出端。第一晶体管的第一极耦接第一运放的反相输入端。第一晶体管的第二极耦接采样电压输出端。

在本公开的一些实施例中，第一运放的第一输入端是反相输入端。第一运放的第二输入端是同相输入端。第一电流采样电路包括：第一晶体管、以及稳压二极管。其中，第一晶体管的控制极耦接第一运放的输出端。第一晶体管的第一极耦接第一运放的反相输入端。第一晶体管的第二极耦接采样电压输出端。稳压二极管的阳极耦接第二电压端。稳压二极管的阴极耦接第一晶体管的第二极。

在本公开的一些实施例中，第一运放的第一输入端是同相输入端。第一运放的第二输入端是反相输入端。第一电流采样电路包括：第二晶体管、第三晶体管、以及第四晶体管。其中，第二晶体管的控制极耦接第一运放的输出端。第二晶体管的第一极耦接第一运放的反相输入端。第二晶体管的第二极耦接第三晶体管的控制极和第二极。第三晶体管的第一极耦接第一电压端。第四晶体管的控制极耦接第三晶体管的控制极。第四晶体管的第一极耦接第一电压端。第四晶体管的第二极耦接采样电压输出端。

在本公开的一些实施例中，电路还包括：第二运放、第二失调电流注入电路、第二电流采样电路、电压判断电路、第一运放选择电路、以及第二运放选择电路。其中，电压判断电路被配置为根据目标电阻器的一端的电压和来自参考电压端的参考电压来生成第一选择信号和第二选择信号。第一运放选择电路被配置为：在第一选择信号处于无效电平的情况下，断开第一失调电流注入电路与第一运放的连接并断开第一电流采样电路与采样电压输出电路的连接；在第一选择信号处于有效电平的情况下，控制第二运放和第二电流采样电路停止工作。第二运放选择电路被配置为：在第二选择信号处于有效电平的情况下，使得第二失调电流注入电路耦接第二运放的同相输入端、使得第二运放的第一输入端耦接第一电阻器的第二端，使得第二运放的第二输入端耦接第二电阻器的第二端。第二失调电流注入电路被配置为：生成第二失调电流。第二电流采样电路耦接第二运放的输出端和反相输入端，并被配置为：根据目标电流和第二失调电流来生成采样电流。

在本公开的一些实施例中，第二电流采样电路包括：第二晶体管、第三晶体管、以及第四晶体管。其中，第二晶体管的控制极耦接第二运放的输出端。第二晶体管的第一极耦接第二运放的反相输入端。第二晶体管的第二极耦接第三晶体管的控制极和第二极。第三晶体管的第一极耦接第一电压端。第四晶体管的控制极耦接第三晶体管的控制极。第四晶体管的第一极耦接第一电压端。第四晶体管的第二极耦接采样电压输出端。

在本公开的一些实施例中，电压判断电路包括：电压比较器、以及反相器。其中，电压比较器的第一输入端耦接目标电阻器的一端。电压比较器的第二输入端耦接参考电压端。电压比较器的输出端耦接反相器的输入端。从电压比较器的输出端输出第一选择信号。从反相器的输出端输出第二选择信号。

在本公开的一些实施例中，第一运放选择电路包括：第一压控开关至第五压控开关。其中，第一压控开关的受控端被提供第一选择信号。第一压控开关的第一端耦接第二电阻器的第二端。第一压控开关的第二端耦接第一失调电流注入电路的输出端。第二压控开关的受控端被提供第一选择信号。第二压控开关的第一端耦接第一电流采样电路的输出端。第二压控开关的第二端耦接采样电压输出端。第三压控开关的受控端被提供第一选择信号。第三压控开关的第一端耦接第二运放的第一输入端。第三压控开关的第二端耦接第二电压端。第四压控开关的受控端被提供第一选择信号。第四压控开关的第一端耦接第二运放的第二输入端。第四压控开关的第二端耦接第二电压端。第五压控开关的受控端被提供第一选择信号。第五压控开关的第一端耦接第二运放的输出端。第五压控开关的第二端耦接第二电压端。

在本公开的一些实施例中，第二运放选择电路包括：第六压控开关、第七压控开关、以及第八压控开关。其中，第六压控开关的受控端被提供第二选择信号。第六压控开关的第一端耦接第一电阻器的第二端。第六压控开关的第二端耦接第二运放的第一输入端。第七压控开关的受控端被提供第二选择信号。第七压控开关的第一端耦接第二电阻器的第二端。第七压控开关的第二端耦接第二运放的第二输入端。第八压控开关的受控端被提供第二选择信号。第八压控开关的第一端耦接第二电流采样电路的输出端。第八压控开关的第二端耦接第二运放的同相输入端。

根据本公开的第二方面，提供了一种对流过目标电阻器的目标电流进行采样的电路。该电路包括：第一电阻器、第二电阻器、第三电阻器、第一运放、第二运放、第一晶体管至第四晶体管、第一电流源、第二电流源、电压比较器、反相器、以及第一压控开关至第八压控开关。其中，第一电阻器的第一端耦接目标电阻器的第一端。第一电阻器的第二端耦接第一运放的反相输入端。第二电阻器的第一端耦接目标电阻器的第二端。第二电阻器的第二端耦接第一运放的同相输入端。电压比较器的第一输入端耦接目标电阻器的一端。电压比较器的第二输入端耦接参考电压端。电压比较器的输出端耦接反相器的输入端。第一压控开关的受控端耦接电压比较器的输出端。第一压控开关的第一端耦接第二电阻器的第二端。第一压控开关的第二端耦接第一电流源。第一晶体管的控制极耦接第一运放的输出端。第一晶体管的第一极耦接第一运放的反相输入端。第一晶体管的第二极耦接第二压控开关的第一端。第二压控开关的受控端耦接电压比较器的输出端。第二压控开关的第二端耦接第三电阻器的第一端和采样电压输出端。第三压控开关的受控端耦接电压比较器的输出端。第三压控开关的第一端耦接第二运放的同相输入端。第三压控开关的第二端耦接第二电压端。第四压控开关的受控端耦接电压比较器的输出端。第四压控开关的第一端耦接第二运放的反相输入端。第四压控开关的第二端耦接第二电压端。第五压控开关的受控端耦接电压比较器的输出端。第五压控开关的第一端耦接第二运放的输出端。第五压控开关的第二端耦接第二电压端。第六压控开关的受控端耦接反相器的输出端。第六压控开关的第一端耦接第一电阻器的第二端。第六压控开关的第二端耦接第二运放的同相输入端。第七压控开关的受控端耦接反相器的输出端。第七压控开关的第一端耦接第二电阻器的第二端。第七压控开关的第二端耦接第二运放的反相输入端。第八压控开关的受控端耦接反相器的输出端。第八压控开关的第一端耦接第二电流源。第八压控开关的第二端耦接第二运放的同相输入端。第二晶体管的控制极耦接第二运放的输出端。第二晶体管的第一极耦接第二运放的反相输入端。第二晶体管的第二极耦接第三晶体管的控制极和第二极。第三晶体管的第一极耦接第一电压端。第四晶体管的控制极耦接第三晶体管的控制极。第四晶体管的第一极耦接第一电压端。第四晶体管的第二极耦接采样电压输出端。第三电阻器的第二端耦接第二电压端。

附图说明

为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：

图1是根据本公开的实施例的对流过目标电阻器的目标电流进行采样的电路的示意性框图；

图2是根据本公开的实施例的对流过目标电阻器的目标电流进行采样的电路的示例性电路图；

图3是根据本公开的实施例的对流过目标电阻器的目标电流进行采样的电路的另一示例性电路图；

图4是根据本公开的实施例的对流过目标电阻器的目标电流进行采样的电路的又一示例性电路图；以及

图5是根据本公开的实施例的对流过目标电阻器的目标电流进行采样的电路的再一示例性电路图。

在附图中，最后两位数字相同的标记对应于相同的元素。需要注意的是，附图中的元素是示意性的，没有按比例绘制。

具体实施方式

为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。

除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。

在本公开的所有实施例中，由于晶体管的源极和漏极(发射极和集电极)是对称的，并且N型晶体管和P型晶体管的源极和漏极(发射极和集电极)之间的导通电流方向相反，因此在本公开的实施例中，将晶体管的受控中间端称为控制极，将晶体管的其余两端分别称为第一极和第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。

如上所述，在DC-DC变换器中需要对电感电流进行采样。在一些情况下，电感电流可能从正向电流(从DC-DC变换器的输出端流出)变成负向电流(从DC-DC变换器的输出端流入)。当电流由正向到负向切换的时候，用同一个采样电路往往很难对电流进行准确的采样。

本公开的实施例提出了一种对流过目标电阻器的目标电流进行采样的电路。在对DC-DC变换器中的电感电流进行采样的示例中，目标电阻器是耦接在DC-DC变换器中的电感器与DC-DC变换器的输出端之间的电阻器，目标电流是电感电流。图1示出根据本公开的实施例的对流过目标电阻器Rs的目标电流IL进行采样的电路100的示意性框图。该电路100包括：第一电阻器R1、第二电阻器R2、第一运放op1、第一失调电流注入电路110、第一电流采样电路120、以及采样电压输出电路130。

第一电阻器R1的第一端耦接目标电阻器Rs的第一端。第一电阻器R1的第二端耦接第一运放op1的第一输入端。第二电阻器R2的第一端耦接目标电阻器Rs的第二端。第二电阻器R2的第二端耦接第一运放op1的第二输入端。其中，第一运放op1的第一输入端和第二输入端中的一者是同相输入端，另一者是反相输入端。

第一失调电流注入电路110可耦接第一运放op1的同相输入端。第一失调电流注入电路110可被配置为：生成第一失调电流I1，并向第一运放op1的同相输入端注入第一失调电流I1。

第一电流采样电路120可耦接第一运放op1的输出端和反相输入端。第一电流采样电路120还可耦接采样电压输出电路130。第一电流采样电路120可被配置为根据目标电流IL和第一失调电流I1来生成采样电流Is。

采样电压输出电路130可耦接第一电流采样电路120，并从第一电流采样电路120接收采样电流Is。采样电压输出电路130可被配置为根据采样电流Is来生成采样电压Vsense，并经由采样电压输出端输出采样电压Vsense。

在图1的示例中可设置第一电阻器R1的电阻值等于第二电阻器R2的电阻值。在上下文中，用R表示第一电阻器R1和第二电阻器R2的电阻值。根据运放的虚短虚断特性可知，第一运放op1的同相输入端的电压V+等于第一运放op1的反相输入端的电压V-。V-＝Vsenp-R×(Is+Io)。V+＝Vsenn-R×(I1+Io)。因此，Vsenp-Vsenn＝R×(Is+Io)-R×(I1+Io)。又因为，Vsenp-Vsenn＝IL×Rs。所以IL×Rs＝R×Is-R×I1。Is＝IL×Rs/R+I1。第一失调电流I1可根据实际应用来设置以使得在IL为负的情况下采样电流Is为正。这样无论目标电流是正向电流还是负向电流，根据本公开的实施例的电路100都可以对目标电流进行准确的采样。

图2示出根据本公开的实施例的对流过目标电阻器Rs的目标电流IL进行采样的电路200的示例性电路图。在图2的示例中，第一运放op1的第一输入端是反相输入端。第一运放op1的第二输入端是同相输入端。

第一电流采样电路220可包括第一晶体管M1。其中，第一晶体管M1的控制极耦接第一运放op1的输出端。第一晶体管M1的第一极耦接第一运放op1的反相输入端。第一晶体管M1的第二极耦接采样电压输出端。

采样电压输出电路230可包括第三电阻器R3。第三电阻器R3的第一端耦接采样电压输出端。第三电阻器R3的第一端耦接第二电压端V2。

第一失调电流注入电路210可包括第一电流源。第一电流源可生成第一失调电流I1。在图2的示例中，第一失调电流I1的流向是从第一运放op1的同相输入端到第二电压端V2。

图3示出根据本公开的实施例的对流过目标电阻器Rs的目标电流IL进行采样的电路300的另一示例性电路图。在图2的示例的基础上，在图3的示例中，在第一电流采样电路320中增加了稳压二极管ZD。稳压二极管ZD的阳极耦接第二电压端V2。稳压二极管ZD的阴极耦接第一晶体管M1的第二极。由于第一晶体管M1是高压晶体管，当第一晶体管M1导通时，第一晶体管M1的第二极的电压是高电压。为防止该点发生漏电造成其他器件的损坏，在这里设置了稳压二极管ZD。

图2和图3的示例适用于目标电阻器Rs的两端的共模电压较高的情况。本公开的实施例还提出了适用于目标电阻器Rs的两端的共模电压较低(比对目标电流进行采样的电路的电源电压更低)的情况的具体实施方式。图4示出根据本公开的实施例的对流过目标电阻器Rs的目标电流IL进行采样的电路400的又一示例性电路图。在图4的示例中，第一运放op1的第一输入端是同相输入端。第一运放op1的第二输入端是反相输入端。第一电流采样电路420可包括：第二晶体管M2、第三晶体管M3、以及第四晶体管M4。其中，第二晶体管M2的控制极耦接第一运放op1的输出端。第二晶体管M2的第一极耦接第一运放op1的反相输入端。第二晶体管M2的第二极耦接第三晶体管M3的控制极和第二极。第三晶体管M3的第一极耦接第一电压端V1。第四晶体管M4的控制极耦接第三晶体管M3的控制极。第四晶体管M4的第一极耦接第一电压端V1。第四晶体管M4的第二极耦接采样电压输出端。

采样电压输出电路430可包括第三电阻器R3。第三电阻器R3的第一端耦接采样电压输出端。第三电阻器R3的第一端耦接第二电压端V2。

第一失调电流注入电路410可包括第一电流源。第一电流源可生成第一失调电流I1。在图4的示例中，第一失调电流的流向是从第一电压端V1到第一运放op1的同相输入端。

如上所述，图2和图3的示例适用于目标电阻器Rs的两端的共模电压较高的情况。而图4的示例适用于目标电阻器Rs的两端的共模电压较低的情况。上述示例都不适用于共模电压的变化范围较大的情况。针对共模电压的变化范围较大的情况，本公开的实施例提出了另一实施方式。图5示出根据本公开的实施例的对流过目标电阻器Rs的目标电流IL进行采样的电路500的再一示例性电路图。在图1的实施例的基础上，对流过目标电阻器Rs的目标电流IL进行采样的电路500还可包括：第二运放op2、第二失调电流注入电路570、第二电流采样电路580、电压判断电路540、第一运放选择电路550、以及第二运放选择电路560。

电压判断电路540可耦接目标电阻器Rs的一端、参考电压端、第一运放选择电路550、以及第二运放选择电路560。电压判断电路540可被配置为：根据目标电阻器Rs的一端(第一端或第二端)的电压和来自参考电压端的参考电压Vref来生成第一选择信号hs和第二选择信号ls。其中，第一选择信号hs和第二选择信号ls互为反相信号。在一个示例中，在目标电阻器Rs的一端的电压高于或者等于参考电压Vref的情况下，第一选择信号hs处于有效电平，第二选择信号ls处于无效电平。在目标电阻器Rs的一端的电压低于参考电压Vref的情况下，第一选择信号hs处于无效电平，第二选择信号ls处于有效电平。

第一运放选择电路550可耦接电压判断电路540、第二电阻器R2、第一运放op1、第一失调电流注入电路210、第一电流采样电路320、第二运放op2、第二电流采样电路580、以及第二电压端V2。第一失调电流注入电路210可经由第一运放选择电路550耦接第一运放op1的同相输入端。采样电压输出电路230可经由第一运放选择电路550耦接第一电流采样电路320。第一运放选择电路550可被配置为：在第一选择信号hs处于无效电平的情况下，断开第一失调电流注入电路210与第一运放op1的连接并断开第一电流采样电路320与采样电压输出电路230的连接。第一运放选择电路550还可被配置为：在第一选择信号hs处于有效电平的情况下，使得第一失调电流注入电路210与第一运放op1耦接，使得第一电流采样电路320与采样电压输出电路230耦接，控制第二运放op2和第二电流采样电路580停止工作。

第二运放选择电路560可耦接电压判断电路540、第一电阻器R1、第二电阻器R2、第二电流源、第二运放op2、第二电流采样电路580、以及第一电压端V1。第二失调电流注入电路570可经由第二运放选择电路560耦接第二运放op2的同相输入端。第二运放op2可经由第二运放选择电路560耦接第一电阻器R1和第二电阻器R2。第二运放选择电路560可被配置为：在第二选择信号ls处于有效电平的情况下，使得第二失调电流注入电路570耦接第二运放op2的同相输入端、使得第二运放op2的第一输入端耦接第一电阻器R1的第二端，使得第二运放op2的第二输入端耦接第二电阻器R2的第二端。第二运放选择电路560还可被配置为：在第二选择信号ls处于无效电平的情况下，断开第二失调电流注入电路570与第二运放op2的连接，断开第二运放op2与第一电阻器R1的连接，以及断开第二运放op2与第二电阻器R2的连接。

第二失调电流注入电路570可耦接第二运放选择电路560和第一电压端V1。第二失调电流注入电路570可被配置为：生成第二失调电流I2。

第二电流采样电路580可耦接第二运放op2的输出端和反相输入端。第二电流采样电路580还可耦接采样电压输出电路230。第二电流采样电路580可被配置为：根据目标电流IL和第二失调电流I2来生成采样电流Is。

在第一运放选择电路550和第二运放选择电路560的控制下，只有第一电流采样电路120和第二电流采样电路580中的一者能够向采样电压输出电路130提供采样电流Is。

在本公开的一些实施例中，第二电流采样电路580可包括：第二晶体管M2、第三晶体管M3、以及第四晶体管M4。其中，第二晶体管M2的控制极耦接第二运放op2的输出端。第二晶体管M2的第一极耦接第二运放op2的反相输入端。第二晶体管M2的第二极耦接第三晶体管M3的控制极和第二极。第三晶体管M3的第一极耦接第一电压端V1。第四晶体管M4的控制极耦接第三晶体管M3的控制极。第四晶体管M4的第一极耦接第一电压端V1。第四晶体管M4的第二极耦接采样电压输出端。

在本公开的一些实施例中，电压判断电路540可包括：电压比较器comp、以及反相器NG。其中，电压比较器comp的第一输入端耦接目标电阻器Rs的一端。电压比较器comp的第二输入端耦接参考电压端。电压比较器comp的输出端耦接反相器NG的输入端。从电压比较器comp的输出端输出第一选择信号hs。从反相器NG的输出端输出第二选择信号ls。

在本公开的一些实施例中，第一运放选择电路550可包括：第一压控开关s1至第五压控开关s5。其中，第一压控开关s1的受控端被提供第一选择信号hs。第一压控开关s1的第一端耦接第二电阻器R2的第二端。第一压控开关s1的第二端耦接第一失调电流注入电路210的输出端。第二压控开关s2的受控端被提供第一选择信号hs。第二压控开关s2的第一端耦接第一电流采样电路320的输出端。第二压控开关s2的第二端耦接采样电压输出端。第三压控开关s3的受控端被提供第一选择信号hs。第三压控开关s3的第一端耦接第二运放op2的第一输入端。第三压控开关s3的第二端耦接第二电压端V2。第四压控开关s4的受控端被提供第一选择信号hs。第四压控开关s4的第一端耦接第二运放op2的第二输入端。第四压控开关s4的第二端耦接第二电压端V2。第五压控开关s5的受控端被提供第一选择信号hs。第五压控开关s5的第一端耦接第二运放op2的输出端。第五压控开关s5的第二端耦接第二电压端V2。

在本公开的一些实施例中，第二运放选择电路560可包括：第六压控开关s6、第七压控开关s7、以及第八压控开关s8。其中，第六压控开关s6的受控端被提供第二选择信号ls。第六压控开关s6的第一端耦接第一电阻器R1的第二端。第六压控开关s6的第二端耦接第二运放op2的第一输入端。第七压控开关s7的受控端被提供第二选择信号ls。第七压控开关s7的第一端耦接第二电阻器R2的第二端。第七压控开关s7的第二端耦接第二运放op2的第二输入端。第八压控开关s8的受控端被提供第二选择信号ls。第八压控开关s8的第一端耦接第二电流采样电路580的输出端。第八压控开关s8的第二端耦接第二运放op2的同相输入端。

在图2至图5的示例中，从第一电压端V1输入高电压信号，第二电压端V2接地。第一晶体管M1、第三晶体管M3和第四晶体管M4是PMOS晶体管。第二晶体管M2是NMOS晶体管。本领域技术人员应理解，基于上述发明构思对图2至图5所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图2至图5所示的示例不同的设置。本领域技术人员应理解，图2至图5中的各个电路的内部结构是示例性的，它们还可以通过其他电路来实现。第一压控开关s1至第八压控开关s8可由开关晶体管来实现。

在图5的示例中，在目标电阻器Rs的一端的电压Vsenp高于或者等于Vref的情况下，第一选择信号hs处于高电平，第二选择信号ls处于低电平。第一选择信号hs控制第一压控开关s1至第五压控开关s5闭合。因此，第一电流源耦接到第一运放op1的同相输入端。第一晶体管M1的第二极耦接到采样电压输出端。第二运放op2的两个输入端和输出端都接地，因此停止工作。第二晶体管M2的控制极接地，因此也停止工作。第二选择信号ls控制第六压控开关s6至第八压控开关s8断开。因此，第二运放op2的两个输入端与第一电阻器R1和第二电阻器R2的连接被断开，并且第二电流源与第二运放op2的连接也被断开。此时，图5的电路500可被等效成图3的电路300。

如上所述，可设置第一电阻器R1的电阻值R等于第二电阻器R2的电阻值R。根据运放的虚短虚断特性可知，第一运放op1的同相输入端的电压V+等于第一运放op1的反相输入端的电压V-。V-＝Vsenp-R×(Is+Io)。V+＝Vsenn-R×(I1+Io)。因此，Vsenp-Vsenn＝R×(Is+Io)-R×(I1+Io)。又因为，Vsenp-Vsenn＝IL×Rs。所以IL×Rs＝R×Is-R×I1。Is＝IL×Rs/R+I1。第一失调电流I1可根据实际应用来设置以使得在IL为负的情况下采样电流Is为正。这样无论目标电流是正向电流还是负向电流，根据本公开的实施例的电路500都可以对目标电流进行准确的采样。采样电压Vsense＝Is×R3＝IL×Rs×R3/R+I1×R3。

在目标电阻器Rs的一端的电压Vsenp低于Vref的情况下，第一选择信号hs处于低电平，第二选择信号ls处于高电平。第一选择信号hs控制第一压控开关s1至第五压控开关s5断开。因此，第一电流源与第一运放op1的连接断开。第一晶体管M1的第二极与采样电压输出端的连接也断开。第二选择信号ls控制第六压控开关s6至第八压控开关s8闭合。因此，第二运放op2的同相输入端耦接第一电阻器R1的第二端，第二运放op2的反相输入端耦接第二电阻器R2的第二端，并且第二电流源耦接第二运放op2的同相输入端。此时，图5的电路500可被等效成图4的电路400(只是其中一些元器件的名称不同)。

如上所述，可设置第一电阻器R1的电阻值R等于第二电阻器R2的电阻值R。根据运放的虚短虚断特性可知，第一运放op1的同相输入端的电压V+等于第一运放op1的反相输入端的电压V-。V-＝Vsenp-R×(Is-Io)。V+＝Vsenn-R×(I2-Io)。因此，Vsenp-Vsenn＝R×(Is-Io)-R×(I2-Io)。又因为，Vsenp-Vsenn＝IL×Rs。所以IL×Rs＝R×Is-R×I2。Is＝IL×Rs/R+I2。第二失调电流I2可根据实际应用来设置以使得在IL为负的情况下采样电流Is为正。这样无论目标电流是正向电流还是负向电流，根据本公开的实施例的电路500都可以对目标电流进行准确的采样。采样电压Vsense＝Is×R3＝IL×Rs×R3/R+I2×R3。

综上所述，根据本公开的实施例的对流过目标电阻器的目标电流进行采样的电路适用于目标电流在正向电流和负向电流之间切换的情况。进一步地，根据本公开的实施例的对流过目标电阻器的目标电流进行采样的电路还适用于目标电阻器的共模电压的变化范围较大的情况。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种对流过目标电阻器的目标电流进行采样的电路，包括：第一电阻器、第二电阻器、第一运放、第一失调电流注入电路、第一电流采样电路、以及采样电压输出电路，

其中，所述第一电阻器的第一端耦接所述目标电阻器的第一端，所述第一电阻器的第二端耦接所述第一运放的第一输入端；

所述第二电阻器的第一端耦接所述目标电阻器的第二端，所述第二电阻器的第二端耦接所述第一运放的第二输入端；

所述第一失调电流注入电路被配置为向所述第一运放的同相输入端注入第一失调电流；

所述第一电流采样电路耦接所述第一运放的输出端和反相输入端，并被配置为根据所述目标电流和所述第一失调电流来生成采样电流；

所述采样电压输出电路被配置为根据所述采样电流来生成采样电压，并经由采样电压输出端输出所述采样电压；

其中，所述第一运放的所述第一输入端和所述第二输入端中的一者是所述同相输入端，另一者是所述反相输入端。

2.根据权利要求1所述的电路，其中，所述第一运放的所述第一输入端是所述反相输入端，所述第一运放的所述第二输入端是所述同相输入端，所述第一电流采样电路包括：第一晶体管，

其中，所述第一晶体管的控制极耦接所述第一运放的所述输出端，所述第一晶体管的第一极耦接所述第一运放的所述反相输入端，所述第一晶体管的第二极耦接所述采样电压输出端。

3.根据权利要求1所述的电路，其中，所述第一运放的所述第一输入端是所述反相输入端，所述第一运放的所述第二输入端是所述同相输入端，所述第一电流采样电路包括：第一晶体管、以及稳压二极管，

其中，所述第一晶体管的控制极耦接所述第一运放的所述输出端，所述第一晶体管的第一极耦接所述第一运放的所述反相输入端，所述第一晶体管的第二极耦接所述采样电压输出端；

所述稳压二极管的阳极耦接第二电压端，所述稳压二极管的阴极耦接所述第一晶体管的所述第二极。

4.根据权利要求1所述的电路，其中，所述第一运放的所述第一输入端是所述同相输入端，所述第一运放的所述第二输入端是所述反相输入端，所述第一电流采样电路包括：第二晶体管、第三晶体管、以及第四晶体管，

其中，所述第二晶体管的控制极耦接所述第一运放的所述输出端，所述第二晶体管的第一极耦接所述第一运放的所述反相输入端，所述第二晶体管的第二极耦接所述第三晶体管的控制极和第二极；

所述第三晶体管的第一极耦接第一电压端；

所述第四晶体管的控制极耦接所述第三晶体管的所述控制极，所述第四晶体管的第一极耦接所述第一电压端，所述第四晶体管的第二极耦接所述采样电压输出端。

5.根据权利要求1所述的电路，还包括：第二运放、第二失调电流注入电路、第二电流采样电路、电压判断电路、第一运放选择电路、以及第二运放选择电路，

其中，所述电压判断电路被配置为根据所述目标电阻器的一端的电压和来自参考电压端的参考电压来生成第一选择信号和第二选择信号；

所述第一运放选择电路被配置为：在所述第一选择信号处于无效电平的情况下，断开所述第一失调电流注入电路与所述第一运放的连接并断开所述第一电流采样电路与所述采样电压输出电路的连接；在所述第一选择信号处于有效电平的情况下，控制所述第二运放和所述第二电流采样电路停止工作；

所述第二运放选择电路被配置为：在所述第二选择信号处于有效电平的情况下，使得所述第二失调电流注入电路耦接所述第二运放的同相输入端、使得所述第二运放的第一输入端耦接所述第一电阻器的所述第二端，使得所述第二运放的第二输入端耦接所述第二电阻器的所述第二端；

所述第二失调电流注入电路被配置为：生成第二失调电流；

所述第二电流采样电路耦接所述第二运放的输出端和反相输入端，并被配置为：根据所述目标电流和所述第二失调电流来生成采样电流。

6.根据权利要求5所述的电路，其中，所述第二电流采样电路包括：第二晶体管、第三晶体管、以及第四晶体管，

其中，所述第二晶体管的控制极耦接所述第二运放的所述输出端，所述第二晶体管的第一极耦接所述第二运放的所述反相输入端，所述第二晶体管的第二极耦接所述第三晶体管的控制极和第二极；

所述第三晶体管的第一极耦接第一电压端；

所述第四晶体管的控制极耦接所述第三晶体管的所述控制极，所述第四晶体管的第一极耦接所述第一电压端，所述第四晶体管的第二极耦接所述采样电压输出端。

7.根据权利要求5所述的电路，其中，所述电压判断电路包括：电压比较器、以及反相器，

其中，所述电压比较器的第一输入端耦接所述目标电阻器的一端，所述电压比较器的第二输入端耦接所述参考电压端，所述电压比较器的输出端耦接所述反相器的输入端；

从所述电压比较器的所述输出端输出所述第一选择信号，从所述反相器的输出端输出所述第二选择信号。

8.根据权利要求5所述的电路，其中，所述第一运放选择电路包括：第一压控开关至第五压控开关，

其中，所述第一压控开关的受控端被提供所述第一选择信号，所述第一压控开关的第一端耦接所述第二电阻器的所述第二端，所述第一压控开关的第二端耦接所述第一失调电流注入电路的输出端；

第二压控开关的受控端被提供所述第一选择信号，所述第二压控开关的第一端耦接所述第一电流采样电路的输出端，所述第二压控开关的第二端耦接所述采样电压输出端；

第三压控开关的受控端被提供所述第一选择信号，所述第三压控开关的第一端耦接所述第二运放的所述第一输入端，所述第三压控开关的第二端耦接第二电压端；

第四压控开关的受控端被提供所述第一选择信号，所述第四压控开关的第一端耦接所述第二运放的所述第二输入端，所述第四压控开关的第二端耦接所述第二电压端；

所述第五压控开关的受控端被提供所述第一选择信号，所述第五压控开关的第一端耦接所述第二运放的所述输出端，所述第五压控开关的第二端耦接所述第二电压端。

9.根据权利要求5所述的电路，其中，所述第二运放选择电路包括：第六压控开关、第七压控开关、以及第八压控开关，

其中，所述第六压控开关的受控端被提供所述第二选择信号，所述第六压控开关的第一端耦接所述第一电阻器的所述第二端，所述第六压控开关的第二端耦接所述第二运放的所述第一输入端；

所述第七压控开关的受控端被提供所述第二选择信号，所述第七压控开关的第一端耦接所述第二电阻器的所述第二端，所述第七压控开关的第二端耦接所述第二运放的所述第二输入端；

所述第八压控开关的受控端被提供所述第二选择信号，所述第八压控开关的第一端耦接所述第二电流采样电路的输出端，所述第八压控开关的第二端耦接所述第二运放的所述同相输入端。

10.一种对流过目标电阻器的目标电流进行采样的电路，包括：第一电阻器、第二电阻器、第三电阻器、第一运放、第二运放、第一晶体管至第四晶体管、第一电流源、第二电流源、电压比较器、反相器、以及第一压控开关至第八压控开关，

其中，所述第一电阻器的第一端耦接所述目标电阻器的第一端，所述第一电阻器的第二端耦接所述第一运放的反相输入端；

所述第二电阻器的第一端耦接所述目标电阻器的第二端，所述第二电阻器的第二端耦接所述第一运放的同相输入端；

所述电压比较器的第一输入端耦接所述目标电阻器的一端，所述电压比较器的第二输入端耦接参考电压端，所述电压比较器的输出端耦接所述反相器的输入端；

所述第一压控开关的受控端耦接所述电压比较器的所述输出端，所述第一压控开关的第一端耦接所述第二电阻器的所述第二端，所述第一压控开关的第二端耦接所述第一电流源；

所述第一晶体管的控制极耦接所述第一运放的输出端，所述第一晶体管的第一极耦接所述第一运放的所述反相输入端，所述第一晶体管的第二极耦接第二压控开关的第一端；

所述第二压控开关的受控端耦接所述电压比较器的所述输出端，所述第二压控开关的第二端耦接所述第三电阻器的第一端和采样电压输出端；

第三压控开关的受控端耦接所述电压比较器的所述输出端，所述第三压控开关的第一端耦接所述第二运放的同相输入端，所述第三压控开关的第二端耦接第二电压端；

第四压控开关的受控端耦接所述电压比较器的所述输出端，所述第四压控开关的第一端耦接所述第二运放的反相输入端，所述第四压控开关的第二端耦接所述第二电压端；

第五压控开关的受控端耦接所述电压比较器的所述输出端，所述第五压控开关的第一端耦接所述第二运放的输出端，所述第五压控开关的第二端耦接所述第二电压端；

第六压控开关的受控端耦接所述反相器的输出端，所述第六压控开关的第一端耦接所述第一电阻器的所述第二端，所述第六压控开关的第二端耦接所述第二运放的所述同相输入端；

第七压控开关的受控端耦接所述反相器的所述输出端，所述第七压控开关的第一端耦接所述第二电阻器的所述第二端，所述第七压控开关的第二端耦接所述第二运放的所述反相输入端；

所述第八压控开关的受控端耦接所述反相器的所述输出端，所述第八压控开关的第一端耦接所述第二电流源，所述第八压控开关的第二端耦接所述第二运放的所述同相输入端；

第二晶体管的控制极耦接所述第二运放的所述输出端，所述第二晶体管的第一极耦接所述第二运放的所述反相输入端，所述第二晶体管的第二极耦接第三晶体管的控制极和第二极；

所述第三晶体管的第一极耦接第一电压端；

所述第四晶体管的控制极耦接所述第三晶体管的所述控制极，所述第四晶体管的第一极耦接所述第一电压端，所述第四晶体管的第二极耦接所述采样电压输出端；

所述第三电阻器的第二端耦接所述第二电压端。

Images