CN115565936A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115565936A
CN115565936A CN202210223239.XA CN202210223239A CN115565936A CN 115565936 A CN115565936 A CN 115565936A CN 202210223239 A CN202210223239 A CN 202210223239A CN 115565936 A CN115565936 A CN 115565936A
Authority
CN
China
Prior art keywords
layer
metallization
forming
cap layer
dielectric structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210223239.XA
Other languages
English (en)
Inventor
朱慧捷
吴杰翰
蔡政勋
李忠儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115565936A publication Critical patent/CN115565936A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例涉及半导体结构及其形成方法。根据本发明的一些实施例，一种半导体结构包含：第一金属化构件；第一电介质结构，其在所述第一金属化构件上方；第二金属化构件，其嵌入于所述第一电介质结构中；通路结构，其在所述第一金属化构件与所述第二金属化构件之间；及第一绝缘层，其在所述第一电介质结构与所述第一金属化构件之间且在所述第一电介质结构与所述通路结构之间。所述第一金属化构件沿着第一方向延伸，且所述第二金属化构件沿着不同于所述第一方向的第二方向延伸。所述第一绝缘层沿着所述第二方向覆盖所述通路结构的第一侧壁。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体结构及其形成方法。
背景技术
半导体集成电路(IC)行业已经历快速增长。IC材料及设计的技术进步已对后几代IC产生持续改进。每一代比上一代具有更小及更复杂的电路。然而，这些进步增加处理及制造IC的复杂性。
在IC演进的进程中，功能密度(即，每芯片面积的经互连装置的数目)通常已增加，而几何大小(即，可使用过程产生的最小组件(或线))已减小。此按比例缩小的过程通常通过提高生产效率及降低相关联成本来提供益处。
然而，随着构件大小不断减小，过程继续变得更加难以执行。因此，存在形成越来越小可靠半导体装置的挑战。
发明内容
本发明的实施例涉及一种半导体结构，其包括：第一金属化构件，其沿着第一方向延伸；第一电介质结构，其在所述第一金属化构件上方；第二金属化构件，其嵌入于所述第一电介质结构中且沿着不同于所述第一方向的第二方向延伸；通路结构，其在所述第一金属化构件与所述第二金属化构件之间；及第一绝缘层，其在所述第一电介质结构与所述第一金属化构件之间，且在所述第一电介质结构与所述通路结构之间，其中所述第一绝缘层沿着所述第二方向覆盖所述通路结构的第一侧壁。
本发明的实施例涉及一种用于形成半导体结构的方法，其包括：接纳衬底，其中在所述衬底上方形成第一电介质结构及混合结构，且所述混合结构包括在所述衬底上方的第一帽盖层及在所述第一帽盖层与所述衬底之间的第一金属化构件；在所述混合结构上方形成第二帽盖层；在所述衬底上方形成第一绝缘层；在所述衬底上方形成经图案化的第二电介质结构，其中所述经图案化的第二电介质结构包括暴露所述第一帽盖层的沟槽；移除所述第一帽盖层以形成暴露所述第一金属化构件的通路开口；及在所述沟槽中形成第二金属化构件及在所述通路开口中形成通路结构。
本发明的实施例涉及一种用于形成半导体结构的方法，其包括：在衬底上方形成第一金属化层及第一帽盖层，其中所述第一金属化层及所述第一帽盖层包括不同材料；移除所述第一金属化层的部分及所述第一帽盖层的部分以在所述衬底上方形成至少一混合结构；形成围绕所述混合结构的第一电介质结构；在所述混合结构上方形成第二帽盖层，其中所述第二帽盖层包括不同于所述第一帽盖层的所述材料的材料；在所述衬底上方形成保护层，其中所述保护层包括不同于所述第一电介质结构的材料的材料；在所述衬底上方形成第二电介质结构；在所述第二电介质结构、所述保护层及所述第二帽盖层中形成沟槽；移除所述第一帽盖层以形成通路开口；及用第二金属化层填充所述通路开口及所述沟槽。
附图说明
当结合附图阅读时从以下[具体实施方式]最佳理解本揭露的方面。应注意，根据业界中的标准实践，各种构件未按比例绘制。事实上，为了清楚论述，可任意增大或减小各种构件的尺寸。
图1A及图1B是说明根据本揭露的各个方面的半导体结构的示意图，其中图1B是沿着图1A的线I-I'获取的剖面图。
图2是根据本揭露的各个方面的用于形成半导体结构的方法的流程图。
图3、图4、图5、图6A、图7A、图8、图9、图10A、图11A、图12A、图13A、图14A及图15A是说明根据本揭露的一或多个实施例的方面的在用于形成半导体结构的方法中的各个阶段的示意图。
图6B、图7B及图10B分别是图6A、图7A及图10A的俯视图。
图11B、图12B、图13B、图14B及图15B分别是沿着图11A、图12A、图13A、图14A及图15A的线I-I'获取的剖面图。
具体实施方式
以下揭露内容提供用于实施所提供标的物的不同特征的许多不同实施例或实例。下文描述元件及布置的特定实例以简化本揭露。当然，这些仅为实例且不希望具限制性。举例来说，在以下描述中，第一构件形成于第二构件上方或上可包含其中所述第一构件及所述第二构件经形成为直接接触的实施例，且还可包含其中可在所述第一构件与所述第二构件之间形成额外构件，使得所述第一构件与所述第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复出于简化及清楚的目的，且本身不指示所论述的各个实施例及/或配置之间的关系。
此外，为便于描述，可在本文中使用例如“在…下面”、“在…下方”、“下”、“在…上方”、“上”、“在…上”及类似者的空间相对术语来描述一个元件或构件与另一(些)元件或构件的关系，如图中所说明。空间相对术语希望除图中所描绘的定向的外还涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转100度或成其它定向)且可相应地同样解释本文中所使用的空间相对描述符。
如本文中所使用，术语(例如“第一”、“第二”及“第三”)描述各种元件、组件、区、层及/或区段，但这些元件、组件、区、层及/或区段不应受这些术语限制。这些术语可仅用于区分一个元件、组件、区、层或区段与另一元件、组件、区、层或区段。术语(例如“第一”、“第二”及“第三”)在本文中使用时并不意指序列或顺序，除非上下文另有明确指示。
IC过程流程通常可被分为三类：前段过程(FEOL)、中段过程(MEOL)及后段过程(BEOL)。FEOL通常涵盖与制造IC装置(例如晶体管)有关的过程。例如，FEOL过程可包含形成用于隔离IC装置的隔离结构、形成晶体管的栅极结构以及源极及漏极结构(还称为源极/漏极结构)。MEOL通常涵盖与制造连接到IC装置的导电构件(或导电区)的连接结构(还称为触点或插塞)有关的过程。例如，MEOL过程可包含形成连接到栅极结构的连接结构及连接到源极/漏极结构的连接结构。BEOL通常涵盖与制造将通过FEOL及MEOL制造的IC装置电连接到连接结构的多层互连(MLI)结构有关的过程。因此，可实现IC装置的操作。如上文所提及，按比例缩小的过程已增加处理及制造IC的复杂性。
在一些实施例中，BEOL互连结构可包含按升序称为第零金属层M0、第一金属层M1及第N金属层Mn的多个金属层，及称为第零通路V0、第一通路V1及第(N-1)通路V(n-1)的多个连接通路，其中n是正整数。第(N-1)金属层M(n-1)及第N金属层Mn可通过第(N-1)通路V(n-1)电连接。此外，金属层Mn及连接通路V(n-1)可形成于对金属层Mn及连接通路V(n-1)提供机械支撑及电隔离的金属间电介质层IMDn中。在一些实施例中，形成金属层Mn及连接通路V(n-1)可包含在金属间电介质层IMDn中形成沟槽及通路开口，用导电材料填充沟槽及通路开口及执行平坦化(例如化学机械抛光(CMP)操作)。
在一些比较方法中，据发现，随着尺寸不断缩小，BEOL互连结构的布局方案设计及制造操作的复杂性增加。例如，在形成通路开口期间，光刻的叠加控制更具挑战性，因为通路结构与下伏及叠加金属层之间的电阻可归因于未对准问题或叠加偏移问题而增加。未对准问题或叠加偏移问题可进一步引起虎牙问题。当发生叠加偏移且在下伏金属层上方形成具有锥形轮廓(如牙齿)的通路时，出现所述虎牙问题。虎牙提供电泄漏路径。此外，通路蚀刻操作需要复杂蚀刻停止层(ESL)结构以用于通路蚀刻负载控制。所述复杂ESL结构可引起BEOL互连结构中的电容问题。
因此，本揭露提供一种半导体结构及其形成方法。在一些实施例中，提供无蚀刻通路形成方法。在这些实施例中，可在无需蚀刻电介质层的情况下形成通路开口。因此，在无蚀刻通路形成操作中可不需要ESL结构。此外，可通过无蚀刻通路形成操作来简化叠加控制。因此，叠加偏移问题及虎牙问题两者可得到缓解，且可提高装置性能。
图1A及图1B是说明根据本揭露的各个方面的半导体结构的示意图，其中图1B是沿着图1A的线I-I'获取的剖面图。在一些实施例中，提供半导体结构100。半导体结构100可包含衬底(未展示)。在一些实施例中，包含FEOL装置的衬底可为IC芯片的一部分、系统单芯片(SoC)或所述SoC的一部分。在一些实施例中，衬底可为容纳FEOL装置(例如微处理器、存储器及/或其它IC装置)的衬底。在一些实施例中，衬底可包含各种被动及主动微电子装置，例如电阻器、电容器、电感器、二极管、p型场效晶体管(PFET)、n型场效晶体管(NFET)、金属氧化物半导体场效晶体管(MOSFET)、互补式金属氧化物半导体(CMOS)晶体管、双极结晶体管(BJT)、横向扩散MOS(LDMOS)晶体管、高电压晶体管、高频率晶体管、其它合适组件，或其组合。晶体管可为平面晶体管或多栅极晶体管，例如鳍状FET(FinFET)。
在一些实施例中，MEOL互连结构层102可形成于衬底上方。MEOL互连结构层102包含放置于层间电介质(ILD)层(未展示)中的多个连接通路(未展示)。所述连接通路耦合到FEOL装置。在一些实施例中，连接通路可包含通常是指到栅极结构的触点的通路到栅极(VG)。在其它实施例中，连接通路可包含通常是指到源极/漏极区的触点的通路到漏极(VD)。因此，FEOL装置可通过MEOL互连结构层102电连接到BEOL互连结构。
半导体结构100包含放置于MEOL互连结构层102上方的至少一第一金属化构件110。在一些实施例中，胶质层104可放置于第一金属化构件110与MEOL互连结构层102之间。胶质层104有助于改进第一金属化构件110到MEOL互连结构层102之间的黏合。在一些实施例中，胶质层104可包含半导体材料、绝缘材料或导电材料。例如，胶质层104可包含硅(Si)、氧化硅(SiO)、氮化硅(SiN)、碳氮化硅(SiCN)、氮氧化硅(SiON)、金属、金属氮化物或其组合。在一些实施例中，胶质层104的厚度可在约5埃到约200埃之间，但本揭露不限于此。在一些实施例中，第一金属化构件110可包含金属、金属氮化物或其组合。例如，第一金属化构件110可包含钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、铜(Cu)、钴(Co)、钨(W)、钌(Ru)、铝(Al)、钼(Mo)、铱(Ir)、前述材料的合金，或其组合。在一些实施例中，第一金属化构件110可沿着第一方向D1延伸。在一些实施例中，第一金属化构件110可电连接到MEOL互连结构层102。在这些实施例中，第一金属化构件110可称为BEOL互连结构的第零金属层M0，但本揭露不限于此。在一些实施例中，第一金属化构件110可称为所述BEOL互连结构的第(N-1)金属层M(n-1)。
半导体结构100进一步包含至少一电介质结构120。在一些实施例中，电介质结构120可沿着第一方向D1延伸。换句话说，电介质结构120的延伸方向与第一金属化构件110的延伸方向彼此平行。在一些实施例中，电介质结构120与第一金属化构件110可沿着不同于第一方向D1的第二方向D2交替布置，如图1A及图1B中所展示。在一些实施例中，电介质结构120的高度大于第一金属化构件110的高度。在一些实施例中，电介质结构120的高度可在约30埃到约3000埃之间，但本揭露不限于此。电介质结构120可包含碳化硅(SiC)、氧化硅、碳氧化硅(SiOC)、氮化硅、碳氮化硅、氮氧化硅、碳氮氧化硅(SiOCN)或其组合。
半导体结构100进一步包含在第一金属化构件110及电介质结构120上方的另一电介质结构140。在一些实施例中，电介质结构140的高度可大于电介质结构120的高度，但本揭露不限于此。用于形成电介质结构140的材料可类似于电介质结构120的材料；因此，为简洁起见省略这些细节的重复描述。在一些实施例中，电介质结构140及电介质结构120可包含类似材料，但本揭露不限于此。在一些替代实施例中，电介质结构140及电介质结构120可包含不同材料。
半导体结构100进一步包含嵌入于电介质结构140中的第二金属化构件150。在一些实施例中，第二金属化构件150可沿着第二方向D2延伸。此外，半导体结构100包含在第一金属化构件110与第二金属化构件150之间的通路结构152。通路结构152将第二金属化构件150电连接到第一金属化构件110。通路结构152及第二金属化构件150可包含相同材料。在一些实施例中，第二金属化构件150可称为BEOL互连结构的第一金属层M1。替代性地，第二金属化构件150可称为BEOL互连结构的第N金属层Mn。
在一些实施例中，半导体结构100包含在电介质结构140与第一金属化构件110之间且在电介质结构140与通路结构152之间的绝缘层130。在这些实施例中，绝缘层130可包含彼此耦合的第一部分132及第二部分134。第一部分132覆盖第一金属化构件110的顶面，而第二部分134覆盖通路结构152的第一侧壁152-1。在这些实施例中，绝缘层130的第二部分134的高度类似于通路结构152的高度。此外，绝缘层130的第二部分134的最上表面可与第二金属化构件150的底面的一部分接触，如图1B中所展示。在一些实施例中，绝缘层130可进一步包含在第二部分134上方的第三部分136。在这些实施例中，绝缘层130的第三部分136可与第二金属化构件150的侧壁接触，如图1A中所展示。在一些实施例中，绝缘层130可包含氧化硅、氮化硅、碳化硅、氮氧化硅、碳氧化硅、金属氧化物、金属氮化物或其组合。在一些实施例中，绝缘层130的厚度可在约5埃到约200埃之间，但本揭露不限于此。
在一些实施例中，半导体结构100进一步包含沿着第一方向D1在第一金属化构件110的侧壁及通路结构152的第二侧壁152-2上方的绝缘层108，如图1A中所展示。换句话说，绝缘层108是沿着第一方向D1在电介质结构120与第一金属化构件110之间。绝缘层108是沿着第一方向D1在电介质结构120与通路结构152的第二侧壁152-2之间，如图1A中所展示。绝缘层108的高度类似于第一金属化构件110的高度与通路结构152的高度的总和。在一些实施例中，绝缘层108的最上表面可与第二金属化构件150的底面的一部分接触。在一些实施例中，绝缘层108及绝缘层130可包含相同材料。在一些替代实施例中，绝缘层108及绝缘层130可包含不同材料。在一些实施例中，绝缘层108的厚度可在约5埃到约200埃之间，但本揭露不限于此。
应注意，通路结构152可包含第一侧壁152-1及第二侧壁152-2。第一侧壁152-1可沿着第二方向D2延伸，而第二侧壁152-2可沿着第一方向D1延伸。此外，通路结构152的第二侧壁152-2可沿着第一方向D1邻近于绝缘层108，而通路结构152的第一侧壁152-1可沿着第二方向D2邻近于绝缘层130(即，绝缘层130的第二部分134)。
在一些实施例中，半导体结构100可包含在第二金属化构件150与绝缘层130之间的绝缘层114。在这些实施例中，绝缘层114是沿着第一方向D1在第二金属化构件150的侧壁与绝缘层130的第三部分136之间。绝缘层114可包含硅、氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅、碳化硅或其组合。
此外，阻障层(未展示)可沿着第二方向D2放置于通路结构152的第一侧壁152-1与绝缘层130的第二部分134之间，沿着第一方向D1放置于通路结构152的第二侧壁152-2与绝缘层108之间，及在通路结构152的底面与第一金属化构件110之间。在一些实施例中，阻障层(未展示)放置于第二金属化构件150的侧壁与绝缘层114之间。在一些实施例中，阻障层(未展示)放置于第二金属化构件150的侧壁与绝缘层130的第三部分136之间。在一些实施例中，阻障层放置于第二金属化构件150的侧壁与电介质结构140之间，但未展示。
图2是表示根据本揭露的方面的用于形成半导体结构的方法20的流程图。在一些实施例中，用于形成半导体结构的方法20包含数个操作(201、202、203、204、205、206、207、208、209、210及211)。将根据一或多个实施例进一步描述用于形成半导体结构的方法20。应注意，可在各个方面的范围内重新布置或以其它方式修改用于形成半导体结构的方法20的操作。应进一步注意，可在方法20之前、期间及之后提供额外过程，且在本文中可仅简要描述一些其它过程。在一些实施例中，用于形成半导体结构的方法20可用于形成半导体结构的BEOL互连结构。在一些实施例中，用于形成半导体结构的方法20可用于形成如上文所描述的半导体结构100；因此，图1A及图1B以及以下图中的相同元件是由相同数字指示，且为简洁起见省略这些元件的重复描述。
图3、图4、图5、图6A、图7A、图8、图9、图10A、图11A、图12A、图13A、图14A及图15A是说明根据本揭露的一或多个实施例的方面的在用于形成半导体结构的方法中的各个阶段的示意图。此外，图6B、图7B及图10B分别是图6A、图7A及图10A的俯视图。图11B、图12B、图13B、图14B及图15B分别是沿着图11A、图12A、图13A、图14A及图15A的线I-I'获取的剖面图。
参考图3，在操作201中，接纳衬底。如上文所描述，可在所述衬底中及/或上方形成FEOL装置(未展示)。此外，可在衬底上方形成MEOL互连结构层102。在一些实施例中，可在衬底及MEOL互连结构层102上方形成胶质层104。胶质层104的厚度及用于形成胶质层104的材料可类似于上文所描述者；因此，为简洁起见省略这些细节的重复描述。在一些实施例中，在衬底及MEOL互连结构层102上方形成第一金属化层105。第一金属化层105可通过胶质层104附接及耦合到MEOL互连结构层102。用于形成第一金属化层105的材料可类似于第一金属化构件110的材料；因此，为简洁起见省略这些细节的重复描述。
仍参考图3，在一些实施例中，在第一金属化层105上方形成第一帽盖层106。第一帽盖层106及第一金属化层105包含不同材料。第一帽盖层106可包含半导体材料、绝缘材料或导电材料。例如，第一帽盖层106可包含硅、氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅、金属氮化物、金属碳化物、金属氧化物、金属或其组合。应注意，当第一帽盖层106包含导电材料(例如金属、金属氮化物或其组合)时，第一帽盖层106及第一金属化层105包含不同金属材料。在一些实施例中，第一帽盖层106的厚度是在约30埃到约1000埃之间，但本揭露不限于此。
在操作202中，移除第一金属化层105的部分及第一帽盖层106的部分以在衬底及MEOL互连结构层102上方形成至少一混合结构107。在一些实施例中，还移除胶质层104的部分。在一些实施例中，移除第一金属化层105的部分及第一帽盖层106的部分可包含干式蚀刻。在一些实施例中，移除第一金属化层105的部分及第一帽盖层106的部分可包含反应性离子蚀刻(RIE)，例如金属RIE。在这些实施例中，金属RIE可使用电感耦合等离子体(ICP)、电容耦合等离子体(CCP)或远程等离子体。在金属RIE中使用的蚀刻气体可包含甲烷(CH4)、甲基氟(或氟甲烷)(CH3F)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)、八氟环丁烷(C4F8)、六氟-1,3-丁二烯(C4F6)、四氟化碳(或四氟甲烷)(CF4)、氢气(H2)、溴化氢(HBr)、一氧化碳(CO)、二氧化碳(CO2)、氧气(O2)、三氯化硼(BCl3)、氯气(Cl2)、氮气(N2)、氦气(He)、氖气(Ne)、氩气(Ar)及其它合适气体。金属RIE可在约0.2mTorr到约120mTorr之间的压力下执行。金属RIE可在约0℃到约200℃之间的温度下执行。金属RIE可在约50W到约3000W之间的功率及在约0V到约1200V之间的偏压下执行。在一些实施例中，可用金属RIE执行湿式清洁移除。
因此，混合结构107形成于衬底及MEOL互连结构层102上方。混合结构107可包含第一金属化构件110(其可称为第(N-1)金属层M(n-1))及第一帽盖层106，如图4中所展示。换句话说，第一金属化构件110在第一帽盖层106与衬底(及MEOL互连结构层102)之间。此外，混合结构107沿着第一方向D1延伸。在一些实施例中，当在衬底上方形成多个混合结构107时，混合结构107通过凹槽109彼此分离，如图4中所展示。此外，MEOL互连结构层102的部分可通过凹槽109的底部暴露。此外，混合结构107是沿着第二方向D2布置。如上文所提及，第一方向D1与第二方向D2不同。在一些实施例中，第一方向D1与第二方向D2垂直，但本揭露不限于此。
在操作203中，形成用作第一保护层108的绝缘层。参考图5，在一些实施例中，第一保护层108形成于衬底及MEOL互连结构层102上方。第一保护层108覆盖混合结构107的侧壁及顶面。此外，第一保护层108覆盖第一金属化构件110的侧壁，使得可保护第一金属化构件110免受外部影响。在一些实施例中，第一保护层108进一步与MEOL互连结构层102接触。第一保护层108包含绝缘材料。在一些实施例中，第一保护层108包含硅、氧化硅、氮化硅、碳化硅、氮氧化硅、碳氧化硅、金属氮化物、金属氧化物或其组合。此外，用于形成第一保护层108的材料不同于第一帽盖层106的材料。在一些实施例中，第一保护层108的厚度在约5埃到约200埃之间，但本揭露不限于此。
在操作204中，形成电介质结构120以围绕混合结构107。在一些实施例中，围绕混合结构107的电介质结构120可由以下描述的操作形成，但本揭露不限于此。
参考图5，在衬底及MEOL互连结构层102上方形成电介质结构120。电介质结构120形成于混合结构107上方。此外，用电介质结构120填充使混合结构107分离的凹槽109。因此，混合结构107嵌入于电介质结构120中。在一些实施例中，电介质结构120包含低介电系数材料。例如，电介质结构120可包含碳化硅、氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氮氧化硅或其组合。应注意，当形成第一保护层108时，经选择以形成第一保护层108的材料不同于电介质结构120的材料。在一些实施例中，电介质结构120可使用旋涂、化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)或其它合适方法形成。在一些实施例中，电介质结构120的厚度在约30埃到约3000埃之间，但本揭露不限于此。
参考图6A及图6B，移除电介质结构120的一部分及第一保护层108的一部分以暴露混合结构107。此外，暴露混合结构107的第一帽盖层106。在一些实施例中，电介质结构120的顶面与混合结构107的顶面(即，第一帽盖层106的顶面)彼此对准。在一些实施例中，保护层108的最上表面与电介质结构120的顶面及第一帽盖层106的顶面对准，如图6A中所展示。在一些实施例中，混合结构107及电介质结构120沿着第一方向D1延伸。在一些实施例中，混合结构107及电介质结构120沿着第二方向D2交替布置，如图6B中所展示。在一些实施例中，电介质结构120的部分及第一保护层108的部分的移除可通过化学机械抛光(CMP)操作执行，但本揭露不限于此。在一些实施例中，在CMP操作之后的第一帽盖层106的厚度可用于定义通路结构(其将在下文进行描述)的高度。
在操作205中，在衬底上方或在混合结构107上方形成用作第二帽盖层114的绝缘层。在一些实施例中，第二帽盖层114可由以下操作形成，但本揭露不限于此。
参考图7A及图7B，在一些实施例中，在混合结构107及电介质结构120上方形成经图案化的牺牲层111。经图案化的牺牲层111具有用于定义第二帽盖层114的尺寸及位置的至少一开口113。此外，电介质结构120的一部分及混合结构107的第一帽盖层106的一部分通过开口113暴露。如图7B中所展示，在一些实施例中，开口113可具有大于BEOL互连结构中所需的通路开口的尺寸的尺寸。此外，开口113可包含狭槽轮廓。例如，开口113可具有长侧及短侧，如图7B中所展示。此外，开口113的长侧可沿着不同于第一方向D1的方向延伸。例如，开口113可沿着第二方向D2延伸，但本揭露不限于此。在一些实施例中，经图案化的牺牲层111可包含抗蚀剂，但本揭露不限于此。
参考图8，在一些实施例中，用反相材料(reverse material)112填充开口113。在一些实施例中，反相材料112包含绝缘材料。在一些实施例中，反相材料112可包含硅、氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅、碳化硅或其组合。此外，反相材料112包含不同于第一帽盖层106的材料的材料。在一些实施例中，反相材料112可通过旋涂、CVD、ALD、PVD或另一合适方法形成。在一些实施例中，反相材料112的厚度可在约30埃到约1000埃之间，但本揭露不限于此。
参考图9，在一些实施例中，执行平坦化以移除反相材料112的一部分及经图案化的牺牲层111的一部分。因此，在平坦化之后，剩余经图案化的牺牲层111的顶面与剩余反相材料112的顶面彼此对准。
参考图10A及图10B，移除剩余经图案化的牺牲层111。因此，在混合结构107及电介质结构120上方形成第二帽盖层114。此外，混合结构107沿着第一方向D1延伸，且第二帽盖层114沿着第二方向D2延伸，如图10B中所展示。此外，第二帽盖层114的厚度可在约5埃到约200埃之间，但本揭露不限于此。在一些比较方法中，当第二帽盖层114的厚度小于5埃时，即使第一帽盖层106及第二帽盖层114包含不同材料，从第一帽盖层106选择性地移除第二帽盖层114的难度还可能增加。在一些比较方法中，当第二帽盖层114的厚度大于200埃时，从电介质结构120选择性地移除第二帽盖层114的难度可能增加，此将在下文进行论述。
仍参考图10A及图10B，在一些实施例中，移除第一帽盖层106的通过第二帽盖层114暴露的部分。在一些实施例中，由第二帽盖层114及第一帽盖层106形成的重叠区定义待形成的通路开口的位置及尺寸。换句话说，通路开口的位置由第一及第二帽盖层106及114的重叠区而非通过光刻定义。因此，可缓解由光刻诱发的叠加控制问题及叠加偏移问题。
在操作206中，在衬底上方形成第二保护层130。参考图11A及图11B，第二保护层130毯覆式地覆盖衬底及MEOL互连结构层102上方的元件。在一些实施例中，第二保护层130包含绝缘材料。在一些实施例中，第二保护层130包含硅、氧化硅、氮化硅、碳化硅、氮氧化硅、碳氧化硅、金属氮化物、金属氧化物或其组合。在一些实施例中，第二保护层130及第一保护层108可包含相同材料。在一些替代实施例中，第二保护层130及第一保护层108可包含不同材料。在一些实施例中，第二保护层130及电介质结构120包含不同材料。在一些实施例中，第二保护层130包含不同于待形成的电介质结构(其将在下文进行描述)的材料的材料。在一些实施例中，第二保护层130的厚度可在约5埃到约200埃之间，但本揭露不限于此。在一些比较方法中，当第二保护层130的厚度小于5埃时，可发现，第二保护层130不连续地形成，因此第二保护层130可能无法提供足够保护。在一些替代方法中，当第二保护层130的厚度大于200埃时，在具有小间距图案的第一金属化构件110之间可出现非所要接缝问题。应注意，沿着第一方向D1，在第一金属化构件110上方且可与第一金属化构件110接触的第二保护层130保护第一金属化构件110免受外部影响。
在一些实施例中，可在衬底或MEOL互连结构层102上方形成经图案化的电介质结构140。在一些实施例中，经图案化的电介质结构的形成可包含下文描述的操作，但本揭露不限于此。
在操作207中，在衬底上方形成电介质结构140。参考图11A及图11B，电介质结构140经形成以覆盖第二保护层130。用于形成电介质结构140的材料可类似于电介质结构120的材料；因此，为简洁起见省略这些细节的重复描述。在一些实施例中，电介质结构140的厚度可在约50埃到约3000埃之间，但本揭露不限于此。在形成电介质结构140之后，可形成经图案化的硬掩模141。经图案化的硬掩模141可包含单层结构或多层结构。在一些实施例中，经图案化的硬掩模141包含硅、氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅、金属氮化物、金属碳化物、金属氧化物、金属或其组合。在一些实施例中，硬掩模141的厚度可在约30埃到约1000埃之间，但本揭露不限于此。在一些实施例中，经图案化的硬掩模141至少包含开口143，如图11A及图11B中所展示。开口143定义待形成的沟槽的尺寸及位置。
在操作208中，在电介质结构140中形成沟槽145。参考图12A及图12B，在一些实施例中，可执行蚀刻操作以通过开口143移除电介质结构140的一部分、第二保护层130的一部分及第二帽盖层114的一部分。因此，沟槽145形成于电介质结构140、第二保护层130及第二帽盖层114中。此外，第一帽盖层106通过沟槽145的底部暴露。在一些实施例中，蚀刻操作包含干式蚀刻(例如等离子体蚀刻)。电介质结构140与第二帽盖层114之间的蚀刻选择性是可调谐的。在一些实施例中，可通过调整旋钮或等离子体蚀刻中的变量而在0.1到100之间修改电介质结构140与第二帽盖层114之间的蚀刻选择性。等离子体蚀刻中的变量包含气体比率、功率、偏压、压力、温度等。在一些实施例中，电介质结构140与第一帽盖层106之间的蚀刻选择性是可调谐的。在一些实施例中，可通过调整等离子体蚀刻中的变量而在0.1到100之间修改电介质结构140与第一帽盖层106之间的蚀刻选择性。如上文所提及，第二帽盖层114的厚度在约5埃到约200埃之间。在比较方法中，当第二帽盖层114的厚度小于5埃时，第二帽盖层114与第一帽盖层106之间所需的蚀刻选择性增加，因为第二帽盖层114如此薄使得其易于被移除，且通过沟槽145的底部暴露的第一帽盖层106必须耐受蚀刻。在一些比较方法中，当第二帽盖层114的厚度大于200埃时，通过从电介质结构120选择性地移除第二帽盖层114来形成沟槽145的难度可能增加，因为在移除第二帽盖层114期间可消耗电介质结构120。因此，需要针对第二帽盖层114及电介质结构120的较高蚀刻选择性以防止电介质凹陷(其可引起凹凸不平的沟槽底部且减小通路高度)。因此，蚀刻剂选择在这些比较方法中受到限制。
因此，获得经图案化的电介质结构140。如图12A及图12B中所展示，经图案化的第二电介质结构140包含暴露第一帽盖层106的沟槽145。
在操作209中，移除通过沟槽145暴露的第一帽盖层106以形成通路开口147。如图13A及图13B中所展示，通路开口147耦合到沟槽145。在一些实施例中，第一帽盖层106的移除可包含湿式蚀刻。在一些实施例中，第一帽盖层106的移除可包含干式蚀刻。例如，第一帽盖层106的移除可包含等离子体蚀刻、非等离子体化学气体蚀刻或其它合适蚀刻方法。如上文所提及，可通过调整等离子体蚀刻中的变量而在0.1到100之间修改电介质结构140与第一帽盖层106之间的蚀刻选择性。因此，在第一帽盖层106的移除期间可减少电介质结构140的消耗。因此，获得耦合到沟槽145的通路开口147。如图13A及图13B中所展示，第一金属化构件110可通过通路开口147的底部暴露。此外，第一保护层108是沿着第一方向D1通过通路开口147的侧壁的一部分暴露，而第二保护层130是沿着第二方向D2通过通路开口147的侧壁的另一部分暴露。在一些实施例中，通路开口147的宽度可在约5纳米到约300纳米之间。在一些实施例中，可在形成通路开口147之后执行拐角修圆操作。在这些实施例中，可执行等离子体蚀刻及非等离子体化学气体蚀刻。可执行拐角修圆操作以进一步加宽沟槽145的顶部开口及/或通路开口147的顶部开口，且因此可改进间隙填充结果。
在一些实施例中，在沟槽145中形成第二金属化构件150且在通路开口147中形成通路结构152。在一些实施例中，第二金属化构件150及通路结构152的形成可包含下文描述的操作，但本揭露不限于此。
在操作210中，用第二金属化层149填充通路开口147及沟槽145，如图14A及图14B中所展示。在一些实施例中，可在形成第二金属化层149之前形成阻障层(未展示)。在一些实施例中，第二金属化层149可包含类似于第一金属化层105的材料的材料；因此，为简洁起见省略那些细节。
在操作211中，移除第二金属化层149的一部分以在沟槽145中形成第二金属化构件150及在通路开口147中形成通路结构152。在一些实施例中，可执行平坦化操作(例如CMP操作)以移除第二金属化层149的部分，但本揭露不限于此。因此，可获得半导体结构100，如图15A及图15B中所展示。
根据一些实施例，用于形成半导体结构的方法包含无蚀刻通路形成操作。如上文所描述，通路开口可由第二帽盖层及第一帽盖层的重叠区定义；因此，可通过在形成经图案化的电介质结构之后移除第一及第二帽盖层来形成通路开口。换句话说，不需要用于蚀刻通路开口的ESL结构。可缓解半导体结构中的由ESL结构引起的电容问题。此外，由于通路开口由第二帽盖层及第二帽盖层的重叠区定义，所以不需要用于定义通路开口的尺寸及位置的光刻操作。因此，叠加偏移问题及虎牙问题两者可得到缓解，且可简化叠加控制。此外，由于通路形成与沟槽蚀刻分离，所以简化沟槽的蚀刻。因此，可提高半导体结构的装置性能。
在一些实施例中，提供一种半导体结构。所述半导体结构包含：第一金属化构件；第一电介质结构，其在所述第一金属化构件上方；第二金属化构件，其嵌入于所述第一电介质结构中；通路结构，其在所述第一金属化构件与所述第二金属化构件之间；及第一绝缘层，其在所述第一电介质结构与所述第一金属化构件之间且在所述第一电介质结构与所述通路结构之间。在一些实施例中，所述第一金属化构件沿着第一方向延伸，且所述第二金属化构件沿着不同于所述第一方向的第二方向延伸。在一些实施例中，所述第一绝缘层沿着所述第二方向覆盖所述通路结构的第一侧壁。
在一些实施例中，提供一种用于形成半导体结构的方法。所述方法包含以下操作。接纳衬底。在所述衬底上方形成第一电介质结构及混合结构。在一些实施例中，所述混合结构包含第一帽盖层及在所述第一帽盖层与所述衬底之间的第一金属化构件。在所述混合结构上方形成第二帽盖层。在所述衬底上方形成第一绝缘层。在所述衬底上方形成一经图案化的第二电介质结构。所述经图案化的第二电介质结构包含暴露所述第一帽盖层的沟槽。移除所述第一帽盖层以形成暴露所述第一金属化构件的通路开口。在所述沟槽中形成第二金属化构件及在所述通路开口中形成通路结构。
在一些实施例中，提供一种用于形成半导体结构的方法。所述方法包含以下操作。在衬底上方形成第一金属化层及第一帽盖层。在一些实施例中，所述第一金属化层及所述第一帽盖层包含不同材料。移除所述第一金属化层的部分及所述第一帽盖层的部分以在所述衬底上方形成至少一混合结构。形成围绕所述混合结构的第一电介质结构。在所述混合结构上方形成第二帽盖层。所述第二帽盖层包含不同于所述第一帽盖层的材料的材料。在所述衬底上方形成保护层。所述保护层包含不同于所述第一电介质结构的材料的材料。在所述衬底上方形成第二电介质结构。在所述第二电介质结构、所述保护层及所述第二帽盖层中形成沟槽。移除所述第一帽盖层以形成通路开口。用第二金属化层填充所述通路开口及所述沟槽。
前文概述若干实施例的特征，使得所述领域的技术人员可更佳理解本揭露的方面。所述领域的技术人员应了解，其可易于使用本揭露作为用于设计或修改其它过程及结构以用于实行本文中介绍的实施例的相同目的及/或实现其相同优点的基础。所述领域的技术人员还应认识到这些等效构造不脱离本揭露的精神及范围，且其可在本文中做出各种改变、替代及更改而不脱离本揭露的精神及范围。
符号说明
20:方法
100:半导体结构
102:中段过程(MEOL)互连结构层
104:胶质层
105:第一金属化层
106:第一帽盖层
107:混合结构
108:绝缘层/第一保护层/保护层
109:凹槽
110:第一金属化构件
111:经图案化的牺牲层
112:反相材料
113:开口
114:绝缘层/第二帽盖层
120:电介质结构
130:绝缘层/第二保护层
132:第一部分
134:第二部分
136:第三部分
140:电介质结构/经图案化的电介质结构/经图案化的第二电介质结构
141:经图案化的硬掩模
143:开口
145:沟槽
147:通路开口
149:第二金属化层
150:第二金属化构件
152:通路结构
152-1:第一侧壁
152-2:第二侧壁
201:操作
202:操作
203:操作
204:操作
205:操作
206:操作
207:操作
208:操作
209:操作
210:操作
211:操作
D1:第一方向
D2:第二方向。

Claims (10)

1.一种半导体结构，其包括：
第一金属化构件，其沿着第一方向延伸；
第一电介质结构，其在所述第一金属化构件上方；
第二金属化构件，其嵌入于所述第一电介质结构中且沿着不同于所述第一方向的第二方向延伸；
通路结构，其在所述第一金属化构件与所述第二金属化构件之间；及
第一绝缘层，其在所述第一电介质结构与所述第一金属化构件之间且在所述第一电介质结构与所述通路结构之间，其中所述第一绝缘层沿着所述第二方向覆盖所述通路结构的第一侧壁。
2.根据权利要求1所述的半导体结构，其进一步包括沿着所述第一方向在所述第一金属化构件的侧壁及所述通路结构的第二侧壁上方的第二绝缘层。
3.根据权利要求2所述的半导体结构，其进一步包括第二电介质结构，其中所述第二绝缘层在所述第二电介质结构与所述第一金属化构件之间且在所述第二电介质结构与所述通路结构的第二侧壁之间。
4.根据权利要求2所述的半导体结构，其进一步包括沿着所述第一方向在所述第二金属化构件与所述第一绝缘层之间的第三绝缘层。
5.一种半导体结构的形成方法，其包括：
接纳衬底，其中在所述衬底上方形成第一电介质结构及混合结构，且所述混合结构包括在所述衬底上方的第一帽盖层及在所述第一帽盖层与所述衬底之间的第一金属化构件；
在所述混合结构上方形成第二帽盖层；
在所述衬底上方形成第一绝缘层；
在所述衬底上方形成经图案化的第二电介质结构，其中所述经图案化的第二电介质结构包括暴露所述第一帽盖层的沟槽；
移除所述第一帽盖层以形成暴露所述第一金属化构件的通路开口；及
在所述沟槽中形成第二金属化构件及在所述通路开口中形成通路结构。
6.根据权利要求5所述的方法，其进一步包括：
在所述衬底上方形成金属化层及所述第一帽盖层；
移除所述金属化层的部分及所述第一帽盖层的部分以形成所述混合结构；及
形成围绕所述混合结构的所述第一电介质结构。
7.根据权利要求5所述的方法，其中所述第二帽盖层的所述形成包括：
在所述衬底上方形成具有开口的经图案化的牺牲层；
用反相材料填充所述开口；及
移除所述经图案化的牺牲层及所述反相材料的一部分以形成所述第二帽盖层。
8.根据权利要求7所述的方法，其中所述经图案化的牺牲层及所述反相材料的所述部分的所述移除进一步包括：
执行平坦化以移除反相材料的所述部分及所述经图案化的牺牲层的一部分，其中所述剩余经图案化的牺牲层的顶面与所述剩余反相材料的顶面彼此对准；及
移除所述剩余经图案化的牺牲层。
9.一种半导体结构的形成方法，其包括：
在衬底上方形成第一金属化层及第一帽盖层，其中所述第一金属化层及所述第一帽盖层包括不同材料；
移除所述第一金属化层的部分及所述第一帽盖层的部分以在所述衬底上方形成至少一混合结构；
形成围绕所述混合结构的第一电介质结构；
在所述混合结构上方形成第二帽盖层，其中所述第二帽盖层包括不同于所述第一帽盖层的所述材料的材料；
在所述衬底上方形成保护层，其中所述保护层包括不同于所述第一电介质结构的材料的材料；
在所述衬底上方形成第二电介质结构；
在所述第二电介质结构、所述保护层及所述第二帽盖层中形成沟槽；
移除所述第一帽盖层以形成通路开口；及
用第二金属化层填充所述通路开口及所述沟槽。
10.根据权利要求9所述的方法，其进一步包括在所述第二金属化层的一部分上执行平坦化操作以在所述通路开口中形成通路结构及在所述沟槽中形成金属化构件。
CN202210223239.XA 2021-08-30 2022-03-09 半导体结构及其形成方法 Pending CN115565936A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,161 2021-08-30
US17/461,161 US20230062825A1 (en) 2021-08-30 2021-08-30 Semiconductor structure and method for forming the same

Publications (1)

Publication Number Publication Date
CN115565936A true CN115565936A (zh) 2023-01-03

Family

ID=84737009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210223239.XA Pending CN115565936A (zh) 2021-08-30 2022-03-09 半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US20230062825A1 (zh)
CN (1) CN115565936A (zh)
TW (1) TW202310158A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232196B2 (en) * 2009-10-29 2012-07-31 International Business Machines Corporation Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration
US20140264872A1 (en) * 2013-03-13 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Metal Capping Layer for Interconnect Applications
US9054164B1 (en) * 2013-12-23 2015-06-09 Intel Corporation Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
US9379058B2 (en) * 2014-02-14 2016-06-28 Qualcomm Incorporated Grounding dummy gate in scaled layout design
US9548366B1 (en) * 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US10269706B2 (en) * 2016-07-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9893144B1 (en) * 2016-08-05 2018-02-13 International Business Machines Corporation Methods for fabricating metal-insulator-metal capacitors
US10534273B2 (en) * 2016-12-13 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-metal fill with self-aligned patterning and dielectric with voids
US10269698B1 (en) * 2017-12-20 2019-04-23 International Business Machines Corporation Binary metallization structure for nanoscale dual damascene interconnects
US10950732B2 (en) * 2018-09-21 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
US11532549B2 (en) * 2020-11-13 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Two 2D capping layers on interconnect conductive structure to increase interconnect structure reliability

Also Published As

Publication number Publication date
TW202310158A (zh) 2023-03-01
US20230062825A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
TWI783477B (zh) 半導體電晶體裝置及其形成方法
US10236255B2 (en) Contact having self-aligned air gap spacers
US9490168B1 (en) Via formation using sidewall image transfer process to define lateral dimension
CN111129148A (zh) 半导体装置的形成方法
US8329521B2 (en) Method and device with gate structure formed over the recessed top portion of the isolation structure
CN107342259B (zh) 半导体装置的形成方法
TW201735177A (zh) 半導體元件及其製造方法
US11521896B2 (en) Selective deposition of a protective layer to reduce interconnect structure critical dimensions
US20230170254A1 (en) Double patterning approach by direct metal etch
TW202127617A (zh) 半導體結構
CN114975238A (zh) 集成芯片
KR102077261B1 (ko) 반도체 디바이스를 제조하는 방법
TWI818226B (zh) 半導體裝置
KR20200116476A (ko) 반도체 장치의 제조 방법
TW201941311A (zh) 半導體裝置及其製造方法
TW202303849A (zh) 積體晶片
CN115565936A (zh) 半导体结构及其形成方法
CN114093807A (zh) 半导体器件及其形成方法
CN113937162B (zh) 半导体器件及其形成方法
US11942364B2 (en) Selective deposition of a protective layer to reduce interconnect structure critical dimensions
US20240258157A1 (en) Wiring structure and semiconductor device comprising the same
CN113113387B (zh) 集成电路及其形成方法
US20230178489A1 (en) Semiconductor device and manufacturing method thereof
US11721764B2 (en) Semiconductor structure and method for forming the same
US20230163071A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication