CN115561492A - 探针头结构 - Google Patents

Abstract

一种探针头结构，包括软性基板，具有顶面和底面。探针头结构包括第一探针柱，穿过基板。第一探针柱具有从底面凸出的第一突出部分。探针头结构包括重分布结构，位于基板的顶面和第一探针柱上，重分布结构与基板和第一探针柱直接接触。重分布结构包括位于介电结构中的介电结构和导线结构。导线结构电性连接至第一探针柱。探针头结构包括导线基板，位于重分布结构上方。探针头结构包括第一导电凸块，连接于导线基板和重分布结构之间。

Description

探针头结构

技术领域

本发明实施例涉及一种探针头结构及其形成方法，尤其涉及一种具有小寛度和细间距探针柱的探针头结构及其形成方法。

背景技术

集成电路(integrated circuit，IC)产业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。然而，这些进步增加了加工及制造集成电路的复杂性。

在集成电路演进期间，功能密度(也就是说，单位芯片面积的互连装置数目)通常会增加而几何尺寸(也就是说，即可使用工艺生产的最小元件(或线))却减少。此微缩化的过程通常会以增加生产效率与降低相关成本而提供助益。

然而，因为特征尺寸持续微缩，工艺持续变得更为难以执行。因此，在半导体装置尺寸愈来愈小的情况下形成可靠的半导体装置是一项挑战。需要使用探针头结构检验半导体装置电性的方式来测试半导体装置。

发明内容

本公开一些实施例提供一种探针头结构。探针头结构包括：基板，具有顶面和底面；第一探针柱，穿过基板，其中第一探针柱具有从底面凸出的第一突出部分；重分布结构，位于基板的顶面和第一探针柱上，其中重分布结构与基板和第一探针柱直接接触，重分布结构包括位于介电结构中的介电结构和导线结构，且导线结构电性连接至第一探针柱；导线基板，位于重分布结构上方；以及第一导电凸块，连接于导线基板和重分布结构之间。

本公开另一些实施例提供一种探针头结构。探针头结构包括：基板，具有顶面和底面；探针柱，穿过基板，探针柱具有从底面凸出的突出部分，且探针柱包括导电柱和籽晶层，籽晶层位于导电柱和基板之间且围绕导电柱；重分布结构，位于基板的顶面和探针柱上方，其中重分布结构的第一侧壁实质上对齐基板的第二侧壁；导线基板，位于重分布结构上方；以及导电凸块，连接于导线基板和重分布结构之间。

本公开又一些实施例提供一种探针头结构的形成方法。上述探针头结构的形成方法包括：于软性基板中形成探针柱，其中探针柱穿过软性基板，且软性基板具有第一表面和相对于第一表面的第二表面；从第一表面部分移除软性基板，其中部分移除软性基板之后，探针柱的突出部分从第一表面突出；于软性基板的第二表面上方形成重分布结构；以及通过导电凸块，将导线基板接合至重分布结构。

附图说明

以下将配合所附附图详述本公开实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。

图1A-图1M为根据一些实施例的用于形成探针头结构的工艺的各个阶段的剖面图。

图1A-1为根据一些实施例，示出图1A的基板的俯视图。

图1E-1为根据一些实施例，示出图1E的区域中的导电层的放大图。

图2为根据一些实施例的探针头结构和待测基板的剖面图。

图3为根据一些实施例的用于形成探针头结构的工艺的一个阶段的剖面图。

图4A-图4D为根据一些实施例的用于形成探针头结构的工艺的各个阶段的剖面图。

图5A-5B为根据一些实施例的用于形成探针头结构的工艺的各个阶段的剖面图。

图6为根据一些实施例的探针头结构的剖面图。

附图标记如下：

100,400,500,600:探针头结构

100A,400B:探针头单元

110:基板

111,132a1,151,161,191,191E,211:侧壁

112:区域

114,116:表面

118:通孔

120:载板

130:探针柱

131:籽晶层

131a,133b,135:端面

132:导电层

132a:导电柱

133:突出部分

133a:倾斜侧壁

134:嵌入部分

134a:底面

140,140a:导电层

142:粘着层

144:阻挡层

146:缓冲层

150:保护薄膜

160:重分布结构

162,192,242:介电结构

164,194:导线结构

164a,194a:导线层

164b,194b:导通孔

166a,166b,196a,196b,244,254:导电垫

172,174,220:导电凸块

180,180A,180B:装置

190,190E:导线基板

210,410:底填层

230:载体

240:电路板

250:待测基板

252:主要部分

400A:探针头部件

400B:探针头单元

610:防焊层

A-A’:切线

C:中心

D130,D166,D196a,D196b,D1:距离

T110,T133,T140a1,T140a2,T142,T144,T146,T160:厚度

L,L1,L2:切割线

R:区域

V:方向

W130,W133,W164b,W254:宽度

X:垂直轴

θ:角度

具体实施方式

以下配合所附附图详述本公开各实施例，以便本公开所属技术领域中技术人员可制作及使用本公开。在本公开所属技术领域中技术人员应理解，他们能在阅读本公开后，在不脱离本公开的范围下将此处描述的示例进行各种改变或修改。因此，本公开不限于在此描述和说明的示例性实施例和应用。另外，本文公开的方法中，步骤的特定顺序和/或层级仅为示例性方法。根据设计偏好，可以在本公开的范围内重新设置所公开的方法或工艺中步骤的特定顺序或层级。因此，所属技术领域中技术人员将理解，本文公开的方法和技术以示例顺序呈现各种步骤或动作，除非另有明示，否则本公开内容不限于所呈现的特定顺序或层级。

再者，其中可能用到与空间相对用词，例如“在…之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作程序中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。诸如“附接”、“固定”、“连接”和“互连”之类的术语是指一种关系，结构通过中间结构直接或间接地彼此固定或附接，以及可移动的或固定的附件或关系，除非另有明示。

本领域技术人员将理解描述中的用语“实质上(substantially)”，例如“实质上平坦”或“实质上共面”等。在一些实施例中，可以删除形容词“实质上”。在适用的情况下，用语“实质上”也可以包括带有“全然地(entirely)”、“完全地(completely)”、“所有(all)”等的实施例。用语“实质上”可以在不同的技术中变化，并在本领域技术人员理解的偏差范围内。例如，用语“实质上”也可涉及90％或更高，如95％或更高，特别是99％或更高，包括100％，尽管本发明实施例不限于此。此外，诸如“实质上平行”或“实质上垂直”等用语可解释为不排除与指定配置的微小偏差，并可包括如不超过10°的偏差。“实质上”一词并不排除“完全地(completely)”，例如，“实质不含”Y的组合物可能完全不含Y。

用语“约”在不同的技术中可能有所不同，并在本领域技术人员理解的偏差范围内。与特定距离或尺寸结合的用语“约”应被解释为不排除与特定距离或尺寸的微小偏差。例如，用语“约”可以包括高达10％的偏差，尽管本发明实施例不限于此。与数值x有关的用语“约”可以指x±5或10％，尽管本发明实施例并不限于此。

描述了本公开的一些实施例。可在这些实施例中描述的阶段之前、期间及/或之后提供额外的操作。针对不同的实施例，可以将所述的一些阶段进行替换或取消。可以增添额外的部件到半导体装置结构中。针对不同的实施例，可以将下列描述的一些部件进行替换或取消。尽管一些实施例讨论了以特定顺序来执行的操作，这些操作可以采另一种逻辑顺序来执行。

图1A-图1M为根据一些实施例的用于形成探针头结构的工艺的各个阶段的剖面图。图1A-1为根据一些实施例，示出图1A的基板的俯视图。图1A为沿图1A-1A-A’切线的剖面图，示出基板。

如图1A和图1A-1所示，根据一些实施例，提供基板110。根据一些实施例，基板110具有区域112。根据一些实施例，区域112配置为阵列。

如图1A所示，根据一些实施例，基板110具有表面114和表面116。表面114和表面116彼此相对，根据一些实施例。基板110也可视为软性基板(flexible substrate)，根据一些实施例。基板110包括，举例来说，晶片、或晶片的一部分。

根据一些实施例，基板110由软性材料(flexible material)制成，例如玻璃材料、半导体材料、聚合物材料、或另一合适材料，其可对探针柱提供足够支撑。根据一些实施例，软性材料可具有良好耐化学性。

根据一些实施例，基板110的杨氏模数(Young's modulus)介于约60GPa至约85GPa。根据一些实施例，基板110的热膨胀系数(CTE)介于约1ppm/℃至约8ppm/℃。

在一些实施例中，基板110由包含硅或锗的元素半导体材料(elementarysemiconductor material)制成，其可为单晶、多晶或非晶结构。在一些其它实施例中，基板110由化合物半导体(compound semiconductor)制成，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、合金半导体，例如硅锗(SiGe)或磷化镓砷(GaAsP)、或上述的组合。基板110还可以包含多层半导体、绝缘体上覆半导体(semiconductor on insulator,SOI)(例如绝缘体上覆硅或绝缘体上覆锗)、或上述的组合。

在一些实施例中，基板110为一装置芯片(device wafer)，其包括各种装置单元(device element)。在一些实施例中，各种装置单元形成在基板110之中及/或之上。为了简单和清楚的目的，没有在图中示出装置单元。各种装置单元例如包括有源装置、无源装置、其他合适的单元或其组合。有源装置可以包括形成在基板110的表面处的晶体管或二极管(图未显示)。无源装置包括电阻、电容、或其他合适的无源装置。

举例来说，晶体管可以是金属氧化物半导体场效应晶体管(MOSFET)、互补式金属氧化物半导体(CMOS)晶体管、双极性接面型晶体管(BJT)、高压晶体管、高频晶体管、p型通道及/或n型通道场效应晶体管(PFET/NFET)等。执行各种工艺，例如生产线前端(front-end-of-line,FEOL)半导体制造工艺，以形成各种装置单元。FEOL半导体制造工艺可包括沉积、蚀刻、注入、光刻、退火、平坦化、一种或多种其他合适的工艺、或上述的组合。

在一些实施例中，隔离结构(图未显示)形成在基板110中。隔离结构用于定义有源区并且电性隔离在有源区中的基板110中及/或上方形成的各种装置单元。在一些实施例中，隔离结构包括浅沟槽隔离(STI)结构、硅局部氧化(LOCOS)结构、其他合适的隔离结构、或上述的组合。

如图1B所示，根据一些实施例，于载板120上方设置基板110。根据一些实施例，载板120用于支撑基板110，根据一些实施例。根据一些实施例，载板120由金属、玻璃、半导体材料(例如，硅)、聚合物材料、类似材料、或另一合适材料形成。

如图1B所示，根据一些实施例，移除部分基板110以于基板110形成通孔118。根据一些实施例，通孔118暴露出部分载板120。根据一些实施例，移除工艺包括蚀刻工艺(例如，干蚀刻工艺)、或钻孔工艺(例如，激光钻孔工艺)。

如图1B所示，根据一些实施例，于基板110的表面114的上方顺应性形成籽晶层131，籽晶层131位于通孔118中且位于从通孔118暴露出的载板120上方。根据一些实施例，籽晶层131由导电材料形成，例如金属(例如，铜、铝、金、银、钨、钛、钴、或钌)、或上述的合金。根据一些实施例，使用例如物理气相沉积(physical vapor deposition,PVD)工艺、化学气相沉积(chemical vapor deposition,CVD)工艺、原子层沉积(atomic layerdeposition,ALD)工艺的沉积工艺形成籽晶层131。

如图1B所示，根据一些实施例，于籽晶层131上方形成导电层132。根据一些实施例，导电层132由导电材料形成，例如金属(例如，铜、铝、金、银、钨、钛、钴、或钌)、或上述的合金。根据一些实施例，使用镀覆工艺(plating process)形成导电层132，例如电镀工艺(electroplating process)。

如图1C所示，根据一些实施例，移除位于通孔118之外的部分籽晶层131和导电层132。根据一些实施例，残留于其中一个通孔118中的导电层132形成一导电柱132a。

根据一些实施例，残留于其中一个通孔118中的籽晶层131位于对应的导电柱132a和基板110之间，且位于对应的导电柱132a和载板120之间。根据一些实施例，残留于其中一个通孔118中的籽晶层131围绕对应的导电柱132a。

根据一些实施例，位于其中一个通孔118中的籽晶层131和导电柱132共同形成一探针柱(probe pillar)130。根据一些实施例，探针柱130也可视为探针(probe needle)，根据一些实施例。根据一些实施例，探针柱130实质上为直线形状(straight line shape)。

根据一些实施例，前述移除工艺包括研磨工艺及/或平坦化工艺，例如化学机械研磨工艺。根据一些实施例，探针柱130的杨氏模数介于约60GPa至约90GPa。根据一些实施例，探针柱130的热膨胀系数介于约10ppm/℃至约20ppm/℃。

如图1D所示，根据一些实施例，从基板110的表面114移除部分基板110。并且，前述移除工艺部分移除邻近表面114的探针柱130。根据一些实施例，移除工艺后，探针柱130具有从表面114突出的一突出部分133。

根据一些实施例，突出部分133的宽度W133沿远离于载板120的方向V递减。根据一些实施例，突出部分133实质上为梯形。根据一些实施例，突出部分133具有倾斜侧壁133a。在一些实施例中，倾斜侧壁133a和垂直轴X之间的角度θ，其垂直于表面114，小于或等于10^°。角度θ的范围从约5^°至约10^°。

在一些实施例中，籽晶层131的端面131实质上对齐于相应导电柱132a的侧壁132a1，或与相应导电柱132a的侧壁132a1共平面。在一些实施例中，端面131a和邻接的侧壁132a1一起形成其中一个倾斜侧壁133a。每个突出部分133具有一端面133b，根据一些实施例。端面133b实质上彼此对齐或彼此共平面。

根据一些实施例，突出部分133具有一厚度T133，其值大于或等于10μm。根据一些实施例，厚度T133的范围从约10μm至约50μm。根据一些实施例，如果厚度T133小于10μm，突出部分133会太短而不能均匀与翘曲的待测基板的全部焊垫(pad)接触。根据一些实施例，待测基板包括芯片、晶片、导线基板、或类似的基板。根据一些实施例，如果厚度T133大于50μm，突出部分133会太长而不能维持一直线形状。在一些实施例中，厚度T133的范围从约15μm至约45μm。

在一些实施例中，两个相邻探针柱130的中心C之间的距离为距离D130。根据一些实施例，距离D130也可视为间距(pitch)。根据一些实施例，依据待测基板的焊垫的间距来设计距离D130。在一些实施例中，距离D130的范围从约20μm至约50μm。在一些实施例中，距离D130大于或等于35μm。

在一些实施例中，探针柱130的宽度W130大于或等于10μm。宽度W130的范围从约20μm至约50μm。根据一些实施例，宽度W130也可视为探针柱130的直径。根据一些实施例，依据待测基板的焊垫的宽度来设计宽度W130。

根据一些实施例，基板110具有一厚度T110，其值大于或等于100μm。根据一些实施例，厚度T110的范围从约100μm至约300μm。根据一些实施例，如果厚度T110的小于100μm，基板110可能会太薄因而可能容易破裂。根据一些实施例，如果厚度T110大于300μm，基板110可能会太厚而没有可挠性。根据一些实施例，厚度T110的范围从约150μm至约200μm。

根据一些实施例，每个探针柱130具有一嵌入部分134，其内嵌于基板110中。根据一些实施例，嵌入部分134实质上为长方形。在一些实施例中，嵌入部分134的平均宽度大于突出部分133的平均宽度。

在一些实施例中，嵌入部分134的底面134a实质上对齐基板110的表面116，或与基板110的表面116实质上共平面。在其他实施例中，探针柱130的端面135实质上对齐基板110的表面116，或与基板110的表面116实质上共平面。

如图1E所示，根据一些实施例，于探针柱130的突出部分133上方形成导电层140。根据一些实施例，导电层140顺应性覆盖突出部分133的顶面133b和倾斜侧壁133。

图1E-1为根据一些实施例，示出图1E的区域R中的导电层140的放大图。如图1E和图1E-1所示，根据一些实施例，导电层140包括一粘着层142、一阻挡层144和一缓冲层146，根据一些实施例。根据一些实施例，于探针柱130的突出部分133上方依序堆叠粘着层142、阻挡层144和缓冲层146。

根据一些实施例，由导电材料形成粘着层142，前述导电材料对突出部分133和阻挡层144具有良好粘着度，例如钛、或上述的合金。在一些实施例中，厚度T142的范围从约0.1μm至约0.6μm。根据一些实施例，使用选择性镀覆工艺(selective plating process)形成粘着层142，例如选择性无电镀工艺(selective electroless plating process)(例如，电化学电镀工艺(chemical plating process))。

根据一些实施例，阻挡层144可降低或防止电致迁移效应或突出部分133的氧化。根据一些实施例，阻挡层144由导电材料形成，前述导电材料可降低或防止电致迁移效应或突出部分133的氧化，例如镍。

在一些实施例中，厚度T144的范围从约1μm至约3μm。根据一些实施例，厚度T144大于厚度T142。根据一些实施例，使用选择性镀覆工艺形成阻挡层144，例如选择性无电镀工艺(例如，电化学电镀工艺)。

根据一些实施例，在后续电路探针测试工艺(circuit probing test process)期间，缓冲层146能够缓冲接触应力(contact stress)，以保护待测焊垫免于接触应力造成的损伤。根据一些实施例，电路探针测试工艺包括晶片级测试工艺(wafer-level testingprocess)。根据一些实施例，缓冲层146由软性导电材料形成，前述软性导电材料具有良好导电率且稳定的化学及物理特性，例如金。

在一些实施例中，厚度T146的范围从约0.1μm至约0.9μm。根据一些实施例，使用选择性镀覆工艺形成缓冲层146，例如选择性无电镀工艺(例如，电化学电镀工艺)。

如图1F所示，于导电层140和基板110的表面114上方形成保护薄膜150。根据一些实施例，保护薄膜150包括胶带(tape)。根据一些实施例，保护薄膜150用于保护导电层140和基板110的表面114免于后续工艺的损伤。根据一些实施例，保护薄膜150由软性绝缘材料形成，例如聚合物材料。

如图1G所示，根据一些实施例，将基板110倒置。如图1G所示，根据一些实施例，于探针柱130和基板110的表面116上方形成重分布结构160。根据一些实施例，重分布结构160也可视为有机中介层结构(organic interposer structure)。

根据一些实施例，重分布结构160与基板110和探针柱130直接接触。根据一些实施例，籽晶层131位于导电柱132a和重分布结构160之间。

根据一些实施例，相较于基板110和探针柱130，重分布结构160较柔软。根据一些实施例，重分布结构160用以缓冲后续电路探针测试工艺期间来自探针柱130的接触应力。根据一些实施例，电路探针测试工艺包括晶片级测试工艺。

根据一些实施例，重分布结构160的杨氏模数的范围从约2GPa至约5GPa，根据一些实施例。根据一些实施例，重分布结构160的杨氏模数小于基板110的杨氏模数。

根据一些实施例，重分布结构160的热膨胀系数(CTE)的范围从约20ppm/℃至约50ppm/℃。根据一些实施例，重分布结构160薄于基板110。根据一些实施例，重分布结构160的厚度T160范围从约5μm至约20μm。

根据一些实施例，重分布结构160包括一介电结构162、一导线结构164和导电垫166a、166b。根据一些实施例，于探针柱130和基板110的表面116上方形成介电结构162，根据一些实施例。根据一些实施例，导线结构164和导电垫166a、166b形成于介电结构162中。根据一些实施例，线结构164和导电垫166a、166b电性连接至探针柱130。

根据一些实施例，重分布结构160作为一扇出型(fan-out)重分布结构。在一些实施例中，导电垫166a之间的距离D166两相邻探针柱130之间的距离D1。根据一些实施例，距离D1的范围从约20μm至约50μm。根据一些实施例，距离D166的范围从约100μm至约200μm。

根据一些实施例，导线结构164包括导线层164a和导通孔164b。根据一些实施例，为了简单起见，图1G仅显示导线层164a的其中之一。根据一些实施例，导通孔164b电性连接于不同导线层164a之间，且电性连接于导线层164a和探针柱130之间，且电性连接于导线层164a和导电垫166a、166b之间。根据一些实施例，导电垫166a寛于导电垫166b。

根据一些实施例，介电结构162由含氧材料(例如，氧化硅或未掺杂硅玻璃)、或另一合适绝缘材料形成。根据一些实施例，导线结构164和导电垫166a、166由导电材料形成，例如金属(例如，铝，铜或钨)、或上述的合金。

如图1G所示，分别于导电垫166a和166b上方形成导电凸块172和174。根据一些实施例，导电凸块172大于导电凸块174。换句话说，根据一些实施例，导电凸块172寛于导电凸块174。根据一些实施例，导电凸块172厚于导电凸块174。

根据一些实施例，导电凸块172和174由导电材料形成，例如金属(例如，锡、或类似的导电材料)、或上述的合金。根据一些实施例，使用镀覆工艺和回焊工艺(reflowprocess)形成导电凸块172和174，镀覆工艺例如电镀工艺。在一些其他实施例中，使用植球工艺(ball mount process)和回焊工艺形成导电凸块172和174。

如图1H所示，根据一些实施例，装置180通过导电凸块174接合至导电垫166b。根据一些实施例，装置180通过导电凸块174、导电垫166b和导线结构164电性连接至探针柱130。根据一些实施例，装置180包括无源装置，例如电容，电阻，电感、或有源元件。

如图1I所示，根据一些实施例，导线基板190通过导电凸块174接合至重分布结构。根据一些实施例，导线基板190包括一介电结构192、一导线结构194和导电垫196a、196b。

根据一些实施例，导线结构194和导电垫196a、196b形成于介电结构192中。根据一些实施例，导线结构194和导电垫196a、196b通过导电凸块174和重分布结构160电性连接至探针柱130。

根据一些实施例，导线基板190作为一扇出型导线基板。在一些实施例中，导电垫196b之间的距离D196b大于导电垫196a之间的距离D196a。根据一些实施例，距离D196b大于导电垫166a之间的距离D166a。根据一些实施例，距离D196a实质上等于距离D166。根据一些实施例，距离D196b的范围从约0.5mm至约1.5mm。

根据一些实施例，导线结构194包括导线层194a和导通孔194b。根据一些实施例，导通孔194b电性连接于不同导线层之间，电性连接于导线层194a和导电垫196a之间，且电性连接于导线层194a和导电垫196b之间。根据一些实施例，导电垫196b宽于导电垫196a。

根据一些实施例，介电结构192由绝缘材料形成，例如聚合物材料或玻璃纤维。根据一些实施例，导线结构194和导电垫196a、196b由导电材料形成，例如金属(例如，铝，铜或钨)、或上述的合金。

如图1I所示，根据一些实施例，于导线基板190和重分布结构160之间形成一底填层(underfill layer)210。根据一些实施例，底填层210围绕装置180和导电凸块172、174。根据一些实施例，底填层210由绝缘材料形成，例如聚合物材料。

如图1J所示，根据一些实施例，分别于导电垫196b上方形成导电凸块220。根据一些实施例，导电凸块220大于导电凸块172，根据一些实施例。换句话说，根据一些实施例，导电凸块220寛于导电凸块172。根据一些实施例，导电凸块220厚于导电凸块172。

根据一些实施例，导电凸块220由导电材料形成，例如金属(例如，锡、或类似的导电材料)、或上述的合金。根据一些实施例，使用镀覆工艺和回焊工艺(reflow process)形成导电凸块220，镀覆工艺例如电镀工艺。在一些其他实施例中，使用植球工艺(ball mountprocess)和回焊工艺形成导电凸块220。

如图1K所示，根据一些实施例，将导线基板190倒置且设置于载体(carrier)230上方。根据一些实施例，载体230包括胶带。根据一些实施例，载体230由软性材料形成，例如聚合物材料。此后，如图1K所示，根据一些实施例，移除保护薄膜150。

如图1L所示，根据一些实施例，进行一切割工艺(cutting process)，沿切割线L切穿基板110、重分布结构160、底填层210和导线基板190，以形成探针头单元(probe-headelement)100A。为了简单起见，根据一些实施例，图1L仅显示其中一个探针头单元100A。根据一些实施例，切割工艺也可视为锯切工艺(sawing process)或切单工艺(singulationprocess)。

在一些实施例中，基板110、重分布结构160、底填层210和导线基板190的侧壁111、161、211和191实质上彼此对齐或彼此共平面。在一些实施例中，基板110、重分布结构160、底填层210和导线基板190全部具有相同的宽度。

如图1M所示，根据一些实施例，移除载体230。如图1M所示，根据一些实施例，倒置导线基板190。如图1M所示，根据一些实施例，通过导电凸块220将电路板(circuit board)240接合至导线基板190。根据一些实施例，此步骤实质上形成一探针头结构100。

根据一些实施例，电路板240包括一介电结构242、一导线结构(图未显示)和导电垫244。根据一些实施例，介电结构242于中形成导线结构和导电垫244。

根据一些实施例，导线结构和导电垫244通过导电凸块220、导线基板190、导电凸块172和重分布结构160电性连接至探针柱130。根据一些实施例，导线结构包括导线层和导通孔。根据一些实施例，导通孔电性连接于不同导线层之间，以及电性连接于导线层和导电垫244之间。

根据一些实施例，介电结构242由绝缘材料形成，例如聚合物材料或玻璃纤维。根据一些实施例，导线结构和导电垫244由导电材料形成，例如金属(例如，铝，铜或钨)、或上述的合金。根据一些实施例，重分布结构160的导通孔164b的宽度W164b朝基板110递减。

根据一些实施例，因为探针柱130是利用进行镀覆工艺形成于基板110的通孔118中，所以由通孔118决定探针柱130和与其相邻的两个探针柱130之间的宽度。根据一些实施例，利用蚀刻工艺(例如，干蚀刻工艺)、或钻孔工艺(例如，激光钻孔工艺)形成通孔118，前述蚀刻工艺或钻孔工艺能形成寛度小且细间距(例如，少于60μm)的通孔。因此，根据一些实施例，在电路探针测试工艺期间，能够使用具有小寛度且细间距的探针柱130和探针头结构100以测试具有小寛度且细间距的待测基板。根据一些实施例，电路探针测试工艺包括晶片级测试工艺。

根据一些实施例，因为重分布结构160形成于基板110上方，所以装置180能通过与重分布结构160接合而形成于基板110上方，相较于在导线基板190上方形成装置180，前述形成于基板110上方的装置180可缩短装置180和探针柱130之间的导电路径的长度。

在一些实施例中，装置180为电容，且在电路探针测试工艺期间，装置180能维持来自探针柱130的测试信号的完整性。根据一些实施例，电路探针测试工艺包括晶片级测试工艺。根据一些实施例，如果装置180和探针柱130之间的导电路径缩短，来自探针柱130的测试信号的减少量会降低。因此，根据一些实施例，改善了从探针柱130至装置180的测试信号的完整性，其改善使用探针头结构100的电路探针测试工艺的准确性。因此，根据一些实施例，改善了探针头结构的电性。

根据一些实施例，因为探针柱130之间的平均距离远少于电路板240的导电垫244之间的平均距离，需要扇出型导线层将探针柱130电性连接至导电垫244。根据一些实施例，重分布结构160的形成可降低导线基板190的导线层的数量，其降低导线基板190的厚度和制造成本。

根据一些实施例，导线基板190的制造成本的降低金额大于重分布结构160的制造成本，且降低探针头结构100的制造成本。

减少导线基板190的导线层可降低导线基板190的制造难度及导线基板190的制造时间。根据一些实施例，制造时间也可视为交货时间(leading time)。

图2为根据一些实施例的探针头结构100和待测基板250的剖面图。例如具有集成电路的晶片。根据一些实施例，如图2所示，提供待测基板250。根据一些实施例，待测基板250包括芯片、晶片、或导线基板。根据一些实施例，待测基板250包括一主要部分252、一导线结构(图未显示)和导电垫254。

根据一些实施例，主要部分252包括一基板(图未显示)和位于基板上方的一介电结构(图未显示)，根据一些实施例。基板由元素半导体材料形成，元素半导体材料包括单晶结构、多晶结构或非晶结构的硅或锗。在一些其他实施例中，基板由化合物半导体制成，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、合金半导体，例如硅锗(SiGe)或磷化镓砷(GaAsP)、或上述的组合。基板还可包括多层半导体、绝缘体上覆半导体(SOI)(例如绝缘体上硅或绝缘体上锗)、或上述的组合。

在一些实施例中，基板为装置芯片，其包括各种装置单元。在一些实施例中，各种装置单元形成于基板中及/或基板上方。为了简单和清楚的目的，没有在图中示出装置单元。各种装置单元例如包括有源装置、无源装置、其他合适的单元、或上述的组合。有源装置可以包括形成在基板的表面处的晶体管或二极管(图未显示)。无源装置包括电阻、电容、或其他合适的无源元件。

举例来说，晶体管可以是金属氧化物半导体场效应晶体管(MOSFET)、互补式金属氧化物半导体(CMOS)晶体管、双极性接面型晶体管(bipolar junction transistor,BJT)、高压晶体管、高频晶体管、p型通道及/或n型通道场效应晶体管(PFET/NFET)等。执行各种工艺，例如生产线前端(front-end-of-line,FEOL)半导体制造工艺，以形成各种装置单元。FEOL半导体制造工艺可包括沉积、蚀刻、注入(implantation)、光刻、退火、平坦化、一种或多种其他合适的工艺、或其组合。

在一些实施例中，隔离结构(图未显示)形成在基板中。隔离结构用于围绕有源区并且电性隔离在有源区中的基板中及/或上方形成的各种装置单元。在一些实施例中，隔离结构包括浅沟槽隔离(STI)结构、硅局部氧化(LOCOS)结构、其他合适的隔离结构、或上述的组合。

根据一些实施例，介电结构由绝缘材料形成，例如含氧材料(例如，氧化硅)、含氮材料(例如，氮化硅)、聚合物材料或玻璃纤维。

根据一些实施例，导线结构和导电垫254形成于主要部分252的介电结构中。根据一些实施例，导线结构包括导线层和导通孔。根据一些实施例，导通孔电性连接于不同导线层之间，且电性连接于导线层和导电垫254之间。根据一些实施例，导线结构和导电垫254由导电材料形成，例如金属(例如，铝，铜或钨)、或上述的合金。

如图2所示，根据一些实施例，于待测基板250上方，使用探针头结构100进行电路探针测试工艺。根据一些实施例，电路探针测试工艺包括晶片级测试工艺。根据一些实施例，探针头结构100位于待测基板250上方。

根据一些实施例，探针柱130直接接触导电垫254，以检验电性或分选(sorting)。在一些实施例中，导电垫254的宽度W254实质上等于探针柱130的宽度W130。

图3为根据一些实施例的用于形成探针头结构的工艺的一个阶段的剖面图图3。如图3所示，在图1D的步骤之后，根据一些实施例，于探针柱130和基板110上方设置导电层140a。

根据一些实施例，导电层140a顺应性覆盖探针柱130和基板110。根据一些实施例，导电层140a是由沉积工艺形成，例如物理气相沉积工艺或化学气相沉积工艺。

根据一些实施例，因为探针柱130的材料与基板110的材料不同，所以探针柱130与基板110的表面特性不同。根据一些实施例，因此，位于探针柱130上方的导电层140a厚于位于基板110上方的导电层140a。换句话说，根据一些实施例，位于探针柱130上方的导电层140a的厚度T140a1大于位于基板110上方的导电层140a的厚度T140a2。

之后，如图1E所示，根据一些实施例，于导电层140a(图3所示)上方进行薄化工艺，直到暴露出基板110的表面114。根据一些实施例，残留导电层140a(图3所示)形成了位于探针柱130上方的导电层140。根据一些实施例，薄化工艺包括蚀刻工艺，例如干蚀刻工艺或湿蚀刻工艺。

图4A-图4D为根据一些实施例的用于形成探针头结构的工艺的各个阶段的剖面图。如图4A所示，根据一些实施例，在图1H的步骤之后，进行切割工艺，以沿切割线L1切穿重分布结构160、基板110和保护薄膜150，以形成探针头部件(probe-head component)400A。

根据一些实施例，为了简单起见，图4A仅显示其中一个探针头部件400A。根据一些实施例，切割工艺也可视为锯切工艺(sawing process)或切单工艺(singulationprocess)。

在一些实施例中，基板110、重分布结构160和保护薄膜150的侧壁111、161和151实质上彼此对齐或彼此共平面。在一些实施例中，基板110、重分布结构160和保护薄膜150全部具有相同的宽度。

之后，如图4B所示，根据一些实施例，进行图1I的步骤，通过导电凸块172将导线基板190接合至重分布结构160。之后，如图4B所示，根据一些实施例，于导线基板190和重分布结构160之间形成底填层410。

根据一些实施例，底填层410围绕装置180、导电凸块172和174、重分布结构160和基板110。根据一些实施例，底填层410由绝缘材料形成，例如聚合物材料。

之后，如图4C所示，根据一些实施例，进行图1J和图1K的步骤，沿切割线L2进行切割工艺，切穿导线基板190，以形成探针头单元400B。根据一些实施例。为了简单起见，图4C仅显示其中一个探针头单元400B。

如图4D所示，根据一些实施例，进行图1M的步骤，移除载体230，且通过导电凸块220将电路板240接合至导线基板190。根据一些实施例，此步骤实质上形成一探针头结构400。

图5A-5B为根据一些实施例的用于形成探针头结构的工艺的各个阶段的剖面图。如图5A所示，在图4A的步骤之后，通过导电凸块172将导线基板190E接合至重分布结构。根据一些实施例，利用切穿图1I的导线基板190形成导线基板190E。根据一些实施例，导线基板190E具有平面的侧壁191E。

之后，如图5A所示，根据一些实施例，于导线基板190E和重分布结构160之间形成一底填层410。根据一些实施例，底填层410围绕装置180、导电凸块172和174、重分布结构160和基板110。根据一些实施例，底填层410由绝缘材料形成，例如聚合物材料，根据一些实施例。

如图5B所示，根据一些实施例，进行图1J，图1K和图1M的步骤，移除保护薄膜150以形成导电凸块220和电路板240。根据一些实施例，此步骤实质上形成一探针头结构500。

图6为根据一些实施例的探针头结构600的剖面图。如图6所示，根据一些实施例，除了位于介电结构162中的装置180A和180B以外，探针头结构600类似于图1M的探针头结构100。

根据一些实施例，利用扩散接合法(diffusion bond)将装置180A接合至导线层164a。根据一些实施例，装置180A与导线层164a直接接触。根据一些实施例，装置180B通过防焊层610接合至导线层164a，防焊层610位于装置180B和导线层164a之间。

根据一些实施例，防焊层610由导电材料形成，例如金属(例如，锡、或类似的导电材料)、或上述的合金。根据一些实施例，装置180A和180B通过导线结构164电性连接至探针柱130。

根据一些实施例，因为能于重分布结构160中形成装置180A和180B，可根据需求增加装置180A和180B的数目(或数量)而不需占据重分布结构160上方的布局空间(layoutspace)。

根据一些实施例，在重分布结构160中形成装置180A和180B能够缩短装置180A、180B和探针柱130之间的导电路径长度。结果，根据一些实施例，改善了探针头结构600的电性。

形成探针头结构400、500和600的工艺及材料可类似于、或相同于上述形成探针头结构100的工艺及材料。

根据一些实施例，提供探针头结构及其形成方法。前述方法(用以形成探针头结构)利用于基板的通孔中形成导电层，之后从基板的表面上移除部分基板，使原来位于通孔中的导电层的突出部分从(基板的)表面突出，以形成探针柱。因此，前述方法能利用减少基板的通孔的的宽度和间距，来减少探针柱的宽度和间距。

因此，在电路探针测试工艺期间，能使用具有小寛度和细间距探针柱的探针头结构测试具有小寛度和细间距焊垫的待测基板。根据一些实施例，电路探针测试工艺包括晶片级测试工艺。

根据一些实施例，提供一种探针头结构。探针头结构包括一基板，具有一顶面和一底面。探针头结构包括一第一探针柱，穿过基板。第一探针柱具有从底面凸出的一第一突出部分。探针头结构包括一重分布结构，位于基板的顶面和第一探针柱上，重分布结构与基板和第一探针柱直接接触。重分布结构包括位于介电结构中的一介电结构和一导线结构，且导线结构电性连接至第一探针柱。探针头结构包括一导线基板，位于重分布结构上方。探针头结构包括一第一导电凸块，连接于导线基板和重分布结构之间。

在一些实施例中，重分布结构较基板柔软。

在一些实施例中，重分布结构较基板薄。

在一些实施例中，上述探针头结构还包括一第二探针柱，穿过基板，其中第二探针柱具有从底面凸出的一第二突出部分，第二探针柱相邻于第一探针柱，重分布结构具有一第一导电垫和相邻于第一导电垫的一第二导电垫，且第一导电垫和第二导电垫之间的一第一距离大于第一探针柱和第二探针柱之间的一第二距离。

在一些实施例中，第一探针柱的端面实质上对齐基板的顶面。

在一些实施例中，第一探针柱的第一突出部分的寛度沿远离于重分布结构的一方向递减。

在一些实施例中，上述探针头结构还包括一装置，接合至重分布结构，且通过重分布结构的导线结构电性连接至第一探针柱。

在一些实施例中，在第一探针柱的剖面图中，第一探针柱整体为直线形状。

在一些实施例中，上述探针头结构还包括一电路板，位于导线结构上方；以及一第二导电凸块，连接于导线基板和电路板之间。

根据一些实施例，提供一种探针头结构。探针头结构包括一基板，具有一顶面和一底面。探针头结构包括一探针柱，穿过基板。探针柱具有从底面凸出的一突出部分，且探针柱包括一导电柱和一籽晶层，籽晶层位于导电柱和基板之间且围绕导电柱。探针头结构包括一重分布结构，位于基板的顶面和探针柱上方，其中重分布结构的一第一侧壁实质上对齐基板的一第二侧壁。探针头结构包括一导线基板，位于重分布结构上方。探针头结构包括一导电凸块，连接于导线基板和重分布结构之间。

在一些实施例中，籽晶层位于探针柱和重分布结构之间。

在一些实施例中，籽晶层的一端面实质上对齐导电柱的一第三侧壁。

在一些实施例中，上述探针头结构还包括一底填层，位于重分布结构和导线基板之间，且围绕导电凸块。

根据一些实施例，提供一种探针头结构的形成方法。上述探针头结构的形成方法包括于一软性基板中形成一探针柱。探针柱穿过软性基板，且软性基板具有一第一表面和相对于第一表面的一第二表面。上述探针头结构的形成方法包括从第一表面部分移除软性基板，部分移除软性基板之后，其中探针柱的一突出部分从第一表面突出。上述探针头结构的形成方法包括于软性基板的第二表面上方形成重分布结构。上述探针头结构的形成方法包括通过一导电凸块，将一导线基板接合至重分布结构。

在一些实施例中，其中重分布结构直接接触软性基板和导电柱。

在一些实施例中，上述探针头结构的形成方法还包括：从第一表面部分移除软性基板之后，于突出部分上方形成一导电层。

在一些实施例中，其中部分移除软性基板包括：部分移除相邻于软性基板的第一表面的导电柱。

在一些实施例中，上述探针头结构的形成方法还包括：将导线基板接合至重分布结构之前，进行一切割工艺，以切穿重分布结构和软性基板。

在一些实施例中，上述探针头结构的形成方法还包括：将导线基板接合至重分布结构之后，进行一切割工艺，以切穿软性基板、重分布结构和导线基板。

在一些实施例中，上述探针头结构的形成方法还包括：进行切割工艺之前，于导线基板和重分布结构之间形成一底填层，其中切割工艺更切穿底填层。

以上概述数个实施例的特征，以使所属技术领域中技术人员可以更加理解本发明实施例的观点。所属技术领域中技术人员应理解，可轻易地以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在所属技术领域中技术人员也应理解，此类均等的结构并无悖离本发明实施例的精神与范围，且可在不违背本发明实施例的精神和范围下，做各式各样的改变、取代和替换。

Claims (1)

1.一种探针头结构，包括：

一基板，具有一顶面和一底面；

一第一探针柱，穿过该基板，其中该第一探针柱具有从该底面凸出的一第一突出部分；

一重分布结构，位于该基板的该顶面和该第一探针柱上，其中该重分布结构与该基板和该第一探针柱直接接触，该重分布结构包括位于该介电结构中的一介电结构和一导线结构，且该导线结构电性连接至该第一探针柱；

一导线基板，位于该重分布结构上方；以及

一第一导电凸块，连接于该导线基板和该重分布结构之间。

Images