CN115547972A - 包括通气孔的封装基板和半导体封装 - Google Patents

包括通气孔的封装基板和半导体封装 Download PDF

Info

Publication number
CN115547972A
CN115547972A CN202210163707.9A CN202210163707A CN115547972A CN 115547972 A CN115547972 A CN 115547972A CN 202210163707 A CN202210163707 A CN 202210163707A CN 115547972 A CN115547972 A CN 115547972A
Authority
CN
China
Prior art keywords
pattern
protective block
package substrate
trace pattern
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210163707.9A
Other languages
English (en)
Inventor
徐铉哲
金俊植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115547972A publication Critical patent/CN115547972A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Abstract

本公开涉及包括通气孔的封装基板和半导体封装。半导体封装包括半导体芯片和封装基板。半导体芯片被安装在封装基板上。封装基板包括：介电层，通气孔穿过该介电层；迹线图案，其设置在介电层上；以及保护块，其设置在迹线图案和通气孔之间。

Description

包括通气孔的封装基板和半导体封装
技术领域
本公开涉及半导体封装技术，更具体地，涉及一种包括通气孔的封装基板和半导体封装。
背景技术
半导体封装可包括半导体芯片和封装基板。用于保护半导体芯片的密封剂层可在封装基板上模制。半导体芯片可被安装在封装基板上并且可连接到封装基板的互连电路。封装基板可包括介电体和迹线图案。迹线图案可形成为金属图案或导电图案。迹线图案可构成互连电路。由于迹线图案基本上提供用于向半导体芯片施加电信号、施加电力或施加接地的路径，所以迹线图案的损伤可能表现为半导体封装的故障。
发明内容
根据本公开的实施方式是一种半导体封装，该半导体封装包括半导体芯片和安装半导体芯片的封装基板。该封装基板包括：介电层，通气孔穿过该介电层；迹线图案，其设置在介电层上；以及保护块，其设置在迹线图案和通气孔之间。
根据本公开的另一实施方式是一种用于半导体封装的封装基板，该封装基板包括：介电层，通气孔穿过该介电层；迹线图案，其设置在介电层上；以及保护块，其设置在迹线图案和通气孔之间。
附图说明
图1和图2是示出根据本公开的实施方式的半导体封装的示意图。
图3是示出图1的半导体封装的封装基板的平面形状的示意性平面图。
图4是示出根据本公开的另一实施方式的半导体封装的封装基板的平面形状的示意性平面图。
图5是示出根据本公开的另一实施方式的半导体封装的封装基板的平面形状的示意性平面图。
图6是示出图5的半导体封装的封装基板的横截面形状的示意性横截面图。
图7至图10是示出根据本公开的实施方式的半导体封装的封装基板的制造工艺步骤的示意图。
图11是示出根据比较例的迹线图案中导致损伤的示意图。
图12是示出采用包括根据实施方式的封装的存储卡的电子系统的框图。
图13是示出包括根据实施方式的封装的电子系统的框图。
具体实施方式
在本公开的实施方式的描述中使用的术语是考虑所提出的实施方式中的功能而选择的术语，并且术语的含义可根据技术领域中的用户或操作者的意图或习惯而变化。当在本公开中具体定义时，所使用的术语的含义符合所定义的定义。如果没有具体定义，则含义可被解释为本领域技术人员普遍认可的含义。
在本公开的实施方式的描述中，诸如“第一”、“第二”、“侧”、“顶”和“底或下”的描述用于区分辅助材料，而非用于限制辅助材料本身或暗示任何特定顺序。
半导体装置可包括半导体基板或层叠有多个半导体基板的结构。半导体装置可指示封装了层叠有半导体基板的结构的半导体封装结构。半导体基板可指集成有电子组件和元件的半导体晶圆、半导体管芯或半导体芯片。半导体芯片可指集成有诸如DRAM、SRAM、NAND FLASH、NOR FLASH、MRAM、ReRAM、FeRAM或PcRAM的存储器集成电路的存储器芯片，或者在半导体基板上集成逻辑电路的逻辑管芯或诸如ASIC芯片、应用处理器(AP)、图形处理单元(GPU)、中央处理单元(CPU)或系统芯片(SoC)的处理器。半导体装置可应用于诸如便携式终端的信息通信装置、生物或保健相关电子装置以及可穿戴电子装置。半导体装置可应用于物联网(IoT)。
贯穿本公开，相同的标号可指相同的元件。即使未在对应图中指示或描述，也可参照其它图描述相同的标号或相似的标号。此外，即使未指示标号，也可参照其它图来描述。
图1和图2是示出根据本公开的实施方式的半导体封装11的示意图。
参照图1，半导体封装11可包括半导体芯片900和封装基板100。半导体芯片900可包括半导体基板920，诸如存储器装置的集成电路(IC)被集成在半导体基板920上。半导体芯片900可包括导电凸块910。导电凸块910可包括焊接材料或金属材料(例如，铜(Cu))。导电凸块910可以是向半导体芯片900施加电信号的连接元件或连接端子。
封装基板100可包括介电层200、迹线图案300和保护块400。封装基板100可包括将半导体芯片900电连接到其它外部电子装置或其它电子组件的互连元件。封装基板100可按照印刷电路板(PCB)的形式引入。
封装基板100的介电层200可以是基本上构成基板主体或基板的芯的层。介电层200可以是包括树脂(例如，环氧树脂)的层。介电层200可具有彼此相对的第一表面201和第二表面202。迹线图案300和保护块400可基本上设置在介电层200的第一表面201上。附加迹线图案300和附加保护块400可进一步设置在介电层200的第二表面202上。第一迹线图案301可设置在介电层200的第一表面201上，第二迹线图案302可设置在介电层200的第二表面202上。一些第一迹线图案301和一些第二迹线图案302可彼此电连接。导电通孔(未示出)可穿过介电层200并且将一些第一迹线图案301电连接到一些第二迹线图案302。
参照图2，外连接器950可结合到一些第二迹线图案302。外连接器950可将半导体封装11电连接到诸如外部装置或模块板的其它电子组件。外连接器950可使用诸如焊球的连接元件来形成。
一起参照图2和图1，半导体芯片900可被安装在封装基板100上。半导体芯片900可通过导电凸块910被紧固或结合到封装基板100。半导体芯片900的导电凸块910可结合到封装基板100的一些迹线图案300。半导体芯片900可被设置在封装基板100的介电层200的第一表面201上方。半导体芯片900的导电凸块910可结合到封装基板100的一些第一迹线图案301。半导体芯片900的导电凸块910可结合到一些第一迹线图案301以在半导体芯片900和封装基板100之间提供间隙G。在一些实施方式中，间隙G可具有预定高度。
半导体封装11还可包括密封剂层800以覆盖和保护半导体芯片900。密封剂层800可包括诸如环氧模塑料(EMC)的密封剂。密封剂层800可使用环氧模塑料作为模制材料并使用模具来通过模制工艺形成。密封剂层800可被模制以覆盖封装基板100和半导体芯片900。密封剂层800可延伸以填充封装基板100和半导体芯片900之间的间隙G。
在形成密封层800的模制工艺期间，密封剂可在封装基板100和半导体芯片900之间流动。随着密封剂在封装基板100和半导体芯片900之间流动，空气可能被截留(trap)在封装基板100和半导体芯片900之间，导致不期望的空隙。为了防止生成这些空隙，封装基板100可包括通气孔200H。通气孔200H可按照基本上穿透封装基板100的贯通孔的形式形成。通气孔200H可按照基本上穿透介电层200的贯通孔的形式形成。在形成密封剂层800的模制工艺期间，密封剂可在封装基板100和半导体芯片900之间流动并且可被引入到通气孔200H中。密封剂可通过通气孔200H流出以部分地覆盖封装基板100的下表面或介电层200的第二表面202。因此，密封剂层800可包括填充通气孔200H并向外突出超过介电层200的第二表面202的延伸部分805。
因此，随着密封剂通过通气孔200H流出，可能存在于半导体芯片900和封装基板100之间的空气可通过通气孔200H排出到半导体封装11之外。因此，可解决在半导体芯片900和封装基板100之间截留空气或生成空隙的问题。
图3是示出图1的半导体封装11的封装基板100的平面形状的示意性平面图。图1和图2可以是示出沿着图3的线C1-C2截取的横截面形状的横截面图。
参照图3和图1，根据本公开的实施方式的半导体封装11的封装基板100可包括设置在迹线图案300和通气孔200H之间的保护块400。保护块400可以是设置在封装基板100的介电层200的表面上的导电图案或金属图案。保护块400和迹线图案300可包括具有基本上相同的厚度的金属图案。保护块400和迹线图案300可形成为镀覆图案。镀覆图案可指示使用诸如铜(Cu)的镀覆材料来通过镀覆工艺形成的图案。
如图3所示，封装基板100的保护块400可以是当从垂直于介电层200的第一表面201的方向看时具有环图案或环形图案的平面形状的图案。保护块400的环图案可具有围绕通气孔200H的形状。保护块400可以是将设置在通气孔200H周围的迹线图案300与通气孔200H分离或隔离的图案。
保护块400将迹线图案300相对于通气孔200H遮挡，以使得可防止用于形成迹线图案300的工艺环境受到包括通气孔200H的结构或由该结构导致的结构环境影响。在用于形成迹线图案300的蚀刻工艺中，包括通气孔200H的结构或由该结构导致的环境可能导致局部过蚀刻集中在迹线图案300的与通气孔200H相邻的一些部分上的现象。由于保护块400设置在迹线图案300和通气孔200H之间，所以保护块400可充当屏障以基本上防止由包括通气孔200H的结构或结构环境导致局部过蚀刻现象。
保护块400可设置在介电层200的第一表面201上以与迹线图案300或第一迹线图案301间隔开。因此，保护块400可形成为与迹线图案300或第一迹线图案301电隔离且结构上分离的隔离图案。由于保护块400与迹线图案300或第一迹线图案301电隔离，所以保护块400可形成为金属图案或镀覆图案。因此，保护块400可在形成迹线图案300的工艺步骤中一起形成。当迹线图案300通过镀覆工艺形成时，保护块400可通过镀覆工艺一起形成。因此，保护块400可包括具有与迹线图案300基本上相同的厚度的金属图案。对于一些实施方式，附加保护块可设置在介电层200的第二表面202上以与迹线图案300或第二迹线图案302间隔开。
即使保护块400形成为金属图案或镀覆图案，保护块400也不会对迹线图案300所构成的互连电路有不利电影响。构成保护块400的金属图案或镀覆图案可在形成迹线图案300时与提供迹线图案300的金属图案或镀覆图案一起形成。这样，保护块400可在形成迹线图案300的工艺步骤中一起形成。因此，可能不需要独立地仅形成保护块400以在封装基板100上实现保护块400的附加独立工艺步骤。即，不需要在制造封装基板100的工艺中增加用于形成保护块400的独立工艺步骤。因此，用于制造封装基板100以向封装基板100中引入保护块400的工艺步骤的数量不会增加。
图4是示出根据本公开的另一实施方式的半导体封装的封装基板100A的平面形状的示意性平面图。在图4中，与图1至图3的标号相同的标号可指示基本上相同的元件。
参照图4，封装基板100A可包括在介电层200上的迹线图案300、保护块400和翼(wing)图案450。保护块400可以是与邻近迹线图案300间隔开的隔离图案。与迹线图案300相比，保护块400与介电层200的第一表面201的接触面积较小，以使得保护块400对介电层200的第一表面201的附着力可能相对低于迹线图案300对介电层200的第一表面201的附着力。因此，保护块400从介电层200的第一表面201剥离的风险可能相对高于迹线图案300从介电层200的第一表面201剥离的风险。
为了改进保护块400对介电层200的第一表面201的附着，翼图案450可按照从保护块400延伸的图案形成。保护块400和翼图案450可包括具有与迹线图案300相同的厚度的金属图案。翼图案450可连接到保护块400并按照从保护块400延伸的图案形成。翼图案450可连接到保护块400并按照在迹线图案300延伸的方向上延伸的图案形成。翼图案450可充当用于将保护块400固定到介电层200的第一表面201的锚。当从基本上垂直于介电层200的第一表面201的方向看时，翼图案450可呈现为具有锤形延伸的图案，如图4所示。翼图案450可被修改并形成为各种类型的图案以改进保护块400对介电层200的附着。
图5是示出根据本公开的另一实施方式的半导体封装的封装基板100B的平面形状的示意性平面图。图6是示出沿着图5的封装基板100B的切割线C3-C4的横截面形状的示意性横截面图。在图5和图6中，图1至图4中相同的标号可指示基本上相同的元件。
参照图5和图6，封装基板100B可包括在介电层200上的迹线图案300、保护块400、翼图案450和阻焊层500。阻焊层500可覆盖介电层200的第一表面201的一部分并使得另一部分暴露。阻焊层500可延伸以覆盖一些迹线图案300。阻焊层500可使得通气孔200H和保护块400暴露。阻焊层500可形成为覆盖翼图案450的部分451。
由于翼图案450的部分451由阻焊层500交叠并覆盖，所以对翼图案450从介电层200的第一表面201剥离的抗性可进一步增加。另外，由于保护块400连接到翼图案450，所以对保护块400从介电层200的第一表面201剥离的抗性可进一步增加。
图7至图10是示出根据本公开的实施方式的半导体封装的封装基板的制造工艺步骤的示意图。在将参照图7至图10描述的描述中，与参照图1至图6描述的元件相同的元件可表示基本上相同的元件。
参照图7，可在形成有基层1610的介电层1200中形成通气孔1200H。基层1610可被层压到介电层1200。形成有基层1610的介电层1200可按照层压有铜膜的覆铜板(CCL)的形式引入。通气孔1200H可通过机械钻孔或激光钻孔形成。
可在基层1610上形成种子层1620。种子层1620可延伸以覆盖通气孔1200H的侧壁。种子层1620可通过镀覆工艺形成。种子层1620可通过镀覆铜层的化学镀铜工艺形成。镀覆掩模1700可在种子层1620上形成。镀覆掩模1700可通过在种子层1620上附接干膜，将干膜曝露于紫外光，并对干膜进行显影来形成。
可对种子层1620的通过镀覆掩模1700暴露的部分执行镀覆工艺。镀覆图案1650可从种子层1620的暴露部分生长或镀覆。镀覆图案1650可包括第一镀覆图案1630和第二镀覆图案1640。第一镀覆图案1630可以是构成图1的迹线图案300的一些元件。第二镀覆图案1640可以是构成图1的保护块400的元件。
参照图8，可选择性地去除镀覆掩模(图7的1700)。种子层1620的与镀覆掩模1700交叠的部分可暴露。通气孔1200H部分可暴露。
参照图9，可选择性地去除种子层1620的通过镀覆图案1650暴露的部分。在种子层1620的通过镀覆图案1650暴露的部分被去除时，基层1610的随后暴露的部分也可被选择性地去除。如图10所示，在选择性去除工艺步骤中剩余的基层1610的剩余部分、种子层1620的剩余部分和镀覆图案1650可构成迹线图案1300和保护块1400。迹线图案1300和保护块1400可包括具有基本上相同的厚度的金属图案。迹线图案1300和保护块1400包括基层1610的剩余部分、种子层1620的剩余部分和镀覆图案1650；因此，迹线图案1300的厚度T1和保护块1400的厚度T2可基本上相同。
再参照图9，去除种子层1620的暴露部分和基层1610的暴露部分的工艺步骤可使用蚀刻剂来通过湿法蚀刻工艺步骤执行。可执行湿法蚀刻工艺步骤以将蚀刻剂以溶液形式提供给介电层1200，其中，镀覆掩模(图7的1700)已从种子层1620去除，并且通过蚀刻剂去除种子层1620的暴露部分和基层1610的暴露部分。镀覆图案1650以及基层1610或种子层1620可通过蚀刻剂蚀刻和消耗。
在湿法蚀刻工艺步骤中，形成有通气孔1200H的结构环境可导致蚀刻剂围绕或穿过通气孔1200H流动。这种蚀刻剂流动可能受到形成有通气孔1200H的结构或由这种结构导致的结构环境影响。因此，可能在通气孔1200H周围生成蚀刻剂涡流(etchant vortex)。蚀刻剂的涡流现象可能导致与通气孔1200H相邻的镀覆图案1650中的过度损耗。
构成保护块1400的第二镀覆图案1640与通气孔1200H相邻设置并围绕通气孔1200H。因此，蚀刻剂涡流可消耗第二镀覆图案1640的一部分。保护块1400可阻挡蚀刻剂涡流，从而防止蚀刻剂涡流到达被设置为距通气孔1200H比保护块1400更远的迹线图案1300。保护块1400可在结构上防止蚀刻剂涡流过度蚀刻或过度消耗迹线图案1300。
图11是示出根据比较例的迹线图案13R中导致损伤13L的示意图。
参照图11，如果没有引入保护块(图10的1400)并且迹线图案13R与通气孔12H直接相邻，则迹线图案13R可直接暴露于由通气孔12H导致的蚀刻剂涡流。当蚀刻剂涡流到达迹线图案13R时，可能导致迹线图案13R被过度蚀刻和消耗的损伤13L。保护块(图10的1400)可用作屏障以防止对迹线图案13R造成损伤13L。
图12是示出包括采用根据本公开的实施方式的至少一个半导体封装的存储卡7800的电子系统的框图。存储卡7800包括诸如非易失性存储器装置的存储器部分7810以及存储控制器7820。存储器部分7810和存储控制器7820可存储数据或读出所存储的数据。存储器部分7810和存储控制器7820中的至少一个可包括根据本公开的实施方式的至少一个半导体封装。
存储器部分7810可包括应用了本公开的技术的非易失性存储器装置。存储控制器7820可控制存储器部分7810，使得响应于来自主机7830的读/写请求读出所存储的数据或者存储数据。
图13是示出包括根据本公开的实施方式的至少一个半导体封装的电子系统8710的框图。电子系统8710可包括控制器8711、输入/输出装置8712和存储器装置8713。控制器8711、输入/输出装置8712和存储器装置8713可通过提供数据移动的路径的总线8715彼此联接。
在实施方式中，控制器8711可包括微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同的功能的逻辑器件中的一个或更多个。控制器8711或存储器装置8713可包括根据本公开的实施方式的至少一个半导体封装。输入/输出装置8712可包括选自键区、键盘、显示装置、触摸屏等中的至少一个装置。存储器装置8713是用于存储数据的装置。存储器装置8713可存储数据和/或要由控制器8711执行的命令等。
存储器装置8713可包括诸如DRAM的易失性存储器和/或诸如闪存的非易失性存储器装置。例如，闪存可被安装到诸如移动终端或台式计算机的信息处理系统。闪存可构成固态盘(SSD)。在这种情况下，电子系统8710可在闪存系统中稳定地存储大量数据。
电子系统8710还可包括被配置为向通信网络发送数据以及从通信网络接收数据的接口8714。接口8714可为有线或无线型。例如，接口8714可包括天线或者有线或无线收发器。
电子系统8710可被实现为移动系统、个人计算机、工业计算机或者执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任一个。
如果电子系统8710表示能够执行无线通信的设备，则电子系统8710可用在使用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)或Wibro(无线宽带互联网)的技术的通信系统中。
结合如上所述的一些实施方式公开了本教导。本领域技术人员将理解，在不脱离本公开的范围和精神的情况下，可进行各种修改、添加和/或替换。因此，本说明书中公开的实施方式应从例示性而非限制性角度理解。本教导的范围不限于以上描述，而是由所附权利要求限定，等同范围内的所有不同特征应该被解释为被包括在本发明构思中。
相关申请的交叉引用
本申请要求2021年6月30日提交的韩国申请No.10-2021-0086125的优先权，其整体通过引用并入本文。

Claims (20)

1.一种半导体封装，该半导体封装包括：
半导体芯片；以及
封装基板，所述半导体芯片被安装在该封装基板上，其中，该封装基板包括：
介电层，通气孔穿过该介电层；
迹线图案，所述迹线图案设置在所述介电层上；以及
保护块，该保护块设置在所述迹线图案和所述通气孔之间。
2.根据权利要求1所述的半导体封装，该半导体封装还包括密封层，该密封层延伸以：
覆盖所述半导体芯片；
填充所述封装基板和所述半导体芯片之间的间隙；并且
填充所述通气孔。
3.根据权利要求2所述的半导体封装，其中，所述半导体芯片包括导电凸块，所述导电凸块结合到所述迹线图案以在所述封装基板和所述半导体芯片之间提供所述间隙。
4.根据权利要求1所述的半导体封装，其中，所述保护块具有围绕所述通气孔的环图案。
5.根据权利要求1所述的半导体封装，其中，所述保护块设置在所述介电层上以与所述迹线图案间隔开，并且所述保护块与所述迹线图案电隔离。
6.根据权利要求1所述的半导体封装，该半导体封装还包括翼图案，该翼图案在所述迹线图案从所述保护块延伸的方向上从所述保护块延伸。
7.根据权利要求6所述的半导体封装，该半导体封装还包括阻焊层，该阻焊层覆盖所述翼图案的一部分和所述迹线图案中的一些迹线图案，同时使得所述通气孔和所述保护块暴露。
8.根据权利要求1所述的半导体封装，其中，所述保护块和所述迹线图案包括相同的金属材料。
9.根据权利要求8所述的半导体封装，其中，所述保护块和所述迹线图案形成为镀覆图案。
10.根据权利要求1所述的半导体封装，其中，所述保护块和所述迹线图案包括具有相同厚度的金属图案。
11.根据权利要求1所述的半导体封装，其中，所述保护块与所述迹线图案设置在所述介电层的同一表面上。
12.一种用于半导体封装的封装基板，该封装基板包括：
介电层，通气孔穿过该介电层；
迹线图案，所述迹线图案设置在所述介电层上；以及
保护块，该保护块设置在所述迹线图案和所述通气孔之间。
13.根据权利要求12所述的封装基板，其中，所述保护块具有围绕所述通气孔的环图案。
14.根据权利要求12所述的封装基板，其中，所述保护块设置在所述介电层上以与所述迹线图案间隔开，并且所述保护块与所述迹线图案电隔离。
15.根据权利要求12所述的封装基板，该封装基板还包括翼图案，该翼图案在所述迹线图案从所述保护块延伸的方向上从所述保护块延伸。
16.根据权利要求15所述的封装基板，该封装基板还包括阻焊层，该阻焊层覆盖所述翼图案的一部分和所述迹线图案中的一些迹线图案，同时使得所述通气孔和所述保护块暴露。
17.根据权利要求12所述的封装基板，其中，所述保护块和所述迹线图案包括相同的金属材料。
18.根据权利要求17所述的封装基板，其中，所述保护块和所述迹线图案形成为镀覆图案。
19.根据权利要求12所述的封装基板，其中，所述保护块和所述迹线图案包括具有相同厚度的金属图案。
20.根据权利要求12所述的封装基板，其中，所述保护块与所述迹线图案设置在所述介电层的同一表面上。
CN202210163707.9A 2021-06-30 2022-02-22 包括通气孔的封装基板和半导体封装 Pending CN115547972A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0086125 2021-06-30
KR1020210086125A KR20230004183A (ko) 2021-06-30 2021-06-30 반도체 패키지 및 벤트홀을 포함한 패키지 기판

Publications (1)

Publication Number Publication Date
CN115547972A true CN115547972A (zh) 2022-12-30

Family

ID=84723834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210163707.9A Pending CN115547972A (zh) 2021-06-30 2022-02-22 包括通气孔的封装基板和半导体封装

Country Status (3)

Country Link
US (1) US11682614B2 (zh)
KR (1) KR20230004183A (zh)
CN (1) CN115547972A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0159987B1 (ko) * 1995-07-05 1998-12-01 아남산업주식회사 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
US6984866B1 (en) * 2003-03-17 2006-01-10 National Semiconductor Corporation Flip chip optical semiconductor on a PCB
US6987058B2 (en) * 2003-03-18 2006-01-17 Micron Technology, Inc. Methods for underfilling and encapsulating semiconductor device assemblies with a single dielectric material
KR20200032360A (ko) 2018-09-18 2020-03-26 주식회사 바른전자 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20230004183A (ko) 2023-01-06
US11682614B2 (en) 2023-06-20
US20230005829A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US9842809B2 (en) Semiconductor packages having EMI shielding parts and methods of fabricating the same
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
KR100885924B1 (ko) 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US10448508B2 (en) Printed circuit board and semiconductor package including the same
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
KR20150049622A (ko) 패키지 온 패키지 장치
US9922965B2 (en) Manufacturing methods semiconductor packages including through mold connectors
US11557523B2 (en) Semiconductor packages and methods of forming the semiconductor packages
KR20150050798A (ko) 반도체 패키지 및 그 제조방법
KR20160094548A (ko) 반도체 패키지 및 이의 제조 방법
US20160225744A1 (en) Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same
US9460990B1 (en) Substrates and semiconductor packages including the same, electronic systems including the semiconductor packages, and memory cards including the semiconductor packages
US20190237398A1 (en) Semiconductor packages
US20140361437A1 (en) Package substrates and methods of fabricating the same
KR102326494B1 (ko) 내장형 컴포넌트를 구비한 집적회로 패키징 시스템 및 그 제조방법
KR102190390B1 (ko) 반도체 패키지 및 이의 제조 방법
US9117938B2 (en) Semiconductor devices with through via electrodes, methods of fabricating the same, memory cards including the same, and electronic systems including the same
US11682614B2 (en) Semiconductor package and package substrate including vent hole
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
TW201701368A (zh) 包括插入物的半導體封裝及其製造方法
US10879160B2 (en) Semiconductor package with packaging substrate
US20230056222A1 (en) Semiconductor packages
KR101481405B1 (ko) 반도체 장치 및 그 제조 방법
KR101966317B1 (ko) 인쇄회로기판의 제조방법
CN117790340A (zh) 包括凸块的封装装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination