CN115529724A - 一种电路板结构、芯片系统及电子设备 - Google Patents
一种电路板结构、芯片系统及电子设备 Download PDFInfo
- Publication number
- CN115529724A CN115529724A CN202210310923.1A CN202210310923A CN115529724A CN 115529724 A CN115529724 A CN 115529724A CN 202210310923 A CN202210310923 A CN 202210310923A CN 115529724 A CN115529724 A CN 115529724A
- Authority
- CN
- China
- Prior art keywords
- chip resistor
- chip
- circuit board
- area
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 claims abstract description 24
- 230000001133 acceleration Effects 0.000 claims description 77
- 230000005484 gravity Effects 0.000 claims description 46
- 230000005612 types of electricity Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 25
- 238000013461 design Methods 0.000 description 17
- 238000012545 processing Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种电路板结构、芯片系统及电子设备,涉及芯片封装技术领域。电路板结构包括电路板,电路板的第一组接口中的每个接口直接连接一路对应的电路板走线;第二组接口中的每个接口连接一个贴片电阻区;第三组接口中的每个接口连接两个贴片电阻区;每个贴片电阻区直接连接一路对应的电路板走线;至少两个贴片电阻区包括第一组贴片电阻区和第二组贴片电阻区,当电路板装配第一类芯片封装体时,第一组贴片电阻区中的每个贴片电阻区设置一个贴片电阻,第二组贴片电阻区空余;电路板装配第二类芯片封装体时,第二组贴片电阻区中的每个贴片电阻区设置一个贴片电阻,第一组贴片电阻区空余。该方案便于对电路板的面积进行有效利用。
Description
技术领域
本申请涉及芯片封装技术领域,尤其涉及一种电路板结构、芯片系统及电子设备。
背景技术
随着电子设备功能的不断丰富,目前电子设备上一般设置有多种传感器。其中,应用较为广泛的传感器包括重力传感器(Gravity-sensor,G-sensor)以及加速度传感器(Accelerometer sensor,A-sensor)。
其中,重力传感器通过测量由于重力引起的加速度,可以确定电子设备相对于水平面的倾斜角度。通过分析动态加速度,可以分析出电子设备移动方式。比如晃动、跌落、上升、下降等各种移动方式都能被重力传感器转化为电信号。加速度传感器可检测电子设备在各个方向上加速度的大小。当电子设备静止时可检测出重力的大小及方向;还可以用于识别电子设备姿态,应用于横竖屏切换,计步器等应用。随着技术的进步,目前还出现了重力/加速度传感器,也即在一个传感器中同时集成了重力传感器和加速度传感器的功能。
但是目前的重力/加速度传感器与加速度传感器具有不用的规格,为了使电子设备的主板能够同时兼容重力/加速度传感器以及加速度传感器,需要在主板上同时预留重力/加速度传感器与加速度传感器的布局面积,待后续装配传感器时,根据电子设备的实际需求进行安装,但是这样会造成电路板面积的浪费,不利于对电路板的面积进行有效利用。
发明内容
为了解决上述问题,本申请提供了一种电路板结构、芯片系统及电子设备,能够减少芯片系统占用的电路板的面积,以便于对电路板的面积进行有效利用。
第一方面,本申请提供了一种电路板结构,电路板结构包括电路板,电路板包括:第一组接口、第二组接口、第三组接口和至少两个贴片电阻区。其中,第一组接口中包括至少两个接口,第二组接口和第三组接口中各至少包括一个接口。第一组接口中的每个接口直接连接一路对应的电路板走线;第二组接口中的每个接口连接一个贴片电阻区;第三组接口中的每个接口连接两个贴片电阻区;每个贴片电阻区连接一个对应的接口,以及直接连接一路对应的电路板走线;至少两个贴片电阻区包括第一组贴片电阻区和第二组贴片电阻区,当电路板装配第一类芯片封装体时,第一组贴片电阻区中的每个贴片电阻区用于设置一个贴片电阻,第二组贴片电阻区中的每个贴片电阻区用于空余;当电路板装配第二类芯片封装体时,第二组贴片电阻区中的每个贴片电阻区用于设置一个贴片电阻,第一组贴片电阻区中的每个贴片电阻区用于空余。
在一种可能的实现方式中,第二组接口中的每个接口连接的贴片电阻区,包括第一焊盘和第二焊盘;第一焊盘连接一路对应的电路板走线,第二焊盘连接一个对应的接口;第一焊盘用于当装配贴片电阻时,连接贴片电阻的第一端;第二焊盘用于当装配贴片电阻时,连接贴片电阻的第二端。
在一种可能的实现方式中,第三组接口中的每个接口连接的两个贴片电阻区为第一贴片电阻区和第二贴片电阻区;第一贴片电阻区和第二贴片电阻区相邻;第一贴片电阻区包括第一焊盘和第二焊盘;第二贴片电阻区包括第三焊盘和第四焊盘;第一焊盘和第三焊盘分别连接一路对应的电路板走线,第二焊盘和第四焊盘共同连接一个对应的接口;第一焊盘用于当第一贴片电阻区装配贴片电阻时,连接贴片电阻的第一端,以及当第二贴片电阻区装配贴片电阻时悬空;第二焊盘用于当第一贴片电阻区装配贴片电阻时,连接贴片电阻的第二端,以及当第二贴片电阻区装配贴片电阻时悬空;第三焊盘用于当第二贴片电阻区装配贴片电阻时,连接贴片电阻的第一端,以及当第一贴片电阻区装配贴片电阻时悬空;第四焊盘用于当第二贴片电阻区装配贴片电阻时,连接贴片电阻的第二端,以及当第一贴片电阻区装配贴片电阻时悬空。
在一种可能的实现方式中,第三组接口中的每个接口连接的两个贴片电阻区为第一贴片电阻区和第二贴片电阻区;第一贴片电阻区和第二贴片电阻区相邻,且共用一个公共焊盘;第一贴片电阻区还包括第一焊盘,第二贴片电阻区还包括第二焊盘;第一焊盘和第二焊盘分别连接一路对应的电路板走线,公共焊盘连接一个对应的接口;第一焊盘,用于当第一贴片电阻区装配贴片电阻时,连接贴片电阻的第一端,以及当第二贴片电阻区装配贴片电阻时悬空;第二焊盘,用于当第二贴片电阻区装配贴片电阻时,连接贴片电阻的第一端,以及当第一贴片电阻区装配贴片电阻时悬空;公共焊盘,用于当第一贴片电阻区装配贴片电阻时,连接贴片电阻的第二端,当第二贴片电阻区装配贴片电阻时,连接贴片电阻的第二端。该实现方式可以减少电路板上设置的焊盘的数量,降低硬件成本,进一步减少占用电路板的布局。
在一种可能的实现方式中,贴片电阻为零欧姆贴片电阻。
在一种可能的实现方式中,第一类芯片封装体加速度传感器,第二类芯片封装体集成有重力传感器的功能和加速度传感器的功能的传感器。
在一种可能的实现方式中,第一类芯片封装体为通用闪存存储器UFS,第二类芯片封装体为嵌入式多媒体卡eMMC。
在一种可能的实现方式中,第一类芯片封装体和第二类芯片封装体分别为不同型号的电量计芯片。
第二方面,本申请还提供了一种芯片系统,芯片系统包括以上任意实现方式的电路板结构,还包括芯片封装体。芯片封装体为第一类芯片封装体或第二类芯片封装体。
该芯片系统的电路板结构能够兼容支持两种不同的芯片封装体,并且不需同时为两类芯片封装体分别预留装配位置。具体的,针对两类芯片封装体功能相同的pin,利用第一组接口实现兼容设计,针对不同功能的pin,利用第二组接口、第三组接口实现兼容设计,并通过贴片电阻实现选通,进而占用电路板的布局面积,提高两种芯片兼容的可行性,以便于对电路板的面积进行有效利用,进而便于缩小芯片系统占用的面积。
第三方面,本申请还提供了一种电子设备,该电子设备包括以上实现方式提供的芯片系统。
该芯片系统的电路板结构能够兼容支持两种不同的芯片封装体,并且不需同时为两类芯片封装体分别预留装配位置。具体的,针对两类芯片封装体功能相同的pin,利用第一组接口实现兼容设计,针对不同功能的pin,利用第二组接口、第三组接口实现兼容设计,并通过贴片电阻实现选通,进而占用电路板的布局面积,提高两种芯片兼容的可行性,以便于对电路板的面积进行有效利用,便于电子设备实现器件的高密度布局。
附图说明
图1为一种电子设备的示意图;
图2为一种传感器布局的示意图;
图3为本申请实施例提供的一种电路板结构的示意图;
图4为本申请实施例提供的管脚接口示意图一;
图5为本申请实施例提供的旋转后的第一区域的管脚接口示意图;
图6为本申请实施例提供的旋转后的第二区域的管脚接口示意图;
图7为本申请实施例提供的电路板结构的管脚接口示意图;
图8为本申请实施例提供的设置有加速度传感器的电路板结构的示意图;
图9为本申请实施例提供的设置有重力/加速度传感器的电路板结构的示意图;
图10为本申请实施例提供的等效电路图一;
图11为本申请实施例提供的等效电路图二;
图12A为本申请实施例提供的一种芯片系统的示意图;
图12B为本申请实施例提供的另一种芯片系统的示意图;
图13为本申请实施例提供的一种电子设备的示意图。
具体实施方式
为了使本技术领域的人员更清楚地理解本申请的方案,下面首先说明本申请技术方案的应用场景。
本申请实施例提供的方案应用于电子设备,电子设备可以为手机、笔记本电脑、可穿戴电子设备(例如智能手表)、平板电脑、增强现实(augmented reality,AR)设备、虚拟现实(virtual reality,VR)设备以及车载设备等,本申请不作具体限定。
参见图1,该图为一种电子设备的示意图。
电子设备100可以包括处理器110,外部存储器接口120,内部存储器121,通用串行总线(universal serial bus,USB)接口130,充电管理模块140,电源管理模块141,电池142,天线1,天线2,移动通信模块150,无线通信模块160,音频模块170,扬声器170A,受话器170B,麦克风170C,耳机接口170D,传感器模块180,按键190,马达191,指示器192,摄像头193,显示屏194,以及用户标识模块(subscriber identification module,SIM)卡接口195等。
可以理解的是,本发明实施例示意的结构并不构成对电子设备100的具体限定。在本申请另一些实施例中,电子设备100可以包括比图示更多或更少的部件,或者组合某些部件,或者拆分某些部件,或者不同的部件布置。图示的部件可以以硬件,软件或软件和硬件的组合实现。
处理器110可以包括一个或多个处理单元,例如:处理器110可以包括应用处理器(application processor,AP),调制解调处理器,图形处理器(graphics processingunit,GPU),图像信号处理器(image signal processor,ISP),控制器,视频编解码器,数字信号处理器(digital signal processor,DSP),基带处理器,和/或神经网络处理器(neural-network processing unit,NPU)等。其中,不同的处理单元可以是独立的器件,也可以集成在一个或多个处理器中。控制器可以根据指令操作码和时序信号,产生操作控制信号,完成取指令和执行指令的控制。
处理器110中还可以设置存储器,用于存储指令和数据。在一些实施例中,处理器110中的存储器为高速缓冲存储器。该存储器可以保存处理器110刚用过或循环使用的指令或数据。如果处理器110需要再次使用该指令或数据,可从所述存储器中直接调用。避免了重复存取,减少了处理器110的等待时间,因而提高了系统的效率。
处理器110能够对传感器模块180中的各传感器采集的数据进行处理,以实现特定的功能。
传感器模块180可以包括加速度传感器以及重力/加速度传感器中的至少一种,还可以包括其它类型的传感器,例如温度传感器与压力传感器等。
其中,重力传感器通过测量由于重力引起的加速度,可以确定电子设备100相对于水平面的倾斜角度。通过分析动态加速度,可以分析出电子设备100移动方式。比如晃动、跌落、上升、下降等各种移动方式都能被重力传感器转化为电信号,然后通过处理器110的计算分析后,就能够实现设计好的功能。
加速度传感器可检测电子设备100在各个方向上(一般为三轴)加速度的大小。当电子设备100静止时可检测出重力的大小及方向。还可以用于识别电子设备姿态,应用于横竖屏切换,计步器等应用。
重力/加速度传感器集成有重力传感器与加速度传感器的功能。
目前的重力/加速度传感器与重力传感器具有不用的规格,为了使电子设备的主板能够同时兼容重力/加速度传感器以及加速度传感器,需要在主板上同时预留重力/加速度传感器与加速度传感器的布局面积,待后续装配传感器时,根据电子设备的实际需求进行安装。下面结合附图具体说明。
参见图2,该图为一种传感器布局的示意图。
电路板10上同时预留用于布局加速度传感器的第一区域11以及用于布局重力/加速度传感器的第二区域12。当电子设备上需要的是加速度传感器时,则在第一区域11上布局加速度传感器,此时第二区域12空余;当电子设备上需要的是重力/加速度传感器时,则在第二区域12上布局重力/加速度传感器,此时第一区域11空余。
在电路板高密的布局条件下,以上方式会造成电路板面积的浪费,电路板至少存在约9平方毫米的面积(也即第一区域11的面积)被浪费,不利于对电路板的面积进行有效利用。
为了解决以上技术问题,本申请提供了一种电路板结构、芯片系统及电子设备,芯片相同功能的管脚直接实现兼容,芯片不同功能的管脚利用零欧电阻进行选通,能够减少占用的电路板的面积,以便于对电路板的面积进行有效利用。
此外,本申请中,“上”、“下”等方位术语可以包括但不限于相对附图中的部件示意置放的方位来定义的,应当理解到,这些方向性术语可以是相对的概念,它们用于相对于的描述和澄清,其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。
本申请说明中的“第一”、“第二”等用词仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量
在本申请中,除非另有明确的规定和限定,术语“连接”应做广义理解,例如,“连接”可以是固定连接,也可以是可拆卸连接,或成一体;可以是直接连接,也可以通过中间媒介间接连接。
在本申请实施例中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。
参见图3,该图为本申请实施例提供的一种电路板结构的示意图。
电路板结构30包括电路板301,电路板301包括:第一组接口、第二组接口、第三组接口和至少两个贴片电阻区302。
第一组接口中包括至少两个接口,图示第一组接口包括接口5-9、11-16等11个接口为例进行说明,实际应用中,第一组接口还可以包括其它数量的接口,本申请实施例不作具体限定。
第一组接口中的每个接口直接连接一路对应的电路板走线。
第二组接口和第三组接口中各至少包括一个接口。
第二组接口中的每个接口连接一个贴片电阻区302,本申请实施例中以第二组接口包括接口1和接口10为例进行说明。实际应用中,第二组接口还可以包括其它数量的接口,本申请实施例不作具体限定。
第三组接口中的每个接口连接两个贴片电阻区302。本申请实施例中以第三组接口包括接口2、接口3和接口4为例进行说明。实际应用中,第三组接口还可以包括其它数量的接口,本申请实施例不作具体限定。
每个贴片电阻区连接一个对应的接口,以及直接连接一路对应的电路板走线;
至少两个贴片电阻区包括第一组贴片电阻区和第二组贴片电阻区,图示第一组贴片电阻区包括接口1和接口10对应的贴片电阻区,以及包括接口2、接口3和接口4分别连接的一个贴片电阻区;图示第二组贴片电阻区包括接口2、接口3和接口4分别连接的另一个贴片电阻区。
当电路板301装配第一类芯片封装体时,第一组贴片电阻区中的每个贴片电阻区用于设置一个贴片电阻,第二组贴片电阻区中的每个贴片电阻区用于空余;当电路板装配第二类芯片封装体时,第二组贴片电阻区中的每个贴片电阻区用于设置一个贴片电阻,第一组贴片电阻区中的每个贴片电阻区用于空余。
图中示意出了电路板301装配第一类芯片封装体时的实现方式。
本申请实施例中,以电路板能够同时兼容两类芯片封装体为例进行说明,其中,当电路板装配第一类芯片封装体时,电路板的管脚接口1-10、15和16与第一类芯片封装体的管脚连接,电路板的管脚接口1-14与第二类芯片封装体的管脚连接。也即图中的第一组管脚接口中的管脚接口5、6、7、8和9是两类芯片封装体能够直接兼容的管脚,第一组管脚接口中的管脚接口15和16为装配第一类芯片封装体所需的管脚,第一组管脚接口中的管脚接口11-14为装配第二类芯片封装体所需的管脚;第二组管脚接口1和10是第一组管脚接口的非NC(not connect)管脚,同时为第二类芯片封装体的NC管脚;第三组管脚接口2、3、4为两类芯片封装体不能够直接兼容的管脚,需要通过贴片电阻实现功能的选择。
图3的说明仅是一种可能的实现方式,实际应用中,可以根据需要实现兼容的两类芯片封装体的具体管脚及功能分布进行设计布局,具体原理与以上说明类似,本申请实施例在此不再一一赘述。
综上所述,利用本申请实施例提供的方案,使得电路板结构能够兼容支持两种不同的芯片封装体,并且不需同时为两类芯片封装体分别预留装配位置。针对两类芯片封装体功能相同的pin,利用第一组接口实现兼容设计,针对不同功能的pin,利用第二组接口、第三组接口实现兼容设计,并通过贴片电阻实现选通,进而占用电路板的布局面积,提高两种芯片兼容的可行性,以便于对电路板的面积进行有效利用。
下面结合具体的实现方式进行说明。
以下说明中以第一类芯片封装体为加速度传感器,第二类芯片封装体为重力/加速度传感器为例进行说明。当电路板兼容其它类型的芯片封装体时的原理类似,不再赘述。
参见图4,该图为本申请实施例提供的管脚接口示意图一。
该图为现有技术中的布局方式,电路板10的第一区域11用于布局加速度传感器,电路板10的第二区域12用于布局重力/加速度传感器。
其中,第一区域11内管脚接口对应的加速度传感器的接口(pin)分布依次为:
1-GND;2-Data;3-电源;4-GND;5-电源;6-GND;7-GND;8-电源;9-NC;10-CLK;11-NC;12-使能。
GND为接地管脚。
I2C(Inter-Integrated Circuit,集成电路)总线是一种简单、有效的总线,并且只需要芯片的2个管脚,在电路板上只需要2根线。
其中,Data管脚为I2C总线的SDA(serial data line,串行数据线)。
CLK为I2C总线的SCL(serial clock line,串行时钟线)。
NC即not connect,也即管脚不需与外界电路连接。
第二区域12内管脚接口对应的重力/加速度传感器的管脚(pin)分布依次为:
1-NC;2-电源;3-CLK;4-Data;5-电源;6-GND;7-GND;8-电源;9-NC;10-NC;11-GND;12-电源;13-电源;14-使能。
将图4中的第一区域11的管脚接口布局整体逆时针旋转180°(或者顺时针旋转180°)后,得到图5所示的管脚接口示意图。
将图5中的第二区域12的管脚接口布局整体顺时针旋转90°(或者顺时针旋转270°)后,得到图6所示的管脚接口示意图。
一并参见图5和图6,可以发现,两个区域中管脚接口5、6、7、8和9的功能相同,可以直接兼容。
本申请将图5和图6的重叠后进行设计,叠加后得到本申请电路板结构的管脚接口示意图可以参见图7所示。
因此对于加速度传感器和布局重力/加速度传感器,总共可以有10个pin共用焊盘,为了实现其电气性能,需要对这10个pin分别进行功能区分设计,通过以上对芯片管脚的分析可知,10个pin中一共存在5个pin有性能差异;可实现兼容功能的有5个pin,对应上图中的5pin、6pin、7pin、8pin和9pin。其中5pin和8pin是两颗器件的1.8V供电,6、7pin为芯片地信号,9pin同为NC接口。
针对剩余不同的功能的5个pin,也即1pin、2pin、3pin、4pin和10pin,采用增加零欧姆电阻进行选通的方案,下面结合附图具体说明。
一并参见图8和图9。其中,图8为本申请实施例提供的设置有加速度传感器的电路板结构的示意图;图9为本申请实施例提供的设置有重力/加速度传感器的电路板结构的示意图。
如以上说明,其中:
1pin为加速度传感器的GND接口,以及为重力/加速度传感器的NC接口;
2pin为加速度传感器的Data接口,以及为重力/加速度传感器的电源接口;
3pin为加速度传感器的电源接口,以及为重力/加速度传感器的CLK接口;
4pin为加速度传感器的GND接口,以及为重力/加速度传感器的Data接口;
10pin为加速度传感器的CLK接口,以及为重力/加速度传感器的NC接口。
对于加速度传感器的11pin和12pin,以及重力/加速度传感器的11pin至14pin,由于相互的位置不重合,因此可以直接分开设置。
图8和图9中电路板走线上的省略号表示电路板走线的省略,实际应用中电路板的走线可能存在其他的走线方式,例如还通过过孔进行走线,以下中仅以电路板走线为表面走线为例进行说明,并不构成对于本申请技术方案的限定。
在电路板上预先为1pin和10pin各预留一个贴片电阻区域。其中,1pin对应的贴片电阻区连接GND走线,图中用省略号表示1pin对应的贴片电阻区连接的电路板走线被省略;10pin对应的贴片电阻区连接CLK的走线,图中用省略号表示10pin对应的贴片电阻区连接的电路板走线被省略。
在电路板上预先为2pin、3pin和4pin各预留两个贴片电阻区。其中,2pin对应的一个贴片电子区连接Data走线,2pin对应的另一个贴片电阻区连接电源走线,图中用省略号表示2pin对应的贴片电阻区连接的电路板走线被省略;3pin对应的一个贴片电子区连接电源走线,3pin对应的另一个贴片电阻区连CLK走线,图中用省略号表示3pin对应的贴片电阻区连接的电路板走线被省略;4pin对应的一个贴片电子区连接GND走线,4pin对应的另一个贴片电阻区连接Data走线,图中用省略号表示4pin对应的贴片电阻区连接的电路板走线被省略。
当需要在电路板10上装配加速度传感器时,图8中的1-10pin、15pin和16pin用于和加速度传感器的管脚对应连接。其中,15pin作为NC管脚,16pin作为使能管脚。
并且,在1pin的贴片电阻区上装配一个零欧姆贴片电阻,以使1pin接入GND;在10pin对应的贴片电阻区上装配一个零欧姆贴片电阻,以使10pin接入CLK;在2pin连接Data的贴片电阻区上装配一个零欧姆贴片电阻,以使2pin接入Data;在3pin连接电源的贴片电阻区上装配一个零欧姆贴片电阻,以使3pin接入电源;在4pin连接GND的贴片电阻区上装配一个零欧姆贴片电阻,以使4pin接入GND。
在一些实施例中,零欧姆贴片电阻可以采用01005型号的零欧姆电阻,尺寸规格为0.4mm*0.2mm,其作用相当于电路板连接线。
参见图10,该图为本申请实施例提供的等效电路图一。
图10示出了此时与图8对应的1pin、2pin、3pin、4pin和10pin的具体电路连接方式。
由此可以看出,本申请实施例提供的方案可以实现对加速度传感器的兼容。
当需要在电路板10上装配重力/加速度传感器时,图8中的1-14pin用于和重力/加速度传感器的管脚对应连接。
并且,在1pin的贴片电阻区上不装配零欧姆贴片电阻,以使1pin作为NC接口悬空;在10pin对应的贴片电阻区上不装配零欧姆贴片电阻,以使10pin作为NC接口悬空;在2pin连接电源的贴片电阻区上装配一个零欧姆贴片电阻,以使2pin接入电源;在3pin连接CLK的贴片电阻区上装配一个零欧姆贴片电阻,以使3pin接入CLK;在4pin连接Data的贴片电阻区上装配一个零欧姆贴片电阻,以使4pin接入Data。
参见图11,该图为本申请实施例提供高的等效电路图二。
图11示出了此时与图9对应的1pin、2pin、3pin、4pin和10pin的具体电路连接方式。
由此可以看出,本申请实施例提供的方案可以实现对重力/加速度传感器的兼容。
可以理解的是,以上图8和图9中,各个贴片电阻区和pin之间的电路板走线可以不预先设置,待确定需要安装的芯片的类型后,再进行设置。
以上说明中,第一组接口包括接口5至9、11至16;第二组接口包括接口1和10;第三组接口包括接口2至4。
实际应用中,一个贴片电阻需要两个焊盘实现与电路板的连接。
对于,第二组接口中的每个接口连接的贴片电阻区,包括第一焊盘和第二焊盘。第一焊盘连接一路对应的电路板走线,第二焊盘连接一个对应的接口。第一焊盘用于当装配贴片电阻时,连接贴片电阻的第一端;第二焊盘用于当装配所述电阻时,连接贴片电阻的第二端。
对于2pin、3pin和4pin对应的贴片电阻区,由于需要为两个贴片电阻预留位置,因此在设置贴片电阻的焊盘时,在一些实施例中,每个接口连接的两个贴片电阻区为第一贴片电阻区和第二贴片电阻区。第一贴片电阻区和第二贴片电阻区相邻。第一贴片电阻区包括第一焊盘和第二焊盘;第二贴片电阻区包括第三焊盘和第四焊盘。第一焊盘和第三焊盘分别连接一路对应的电路板走线,第二焊盘和第四焊盘共同连接一个对应的接口。第一焊盘用于当第一贴片电阻区装配贴片电阻时,连接贴片电阻的第一端,以及当第二贴片电阻区装配贴片电阻时悬空。第二焊盘用于当第一贴片电阻区装配贴片电阻时,连接贴片电阻的第二端,以及当第二贴片电阻区装配贴片电阻时悬空。第三焊盘用于当第二贴片电阻区装配贴片电阻时,连接贴片电阻的第一端,以及当第一贴片电阻区装配贴片电阻时悬空。第四焊盘用于当第二贴片电阻区装配贴片电阻时,连接贴片电阻的第二端,以及当第一贴片电阻区装配贴片电阻时悬空。
在另一些实施例中,考虑到零欧姆贴片电阻的作用相当于电路板连接线,以及减少电路板面积占用的需求,可以采用叠焊盘的实现方式。第三组接口中的每个接口连接的两个贴片电阻区为第一贴片电阻区和第二贴片电阻区。第一贴片电阻区和第二贴片电阻区相邻,且共用一个公共焊盘。第一贴片电阻区还包括第一焊盘,第二贴片电阻区还包括第二焊盘。第一焊盘和第二焊盘分别连接一路对应的电路板走线,公共焊盘连接一个对应的接口。第一焊盘用于当第一贴片电阻区装配贴片电阻时,连接贴片电阻的第一端,以及当第二贴片电阻区装配贴片电阻时悬空;第二焊盘用于当第二贴片电阻区装配贴片电阻时,连接贴片电阻的第一端,以及当第一贴片电阻区装配贴片电阻时悬空;公共焊盘用于当第一贴片电阻区装配贴片电阻时,连接贴片电阻的第二端,当第二贴片电阻区装配贴片电阻时,连接贴片电阻的第二端。
以2pin对应的两个贴片电阻区为例进行说明,当采用叠焊盘的实现方式时,包括第一焊盘、第二焊盘和公共焊盘,公共焊盘与2pin对应的接口连接,第一焊盘连接Data,第二焊盘连接电源。当电路板装配加速度传感器时,第一焊盘与公共焊盘用于装配零欧姆贴片电阻,第二焊盘悬空;当电路板装配重力/加速度传感器时,第二焊盘与公共焊盘用于装配零欧姆贴片电阻,第一焊盘悬空。当采用四个焊盘的实现方式时,包括第一焊盘、第二焊盘、第三焊盘和第四焊盘,第二焊盘和第四焊盘与2pin对应的接口连接,第一焊盘连接Data,第三焊盘连接电源。当电路板装配加速度传感器时,第一焊盘与第二焊盘用于装配零欧姆贴片电阻,第三焊盘和第四焊盘悬空;当电路板装配重力/加速度传感器时,第三焊盘与第四焊盘用于装配零欧姆贴片电阻,第一焊盘和第二焊盘悬空。
综上所述,本申请实施例提供的方案,使得电路板结构能够兼容支持两种不同的传感器,并且不需同时为两类芯片封装体分别预留装配位置。针对两类芯片封装体功能相同的pin,利用第一组接口实现兼容设计,针对不同功能的pin,利用第二组接口、第三组接口实现兼容设计,并通过贴片电阻实现选通,进而占用电路板的布局面积,提高两种芯片兼容的可行性,以便于对电路板的面积进行有效利用。
可以理解的是,以上使电路板能够同时兼容加速度传感器和重力/加速度传感器的实现方式仅是本申请技术方案的一种应用场景,本申请的方案还可以应用在其它场景中,也即需要电路板能够同时兼容功能和硬件管脚存在一定相似度的芯片的场景。
例如在一些实施例中,可以实现对通用闪存存储器(Universal Flash Storage,UFS)和嵌入式多媒体卡(Embedded Multimedia Card,eMMC)之间的兼容设计;在另一些实施例中,可以应用实现兼容不同厂家的电量计芯片,电量计芯片用于确定电池的剩余电量。在以上不同场景中应用本申请提供的技术方案时,将相同功能的管脚进行直接兼容,不同功能的管脚通过零欧电阻进行选通即可,具体原理同以上说明,在此不再赘述。
基于以上实施例提供的芯片系统,本申请实施例还提供了一种芯片系统,下面结合附图具体说明。
一并参见图12A和图12B。其中,图12A为本申请实施例提供的一种芯片系统的示意图;图12B为本申请实施例提供的另一种芯片系统的示意图。
图12A中的芯片系统120包括电路板结构30和第一类芯片封装体31。
其中,电路板结构30在装配第一类芯片封装体31时,电路板结构30的管脚接口1至10、15和16分别与第一类芯片封装体31的管脚对应连接。
图12B中的芯片系统120包括电路板结构30和第二类芯片封装体32。
其中,电路板结构30在装配第一类芯片封装体32时,电路板结构30的管脚接口1至14分别与第二类芯片封装体32的管脚对应连接。
关于电路板结构30的具体实现方式与设计过程可以参见以上实施例中的相关说明,本申请实施例在此不再赘述。
图12A和图12B中以第一类芯片封装体31为加速度传感器,第二类芯片封装体32为重力/加速度传感器为例进行说明。当第一类芯片封装体31和第二类芯片封装体32为其它类型时,芯片系统的设计布局相应进行调整,本申请实施例不再一一赘述。
综上所述,该芯片系统的电路板结构能够兼容支持两种不同的芯片封装体,并且不需同时为两类芯片封装体分别预留装配位置。具体的,针对两类芯片封装体功能相同的pin,利用第一组接口实现兼容设计,针对不同功能的pin,利用第二组接口、第三组接口实现兼容设计,并通过贴片电阻实现选通,进而占用电路板的布局面积,提高两种芯片兼容的可行性,以便于对电路板的面积进行有效利用,进而便于缩小芯片系统占用的面积。
基于以上实施例提供的芯片系统,本申请实施例还提供了一种电子设备,下面结合附图具体说明。
参见图13,该图为本申请实施例提供的一种电子设备的示意图。
本申请实施例提供的电子设备130包括以上实施例所述的芯片系统120。
其中,该芯片系统120包括电路板结构和芯片封装体。
芯片封装体为第一类芯片封装体或者第二类芯片封装体。本申请实施例对第一类芯片封装体和第二类芯片封装体的具体类别不作限定。
在一种可能的实现方式中,第一类芯片封装体加速度传感器,第二类芯片封装体集成有重力传感器的功能和加速度传感器的功能的传感器;在另一种可能的实现方式中,第一类芯片封装体为通用闪存存储器,所述第二类芯片封装体为嵌入式多媒体卡;在又一种可能的实现方式中,第一类芯片封装体和第二类芯片封装体分别为不同型号的电量计芯片。
关于电路板结构芯片系统的具体实现方式可以参见以上实施例中的相关说明,本申请实施例在此不再赘述。
电子设备可以为手机、笔记本电脑、可穿戴电子设备(例如智能手表)、平板电脑、增强现实设备、虚拟现实设备以及车载设备等,本申请不作具体限定。
综上所述,该芯片系统的电路板结构能够兼容支持两种不同的芯片封装体,并且不需同时为两类芯片封装体分别预留装配位置。具体的,针对两类芯片封装体功能相同的pin,利用第一组接口实现兼容设计,针对不同功能的pin,利用第二组接口、第三组接口实现兼容设计,并通过贴片电阻实现选通,进而占用电路板的布局面积,提高两种芯片兼容的可行性,以便于对电路板的面积进行有效利用,便于电子设备实现器件的高密度布局。
应当理解,在本申请中,“至少一个(项)”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,用于描述关联对象的关联关系,表示可以存在三种关系,例如,“A和/或B”可以表示:只存在A,只存在B以及同时存在A和B三种情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b或c中的至少一项(个),可以表示:a,b,c,“a和b”,“a和c”,“b和c”,或“a和b和c”,其中a,b,c可以是单个,也可以是多个。
以上所述,以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (10)
1.一种电路板结构,其特征在于,所述电路板结构包括电路板,所述电路板包括:第一组接口、第二组接口、第三组接口和至少两个贴片电阻区;
所述第一组接口中包括至少两个接口,所述第二组接口和所述第三组接口中各至少包括一个接口;
所述第一组接口中的每个接口直接连接一路对应的电路板走线;
所述第二组接口中的每个接口连接一个贴片电阻区;
所述第三组接口中的每个接口连接两个贴片电阻区;
每个所述贴片电阻区连接一个对应的接口,以及直接连接一路对应的电路板走线;
所述至少两个贴片电阻区包括第一组贴片电阻区和第二组贴片电阻区,当所述电路板装配第一类芯片封装体时,所述第一组贴片电阻区中的每个贴片电阻区用于设置一个贴片电阻,所述第二组贴片电阻区中的每个贴片电阻区用于空余;当所述电路板装配第二类芯片封装体时,所述第二组贴片电阻区中的每个贴片电阻区用于设置一个贴片电阻,所述第一组贴片电阻区中的每个贴片电阻区用于空余。
2.根据权利要求1所述的电路板结构,其特征在于,所述第二组接口中的每个接口连接的贴片电阻区,包括第一焊盘和第二焊盘;
所述第一焊盘连接一路对应的电路板走线,所述第二焊盘连接一个对应的接口;
所述第一焊盘用于当装配所述贴片电阻时,连接所述贴片电阻的第一端;
所述第二焊盘用于当装配所述贴片电阻时,连接所述贴片电阻的第二端。
3.根据权利要求1所述的电路板结构,其特征在于,所述第三组接口中的每个接口连接的两个贴片电阻区为第一贴片电阻区和第二贴片电阻区;
所述第一贴片电阻区和第二贴片电阻区相邻;
所述第一贴片电阻区包括第一焊盘和第二焊盘;
所述第二贴片电阻区包括第三焊盘和第四焊盘;
所述第一焊盘和所述第三焊盘分别连接一路对应的电路板走线,所述第二焊盘和所述第四焊盘共同连接一个对应的接口;
所述第一焊盘用于当所述第一贴片电阻区装配所述贴片电阻时,连接所述贴片电阻的第一端,以及当所述第二贴片电阻区装配所述贴片电阻时悬空;
所述第二焊盘用于当所述第一贴片电阻区装配所述贴片电阻时,连接所述贴片电阻的第二端,以及当所述第二贴片电阻区装配所述贴片电阻时悬空;
所述第三焊盘用于当所述第二贴片电阻区装配所述贴片电阻时,连接所述贴片电阻的第一端,以及当所述第一贴片电阻区装配所述贴片电阻时悬空;
所述第四焊盘用于当所述第二贴片电阻区装配所述贴片电阻时,连接所述贴片电阻的第二端,以及当所述第一贴片电阻区装配所述贴片电阻时悬空。
4.根据权利要求1所述的电路板结构,其特征在于,所述第三组接口中的每个接口连接的两个贴片电阻区为第一贴片电阻区和第二贴片电阻区;
所述第一贴片电阻区和第二贴片电阻区相邻,且共用一个公共焊盘;
所述第一贴片电阻区还包括第一焊盘,所述第二贴片电阻区还包括第二焊盘;
所述第一焊盘和所述第二焊盘分别连接一路对应的电路板走线,所述公共焊盘连接一个对应的接口;
所述第一焊盘,用于当所述第一贴片电阻区装配所述贴片电阻时,连接所述贴片电阻的第一端,以及当所述第二贴片电阻区装配所述贴片电阻时悬空;
所述第二焊盘,用于当所述第二贴片电阻区装配所述贴片电阻时,连接所述贴片电阻的第一端,以及当所述第一贴片电阻区装配所述贴片电阻时悬空;
所述公共焊盘,用于当所述第一贴片电阻区装配所述贴片电阻时,连接所述贴片电阻的第二端,当所述第二贴片电阻区装配所述贴片电阻时,连接所述贴片电阻的第二端。
5.根据权利要求1至4中任一项所述的电路板结构,其特征在于,所述贴片电阻为零欧姆贴片电阻。
6.根据权利要求5所述的电路板结构,其特征在于,所述第一类芯片封装体加速度传感器,所述第二类芯片封装体集成有重力传感器的功能和加速度传感器的功能的传感器。
7.根据权利要求5所述的电路板结构,其特征在于,所述第一类芯片封装体为通用闪存存储器UFS,所述第二类芯片封装体为嵌入式多媒体卡eMMC。
8.根据权利要求5所述的电路板结构,其特征在于,所述第一类芯片封装体和所述第二类芯片封装体分别为不同型号的电量计芯片。
9.一种芯片系统,其特征在于,所述芯片系统包括权利要求1-8中任一项所述的电路板结构,还包括芯片封装体;
所述芯片封装体为所述第一类芯片封装体或所述第二类芯片封装体。
10.一种电子设备,其特征在于,所述电子设备包括权利要求9所述的芯片系统。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210310923.1A CN115529724B (zh) | 2022-03-28 | 2022-03-28 | 一种电路板结构、芯片系统及电子设备 |
CN202310920981.0A CN117042292A (zh) | 2022-03-28 | 2022-03-28 | 一种电路板结构、芯片系统及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210310923.1A CN115529724B (zh) | 2022-03-28 | 2022-03-28 | 一种电路板结构、芯片系统及电子设备 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310920981.0A Division CN117042292A (zh) | 2022-03-28 | 2022-03-28 | 一种电路板结构、芯片系统及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115529724A true CN115529724A (zh) | 2022-12-27 |
CN115529724B CN115529724B (zh) | 2023-08-08 |
Family
ID=84693904
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210310923.1A Active CN115529724B (zh) | 2022-03-28 | 2022-03-28 | 一种电路板结构、芯片系统及电子设备 |
CN202310920981.0A Pending CN117042292A (zh) | 2022-03-28 | 2022-03-28 | 一种电路板结构、芯片系统及电子设备 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310920981.0A Pending CN117042292A (zh) | 2022-03-28 | 2022-03-28 | 一种电路板结构、芯片系统及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN115529724B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116933720A (zh) * | 2023-09-18 | 2023-10-24 | 成都电科星拓科技有限公司 | 一种同封装不同电压芯片设计兼容方法及电路 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5061825A (en) * | 1990-10-03 | 1991-10-29 | Chips And Technologies, Inc. | Printed circuit board design for multiple versions of integrated circuit device |
JP2007317848A (ja) * | 2006-05-25 | 2007-12-06 | Nec Corp | 部品実装基板 |
CN201018713Y (zh) * | 2007-03-28 | 2008-02-06 | 青岛海信电器股份有限公司 | 兼容多种同类型功能芯片的电路排版结构 |
CN101460007A (zh) * | 2007-12-12 | 2009-06-17 | 扬智科技股份有限公司 | 电路基板 |
JP2010157549A (ja) * | 2008-12-26 | 2010-07-15 | Toshiba Schneider Inverter Corp | チップ部品を用いた回路装置 |
CN102076167A (zh) * | 2011-01-11 | 2011-05-25 | 惠州Tcl移动通信有限公司 | 一种手机电路板 |
CN201956344U (zh) * | 2010-12-17 | 2011-08-31 | 厦门基德显示器件有限公司 | 一种驱动裸片与贴片的兼容封装结构 |
CN106061109A (zh) * | 2016-08-15 | 2016-10-26 | 深圳市明泰电讯有限公司 | 一种晶体兼容的电路板及其电路 |
US20170141808A1 (en) * | 2014-05-27 | 2017-05-18 | Xi'an Zhongxing New Software Co. Ltd. | Compatible circuit and terminal |
CN107197595A (zh) * | 2017-05-16 | 2017-09-22 | 晶晨半导体(上海)股份有限公司 | 一种印制电路板及其焊接设计 |
CN108668434A (zh) * | 2018-06-22 | 2018-10-16 | 晶晨半导体(深圳)有限公司 | 无分支二选一电阻电路板及电子装置 |
CN210202180U (zh) * | 2019-04-03 | 2020-03-27 | 厦门汉印电子技术有限公司 | 一种pcb板及电子设备 |
CN110933838A (zh) * | 2019-12-05 | 2020-03-27 | 捷开通讯(深圳)有限公司 | 射频电路及其线路版图结构 |
CN216057634U (zh) * | 2021-09-14 | 2022-03-15 | 深圳微步信息股份有限公司 | 一种兼容两种数据传输接口的pcb板 |
-
2022
- 2022-03-28 CN CN202210310923.1A patent/CN115529724B/zh active Active
- 2022-03-28 CN CN202310920981.0A patent/CN117042292A/zh active Pending
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5061825A (en) * | 1990-10-03 | 1991-10-29 | Chips And Technologies, Inc. | Printed circuit board design for multiple versions of integrated circuit device |
JP2007317848A (ja) * | 2006-05-25 | 2007-12-06 | Nec Corp | 部品実装基板 |
CN201018713Y (zh) * | 2007-03-28 | 2008-02-06 | 青岛海信电器股份有限公司 | 兼容多种同类型功能芯片的电路排版结构 |
CN101460007A (zh) * | 2007-12-12 | 2009-06-17 | 扬智科技股份有限公司 | 电路基板 |
JP2010157549A (ja) * | 2008-12-26 | 2010-07-15 | Toshiba Schneider Inverter Corp | チップ部品を用いた回路装置 |
CN201956344U (zh) * | 2010-12-17 | 2011-08-31 | 厦门基德显示器件有限公司 | 一种驱动裸片与贴片的兼容封装结构 |
CN102076167A (zh) * | 2011-01-11 | 2011-05-25 | 惠州Tcl移动通信有限公司 | 一种手机电路板 |
US20170141808A1 (en) * | 2014-05-27 | 2017-05-18 | Xi'an Zhongxing New Software Co. Ltd. | Compatible circuit and terminal |
CN106061109A (zh) * | 2016-08-15 | 2016-10-26 | 深圳市明泰电讯有限公司 | 一种晶体兼容的电路板及其电路 |
CN107197595A (zh) * | 2017-05-16 | 2017-09-22 | 晶晨半导体(上海)股份有限公司 | 一种印制电路板及其焊接设计 |
CN108668434A (zh) * | 2018-06-22 | 2018-10-16 | 晶晨半导体(深圳)有限公司 | 无分支二选一电阻电路板及电子装置 |
CN210202180U (zh) * | 2019-04-03 | 2020-03-27 | 厦门汉印电子技术有限公司 | 一种pcb板及电子设备 |
CN110933838A (zh) * | 2019-12-05 | 2020-03-27 | 捷开通讯(深圳)有限公司 | 射频电路及其线路版图结构 |
CN216057634U (zh) * | 2021-09-14 | 2022-03-15 | 深圳微步信息股份有限公司 | 一种兼容两种数据传输接口的pcb板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116933720A (zh) * | 2023-09-18 | 2023-10-24 | 成都电科星拓科技有限公司 | 一种同封装不同电压芯片设计兼容方法及电路 |
CN116933720B (zh) * | 2023-09-18 | 2023-12-12 | 成都电科星拓科技有限公司 | 一种同封装不同电压芯片设计兼容方法及电路 |
Also Published As
Publication number | Publication date |
---|---|
CN115529724B (zh) | 2023-08-08 |
CN117042292A (zh) | 2023-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020231072A1 (en) | Multi-foldable electronic device | |
CN100456274C (zh) | 易于扩展的多cpu系统 | |
EP2966575B1 (en) | Vehicle computing module | |
US10653046B2 (en) | Structure having circuit board disposed on upper face of shield can disposed on circuit board, and electronic device including same | |
CN104081465A (zh) | 用于存储器电路测试引擎的通用地址加扰器 | |
US20240088458A1 (en) | Battery including flexible circuit board connected from side of printed circuit board, and electronic device including the battery | |
CN115529724A (zh) | 一种电路板结构、芯片系统及电子设备 | |
EP1293876A1 (en) | A modular data processing system | |
US11431830B2 (en) | Circuit board including conductive structure for electrically connecting wires, and electronic device including same | |
EP3811179A1 (en) | Electronic device including stand member | |
CN114679839A (zh) | 用于直列式连接的超轻薄模块外形参数和连接器架构 | |
US20210392736A1 (en) | Electronic device filled with phase change material between plurality of circuit boards connected by connecting members | |
CN107408095A (zh) | 通道资源的重定向 | |
US11258174B2 (en) | Antenna radiator including plurality of layers and electronic device including the same | |
WO2020262908A1 (en) | Input/output connector and electronic device including the same | |
WO2020106076A1 (en) | Electronic device for scheduling wireless network service according to application and method of operating same | |
WO2020197265A1 (en) | Method for connecting external audio device and electronic device thereof | |
CN115374045B (zh) | 基于芯粒架构的信号传输方法、芯片、介质及设备 | |
CN213879937U (zh) | 一种基于Zynq的实时多路图像拼接装置 | |
CN205249345U (zh) | 摄像模组及移动终端 | |
US20020035659A1 (en) | Switching system | |
CN108353505A (zh) | 包括衬底桥的电子组件 | |
US20190081362A1 (en) | Over-Molded Printed Circuit Board Connector | |
CN208044477U (zh) | 一种模块化嵌入式边缘计算装置 | |
EP4020550B1 (en) | Electronic device including connection member |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |