CN110933838A - 射频电路及其线路版图结构 - Google Patents

Abstract

本发明涉及一种射频电路及其线路版图结构，可以降低信号干扰，所述线路版图结构多个并位焊垫对，每根射频走线均至少连接一个并位焊垫对，其中每个并位焊垫对的其中一个焊垫连接射频走线，另一个焊垫用于接地，所述并位焊垫对用于在需要射频走线流通射频信号时，焊接有阻抗导电体，以使射频信号流向天线，并用于在射频走线处于悬空状态时焊接零欧姆导电体，以使射频走线接地。

Description

射频电路及其线路版图结构

技术领域

本发明涉及射频技术领域，特别是涉及一种射频电路及其线路版图结构。

背景技术

在电子电路的版图结构设计中，为了更好地兼容电路版本，在同一个PCB(PrintedCircuit Board，印刷线路板)基板上，一个通信口或编程口会设计多条线路，用户可根据需求选择其中一条线路使用。

例如，目前制备好的射频电路的线路版图结构，射频路径也有多种选择，以满足不同的射频电路需求，但是射频电路中有多条射频路径时会存在这样的问题，被选择的射频路径的射频走线上流通射频信号，而闲置不用射频路径上的射频走线处于悬空状态时，有信号流的射频走线与悬空的射频走线之间易出现孤岛地，孤岛地会造成有信号流的射频走线与大地的不连续，尤其有信号流的射频走线与悬空的射频走线间距不够宽的情况下。更严重的是，悬空的走线容易被其他信号辐射干扰，进而耦合到信号流走线上，对信号是不利的影响，尤其悬空走线过长的情况，受干扰越明显。

发明内容

基于此，有必要提供一种电射频电路及其线路版图结构，可以降低信号干扰。

第一方面，提出一种射频电路的线路版图结构，所述线路版图结构包括：

PCB基板；

天线端口焊垫，用于电性连接天线；

处理芯片焊垫，用于电性连接处理射频信号的射频中继芯片；

设于所述PCB基板上的两路以上不同的射频路径，均用于传输所述处理芯片焊垫至所述天线端口焊垫间的射频信号，每路射频路径均包括至少两个用于电性连接跳线器件的跳线焊垫对和至少一根射频走线，跳线焊垫对之间被射频走线连接，各路射频路径跟处理芯片焊垫连接的跳线焊垫是共用的，跟天线端口焊垫连接的跳线焊垫是共用的，其中被选择去流通射频信号的射频路径，跳线焊垫对被电性连接上跳线器件，以使被选择的射频路径是导通的；以及

多个并位焊垫对，每根射频走线均至少连接一个并位焊垫对，其中每个并位焊垫对的其中一个焊垫连接射频走线，另一个焊垫用于接地，所述并位焊垫对用于在需要射频走线流通射频信号时，电性连接有阻抗导电体，以使射频信号流向天线，并用于在射频走线处于悬空状态时电性连接零欧姆导电体，以使射频走线接地。

上述射频电路的线路版图结构，处理芯片焊垫至天线端口焊垫之间有多条射频路径，提高版图架构的兼容性。各个射频路径上的射频走线均至少连接一个并位焊垫对，并位焊垫对接地，当射频走线处于悬空状态时电性连接欧姆导电体，悬空的射频走线就可以接地，可以将耦合到悬空的射频走线的干扰信号导入大地，降低干扰，尤其悬空的射频走线过长的情况下，引入并位焊垫对降低干扰的效果更为明显。另外当射频路径上流通射频信号而其他射频路径上的射频走线悬空时，悬空的射频走线是接地的，流通信号的射频走线与悬空的射频走线之间就不会出现孤岛地。

第二方面，提出一种射频电路，所述射频电路包括：

PCB基板；

天线；

天线端口焊垫，跟所述天线电性连接；

用于处理射频信号的射频中继芯片；

处理芯片焊垫，跟所述射频中继芯片电性连接；

设于所述PCB基板上的两路以上不同的射频路径，均用于传输所述处理芯片焊垫至所述天线端口焊垫间的射频信号，每路射频路径均包括至少两个用于电性连接跳线器件的跳线焊垫对和至少一根射频走线，跳线焊垫对之间被射频走线连接，各路射频路径跟处理芯片焊垫连接的跳线焊垫是共用的，跟天线端口焊垫连接的跳线焊垫是共用的，其中用于流通射频信号的射频路径中，还包括至少两个跳线器件、且各个跳线器件均与对应的跳线焊垫对电性连接；

多个有阻抗导电体；

多个零欧姆导电体；以及

多个并位焊垫对，每根射频走线均至少电性连接一个并位焊垫对，其中每个并位焊垫对的其中一个焊垫电性连接射频走线，另一个焊垫接地；所述用于流通射频信号的射频路径上的射频走线，各个并位焊垫对上均电性连接一有阻抗导电体，以使射频信号流向天线；其余射频路径上悬空的射频走线，各个并位焊垫对均电性连接一零欧姆导电体，以使所述悬空的射频走线接地。

上述射频电路，悬空的射频走线接地，可以将耦合到悬空的射频走线的干扰信号导入大地，降低对流通射频信号走线的干扰，尤其悬空的射频走线过长的情况下，降低干扰的效果更为明显。另外悬空的射频走线是接地的，流通信号的射频走线与悬空的射频走线之间就不会出现孤岛地。

附图说明

图1为本发明一实施例射频电路的线路版图结构的示意图；

图2为基于图1的射频电路的结构示意图；

图3为本发明第二实施例射频电路的线路版图结构的示意图；

图4为本发明第三实施例射频电路的线路版图结构的示意图；

图5为基于图4的射频电路的结构示意图；

图6为基于图3的射频电路的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如背景技术所述，射频路径有多种选择时，有信号流的射频走线与悬空的射频走线之间易出现孤岛地，会造成有信号流的射频走线与大地的不连续，且悬空的射频走线容易被其他信号辐射干扰，进而耦合到信号流走线上。

例如，图1是一种制备好的射频电路的线路版图结构的示意图，图2是对应于将各相应元件焊接到图1的线路版图结构上后形成的射频电路的结构示意图，如图2所示，射频电路有条射频路径，双工器U22、天线T11之间的射频信号通过射频路径传输，一条射频路径上包括电感L21、选择开关芯片U21和电容C21，另一条射频路径上包括电容C22、电容C23。对应的，如图1所示，版图结构中的射频路径110有两条，分别为第一射频路径和第二射频路径，第一射频路径从左往右包括依次连接的电感焊垫对111、第一射频走线112、用于焊接选择开关芯片U21的开关焊垫113、第二射频走线114、电容焊垫对115，电感焊垫111对用于焊接电感L21，电容焊垫115对用于焊接电容C21。所述第二射频路径从左往右包括依次连接的电容焊垫对116、第三射频走线117、电容焊垫对118，电容焊垫对116用于焊接电容C22、电容焊垫对118用于焊接电容C23，焊垫120用于焊接双工器U22，焊垫T21用于焊接天线T21。若双工器U22、天线T11之间的射频信号通过电感L21、选择开关芯片U21和电容C21传输，电容C22、电容C23就不会焊接到图1中的电容焊垫对116、电容焊垫对118上。那第三射频走线117就会悬空，有信号流的第一射频走线112、第二射频走线114与悬空的射频走第三线117之间易出现孤岛地，会造成有信号流的第一射频走线112、第二射频走线114与大地的不连续，且悬空的第三射频走线117容易被其他信号辐射干扰，进而耦合到第一射频走线112、第二射频走线114上。

基于此，本发明实施例提出一种射频电路的线路版图结构，可以降低信号干扰，可以减少孤岛地。如图3所示，所述线路版图结构包括：

PCB基板310；

天线端口焊垫320，用于电性连接天线；

处理芯片焊垫330，用于电性连接处理射频信号的射频中继芯片；

设于所述PCB基板上的两路以上不同的射频路径340，均用于传输所述处理芯片焊垫至所述天线端口焊垫间的射频信号，每路射频路径340均包括至少两个用于电性连接跳线器件的跳线焊垫对341和至少一根射频走线342，跳线焊垫对341之间射频走线被连接，如图3所示，射频路径340的版图结构是跳线焊垫对341、射频走线342...跳线焊垫对341依次连接。各路射频路径340跟处理芯片焊垫330连接的跳线焊垫是共用的，跟天线端口焊垫320连接的跳线焊垫也是共用的，其中被选择去流通射频信号的射频路径340，所述射频路径上的各个跳线焊垫对341被用于电性连接上跳线器件，以使被选择的射频路径是导通的；以及

多个并位焊垫对350，每根射频走线342均至少连接一个并位焊垫对350，其中每个并位焊垫对350的其中一个焊垫连接射频走线，另一个焊垫用于接地，所述并位焊垫对350用于在需要射频走线流通射频信号时，电性连接有阻抗导电体，以使射频信号流向天线，有阻抗导电体可以是电阻、电感或电容等，所述并位焊垫对350并用于在射频走线342处于悬空状态时电性连接零欧姆导电体，零欧姆导电体可以是零欧姆电阻、零欧姆导线，以使射频走线342接地。

并位焊垫对350在射频走线342的位置以及数量跟射频走线342的长度相关，射频走线342的长度越长，并位焊垫对350个数可以设置越多。本发明实施例中电性连接的方式可以是焊接。

需要说明的是，图3中示出了两路射频路径340，实际可以有三路以上射频路径340。跳线焊垫对341的数量取决于射频路径阻抗等的需要。

对于较短的射频走线342只需设置一个并位焊垫对350，关于该并位焊垫对350的位置，优选的，并位焊垫对350设置于射频走线342中间的位置。具体地，如图4所示，所述线路版图结构中的射频路径340至少包括第一射频路径，所述第一射频路径包括依次连接的第一跳线焊垫对3411、第一射频走线3421、用于焊接选择开关芯片的开关焊垫3413、第二射频走线3422、第二跳线焊垫对3412，所述线路版图结构中的并位焊垫对350包括第一并位焊垫对3501，第二并位焊垫对3502，所述第一并位焊垫3501对中的其中一个焊垫跟第一射频走线3421连接，另一个焊垫接地，所述第二并位焊垫对3502中的其中一个焊垫跟第二射频走线3422连接，另一个焊垫接地。第一跳线焊垫对3411中跟处理芯片焊垫330连接的其中一个焊垫是共用的，第二跳线焊垫对3412中跟天线端口焊垫320连接的其中一个焊垫是共用的。需要说明的是，选择开关芯片可以视为一跳线器件，用于焊接选择开关芯片的开关焊垫3413也可以视为一跳线焊垫对，需要使用第一射频路径来流通射频信号时，开关焊垫3413焊接上选择开关芯片。

对于较长的射频走线342需设置两个以上并位焊垫对350，关于各个并位焊垫对350的位置，在一个实施例中，射频走线342两端靠近跳线焊垫对341的位置需各设置一个并位焊垫对350。具体地，如图4所示，本发明实施例中的线路版图结构中的射频路径340至少包括第二射频路径，所述第二射频路径包括依次连接的第三跳线焊垫对3414、第三射频走线3423、第四跳线焊垫对3415，所述线路版图结构中的并位焊垫对包括第三并位焊垫对3503，第四并位焊垫对3504，所述第三并位焊垫对3503中的其中一个焊垫跟第三射频走线3423中靠近第三跳线焊垫对3413的位置连接，另一个焊垫接地，所述第四并位焊垫对3504中的其中一个焊垫跟第三射频走线3423中靠近第四跳线焊垫对3414的位置连接，另一个焊垫接地。第三跳线焊垫对3414中跟处理芯片焊垫330连接的其中一个焊垫是共用的，第四跳线焊垫对3415中跟天线端口焊垫320连接的其中一个焊垫是共用的。如图4所示，第一跳线焊垫对3411、第三跳线焊垫对3414共用焊垫，第二跳线焊垫对3412、第四跳线焊垫对3415共用焊垫。

本发明实施例中关于不同的射频路径340，可以是射频路径340的总阻抗不同，以便达到天线320不同的射频收发功率。本发明实施例有两路以上不同的射频路径340，可以满足两种以上的射频需求，提高线路版图结构的兼容性。

对于处理芯片焊垫330，处理芯片焊垫330布局结构与射频中继芯片的引脚结构相匹配，以便能够焊接上射频中继芯片，射频中继芯片可以是双工器、滤波器等，对应的，处理芯片焊垫330的布局结构与双工器或滤波器的引脚结构相匹配，以便用于焊接双工器或滤波器。双工器可以采用FL4003型号。

对于用于焊接跳线器件的跳线焊垫对341，跳线器件可以是电感、电阻或电容等有阻抗的器件，可以是贴片式的，相应地，跳线焊垫对341为用于焊接电感的电感焊垫、用于焊接电阻的电阻焊垫对或用于焊接电容的电容焊垫对。

射频电路通常包括射频收发芯片，相应地，本发明实施例中的线路版图结构，还可包括射频收发芯片焊垫(图3中未示)，用于焊接射频收发芯片，该焊垫的布局结构与射频收发芯片的引脚结构相匹配。本发明实施例中的线路版图结构，除各射频路径设于PCB基板310上外，处理芯片焊垫330、天线端口焊垫320等也均设于PCB基板310上，射频芯片焊垫也跟各射频路径340、处理芯片焊垫330、天线端口焊垫320等一起设于所述PCB基板310上，可以节约成本。

图5为一个实施中在图4的版图结构上焊接相应器件后形成的射频电路的结构示意图。例如，如图5所示，第一射频路径上的跳线器件有一个电感L51、一个电容C51，还有一个选择开关芯片U51，第二射频路径上的跳线器件有两个电容，那么对应图4，第一射频路径上就有一个电感焊垫对、一个电容焊垫对，还有一个选择开关芯片焊垫，第二射频路径上有两个电容焊垫对。如果需要第一射频路径流通射频信号，第一跳线焊垫对3411、第二跳线焊垫对3412、开关焊垫3413分别要焊接上电感L51、电容L51，选择开关芯片U51，第一并位焊垫对3501、第二并位焊垫对3502可以分别焊接上有阻抗的电容C56、电容C57。其他实施例中，第一并位焊垫对3501、第二并位焊垫对3502焊接电感或电阻等有阻抗导电体。第二射频路径因为在本具体实施例不被用于传输射频信号，因此第三跳线焊垫对3414、第四跳线焊垫对3415是不会焊接电容C53、电容C54的，且并位焊垫对3503、并位焊垫对3504要分别焊接上零欧姆电阻R51、R52，电容C53、电容C54之间的射频走线悬空，但由于走线两端通过两个零欧姆电阻R51、R52接地，故即便有干扰信号，也会流向大地。

其他实施例中，请参阅图4，所述线路版图结构还包括第一电容焊垫360、第二电容焊垫对370、第一电感焊垫对380以及第二电感焊垫对390，所述处理芯片焊垫330通过所述第一电容焊垫对360分别跟各条射频路径340连接，所述天线端口焊垫320通过所述第一电感焊垫380对分别跟各条射频路径340连接，所述第一电容焊垫对360与射频路径340之间的走线跟所述第二电容焊垫370对的其中一个焊垫连接，所述第二电容焊垫对370的另一个焊垫用于接地，所述第一电感焊垫380与射频路径340之间的走线跟所述第二电感焊垫对390的其中一个焊垫连接，所述第二电感焊垫对390的另一个焊垫用于接地。

例如，如图4所示，本发明实施例中的线路版图结构还包括用于焊接图5中电容C54、电容C55、电感L53、电感L54的焊垫对，分别为焊垫对360、焊垫对370、焊垫对380、焊垫对390。请参阅图4，第一跳线焊垫对3411和第三跳线焊垫对3414的共用焊垫通过焊垫对360跟处理芯片焊垫330连接，焊垫对360跟共用焊垫之间的走线跟焊垫对370的其中一个焊垫连接，焊垫对370的另一个焊垫用于接地，第二跳线焊垫对3412和第四跳线焊垫对3415的共用焊垫通过焊垫对380跟天线端口焊垫320连接，焊垫对380跟共用焊垫之间的走线跟焊垫对390的其中一个焊垫连接，焊垫对390的另一个焊垫用于接地。

相应的，如图5所示，在图4的版图结构上焊接相应器件后形成的射频电路则包括容C54、电容C55、电感L53、电感L54。

本发明实施例中的射频电路的线路版图结构，处理芯片焊垫至天线端口焊垫之间有多条射频路径，提高版图架构的兼容性，降低成本。各个射频路径上的射频走线均至少连接一个并位焊垫对，并位焊垫对接地，当射频走线处于悬空状态时焊接零欧姆导电体，悬空的射频走线就可以接地，可以将耦合到悬空的射频走线的干扰信号导入大地，降低干扰，尤其悬空的射频走线过长的情况下，引入并位焊垫对降低干扰的效果更为明显。另外当射频路径上流通射频信号而其他射频路径上的射频走线悬空时，悬空的射频走线是接地的，流通信号的射频走线与悬空的射频走线之间就不会出现孤岛地。

另外，射频走线流通射频信号时，并位焊垫对上焊接有阻抗导电体，能使射频信号流向天线，因此并位焊垫对可以起匹配位作用，因为并位焊垫对上焊接的有阻抗导电体可以调节流通射频信号的射频路径上的阻抗，使得该射频路径的阻抗与天线的收发功率相匹配。

本发明实施例还提出一种射频电路，该射频电路是基于图3中的线路版图结构形成的，请参阅图3和图6，所述射频电路包括：

PCB基板310；

天线T51；

天线端口焊垫320，跟所述天线T51电性连接；

用于处理射频信号的射频中继芯片U52；

处理芯片焊垫330，跟所述射频中继芯片U52电性连接；

设于所述PCB基板上的两路以上不同的射频路径340，均用于传输所述处理芯片焊垫330至所述天线端口焊垫320间的射频信号，每路射频路径340均包括至少两个用于焊接跳线器件343的跳线焊垫对341和至少一根射频走线342，跳线焊垫对341之间被射频走线342连接，各路射频路径340跟处理芯片焊垫330连接的跳线焊垫是共用的，跟天线端口焊垫320连接的跳线焊垫是共用的，其中用于流通射频信号的射频路径340中，还包括至少两个跳线器件343、且各个跳线器件343均与对应的跳线焊垫对341电性连接；

多个有阻抗导电体351；

多个零欧姆导电体352；以及

多个并位焊垫对350，每根射频走线342均至少连接一个并位焊垫对350，其中每个并位焊垫对350的其中一个焊垫连接射频走线342，另一个焊垫接地；所述用于流通射频信号的射频路径340上的射频走线342，各个并位焊垫对350上均电性连接一阻抗导电体351，以使射频信号流向天线T51；其余射频路径340上悬空的射频走线342，各个并位焊垫对350均电性连接一零欧姆导电体352，以使所述悬空的射频走线342接地。本发明实施例中的电性连接方式可以是焊接。

需要说明的是，图3的线路版图和图6的电子器件均可设于同一块PCB基板上。在其中一个实施例中，所述射频电路各个电子器件可以设于PCB基板310的正面，线路版图结构可以设于PCB基板310的背面。需要说明的是，图3和图6中示出了两路射频路径340，实际可以有三路以上射频路径340。

对于本发明实施例中各组成结构以及连接关系的具体限定，可参见前述，在此不做重复限定。

本发明实施例中的射频电路，悬空的射频走线接地，可以将耦合到悬空的射频走线的干扰信号导入大地，降低干扰，尤其悬空的射频走线过长的情况下，降低干扰的效果更为明显。另外悬空的射频走线是接地的，流通信号的射频走线与悬空的射频走线之间就不会出现孤岛地。

另外，射频走线流通射频信号时，并位焊垫对上焊接有阻抗导电体，能使射频信号流向天线，因此并位焊垫对可以起匹配位作用，因为并位焊垫对上焊接的有阻抗导电体可以调节流通射频信号的射频路径上的阻抗，使得该射频路径的阻抗与天线的收发功率相匹配。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种射频电路的线路版图结构，其特征在于，所述线路版图结构包括：

PCB基板；

天线端口焊垫，用于电性连接天线；

处理芯片焊垫，用于电性连接处理射频信号的射频中继芯片；

设于所述PCB基板上的两路以上不同的射频路径，均用于传输所述处理芯片焊垫至所述天线端口焊垫间的射频信号，每路射频路径均包括至少两个用于电性连接跳线器件的跳线焊垫对和至少一根射频走线，跳线焊垫对之间被射频走线连接，各路射频路径跟处理芯片焊垫连接的跳线焊垫是共用的，跟天线端口焊垫连接的跳线焊垫是共用的，其中被选择去流通射频信号的射频路径，跳线焊垫对被电性连接上跳线器件，以使被选择的射频路径是导通的；以及

多个并位焊垫对，每根射频走线均至少连接一个并位焊垫对，其中每个并位焊垫对的其中一个焊垫连接射频走线，另一个焊垫用于接地，所述并位焊垫对用于在需要射频走线流通射频信号时，电性连接有阻抗导电体，以使射频信号流向天线，并用于在射频走线处于悬空状态时电性连接零欧姆导电体，以使射频走线接地。

2.根据权利要求1所述的线路版图结构，其特征在于，对于大于预设长度的射频走线，所述射频走线两端靠近跳线焊垫对的位置各设置一个并位焊垫对。

3.根据权利要求1所述的线路版图结构，其特征在于，所述线路版图结构中的射频路径至少包括第一射频路径，所述第一射频路径包括依次连接的第一跳线焊垫对、第一射频走线、用于电性连接选择开关芯片的开关焊垫、第二射频走线、第二跳线焊垫对，所述线路版图结构中的并位焊垫对包括第一并位焊垫对，第二并位焊垫对，所述第一并位焊垫对中的其中一个焊垫跟第一射频走线连接，另一个焊垫接地，所述第二并位焊垫对中的其中一个焊垫跟第二射频走线连接，另一个焊垫接地；所述第一跳线焊垫对中跟所述处理芯片焊垫连接的其中一个焊垫是共用的，所述第二跳线焊垫对中跟天线端口焊垫连接的其中一个焊垫是共用的。

4.根据权利要求2所述的线路版图结构，其特征在于，所述线路版图结构中的射频路径至少包括第二射频路径，所述第二射频路径包括依次连接的第三跳线焊垫对、第三射频走线、第四跳线焊垫对，所述线路版图结构中的并位焊垫对包括第三并位焊垫对，第四并位焊垫对，所述第三并位焊垫对中的其中一个焊垫跟第三射频走线中靠近第三跳线焊垫对的位置连接，另一个焊垫接地，所述第四并位焊垫对中的其中一个焊垫跟第三射频走线中靠近第四跳线焊垫对的位置连接，另一个焊垫接地。

5.根据权利要求1所述线路版图结构，其特征在于，所述处理芯片焊垫布局结构与双工器引脚结构相匹配，所述处理芯片焊垫用于电性连接所述双工器。

6.根据权利要求1所述线路版图结构，其特征在于，所述跳线焊垫对为用于电性连接电感的电阻焊垫对、用于电性连接电阻的电阻焊垫对或用于电性连接电容的电容焊垫对。

7.根据权利要求1-6任一项所述线路版图结构，其特征在于，所述线路版图结构还包括用于电性连接射频收发芯片的射频芯片焊垫，以及连接射频芯片焊垫与处理芯片焊垫之间的射频走线，所述射频芯片焊垫、处理芯片焊垫以及天线端口焊垫均位于所述PCB基板上。

8.根据权利要求1-6任一项所述线路版图结构，其特征在于，所述线路版图结构还包括第一电容焊垫对、第二电容焊垫对、第一电感焊垫对以及第二电感焊垫对，所述处理芯片焊垫通过所述第一电容焊垫对分别跟各条射频路径连接，所述天线端口焊垫通过所述第一电感焊垫对分别跟各条射频路径连接，所述第一电容焊垫对与射频路径之间的走线跟所述第二电容焊垫对的其中一个焊垫连接，所述第二电容焊垫对的另一个焊垫用于接地，所述第一电感焊垫与射频路径之间的走线跟所述第二电感焊垫对的其中一个焊垫连接，所述第二电感焊垫对的另一个焊垫用于接地。

9.一种射频电路，其特征在于，所述射频电路包括：

PCB基板；

天线；

天线端口焊垫，跟所述天线电性连接；

用于处理射频信号的射频中继芯片；

处理芯片焊垫，跟所述射频中继芯片电性连接；

设于所述PCB基板上的两路以上不同的射频路径，均用于传输所述处理芯片焊垫至所述天线端口焊垫间的射频信号，每路射频路径均包括至少两个用于电性连接跳线器件的跳线焊垫对和至少一根射频走线，跳线焊垫对之间被射频走线连接，各路射频路径跟处理芯片焊垫连接的跳线焊垫是共用的，跟天线端口焊垫连接的跳线焊垫是共用的，其中用于流通射频信号的射频路径中，还包括至少两个跳线器件、且各个跳线器件均与对应的跳线焊垫对电性连接；

多个有阻抗导电体；

多个零欧姆导电体；以及

多个并位焊垫对，每根射频走线均至少电性连接一个并位焊垫对，其中每个并位焊垫对的其中一个焊垫电性连接射频走线，另一个焊垫接地；所述用于流通射频信号的射频路径上的射频走线，各个并位焊垫对上均电性连接一有阻抗导电体，以使射频信号流向天线；其余射频路径上悬空的射频走线，各个并位焊垫对均电性连接一零欧姆导电体，以使所述悬空的射频走线接地。

10.根据权利要求9所述的射频电路，其特征在于，所述射频电路还包括射频收发芯片以及用于电性连接射频收发芯片的射频芯片焊垫，所述射频收发芯片、射频芯片焊垫、射频中继芯片、处理芯片焊垫、天线以及天线端口焊垫均位于所述PCB基板上。

Images