CN115527863A - 一种tgv玻璃晶圆通孔填充工艺及玻璃晶圆 - Google Patents

一种tgv玻璃晶圆通孔填充工艺及玻璃晶圆 Download PDF

Info

Publication number
CN115527863A
CN115527863A CN202210786797.7A CN202210786797A CN115527863A CN 115527863 A CN115527863 A CN 115527863A CN 202210786797 A CN202210786797 A CN 202210786797A CN 115527863 A CN115527863 A CN 115527863A
Authority
CN
China
Prior art keywords
layer
conductive
tgv
glass wafer
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210786797.7A
Other languages
English (en)
Inventor
宋义
余国红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Senwan Electronic Technology Co ltd
Original Assignee
Suzhou Senwan Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Senwan Electronic Technology Co ltd filed Critical Suzhou Senwan Electronic Technology Co ltd
Priority to CN202210786797.7A priority Critical patent/CN115527863A/zh
Publication of CN115527863A publication Critical patent/CN115527863A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种TGV玻璃晶圆通孔填充工艺，从设计上降低深宽比，降低填充难度，可实现较厚玻璃晶圆的TGV互联；以涂胶层作为缓冲层，通过刻蚀处理形成多个通孔结构，并以通孔内的导电柱作为引脚连接互联层，形成间断分布的互联层，减少导电互联层的使用体积，经过高温时热膨胀量较小，同时间断部的涂胶材料也可以起到缓冲作用，另外，接触部分是通过多个导电柱相连接，增加了导通的可能性，提升器件的稳定性。

Description

一种TGV玻璃晶圆通孔填充工艺及玻璃晶圆
技术领域
本发明涉及半导体电镀加工技术领域，具体涉及一种TGV玻璃晶圆通孔填充工艺及玻璃晶圆。
背景技术
近年来，随着5G、可穿戴设备、智能手机、汽车电子、人工智能等新兴领域蓬勃兴起，集成电路应用正向着多元化应用方向发展，先进三维封装技术也逐渐成为实现电子产品小型化、轻质化、多功能化的重要手段。一些新材料和新技术的应用为封装小型化带来契机，如柔性基板，硅通孔(Through Silicon Via，TSV)转接板技术和玻璃通孔(ThroughGlass Via，TGV)转接板技术成为垂直3D 互联的热点研究方向之一。
玻璃材料和陶瓷材料没有自由移动的电荷，介电性能优良，热膨胀系数与硅接近，以玻璃替代硅材料的玻璃通孔(Through Glass Via，TGV)技术可以避免 TSV绝缘性不良的问题，是理想的三维集成解决方案。玻璃通孔(TGV)技术被认为是下一代三维集成的关键技术，该技术的核心为深孔形成工艺。但在TGV填充工艺中存在以下几点难点：目前TGV，需要填充金属入通孔后，再用CMP 化学机械抛光技术才能移除通孔外表面的金属层，达成通孔填充的平坦化。
(1)对于高深宽比的通孔填充对种子层设备要求较高，对药水要求较高，同时，因玻璃与金属两种材料热膨胀系数差异大，热失配产生热应力问题，器件稳定性差，导致芯片在工作中性能下降甚至功能失效；
(2)目前市场上TGV填充主要有保型和填实两种，对于高深宽比的TGV 过孔填充难度大，而且Profile角度较大，若角度达到90度，容易导致拐角位置应力集中，温度循环容易裂开，引起失效问题。
发明内容
针对上述技术背景中的问题，本发明的一个目的在于提供一种TGV玻璃晶圆通孔填充工艺。
为了实现以上目的，本发明采用的技术方案为：
一种TGV玻璃晶圆通孔填充工艺，包括以下步骤：
S1、将玻璃晶圆进行清洗150-1000μm，制作TGV连通孔；
S2、通孔改性，20μm直径过孔，深度为150～-1000μm；
S3、通孔改性，50-200μm直径过孔，深度为1/4～3/4的玻璃晶圆厚度，形成沉孔；
S4、采用HF或者高温碱工艺，进行湿法腐蚀，形成喇叭状的沉孔；
S5、在TGV连通孔侧壁、底部表面及玻璃晶圆上表面填充金属黏附层，厚度小于2μm；
S6、在TGV连通孔侧壁、沉孔底部填充导电层；
S7、在TGV连通孔的沉孔上部涂覆具有光敏性能的树脂材料，形成涂胶层；
S8、曝光；
S9、显影、刻蚀、填充导电材料，通过与导电层连通的引脚形成互联层。
进一步地，步骤S9，通过显影、刻蚀形成单个通孔，在通孔内填充导电材料至涂胶层表面，形成的互联层通过单一导电柱与导电层连通。
进一步地，步骤S9，通过显影、刻蚀形成大小不一的多个通孔，在沉孔对应的通孔内填充导电材料至涂胶层表面，形成的互联层通过多个导电柱与导电层连通。
更进一步地，还包括CMP：通过显影、刻蚀形成大小不一的多个通孔后，采用CMP抛光平坦化，通孔内再填充导电材料至涂胶层表面，形成的互联层与玻璃晶圆上表面水平。
进一步地，步骤S2或S3中，采用激光改性通孔，或者机械加工、激光加工、喷砂钻孔或刻蚀。
进一步地，步骤S4，6％～30％HF溶液常温处理或者采用30％～50％NaOH 溶液80℃～120℃处理。
进一步地，步骤S5，金属黏附层材料为Cu、Ni、Ta、Ti、Pt、Pd、AlN或 TiN中的一种或几种。
进一步地，步骤S6，导电层材料为导电金属、金属混合体、碳纳米管或多层硅材料中的一种，采用电镀、化学镀、物理沉积、化学气相沉积或液态金属。
本发明的另一目的在于，利用如上所述的方法制备的TGV玻璃晶圆，包括玻璃晶圆、贯穿的喇叭状沉孔，在沉孔内依次填充金属黏附层、导电层、涂胶层与导电互联层，在所述涂胶层内部设置有若干互相独立的导电柱，通过导电柱连接所述导电层与导电互联层。
进一步地，所述涂胶层内部开设若干个通孔，所述通孔向内延伸至导电层，在所述通孔内填充导电材料形成所述导电柱。
与现有技术相比，本发明具有以下优点：
1、针对高深宽比的通孔填充难度大的问题，利用通孔改性，形成沉孔，从设计上降低深宽比，降低填充难度；
2、针对TGV Profile较大容易引起应力集中，玻璃载板若太薄，应力集中易造成破损或机械损伤的问题，利用本发明工艺可实现较厚玻璃晶圆的TGV互联，采用沉孔结构克服Profile较大的缺陷。
3、针对因材料热膨胀系数差异大，热失配产生热应力的问题，以涂胶层作为缓冲层，通过刻蚀处理形成多个通孔结构，并以通孔内的导电柱作为引脚连接互联层，形成间断分布的互联层，减少导电互联层的使用体积，经过高温时热膨胀量较小，同时间断部的涂胶材料也可以起到缓冲作用，另外，接触部分是通过多个导电柱相连接，增加了导通的可能性，可满足线宽从小到大不同线宽的互联，提升器件的稳定性。
附图说明
图1为本发明TGV玻璃晶圆通孔填充工艺的流程图；
图2为本发明一实施例中填充工艺的流程图；
图3为本发明另一实施例中填充工艺的流程图；
图4为本发明填充后的产品图。
其中，1、玻璃晶圆；2、沉孔；3、金属黏附层；4、导电层；5、涂胶层； 6、导电柱；7、导电互联层；8、通孔。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、“外”“前端”、“后端”、“两端”、“一端”、“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置有”、“连接”等，应做广义理解，例如“连接”，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图1-4所示，一种TGV玻璃晶圆通孔填充工艺，包括以下步骤：
S1、将玻璃晶圆进行清洗150-1000μm，制作TGV连通孔，如图1(a)所示；
S2、通孔改性，采用激光改性通孔，或者机械加工、激光加工、喷砂钻孔或刻蚀，20μm直径过孔，深度为150～-1000μm，如图1(b)所示；
S3、采用激光改性通孔，或者机械加工、激光加工、喷砂钻孔或刻蚀， 50-200μm直径过孔，深度为1/4～3/4的玻璃晶圆厚度，形成沉孔，如图1(c)所示；
S4、采用HF或者高温碱工艺(NaOH、120℃)，进行湿法腐蚀，形成喇叭状的沉孔，如图1(d)所示；
S5、在TGV连通孔侧壁、底部表面及玻璃晶圆上表面填充金属黏附层3，如图1(e)所示；厚度小于2μm，金属黏附层材料为Cu、Ni、Ta、Ti、Pt、Pd、 AlN或TiN中的一种或几种；
S6、在TGV连通孔侧壁、沉孔底部填充导电层4，如图1(f)所示；导电层材料为导电金属、金属混合体、碳纳米管或多层硅材料中的一种，采用电镀、化学镀、物理沉积、化学气相沉积或液态金属；
S7、在TGV连通孔的沉孔上部涂覆具有光敏性能的树脂材料，形成涂胶层 5，如图1(g)所示；
S8、曝光；
S9、显影、刻蚀、填充导电材料，通过与导电层4连通的引脚形成互联层7，如图1(h-1)所示。
如图1(h-1)所示，在本发明的一实施例中：
步骤S9，通过显影、刻蚀形成单个通孔，在通孔8内填充导电材料至涂胶层5表面，形成的互联层7通过单一导电柱6与导电层4连通。
如图2所示，在本发明的又一实施例中：
步骤S9，通过显影、刻蚀形成大小不一的多个通孔8，如图2(h-2)所示；
在沉孔2对应的通孔8内填充导电材料形成导电柱，如图2(i-1)所示；
填充导电材料至涂胶层5表面，形成的互联层7通过多个导电柱6与导电层4连通，如图2(j)所示。
如图3所示，在本发明的另一实施例中：
通过显影、刻蚀形成大小不一的多个通孔8，如图3(h-2)所示；
采用CMP抛光平坦化，如图3(i-2)所示，通孔内再填充导电材料至涂胶层5表面，形成的互联层7与玻璃晶圆1上表面水平，如图3(k)所示。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明的范围内。本发明要求的保护范围由所附的权利要求书及其等同物界定。

Claims (10)

1.一种TGV玻璃晶圆通孔填充工艺，其特征在于，包括以下步骤：
S1、将玻璃晶圆进行清洗150-1000μm，制作TGV连通孔；
S2、通孔改性，20μm直径过孔，深度为150～-1000μm；
S3、通孔改性，50-200μm直径过孔，深度为1/4～3/4的玻璃晶圆厚度，形成沉孔；
S4、采用HF或者高温碱工艺，进行湿法腐蚀，形成喇叭状的沉孔；
S5、在TGV连通孔侧壁、底部表面及玻璃晶圆上表面填充金属黏附层，厚度小于2μm；
S6、在TGV连通孔侧壁、沉孔底部填充导电层；
S7、在TGV连通孔的沉孔上部涂覆具有光敏性能的树脂材料，形成涂胶层；
S8、曝光；
S9、显影、刻蚀、填充导电材料，通过与导电层连通的引脚形成间断分布的互联层。
2.根据权利要求1所述的一种TGV玻璃晶圆通孔填充工艺，其特征在于，步骤S9，通过显影、刻蚀形成单个通孔，在通孔内填充导电材料至涂胶层表面，形成的互联层通过单一导电柱与导电层连通。
3.根据权利要求1所述的一种TGV玻璃晶圆通孔填充工艺，其特征在于，步骤S9，通过显影、刻蚀形成大小不一的多个通孔，在沉孔对应的通孔内填充导电材料至涂胶层表面，形成的互联层通过多个导电柱与导电层连通。
4.根据权利要求3所述的一种TGV玻璃晶圆通孔填充工艺，其特征在于，还包括CMP：通过显影、刻蚀形成大小不一的多个通孔后，采用CMP抛光平坦化，通孔内再填充导电材料至涂胶层表面，形成的互联层与玻璃晶圆上表面水平。
5.根据权利要求1所述的一种TGV玻璃晶圆通孔填充工艺，其特征在于，步骤S2或S3中，采用激光改性通孔，或者机械加工、激光加工、喷砂钻孔或刻蚀。
6.根据权利要求1所述的一种TGV玻璃晶圆通孔填充工艺，其特征在于，步骤S4，采用6％～30％HF溶液常温处理或者采用30％～50％NaOH溶液80℃～120℃处理。
7.根据权利要求1所述的一种TGV玻璃晶圆通孔填充工艺，其特征在于，步骤S5，金属黏附层材料为Cu、Ni、Ta、Ti、Pt、Pd、AlN或TiN中的一种或几种。
8.根据权利要求1所述的一种TGV玻璃晶圆通孔填充工艺，其特征在于，步骤S6，导电层材料为导电金属、金属混合体、碳纳米管或多层硅材料中的一种，采用电镀、化学镀、物理沉积、化学气相沉积或液态金属。
9.一种利用如权利要求1-8任一所述的方法制备的TGV玻璃晶圆，其特征在于，包括玻璃晶圆、贯穿的喇叭状沉孔，在沉孔内依次填充金属黏附层、导电层、涂胶层与导电互联层，所述涂胶层、导电互联层为间断分布，在所述涂胶层内部设置有若干互相独立的导电柱，通过导电柱连接所述导电层与导电互联层。
10.根据权利要求9所述的TGV玻璃晶圆，其特征在于，所述涂胶层内部开设若干个通孔，所述通孔向内延伸至导电层，在所述通孔内填充导电材料形成所述导电柱。
CN202210786797.7A 2022-07-04 2022-07-04 一种tgv玻璃晶圆通孔填充工艺及玻璃晶圆 Pending CN115527863A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210786797.7A CN115527863A (zh) 2022-07-04 2022-07-04 一种tgv玻璃晶圆通孔填充工艺及玻璃晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210786797.7A CN115527863A (zh) 2022-07-04 2022-07-04 一种tgv玻璃晶圆通孔填充工艺及玻璃晶圆

Publications (1)

Publication Number Publication Date
CN115527863A true CN115527863A (zh) 2022-12-27

Family

ID=84695521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210786797.7A Pending CN115527863A (zh) 2022-07-04 2022-07-04 一种tgv玻璃晶圆通孔填充工艺及玻璃晶圆

Country Status (1)

Country Link
CN (1) CN115527863A (zh)

Similar Documents

Publication Publication Date Title
US9130016B2 (en) Method of manufacturing through-glass vias
TWI511248B (zh) 多孔基材中之通路
JP6079993B2 (ja) 多層穴を製作するためのプロセス
TWI777956B (zh) 具有鈍化互連件的封裝體
CN102656955B (zh) 制造具有不对称积层的基板的方法
TWI667674B (zh) 嵌入在聚合物電介質中的薄膜電容器及其製造方法
US20140144681A1 (en) Adhesive metal nitride on glass and related methods
TW201509249A (zh) 具有貫通電極的配線基板、其製造方法及半導體裝置
CN103178044B (zh) 具有一体化金属芯的多层电子支撑结构
CN104900597A (zh) 半导体封装件及方法
CN106068561A (zh) 具有导电通孔的基板
TWI299645B (en) Circuitized substrate and method of making same
TW201222775A (en) Method of making a multi-chip module having a reduced thickness and related devices
CN104066281A (zh) 奇数层基板的制造方法和奇数层基板
TWM600477U (zh) 具有用額外鍍覆結構和橋結構填充的通孔的部件承載件
US9173282B2 (en) Interconnect structures and methods of making the same
CN104201163B (zh) 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN115527863A (zh) 一种tgv玻璃晶圆通孔填充工艺及玻璃晶圆
CN108461465A (zh) 一种硅通孔结构及其制备方法
JP5648897B2 (ja) 貫通孔を形成しためっき層付シリコン基板の製造方法
CN111799188A (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
Chen et al. Low cost glass interposer development
WO2008133369A1 (en) The manufacturing method of the thin film ceramic multi layer substrate
JP6490594B2 (ja) ポリマー貫通ビア（ｔｐｖ）及びそのようなビアを製造する方法
CN102208372B (zh) 一种高密度导电通道基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination