CN115527843A - 复合衬底及其制备方法、半导体结构 - Google Patents

复合衬底及其制备方法、半导体结构 Download PDF

Info

Publication number
CN115527843A
CN115527843A CN202211479849.2A CN202211479849A CN115527843A CN 115527843 A CN115527843 A CN 115527843A CN 202211479849 A CN202211479849 A CN 202211479849A CN 115527843 A CN115527843 A CN 115527843A
Authority
CN
China
Prior art keywords
substrate
layer
epitaxial
isolation layer
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211479849.2A
Other languages
English (en)
Inventor
付志强
朱红波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Yuexin Semiconductor Technology Co Ltd
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202211479849.2A priority Critical patent/CN115527843A/zh
Publication of CN115527843A publication Critical patent/CN115527843A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

本公开涉及一种复合衬底及其制备方法、半导体结构。复合衬底包括：基底、阻挡层、外延隔离层和外延层。阻挡层设置于基底的背面。外延隔离层设置于基底的正面。外延层设置于外延隔离层的背离基底的表面。所述复合衬底及其制备方法可以减少或消除自掺杂效应对外延层的不利影响，从而改善外延层的电阻率及电阻均匀性，进而提升器件的良品率。

Description

复合衬底及其制备方法、半导体结构
技术领域
本申请涉及半导体领域，特别是涉及一种复合衬底及其制备方法、半导体结构。
背景技术
外延工艺是当前半导体特别是功率半导体制造领域中的常用工艺。例如，可以于单晶衬底上外延生长外延层，以较好地防止器件的闩锁效应，以及较好的控制外延层的电阻率和电阻均匀性。
然而，伴随外延工艺而来的是自掺杂效应。自掺杂效应容易使得外延层在外延生长过程中被掺入不必要的杂质，从而导致该杂质对外延层的电阻率及电阻均匀性以及器件的最终性能造成不良影响，甚至于影响器件的良品率。
因此，如何减少自掺杂效应对外延层的不利影响，是亟需解决的问题。
发明内容
基于此，有必要针对上述技术问题，提供一种复合衬底及其制备方法、半导体结构，以减少或消除自掺杂效应对外延层的不利影响，从而改善外延层的电阻率及电阻均匀性，进而提升器件的良品率。
一方面，本公开实施例提供了一种复合衬底的制备方法，包括如下步骤。
形成覆盖真空腔室腔壁的环境隔离层。
提供初始衬底，并放置初始衬底于真空腔室内。
于初始衬底的第一表面形成外延隔离层。
于外延隔离层的背离初始衬底的表面形成外延层，获得复合衬底。
本公开实施例中，首先通过在真空腔室的腔壁上形成环境隔离层，可以对真空腔室的腔壁进行环境隔离，例如可以对该腔壁中扩散出的杂质进行吸收和阻挡，以减少腔壁中的杂质经由该腔壁表面向真空腔室内部空间扩散而导致后续形成外延层时使得外延层发生自掺杂效应。并且，本公开实施例中，在形成外延层之前，还于初始衬底的第一表面形成了外延隔离层，以在外延隔离层背离初始衬底的表面形成外延层。从而可以利用外延隔离层对经由初始衬底第一表面扩散出的少量掺杂物进行进一步的吸收和阻挡，以进一步减少或消除了外延层的自掺杂效应。进而有利于改善外延层的电阻率及电阻均匀性，以有效提升器件的良品率。
在一些实施例中，所述提供初始衬底，包括如下步骤。
提供基底。
于基底的背面形成阻挡层，得到初始衬底；其中，初始衬底的第一表面为基底的正面。
本公开实施例中，于基底的背面形成阻挡层来获得初始衬底，还可以利用阻挡层对基底中的掺杂物进行吸收并阻止其向真空腔室内部空间扩散。如此，可以进一步减少或消除因基底中的掺杂物经由基底的背面向真空腔室内部空间扩散而使外延层发生自掺杂效应的可能。从而进一步改善外延层的电阻率及电阻均匀性，以进一步提升器件的良品率。
在另一些实施例中，所述提供初始衬底，包括如下步骤。
提供基底。
于基底的正面和背面同步形成阻挡层。
去除位于基底的正面的阻挡层，以保留基底和背面的阻挡层作为初始衬底；其中，初始衬底的第一表面为基底的正面。
本公开实施例中，于基底的正面和背面同步形成阻挡层，可以利用设置在基底正面的阻挡层对基底中的掺杂物进行吸收，以降低基底靠近其正面区域中掺杂物的浓度。如此，在后续步骤中去掉基底正面的阻挡层并在基底正面继续形成外延隔离层，可以使得经由基底正面向外延隔离层中扩散的掺杂物浓度大大降低。
在一些实施例中，所述提供初始衬底，还包括：于形成阻挡层之前，对基底进行RCA标准清洗。
本公开实施例中，与形成阻挡层之前，对基底进行RCA标准清洗，还可以利用RCA标准清洗，将附着在基底表面的有机物杂质、化学杂质及自然氧化层去除，以提高形成的阻挡层以及外延隔离层的质量，进而提高整个复合衬底的性能。
在一些实施例中，阻挡层的材料包括氧化物层。
本公开实施例中，选择阻挡层为氧化物层，可以利用现有的成熟设备和工艺条件，较为方便地制备出满足质量工艺要求的阻挡层。并且，氧化物层和基底之间的粘附性较好，在后续对基底进行诸如热氧化等工艺处理时，氧化物层和基底之间可以维持较佳的界面稳定性，不易剥落。
在一些实施例中，环境隔离层和外延隔离层均包括：无掺杂单晶硅层。
本公开实施例中，设置环境隔离层和外延隔离层均包括无掺杂单晶硅层，可以较好地对腔壁中扩散出的杂质以及基底中扩散出的掺杂物进行吸收。并且，在外延隔离层之上继续外延生长的外延层，可以获得较好的晶体质量。
在另一些实施例中，环境隔离层包括：无掺杂单晶硅层。外延隔离层包括：低掺杂单晶硅层。
本公开实施例中，设置外延隔离层包括低掺杂的单晶硅，可以为具有不同掺杂类型及浓度的基底和外延层之间提供一缓冲作用，有利于外延生长的外延层获得较佳的晶体质量。
在一些实施例中，外延层包括掺杂单晶硅层。
本公开实施例中，外延层包括掺杂的单晶硅层，可以在外延层之上继续制备半导体器件。
在一些实施例中，环境隔离层的厚度的取值范围包括：0.1μm~100 um。
在一些实施例中，外延隔离层的厚度的取值范围包括：0.1μm~10 um。
在一些实施例中，外延层的厚度的取值范围包括：1μm~100 um。
另一方面，本公开实施例提供了一种复合衬底，可以采用上述一些实施例中复合衬底的制备方法制备获得。所述复合衬底包括：基底、阻挡层、外延隔离层和外延层。阻挡层设置于基底的背面。外延隔离层设置于基底的正面。外延层设置于外延隔离层的背离基底的表面。上述一些实施例中复合衬底的制备方法所具有的技术优势，本公开实施例中的复合衬底也均具备。
又一方面，本公开实施例提供了一种半导体结构，包括上述一些实施例中所述的复合衬底，以及沟槽隔离结构。沟槽隔离结构设置于复合衬底中，并于外延层中分隔出多个有源区。上述一些实施例中复合衬底所具有的技术优势，本公开实施例中的半导体结构也均具备。
附图说明
为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的一种复合衬底的制备方法的流程示意图；
图2为图1所示的制备方法中一种形成环境隔离层后真空腔室的结构示意图；
图3为图1所示的制备方法中一种形成外延隔离层后所得结构的结构示意图；
图4为图1所示的制备方法中一种形成外延层后所得结构的结构示意图；
图5为一实施例中提供的一种初始衬底的制备方法的流程示意图；
图6为图5所示的制备方法中一种初始衬底的结构示意图；
图7为一实施例中提供的另一种初始衬底的制备方法的流程示意图；
图8为图7所示的制备方法中另一种初始衬底制备过程中所得结构的结构示意图；
图9为一实施例中提供的又一种初始衬底的制备方法的流程示意图；
图10为一实施例中提供的另一种复合衬底的制备方法中形成外延层后所得结构的结构示意图；
图11为一实施例中提供的一种复合衬底的结构示意图；
图12为一实施例中提供的另一种复合衬底的结构示意图；
图13为一实施例中提供的一种半导体结构的结构示意图。
附图标记说明：
1-真空腔室，11-腔壁，12-机台；111-环境隔离层；
2-复合衬底，21-初始衬底，22-外延隔离层，23-外延层；211-基底，212-阻挡层；
3-沟槽隔离结构；AA-有源区。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
相关技术中，一般在真空腔室中制备外延层。此种工艺条件下，获得的外延层发生自掺杂效应的概率较高。自掺杂效应的发生会使得外延层中掺杂物种类、浓度等相较于设计状态出现较大偏离，进而导致外延层的导电率及导电均匀性不满足要求，甚至可能导致最终的半导体产品报废。
基于此，本公开实施例提供了一种复合衬底的制备方法，以减少自掺杂效应的发生，改善外延层的导电率和导电均匀性。
请参阅图1，在一些实施例中，复合衬底的制备方法包括如下步骤：
S100，形成覆盖真空腔室腔壁的环境隔离层。
S200，提供初始衬底，并放置初始衬底于真空腔室内。
S300，于初始衬底的第一表面形成外延隔离层。
S400，于外延隔离层的背离初始衬底的表面形成外延层，获得复合衬底。
本公开实施例中，通过在真空腔室的腔壁上覆盖形成一环境隔离层，将真空腔室的腔壁与内部空间隔离开来，可以阻止腔壁中的杂质通过系统自掺杂的方式扩散进入到外延层中。并且，本公开实施例中，还通过在初始衬底的第一表面形成外延隔离层，将初始衬底的第一表面与后续形成的外延层隔离开来，可以阻止初始衬底中的掺杂物通过固相自掺杂的方式扩散到外延层中。如此，扩散到外延层中不必要的杂质数量将大大降低，使得外延层的掺杂物成分更加纯净，从而改善外延层的电阻率及电阻均匀性，进而提升器件的良品率。
在步骤S100中，请参阅图2，形成覆盖真空腔室1腔壁11的环境隔离层111。
在一些实施例中，真空腔室1的腔壁11可以由石英或者碳化硅等材质构成。并且，真空腔室1内通常设有机台12，以用于承载待处理的半导体器件，例如晶圆。机台12可以由石墨材料制备形成。此外，可以理解，真空腔室1还连接有气体管路以及加热装置等部件，本公开实施例对此不做介绍。
在一些实施例中，环境隔离层111的形成方法包括：向真空腔室1的内部空间注入第一气体，并使得第一气体在高温下与真空腔室1腔壁11中的石英或者碳化硅发生化学反应，以于真空腔室1的腔壁11上形成一环境隔离层111。
在一些实施例，用于形成环境隔离层111的第一气体包括磷化氢气体或硅烷气体等。
在一个示例中，真空腔室1的腔壁11的材质包括碳化硅，第一气体包括硅烷气体。
在一个示例中，真空腔室1的腔壁11与硅烷气体的反应温度可以设置在1000摄氏度～1100摄氏度。
在一个示例中，环境隔离层111包括无掺杂单晶硅层。
在一个示例中，环境隔离层111包括无掺杂多晶硅层。
在步骤S200中，请参阅图3，提供初始衬底21，并放置初始衬底21于真空腔室1内。
在一些实施例中，初始衬底21可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。例如，初始衬底21可以是诸如硅衬底、硅锗衬底、碳化硅衬底、砷化镓衬底、砷化铟衬底或其他的III/V半导体衬底或II/VI半导体衬底。
在一些实施例中，初始衬底21可以为单层结构，也可以为多层结构。如，初始衬底21可以包含基底层和/或功能层。其中基底层包含前述半导体材料、绝缘材料、导体材料等，功能层则根据需要获得的功能，如阻挡功能、注入屏蔽功能、绝缘功能等，来对应的选择相关材料。
在一些实施例中，初始衬底21为掺杂衬底，初始衬底21的掺杂类型例如为重掺杂。重掺杂的初始衬底21具有较小的电阻值，有利于降低寄生电阻，提高器件的电学性能。
在一个示例中，初始衬底21的掺杂物浓度范围包括10^18/cm³～10^20/cm³。
在一个示例中，初始衬底21包括砷化镓衬底。
在步骤S300中，请继续参阅图3，于初始衬底21的第一表面形成外延隔离层22。
在一些实施例中，采用诸如积淀膜工艺、蒸发生长工艺、分子束外延工艺、物理气相沉积工艺、化学气相沉积工艺、气相成膜工艺等，于初始衬底21的第一表面向远离机台12方向形成外延隔离层22。外延隔离层22还有具有致密的表面，可以阻止初始衬底21中的掺杂物经由外延隔离层22的表面继续向远离初始衬底21的方向扩散。
在一些实施例中，外延隔离层22包括无掺杂单晶硅层，可以对初始衬底21中扩散出的掺杂物进行充分的吸收。
在一些实施例中，外延隔离层22包括低掺杂单晶硅层，有利于在初始衬底之间获得较好的界面稳定性。
此处，外延隔离层22的掺杂物类型可以根据后续需要生长的外延层的掺杂类型进行选择，有利于提高外延层的晶体质量。
在一个示例中，外延隔离层22的掺杂物包括硼离子。
可以理解，外延隔离层22需要对初始衬底21中扩散出的掺杂物进行吸收。并且，外延隔离层22还需要为后续形成外延层提供良好的生长面。因此，需要对外延隔离层22的厚度及掺杂浓度进行控制。
在一些实施例中，外延隔离层22的掺杂物浓度范围包括10^15/cm³～10^16/cm³。
在一些实施例中，外延隔离层22的厚度的取值范围包括0.1μm~10μm。
在一个示例中，外延隔离层22的厚度为0.1μm、1.0μm、3μm、5μm、8μm或10μm。
在步骤S400中，请参阅图4，于外延隔离层22的背离初始衬底21的表面形成外延层23，获得复合衬底2。
在一些实施例中，可以继续采用前述步骤S300中的积淀膜工艺、蒸发生长工艺、分子束外延工艺、物理气相沉积工艺、化学气相沉积工艺、气相成膜工艺等，于外延隔离层22的背离初始衬底21的表面形成外延层23。
在一个示例中，向真空腔室1的内部空间注入第二气体，第二气体与外延隔离层22发生反应，生长出外延层23。
在一个示例中，可以设置形成外延层23的第二气体与前述形成环境隔离层11所需的第一气体来自同一气源。
可以理解，设置形成外延层23所需的第二气体和形成环境隔离层11所需的第一气体来自同一气源，可以利用现有制造设备中的气体通道，而不必为形成前述环境隔离层11设置额外的气体通道。如此，有利于简化制造设备的构造以及工艺流程，降低制造成本。
在一个示例中，外延层23包括无掺杂单晶硅层。
在一个示例中，外延层23包括低掺杂单晶硅层。
在一个示例中，对外延层23的掺杂类型为轻掺杂。
在一个示例中，外延层23的掺杂物包括硼离子。
在一个示例中，外延层23的掺杂物的掺杂浓度范围包括10^15/cm³～10^17/cm³。
在一些实施例中，外延层23的厚度的取值范围包括1μm~100μm。
在一个示例中，外延层23的厚度为1μm、10μm、30μm、50μm、70μm、90μm或100μm。
可以理解，后续需要在外延层23上继续制备需要的半导体器件。因此，外延层的厚度需要做的较厚，以有利于注入形成有源区、填充绝缘材料形成隔离结构等工艺步骤的顺利进行。并且，为了维持整个复合衬底尺寸的微小型化，相应的，可以对初始衬底21的厚度进行控制。
以上一些实施例中，轻掺杂的外延层23具备较高的击穿电压，如此，在重掺杂的初始衬底21与轻掺杂的外延层23共同构成的复合衬底2上制备的半导体器件，将同时具备较低的集电极串联电阻和较高的击穿电压，较好地满足了功率半导体器件的苛刻要求。并且，复合衬底2中还具有一外延隔离层22，设置于初始衬底21和外延层23之间，可以减少在生成外延层23时，自掺杂效应的发生。进一步地，外延隔离层22还可以是具有轻掺杂的单晶硅层，可以为具有不同掺杂物种类和浓度的初始衬底21和外延层23提供一过渡。如此，在外延隔离层22表面外延生长所获得的外延层23，具有良好的晶体质量，进而提高了复合衬底的性能。
在一些实施例中，请参阅图5，提供初始衬底21，包括如下步骤：
S201，提供基底。
S202，于基底的背面形成阻挡层，得到初始衬底，其中，初始衬底的第一表面为基底的正面。
本公开实施例中，通过在提供的基底201的背面形成阻挡层202，可以将基底201的背面与真空腔室1的内部空间隔离开来。如此，可以阻止基底201中的掺杂物经由基底201的背面进入到真空腔室1的内部空间中，并进而，扩散进入到后续生长的外延层23中。
在步骤S201中，提供基底211。
在一些实施例中，基底211可以采用如步骤S200中提及的材料制备获得，此处不再重复说明。
在一个示例中，基底211为砷化镓基底。
在步骤S202中，请参阅图6，于基底211的背面形成阻挡层212，得到初始衬底21，其中，初始衬底21的第一表面为基底211的正面。
在一些实施例中，采用诸如热氧化工艺、蒸发生长工艺、气相沉积工艺等在基底211的背面覆盖隔离材料以形成阻挡层212。
在一些实施例中，阻挡层212包括氧化物层或者氮化物层。
在相关技术中，氧化物层或者氮化物层的制备工艺较为成熟，可以较为方便地获得，并且氧化物层或氮化物层的性能稳定，不容易参与到后续步骤的处理中进而生成不需要的杂质。
可以理解，制备阻挡层212还可以选择生成诸如氮氧化物层等隔离效果更好，但是制备成本相对较高的方式。
在一个示例中，阻挡层212选择为氧化层。氧化物层和基底之间的粘附性较好，在后续对基底进行诸如热氧化等工艺处理时，氧化物层和基底之间可以维持较佳的界面稳定性，不易剥落。
在另一些实施例中，请参阅图7，步骤S200中提供一初始衬底21，包括如下步骤：
S201'，提供基底。
S202'，于基底的正面和背面同步形成阻挡层。
S203'，去除位于基底的正面的阻挡层，以保留基底和背面的阻挡层作为初始衬底；其中，初始衬底的第一表面为基底的正面。
在本公开实施例中，在基底的正面和背面同步形成阻挡层。其中，基底正面的阻挡层可以吸收一部分从基底中扩散出的掺杂物，并且可以阻止掺杂物经由其表面继续扩散。如此，可以减少靠近基底正面的区域中掺杂物的浓度。在后续步骤中去除基底正面的阻挡层，并继续生长外延层，得到的外延层中接收到经由基底扩散出的掺杂物的绝对数量将大大将减少，使得外延层的掺杂物成分更加纯净，导电率和导电均匀性更佳。从而保证了后续在外延层上继续加工的半导体器件的性能可靠性和产品的良品率。
在步骤S201'中，提供基底。
在一些实施例中，基底可以采用如步骤S200中提及的材料制备获得，此处不再重复说明。
在步骤S202'中，请参阅图8-A，于基底211的正面和背面同步形成阻挡层212。
在一些实施例中，采用热氧化工艺或者气相沉积工艺，在基底211正面和背面同步覆盖生成一层氧化物或者氮化物作为阻挡层212。
在一个示例中，阻挡层212是氧化硅膜，阻挡层212还有致密的表面，可以阻止基底211中的掺杂物经由基底211的表面继续向真空腔室1的内部空间中扩散。
在一个示例中，使用化学气相沉积工艺形成阻挡层212，设置的沉积反应温度范围包括200°C～500°C。
可以理解，生成阻挡层212的工艺选择主要取决于阻挡层212的类型以及生产实际需要。采用热氧化工艺可以最大程度利用现有的反应炉设备，但是需要采取较高的反应温度；采用化学气相沉积工艺对温度要求较低，但是需要增加专用反应设备。本申请对制造工艺选择不作限定。
在步骤S203'中，请继续参阅图8-B，去除位于基底211的正面的阻挡层212，以保留基底211和背面的阻挡层212作为初始衬底21；其中，初始衬底21的第一表面为基底211的正面。
在一些实施例中，采用刻蚀溶液去除位于基底211的正面的阻挡层212。
在一些实施例中，采用旋涂工艺，将刻蚀溶液均匀覆盖到基底211正面的阻挡层212上，在获得对基底211正面的阻挡层212良好的去除效果的同时，不会伤害到基底211以及基底211背面的阻挡层212。
在一个示例中，选择氢氟酸作为刻蚀溶液。
在一些实施例中，还可以选择CMP（化学机械抛光工艺）来去除基底211的正面的阻挡层212，以获得更为良好的表面质量，有利于后续外延隔离层22的附着和生长。
可以理解，本公开实施例中需要多次进行热氧化等高温热处理工艺，而越厚的初始衬底21在热应力作用下相对越平整，进而使得生长在其上的外延层23产生的翘曲更小，生长的晶体质量和均匀度也更好。如果初始衬底21的厚度偏薄，在热应力下作用下，初始衬底21的会产生较大的翘曲形变，导致生长的外延层23晶体质量恶化甚至会出现开裂的风险。因此，相较于外延隔离层22、外延层23以及阻挡层212，基底211的厚度应当设置得较厚，以使得制备的初始衬底21具备优良的热应力耐受能力。
在一些实施例中，基底211的厚度的取值范围包括400μm~600μm。
在一些实施例中，阻挡层212的厚度的取值范围包括0.01μm~0.1μm。
在一些实施例中，请参阅图9和图10，在基底211正面和背面同步形成阻挡层212之前，步骤S200中提供一初始衬底21，还包括对基底211进行RCA标准清洗。
可以理解，在制备基底211过程中，基底211的表面不可避免沾染有机物、润滑剂、油脂、光刻胶、化学溶剂等杂质以及生成自然氧化膜，在生成外延层23之前需要对其进行处理。工业生产中一般采用湿式化学清洗法（RCA）来对基底211进行清洗。
在一个示例中，选取首先选取硫酸-过氧化物混合物（SPM）去除基底211表面的有机物，再选取氢氟酸溶解去除基底211表面的自然氧化膜，最后再使用盐酸-过氧化氢-水混合溶液（HPM）去除基底211表面的金属颗粒等杂质，同时使硅片表面钝化，有利于外延层23的生长。
本公开实施例提供了一种复合衬底，可以采用上述一些实施例中复合衬底的制备方法制备获得。
在一些实施例中，请参阅图11，复合衬底2包括：初始衬底21、外延隔离层22以及外延层23；其中，外延隔离层22设置于初始衬底21的正面；外延层23设置于外延隔离层22的背离初始衬底21的表面。
在一些实施例中，初始衬底21包括砷化镓衬底。
在一些实施例中，外延隔离层22的厚度的取值范围包括0.1μm~10μm。
在一些实施例中，外延层23的厚度的取值范围包括1μm~100μm。
在一些实施例中，外延隔离层22和外延层23均包含掺杂单晶硅层。
在一些实施例中，请参阅图12，初始衬底21包括：基底211以及设置于基底211的背面的阻挡层212。
在一些实施例中，基底211的厚度的取值范围包括400μm~600μm。
在一些实施例中，阻挡层212的厚度的取值范围包括0.01μm~0.1μm。
在一些实施例中，阻挡层212包括氧化物层。
在一些实施例中，阻挡层212包括氮化物层。
本公开实施例中提供的复合衬底2可以减少自掺杂效应的发生，改善外延层23的导电率和导电均匀性。
本公开实施例提供了一种半导体结构，包括上述一些实施例中所述的复合衬底，以及沟槽隔离结构。
在一些实施例中，请参阅图13，半导体结构包括：复合衬底2以及沟槽隔离结构3，沟槽隔离结构3设置于复合衬底2中，并于外延层23中分隔出多个有源区AA。
可以理解，在复合衬底2中设置沟槽隔离结构3，将外延层23分隔出有源区AA，如此，在有源区AA中继续制备获得的半导体器件，可以具备良好的电学性能以及稳定性。
在一个示例中，沟槽隔离结构3是氧化硅（SiO2）隔离结构。
在一个示例中，沟槽隔离结构3还可以延伸到外延隔离层22中，以提供更好的隔离性能。
本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种复合衬底的制备方法，其特征在于，包括：
形成覆盖真空腔室腔壁的环境隔离层；
提供初始衬底，并放置所述初始衬底于所述真空腔室内；
于所述初始衬底的第一表面形成外延隔离层；
于所述外延隔离层的背离所述初始衬底的表面形成外延层，获得复合衬底。
2.根据权利要求1所述的复合衬底的制备方法，其特征在于，所述提供初始衬底，包括：
提供基底；
于所述基底的背面形成阻挡层，得到所述初始衬底；
其中，所述初始衬底的第一表面为所述基底的正面。
3.根据权利要求1所述的复合衬底的制备方法，其特征在于，所述提供初始衬底，包括：
提供基底；
于所述基底的正面和背面同步形成阻挡层；
去除位于所述基底的所述正面的所述阻挡层，以保留所述基底和所述背面的所述阻挡层作为所述初始衬底；
其中，所述初始衬底的第一表面为所述基底的正面。
4.根据权利要求2或3所述的复合衬底的制备方法，其特征在于，所述提供初始衬底，还包括：于形成所述阻挡层之前，对所述基底进行RCA标准清洗。
5.根据权利要求2或3所述的复合衬底的制备方法，其特征在于，所述阻挡层的材料包括氧化物层。
6.根据权利要求1~3中任一项所述的复合衬底的制备方法，其特征在于，
所述环境隔离层和所述外延隔离层均包括：无掺杂单晶硅层；
或，所述环境隔离层包括：无掺杂单晶硅层；所述外延隔离层包括：低掺杂单晶硅层。
7.根据权利要求1~3中任一项所述的复合衬底的制备方法，其特征在于，所述外延层包括掺杂单晶硅层。
8.根据权利要求1~3中任一项所述的复合衬底的制备方法，其特征在于，
所述环境隔离层的厚度的取值范围包括：0.1μm~100μm；
所述外延隔离层的厚度的取值范围包括：0.1μm~10μm；
所述外延层的厚度的取值范围包括：1μm~100μm。
9.一种复合衬底，其特征在于，包括：
基底；
阻挡层，设置于所述基底的背面；
外延隔离层，设置于所述基底的正面；
以及，外延层，设置于所述外延隔离层的背离所述基底的表面。
10.一种半导体结构，其特征在于，包括：
如权利要求9所述的复合衬底；
以及，沟槽隔离结构，设置于所述复合衬底中，并于所述外延层中分隔出多个有源区。
CN202211479849.2A 2022-11-24 2022-11-24 复合衬底及其制备方法、半导体结构 Pending CN115527843A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211479849.2A CN115527843A (zh) 2022-11-24 2022-11-24 复合衬底及其制备方法、半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211479849.2A CN115527843A (zh) 2022-11-24 2022-11-24 复合衬底及其制备方法、半导体结构

Publications (1)

Publication Number Publication Date
CN115527843A true CN115527843A (zh) 2022-12-27

Family

ID=84704896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211479849.2A Pending CN115527843A (zh) 2022-11-24 2022-11-24 复合衬底及其制备方法、半导体结构

Country Status (1)

Country Link
CN (1) CN115527843A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593272A (zh) * 2011-01-12 2012-07-18 清华大学 外延结构及其制备方法
CN105006502A (zh) * 2014-04-25 2015-10-28 三星电子株式会社 制造半导体器件的方法和维护沉积设备的方法
CN109216156A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 一种背面密封晶片的方法
CN115305566A (zh) * 2022-10-12 2022-11-08 广州粤芯半导体技术有限公司 外延层的制备方法以及含外延层的半导体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593272A (zh) * 2011-01-12 2012-07-18 清华大学 外延结构及其制备方法
CN105006502A (zh) * 2014-04-25 2015-10-28 三星电子株式会社 制造半导体器件的方法和维护沉积设备的方法
CN109216156A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 一种背面密封晶片的方法
CN115305566A (zh) * 2022-10-12 2022-11-08 广州粤芯半导体技术有限公司 外延层的制备方法以及含外延层的半导体

Similar Documents

Publication Publication Date Title
US9334583B2 (en) Method of preventing auto-doping during epitaxial layer growth by cleaning the reaction chamber with hydrogen chloride
US4698104A (en) Controlled isotropic doping of semiconductor materials
JP4950047B2 (ja) ゲルマニウムの成長方法及び半導体基板の製造方法
KR101500956B1 (ko) Ｓｏｉ웨이퍼의 제조 방법
US5110757A (en) Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition
JP3918565B2 (ja) 半導体装置の製造方法
US4882294A (en) Process for forming an epitaxial layer having portions of different thicknesses
JP3249921B2 (ja) 硅素／硅素ゲルマニウム双極子トランジスタ製造方法
EP1684335A1 (en) Process for producing silicon epitaxial wafer
JPH08213331A (ja) 転位欠陥の少ない半導体製造方法
KR100406580B1 (ko) 반도체 소자의 콘택 플러그 형성방법
JP3113156B2 (ja) 半導体基板の製造方法
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
CN115527843A (zh) 复合衬底及其制备方法、半导体结构
US6445043B1 (en) Isolated regions in an integrated circuit
JP2911694B2 (ja) 半導体基板及びその製造方法
EP0822274A2 (en) Method for manufacturing epitaxial wafer
CN113793802A (zh) 晶圆背封结构及制造方法
US4056414A (en) Process for producing an improved dielectrically-isolated silicon crystal utilizing adjacent areas of different insulators
US9590083B2 (en) ITC-IGBT and manufacturing method therefor
KR20090017074A (ko) 에피층 성장방법
JP2011228330A (ja) シリコンエピタキシャルウエーハの製造方法
WO2022054429A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
KR100518561B1 (ko) 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자
KR101068150B1 (ko) 반도체 소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20221227