CN115513214A

CN115513214A - 集成电路及制造集成电路的方法

Info

Publication number: CN115513214A
Application number: CN202210351745.7A
Authority: CN
Inventors: 陈建盈; 陈彦臻; 杨耀仁; 张盟昇; 黄家恩
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2021-08-26
Filing date: 2022-04-02
Publication date: 2022-12-23
Also published as: US11837539B2; US20240047348A1; US20230061343A1; TW202310337A

Abstract

一种集成电路及制造集成电路的方法，集成电路包括在一第一金属层中的一正面水平导线、在一第二金属层中的一正面垂直导线、一正面熔丝元件及一背面导线。该正面水平导线经由一正面端子通孔连接器直接连接至一晶体管的漏极端子导体。该正面垂直导线经由一正面金属至金属通孔连接器直接连接至该正面水平导线。该正面熔丝元件具有导电连接至该正面垂直导线的一第一熔丝端子。该背面导线经由一背面端子通孔连接器直接连接至该晶体管的源极端子导体。

Description

集成电路及制造集成电路的方法

技术领域

本案是有关于一种电路及制造方法，且特别是有关于一种集成电路及制造集成电路的方法。

背景技术

集成电路(integrated circuit,IC)有时包括一次性可程序化(one-time-programmable,“OTP”)记忆体元件以提供非挥发性记忆体(non-volatile memory,“NVM”)，其中当IC断电时数据不会丢失。一种类型的NVM包括通过使用在每一端连接至其他电路元件的导电材料(金属、多晶硅等)的窄带(亦称为“链路”)而整合至IC中的电熔丝(eFuse)。要对电熔丝进行程序化，施加程序化电流以破坏性地改变(即，熔断)链路，从而增大电熔丝的电阻。通常，为了判定电熔丝的状态，将感测电路应用于链路，并将其与参考电阻装置进行比较。

发明内容

本案内容的一技术态样是关于一种集成电路。集成电路包含基板、在基板上的半导体结构、栅极导体、漏极端子导体、源极端子导体、正面水平导线、正面垂直导线、正面熔丝元件及背面导线。在基板上的半导体结构，其中具有作用区，其中半导体结构在作用区内在第一方向上延伸。栅极导体在晶体管的通道区处与半导体结构相交。漏极端子导体与半导体结构相交。源极端子导体与半导体结构相交。正面水平导线在第一金属层中在第一方向上延伸，其中第一金属层位于栅极导体以及漏极端子导体及源极端子导体中的每一者上方，且其中正面水平导线经由正面端子通孔连接器直接连接至漏极端子导体。正面垂直导线在第二金属层中在第二方向上延伸，第二方向垂直于第一方向，其中第二金属层位于第一金属层上方，且其中正面垂直导线经由正面金属至金属通孔连接器直接连接至正面水平导线。正面熔丝元件具有导电连接至正面垂直导线的第一熔丝端子。背面导线经由背面端子通孔连接器直接连接至源极端子导体，且其中背面导线与正面熔丝元件位于基板的相对侧处。

本案内容的另一技术态样是关于一种集成电路。集成电路包含一基板、在该基板上的一半导体结构、一栅极导体、一源极端子导体、一漏极端子导体、一第一正面水平导线、一背面导线及一背面熔丝元件。在该基板上的该半导体结构，其中具有作用区，其中该半导体结构在该基板的一正面上且在一作用区内在一第一方向上延伸。该栅极导体在一晶体管的一通道区处与该半导体结构相交。该源极端子导体其在该晶体管的一源极区处与该半导体结构相交。该漏极端子导体在该晶体管的一漏极区处与该半导体结构相交。该第一正面水平导线在一第一金属层中在该第一方向上延伸，其中该第一金属层位于该栅极导体以及该源极端子导体及该漏极端子导体中的每一者上方，且其中该第一正面水平导线经由一正面端子通孔连接器直接连接至该源极端子导体。该背面导线，其经由一背面端子通孔连接器直接连接至该漏极端子导体，且其中该背面导线位于该基板的一背面上。该背面熔丝元件导电连接至该背面导线，且其中该背面熔丝元件与该第一正面水平导线位于该基板的相对侧处。

本案内容的又一技术态样是关于一种制造集成电路的方法。制造集成电路的方法包含以下步骤：在一基板的一正面上制造多个晶体管，其中该晶体管包括一栅极导体、一源极端子导体及一漏极端子导体；在该栅极导体以及该源极端子导体及该漏极端子导体中的每一者上方沉积绝缘材料；在该绝缘材料上方沉积一第一金属层，且图案化该第一金属层以形成于一第一方向上延伸的正面水平导线，且其中该些正面水平导线包括经由一正面端子通孔连接器直接连接至该源极端子导体的一正面水平导线；在覆盖该第一金属层的一层间介电质层上沉积一第二金属层，且图案化该第二金属层以形成于垂直于该第一方向的一第二方向上延伸的正面垂直导线，且其中一正面垂直导线经由一正面金属至金属通孔连接器直接连接至该正面水平导线；在该基板的一背面上沉积一第一背面金属层，且图案化该第一背面金属层以形成背面第一金属导线，该背面第一金属导线包括经由一背面端子通孔连接器直接连接至该漏极端子导体的一背面第一金属导线；在覆盖该第一背面金属层的一第一背面层间介电质层上沉积一第二背面金属层，且图案化该第二背面金属层以形成背面第二金属导线，该背面第二金属导线包括经由一金属至金属通孔连接器直接连接至该背面第一金属导线的一背面第二金属导线；以及在该第二背面金属层中或一第三背面金属层中形成一背面熔丝元件，其中该第三背面金属层位于覆盖该第二背面金属层的一第二背面层间介电质层上方，其中该背面熔丝元件导电连接至该背面第二金属导线。

附图说明

当与附图一起阅读时，根据以下详细描述可最佳地理解本案的态样。注意，根据行业中的标准实务，各种特征未按比例绘制。实际上，为了论述的清楚起见，可任意地增大或减小各种特征的尺寸。

图1A至图1B为根据一些实施例的电熔丝位元格的布局图；

图1C至图1D为根据一些实施例的图1A至图1B及图7中的电熔丝位元格的横截面图；

图2A至图2B为根据一些实施例的电熔丝位元格的布局图；

图2C至图2D为根据一些实施例的图2A至图2B及图7中的电熔丝位元格的横截面图；

图3A至图3B为根据一些实施例的电熔丝位元格的布局图；

图3C至图3D为根据一些实施例的图3A至图3B及图7中的电熔丝位元格的横截面图；

图4A至图4B为根据一些实施例的电熔丝位元格的布局图；

图4C至图4D为根据一些实施例的图4A至图4B及图7中的电熔丝位元格的横截面图；

图5A至图5B为根据一些实施例的电熔丝位元格的布局图；

图5C至图5D为根据一些实施例的图5A至图5B及图7中的电熔丝位元格的横截面图；

图6A至图6B为根据一些实施例的电熔丝位元格的布局图；

图6C至图6D为根据一些实施例的图6A至图6B及图7中的电熔丝位元格的横截面图；

图7为根据一些实施例的用于一些电熔丝位元格中的晶体管的连接的布局设计；

图8A至图8B为根据一些实施例的如所揭示的一些电熔丝位元格的等效电路；

图9A至图9B为根据一些实施例的如所揭示的一些电熔丝位元格的等效电路；

图10A至图10D为根据一些实施例的制造具有电熔丝位元格的集成电路的方法的流程图；

图11为根据一些实施例的电子设计自动化(electronic design automation,EDA)系统的方块图；

图12为根据一些实施例的集成电路(integrated circuit,IC)制造系统及与其相关联的IC制造流程的方块图。

【符号说明】

30A：端子导体

31A：端子导体

32A：端子导体

33A：端子导体

34A：端子导体

35A：端子导体

36A：端子导体

37A：端子导体

38A：端子导体

39A：端子导体

40：熔丝元件

41：第一熔丝端子

42：第二熔丝端子

50L：虚设栅极导体

50R：虚设栅极导体

51A：栅极导体

51B：栅极导体

52A：栅极导体

52B：栅极导体

53A：栅极导体

53B：栅极导体

54A：栅极导体

54B：栅极导体

55A：栅极导体

55B：栅极导体

56A：栅极导体

56B：栅极导体

57A：栅极导体

57B：栅极导体

58A：栅极导体

58B：栅极导体

59A：栅极导体

59B：栅极导体

60A：字元连接线

60B：字元连接线

61：正面水平导线

62：正面水平导线

63：正面水平导线

67：正面水平导线

68：正面水平导线

69：正面水平导线

71：正面垂直导线

72：正面垂直导线

73：正面垂直导线

74：正面垂直导线

75A：正面垂直导线

75B：正面垂直导线

76A：正面垂直导线

76B：正面垂直导线

77A：正面垂直导线

77B：正面垂直导线

78A：正面垂直导线

78B：正面垂直导线

80：半导体结构

80A：半导体结构

80B：半导体结构

91：位元连接线

92：位元连接线

93：位元连接线

100：电熔丝位元格

110：基板

140：背面熔丝元件

141：第一熔丝端子

142：第二熔丝端子

161：背面水平导线

162：背面水平导线

163：背面水平导线

164：背面水平导线

166：背面水平导线

167：背面水平导线

168：背面水平导线

169：背面水平导线

170a：背面垂直导线

170b：背面垂直导线

170c：背面垂直导线

171：背面垂直导线

172：背面垂直导线

173：背面垂直导线

174：背面垂直导线

175：背面垂直导线

175A：背面垂直导线

175B：背面垂直导线

176：背面垂直导线

176A：背面垂直导线

176B：背面垂直导线

177：背面垂直导线

177A：背面垂直导线

177B：背面垂直导线

178：背面垂直导线

178A：背面垂直导线

178B：背面垂直导线

191：背面位元连接线

192：背面位元连接线

193：背面位元连接线

200：电熔丝位元格

210：基板

300：电熔丝位元格

310：基板

400：电熔丝位元格

500：电熔丝位元格

510：基板

600：电熔丝位元格

610：基板

1000A：方法

1000B：方法

1000C：方法

1000D：方法

1010：操作

1020A：操作

1020BC：操作

1020D：操作

1030：操作

1030D：操作

1038：操作

1040：操作

1050：操作

1060：操作

1065A：操作

1065BD：操作

1065C：操作

1070：操作

1075：操作

1080：操作

1088：操作

1100：EDA系统

1102：硬件处理器

1104：储存媒体

1106：指令

1107：程序库

1108：总线

1109：布局图

1110：I/O接口

1112：网络接口

1142：使用者界面

BM0：第一背面金属层

BM1：第二背面金属层

ILD1：层间介电质

ILD2：层间介电质

INS：绝缘材料

M0：第一金属层

M1：第二金属层

M2：第三金属层

VDDQ：位元节点

VP：电熔丝节点

VSS：供电电压

P-P'：切割平面

N-N'：切割平面

Worldline：字线

具体实施方式

以下揭示内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件、值、操作、材料、配置等的特定实例以简化本案。当然，此等仅为实例而非限制性的。可预期其他组件、值、操作、材料、配置等。举例而言，在下文的描述中，在第二特征上方或上的第一特征的形成可包括其中第一特征与第二特征直接接触地形成的实施例，且亦可包括其中在第一特征与第二特征之间形成额外特征，使得第一特征与第二特征可不直接接触的实施例。另外，本案可在各个实例中重复参考数字及/或字母。此重复是出于简单及清楚的目的，且其本身并不指示所论述的各种实施例及/或组态之间的关系。

此外，为了便于描述，在本文中可使用诸如“下方”、“在...下方”、“下部”、“在上方”、“上部”等的空间相对术语，以便于描述一个元件或特征与另一(些)元件或特征的关系，如图所示。除了在图中描述的定向之外，空间相对术语亦意欲涵盖元件在使用或操作中的不同定向。设备可以其他方式定向(旋转90度或以其他定向)，且本文中使用的空间相对描述语可同样地被相应地解释。

在一些实施例中，集成电路中的电熔丝位元格包括位于基板正面或基板背面的熔丝元件。电熔丝位元格进一步包括具有连接至电源节点的源极端子及在电熔丝节点处连接至熔丝元件的漏极端子的晶体管。电熔丝位元格进一步包括正面网状结构及背面网状结构。正面网状结构及背面网状结构中的每一者为电源节点或电熔丝节点。正面网状结构包括在一个正面金属层中的正面水平导线及在另一正面金属层中的正面垂直导线。背面网状结构包括在一个背面金属层中的背面水平导线及在另一背面金属层中的背面垂直导线。当对应网状结构中的导线的线宽增大时，电源节点或电熔丝节点的电压压降(IR drop)降低。

在一些实施例中，当背面导线可用于形成背面网状结构时，电熔丝位元格中的电压压降小于背面导线不可用的一些替代实施中的电压压降。降低电压压降改良电熔丝位元格的可靠性及具有许多电熔丝位元格的集成电路的可靠性。此外，在一些实施例中，当集成电路的电熔丝位元格中的熔丝元件位于基板的背面时，具有背面熔丝元件的电熔丝位元格中储存的信息通常比在电熔丝位元格中的熔丝元件位于基板的正面的一些替代实施中储存的信息更安全。

图1A至图1B为根据一些实施例的电熔丝位元格100的布局图。图1A中的布局图包括在基板110的正面的第一金属层及第二金属层的布局设计，且图1B的布局图包括在基板110的背面的第一背面金属层及第二背面金属层的布局设计。图7为根据一些实施例的用于一些电熔丝位元格(诸如，电熔丝位元格100)中的晶体管的连接的布局设计。图1C为根据一些实施例的在图1A至图1B及图7中指定的切割平面P-P'中的电熔丝位元格的横截面图。图1D为根据一些实施例的在图1A至图1B及图7中指定的切割平面N-N'中的电熔丝位元格100的横截面图。电熔丝位元格100的等效电路在图8A中展示。

如图7及图1C至图1D所示，电熔丝位元格100包括在基板110上的半导体结构80A及80B。半导体结构80A及80B中的每一者在作用区内在X方向上延伸。电熔丝位元格100包括在Y方向上延伸的栅极导体(图7中的51A～59A及51B～59B)。此处，Y方向垂直于X方向。栅极导体51A～59A中的每一者在对应通道区处与半导体结构80A相交，且栅极导体51B～59B中的每一者在对应通道区处与半导体结构80B相交。电熔丝位元格100包括在Y方向上延伸的端子导体(30A～39A及30B～39B)。端子导体30A～39A中的每一者在对应源极/漏极区处与半导体结构80A相交，且端子导体30B～39B中的每一者在对应源极/漏极区处与半导体结构80B相交。在一些实施例中，当半导体结构80A及80B为鳍式结构时，半导体结构中形成的晶体管为鳍式场效应晶体管(FIN FIELD EFFECT TRANSISTOR,FinFET)。在一些实施例中，当半导体结构80A及80B为纳米片(nano-sheet)结构时，在半导体结构中形成的晶体管为纳米片晶体管。在一些实施例中，当半导体结构80A及80B为纳米线(nano-wire)结构时，形成于半导体结构中的晶体管为纳米线晶体管。

在图7及图1C至图1D中，在单元的垂直边界处的半导体结构(80A及80B)中的虚设栅极导体(50L及50R)下方提供隔离区以用于单元隔离。具体言之，隔离区将电熔丝位元格100中的作用区(诸如源极区、漏极区及通道区)与相邻单元中的其他作用区隔离。

在图1A及图1C至图1D，电熔丝位元格100包括在第一金属层M0中在X方向上延伸的正面水平导线(61～63及67～69)。电熔丝位元格100包括在第一金属层M0中在X方向上延伸的字元连接线(60A及60B)。第一金属层M0位于栅极导体(51A～59A及51B～59B)及端子导体(30A～39A及30A～39A)上方的绝缘材料INS上。正面水平导线61～63中的每一者经由对应的正面端子通孔连接器VD直接连接至漏极端子导体30A、32A、34A、36A及38A。正面水平导线67～69中的每一者经由对应的正面端子通孔连接器VD直接连接至漏极端子导体30B、32B、34B、36B及38B。字元连接线60A经由对应的正面栅极通孔连接器VG直接连接至栅极导体(51A～59A)。字元连接线60B经由对应的正面栅极通孔连接器VG直接连接至栅极导体(51B～59B)。

在图1A及图1C至图1D中，电熔丝位元格100包括在第二金属层M1中在Y方向上延伸的正面垂直导线(71～74、75A～78A及75B～78B)。电熔丝位元格100进一步包括在第二金属层M1中在Y方向上延伸的位元连接线91～93。第二金属层M1位于第一金属层M0上方，且与第一金属层M0之间通过一层层间介电质ILD1隔开。正面垂直导线71～74中的每一者经由对应的正面金属至金属通孔连接器V0直接连接至正面水平导线61～63及67～69。正面垂直导线75A～78A中的每一者经由对应的正面金属至金属通孔连接器V0直接连接至正面水平导线61～63。正面垂直导线75B～78B中的每一者经由对应的正面金属至金属通孔连接器V0直接连接至正面水平导线67～69。正面金属至金属通孔连接器V0为穿过两个金属层(M0及M1)之间的层间介电质ILD1，同时将第一金属层M0中的导线与第二金属层M1中的导线连接的通孔连接器。

在图1A及图1C至图1D中，电熔丝位元格100包括熔丝元件40，此熔丝元件40具有第一熔丝端子41及第二熔丝端子42。在一些实施例中，熔丝元件40为金属熔丝。当大于临界值的电流穿过金属熔丝时，金属熔丝会熔断，且两个熔丝端子之间的电阻值会由低电阻值变为高电阻值。在一些实施例中，第一熔丝端子41、熔丝元件40及第二熔丝端子42中的每一者形成于第三金属层M2中在X方向上延伸的金属线的一部分中。第三金属层M2位于第二金属层M1的上方，且与第二金属层M1通过一层层间介电质ILD2隔开。在图1A及图1C至图1D中，第一熔丝端子41经由对应的正面一通孔连接器V1导电连接至正面垂直导线71～74中的每一者。第二熔丝端子42经由对应的正面一通孔连接器V1导电连接至位元连接线91～93中的每一者。正面一通孔连接器V1为穿过两个金属层(M1及M2)之间的层间介电质ILD2同时连接第三金属层M2中的导线与第二金属层M1中的导线的通孔连接器。

在图1A及图1C至图1D中，第一熔丝端子41、熔丝元件40及第二熔丝端子42中的每一者在相同的第三金属层M2中。在一些替代实施例中，第一熔丝端子41、熔丝元件40及第二熔丝端子42在不同的第三金属层中。举例而言，在一些替代实施例中，第一熔丝端子41及第二熔丝端子42中的每一者在第三金属层M2中，而熔丝元件40为在第五金属层M4中的金属熔丝，且熔丝元件40经由各种通孔连接器连接至熔丝端子。在一些替代实施例中，第一熔丝端子41及熔丝元件40中的每一者在第三金属层M2中，而第二熔丝端子42在第五金属层M4中，且熔丝元件40经由各种通孔连接器连接至第二熔丝端子42。金属熔丝为用作熔丝元件40的电熔丝的实例。用作熔丝元件40的其他类型的电熔丝在本案的预期范围内。

在图1B及图1C至图1D中，电熔丝位元格100包括在第一背面金属层BM0中在X方向上延伸的背面水平导线(161～163及167～169)。在图1C至图1D中，第一背面金属层BM0由基板110支撑。背面水平导线161～163中的每一者经由对应的背面端子通孔连接器BVD直接连接至源极端子导体31A、33A、35A、37A及39A。背面水平导线167～169中的每一者经由对应的背面端子通孔连接器BVD直接连接至源极端子导体31B、33B、35B、37B及39B。

在图1B及图1C至图1D中，电熔丝位元格100包括在第二背面金属层BM1中在Y方向上延伸的背面垂直导线(171～178及170a～170c)。第二背面金属层BM1与第一背面金属层BM0通过一层背面层间介电质ILD1(B)隔开。背面垂直导线(171～178及170a～170c)中的每一者经由对应的背面金属至金属通孔连接器BV0直接连接至背面水平导线(161～163及167～169)。背面水平导线及背面垂直导线的互连网状结构形成电熔丝位元格100的电源节点。背面金属至金属通孔连接器BV0为穿过两个金属层(BM0及BM1)之间的层间介电质ILD1同时将第一背面金属层BM0中的导线与第二背面金属层BM1中的导线连接的通孔连接器。

在图1A至图1B中，通过将正面水平导线与正面垂直导线互连，在基板110的正面处形成用于电熔丝节点VP的网状结构。通过将背面水平导线与背面垂直导线互连，在基板110的背面处形成电源节点的网状结构。在一些实施例中，当半导体结构80A及80B中的晶体管为n通道晶体管时，电熔丝位元格100的等效电路如图8A所示。电熔丝位元格100的电源节点用以接收供电电压VSS。熔丝元件40的第一熔丝端子41连接至电熔丝节点VP。熔丝元件40的第二熔丝端子42连接至位元节点VDDQ。

图2A至图2B为根据一些实施例的电熔丝位元格200的布局图。图2A中的布局图包括在基板210的正面的第一金属层及第二金属层的布局设计，且图2B的布局图包括在基板210的背面的第一背面金属层及第二背面金属层的布局设计。电熔丝位元格200中晶体管的连接的布局设计由图7指定。图2C为根据一些实施例的在图2A至图2B及图7中指定的切割平面P-P'中的电熔丝位元格的横截面图。图2D为根据一些实施例的在图2A至图2B及图7中指定的切割平面N-N'中的电熔丝位元格200的横截面图。电熔丝位元格200的等效电路如图8A所示。

位于基板210的正面处的电熔丝位元格200中的元件的布局设计(如图2A及图7中所指定)与在基板110的正面处的电熔丝位元格100中的元件的布局设计(如图1A及图7中的布局设计所指定)相同。在基板(110及210)的正面的共同元件包括半导体结构(80A及80B)、栅极导体(51A～59A及51B～59B)、端子导体(30A～39A及30B～39B)及虚设栅极导体(50L及50R)。在基板(110及210)的正面的共同元件进一步包括正面水平导线(61～63及67～69)、字元连接线(60A及60B)、正面垂直导线(71～74、75A～78A及75B～78B)、位元连接线91～93、具有熔丝端子41及42的熔丝元件40、及各种正面通孔连接器。

在基板210的背面的电熔丝位元格200中元件的布局设计如图2B所描绘。图2B中的布局设计在第一背面金属层及第二背面金属层中的背面导线的定向方面不同于图1B中的布局设计。图2B中的背面水平导线(161～163及167～169)位于第二背面金属层BM1中，而图1B中的背面水平导线(161～163及167～169)位于第一背面金属层BM0中。图2B中的垂直导线(171～178及170a～170c)位于第一背面金属层BM0中，而图1B中的垂直导线(171～178及170a～170c)位于第二背面金属层BM1中。

此外，在图2B及图2C至图2D中，背面垂直导线172、174、176、178及170b中的每一者经由对应的背面端子通孔连接器BVD对应地连接至源极端子导体31A、33A、35A、37A及39A中的一者。背面垂直导线172、174、176、178及170b中的每一者亦经由对应的背面端子通孔连接器BVD对应地连接至源极端子导体31B、33B、35B、37B及39B中的一者。举例而言，背面垂直导线172经由对应的背面端子通孔连接器BVD直接连接至源极端子导体31A及31B中的一者。另外，背面垂直导线(171～178及170a～170c)中的每一者经由对应的背面金属至金属通孔连接器BV0直接连接至背面水平导线(161～163及167～169)。

在图2A至图2B中，通过将正面水平导线与正面垂直导线互连，在基板210的正面处形成用于电熔丝节点VP的网状结构。通过将背面水平导线与背面垂直导线互连，在基板210的背面处形成用于电源节点的网状结构。在一些实施例中，当半导体结构80A及80B中的晶体管为n通道晶体管时，电熔丝位元格200的等效电路如图8A所示。电熔丝位元格200的电源节点用以接收供电电压VSS。熔丝元件40的第一熔丝端子41连接至电熔丝节点VP。熔丝元件40的第二熔丝端子42连接至位元节点VDDQ。

图3A至图3B为根据一些实施例的电熔丝位元格300的布局图。图3A中的布局图包括在基板310的正面处的第一金属层及第二金属层的布局设计，且图3B中的布局图包括在基板310的背面处的第一背面金属层及第二背面金属层的布局设计。电熔丝位元格300中的晶体管的连接的布局设计由图7指定。图3C为根据一些实施例的在图3A至图3B中指定的切割平面P-P'中的电熔丝位元格的横截面图。图3D为根据一些实施例的在图3A至图3B中指定的切割平面N-N'中的电熔丝位元格300的横截面图。电熔丝位元格300的等效电路如图8A所示。

在图3A及图3C至图3D中，电熔丝位元格300包括在第一金属层M0中在X方向上延伸的正面水平导线(61～63及67～69)。电熔丝位元格300包括在第一金属层M0中在X方向上延伸的字元连接线(60A及60B)。第一金属层M0在栅极导体(51A～59A及51B～59B)及端子导体(30A～39A及30A～39A)上方。正面水平导线61～63中的每一者经由对应的正面端子通孔连接器VD直接连接至源极端子导体31A、33A、35A、37A及39A。正面水平导线67～69中的每一者经由对应的正面端子通孔连接器VD直接连接至源极端子导体31B、33B、35B、37B及39B。

在图3A及图3C至图3D中，电熔丝位元格300包括在第二金属层M1中在Y方向上延伸的正面垂直导线(71～78及70a～70b)。正面垂直导线(71～78及70a～70b)中的每一者经由对应的正面金属至金属通孔连接器V0直接连接至正面水平导线(61～63及67～69)。

在图3B及图3C至图3D中，电熔丝位元格300包括在第一背面金属层BM0中在X方向上延伸的背面水平导线(161～163及167～169)。在图1C至图1D中，第一背面金属层BM0由基板310支撑。背面水平导线161～163中的每一者经由对应的背面端子通孔连接器BVD直接连接至漏极端子导体30A、32A、34A、36A及38A。背面水平导线167～169中的每一者经由对应的背面端子通孔连接器BVD直接连接至漏极端子导体30B、32B、34B、36B及38B。

在图3B及图3C至图3D中，电熔丝位元格300包括在第二背面金属层BM1中在Y方向上延伸的背面垂直导线(171～174、175A～178A及175B～178B)。电熔丝位元格300进一步包括在第二背面金属层BM1中在Y方向上延伸的背面位元连接线191～193。第二背面金属层BM1与第一背面金属层BM0通过一层背面层间介电质ILD1(B)隔开。背面垂直导线171～174中的每一者经由对应的背面金属至金属通孔连接器BV0直接连接至背面水平导线161～163及167～169。背面垂直导线175A～178A中的每一者经由对应的背面金属至金属通孔连接器BV0直接连接至背面水平导线161～163。背面垂直导线175B～178B中的每一者经由对应的背面金属至金属通孔连接器BV0直接连接至背面水平导线167～169。

在图3B及图3C至图3D中，电熔丝位元格300包括具有第一熔丝端子141及第二熔丝端子142的背面熔丝元件140(BM2)。在一些实施例中，熔丝元件140(BM2)为金属熔丝。第一熔丝端子141、熔丝元件140(BM2)及第二熔丝端子142中的每一者形成于在第三背面金属层BM2中在X方向上延伸的金属线的一部分中。第三背面金属层BM2通过背面层间介电质层ILD2(B)与第二金属层BM1隔开。在图3B及图3C至图3D中，第一熔丝端子141经由对应的背面通孔连接器BV1导电连接至正面垂直导线171～174中的每一者。第二熔丝端子142经由对应的背面通孔连接器BV1导电连接至背面位元连接线191～193中的每一者。背面通孔连接器BV1为穿过两个金属层(BM1及BM2)之间的层间介电质ILD2(B)，同时将第三背面金属层BM2中的导线与第二背面金属层BM1中的导线连接的通孔连接器。

在图3B中且如图3C至图3D所示，第一熔丝端子141、熔丝元件140(BM2)及第二熔丝端子142中的每一者形成于相同的第二背面金属层BM2中。在一些替代实施例中，第一熔丝端子141、熔丝元件140(BM2)及第二熔丝端子142在不同的第三金属层中。举例而言，在一些替代实施例中，第一熔丝端子141及第二熔丝端子142中的每一者在第三背面金属层BM2中，而熔丝元件140为在第五背面金属层BM4中的金属熔丝，且熔丝元件140经由各种通孔连接器连接至熔丝端子。在一些替代实施例中，第一熔丝端子141及熔丝元件140(BM2)中的每一者在第三背面金属层BM2中，而第二熔丝端子142在第五背面金属层BM4中，且熔丝元件140(BM2)经由各种通孔连接器连接至第二熔丝端子142。金属熔丝为用作熔丝元件的电熔丝的实例。用作熔丝元件的其他类型的电熔丝在本案的预期范围内。

在图3A至图3B中，通过将正面水平导线与正面垂直导线互连，在基板310的正面处形成用于电源节点的网状结构。通过将背面水平导线与背面垂直导线互连，在基板310的背面处形成用于电熔丝节点VP的网状结构。在一些实施例中，当半导体结构80A及80B中的晶体管为n通道晶体管时，电熔丝位元格300的等效电路如图8A所示。电熔丝位元格300的电源节点用以接收供电电压VSS。熔丝元件140(BM2)的第一熔丝端子141连接至电熔丝节点VP。熔丝元件140(BM2)的第二熔丝端子142连接至位元节点VDDQ。

图4A至图4B为根据一些实施例的电熔丝位元格400的布局图。图4A中的布局图包括在基板410的正面的第一金属层及第二金属层的布局设计，且图4B的布局图包括在基板410的背面的第一背面金属层及第二背面金属层的布局设计。电熔丝位元格400中的晶体管的连接的布局设计由图7指定。图4C为根据一些实施例的在图4A至图4B中指定的切割平面P-P'中的电熔丝位元格的横截面图。图4D为根据一些实施例的在图4A至图4B中指定的切割平面N-N'中的电熔丝位元格400的横截面图。电熔丝位元格400的等效电路如图8A所示。

在基板410的正面处的电熔丝位元格400中的元件的布局设计(如图4A及图7所指定)与在基板310的正面处的电熔丝位元格300中的元件布局设计(如图3A及图7中的布局设计所指定)相同。在基板(410及310)的正面处的共同元件包括半导体结构(80A及80B)、栅极导体(51A～59A及51B～59B)、端子导体(30A～39A及30B～39B)及虚设栅极导体(50L及50R)。在基板(410及310)的正面处的共同元件进一步包括正面水平导线(61～63及67～69)及正面垂直导线(71～78及70a～70c)，以及各种正面通孔连接器。

在基板410的背面处的电熔丝位元格400中元件的布局设计如图4B所描绘。图4B的布局设计在第一背面金属层及第二背面金属层中的背面导线的定向及背面熔丝元件的位置方面不同于图3B的布局设计。图4B中的背面水平导线(161～163及167～169)位于第二背面金属层BM1中，而图3B中的背面水平导线(161～163及167～169)位于第一背面金属层BM0中。图4B中的背面垂直导线(171～174、175A～178A及175B～178B)位于第一背面金属层BM0中，而图3B中的背面垂直导线(171～174、175A～178A及175B～178B)位于第二背面金属层BM1中。图4B中的背面位元连接线191～193位于第一背面金属层BM0中，而图3B中的背面位元连接线191～193位于第二背面金属层BM1中。另外，图4B中的熔丝元件140(BM1)为形成于第二背面金属层BM1中的金属熔丝，而图3B中的熔丝元件140(BM2)为形成于第三背面金属层BM2中的金属熔丝。

在图4B及图4C至图4D中，背面垂直导线171、173、175A及177A中的每一者经由背面端子通孔连接器BVD导电连接至漏极端子导体30A、32A、34A及36A中的对应一者。背面垂直导线171、173、175B及177B中的每一者经由背面端子通孔连接器BVD导电连接至漏极端子导体30B、32B、34B及36B中的对应一者。

在图4B及图4C至图4D中，第一熔丝端子141、熔丝元件140(BM1)及第二熔丝端子142中的每一者形成于第二背面金属层BM1中在X方向上延伸的金属线的一部分中。第一熔丝端子141经由对应的背面金属至金属连接器BV0导电连接至背面垂直导线171～174中的每一者。第二熔丝端子142经由对应的背面金属至金属连接器BV0导电连接至背面位元连接线191～193中的每一者。

在图4B及图4C至图4D中，第一熔丝端子141、熔丝元件140(BM1)及第二熔丝端子142中的每一者形成于相同的第二背面金属层BM1中。在一些替代实施例中，第一熔丝端子141、熔丝元件140(BM1)及第二熔丝端子142在不同的第三金属层中。举例而言，在一些替代实施例中，第一熔丝端子141及第二熔丝端子142中的每一者在第二背面金属层BM1中，而熔丝元件140为在第四背面金属层BM3中的金属熔丝，且熔丝元件140经由各种通孔连接器连接至熔丝端子。在一些替代实施例中，第一熔丝端子141及熔丝元件140(BM1)中的每一者在第二背面金属层BM1中，而第二熔丝端子142在第四背面金属层BM3中，且熔丝元件140(BM1)经由各种通孔连接器连接至第二熔丝端子142。金属熔丝为用作熔丝元件的电熔丝的实例。用作熔丝元件的其他类型的熔丝在本案的预期范围内。

在图4A至图4B中，通过将正面水平导线与正面垂直导线互连，在基板410的正面处形成用于电源节点的网状结构。通过将背面水平导线与背面垂直导线互连，在基板410的背面处形成用于电熔丝节点VP的网状结构。在一些实施例中，当半导体结构80A及80B中的晶体管为n通道晶体管时，电熔丝位元格400的等效电路如图8A所示。电熔丝位元格400的电源节点用以接收供电电压VSS。熔丝元件140(BM1)的第一熔丝端子141连接至熔丝节点VP。熔丝元件140(BM1)的第二熔丝端子142连接至位元节点VDDQ。

图5A至图5B为根据一些实施例的电熔丝位元格500的布局图。图5A中的布局图包括在基板510的正面处的第一金属层及第二金属层的布局设计，且图5B的布局图包括在基板510的背面处的第一背面金属层及第二背面金属层的布局设计。电熔丝位元格500中的晶体管的连接的布局设计由图7指定。图5C为根据一些实施例的在图5A至图5B及图7中指定的切割平面P-P'中的电熔丝位元格的横截面图。图5D为根据一些实施例的在图5A至图5B及图7中指定的切割平面N-N'中的电熔丝位元格500的横截面图。电熔丝位元格500的等效电路如图9A所示。

在图5A及图5C至图5D中，电熔丝位元格500包括在第一金属层M0中在X方向上延伸的正面水平导线(61～63及67～69)。正面水平导线62及64中的每一者经由对应的正面端子通孔连接器VD直接连接至源极端子导体31A、33A、35A、37A及39A。正面水平导线66及68中的每一者经由对应的正面端子通孔连接器VD直接连接至源极端子导体31B、33B、35B、37B及39B。正面水平导线61及63中的每一者经由对应的正面端子通孔连接器VD直接连接至漏极端子导体30A、32A、34A、36A及38A。正面水平导线67及69中的每一者经由对应的正面端子通孔连接器VD直接连接至漏极端子导体30B、32B、34B、36B及38B。

在图5A及图5C至图5D中，电熔丝位元格500包括在第一金属层M0中在X方向上延伸的字元连接线(60A及60B)。字元连接线60A经由对应的正面栅极通孔连接器VG经由栅极通孔连接器(51A～59A)直接连接至栅极导体。字元连接线60B经由对应的正面栅极通孔连接器VG经由栅极通孔连接器(51B～59B)直接连接至栅极导体。

在图5A及图5C至图5D中，电熔丝位元格500包括在第二金属层M1中在Y方向上延伸的正面垂直导线(71～74、75A～78A及75B～78B)。电熔丝位元格500进一步包括在第二金属层M1中在Y方向上延伸的位元连接线91～93。正面垂直导线72及74中的每一者经由对应的正面金属至金属通孔连接器V0直接连接至正面水平导线62、64、66及68。正面垂直导线71及73中的每一者直接连接至正面水平导线61、63、67及69。正面垂直导线76A及78A中的每一者经由对应的正面金属至金属通孔连接器V0直接连接至正面水平导线62及64。正面垂直导线76B及78B中的每一者经由对应的正面金属至金属通孔连接器V0直接连接至正面水平导线66及68。正面垂直导线75A及77A中的每一者经由对应的正面金属至金属通孔连接器V0直接连接至正面水平导线61及63。正面垂直导线75B及77B中的每一者经由对应的正面金属至金属通孔连接器V0直接连接至正面水平导线67及69。

在图5A中，通过将正面水平导线62、64、66及68与正面垂直导线72、74、76A、76B、78A及78B互连，在基板610的正面处形成用于电源节点的网状结构。通过将正面水平导线61、63、67及69与正面垂直导线71、73、75A、75B、77A及77B互连，在基板610的正面处形成用于电熔丝节点VP的网状结构。

在图5A及图5C至图5D中，电熔丝位元格500包括在第三金属层M2中在X方向上延伸的金属线的一部分中形成的熔丝元件40。熔丝元件40具有第一熔丝端子41，第一熔丝端子经由对应的正面一通孔连接器V1导电连接至正面垂直导线71及73中的每一者。熔丝元件40具有第二熔丝端子42，第二熔丝端子经由对应的正面一通孔连接器V1导电连接至位元连接线91～93中的每一者。

在图5B及图5C至图5D中，电熔丝位元格500包括在第一背面金属层BM0中在X方向上延伸的背面水平导线(161～164及166～169)。背面水平导线162及164中的每一者经由对应的背面端子通孔连接器BVD直接连接至源极端子导体31A、33A、35A、37A及39A。背面水平导线166及168中的每一者经由对应的背面端子通孔连接器BVD直接连接至源极端子导体31B、33B、35B、37B及39B。背面水平导线161及163中的每一者经由对应的背面端子通孔连接器BVD直接连接至漏极端子导体30A、32A、34A、36A及38A。背面水平导线167及169中的每一者经由对应的背面端子通孔连接器BVD直接连接至漏极端子导体30B、32B、34B、36B及38B。

在图5B及图5C至图5D中，电熔丝位元格500包括在第二背面金属层BM1中在Y方向上延伸的背面垂直导线(171～174、175A～178A及175B～178B)。电熔丝位元格500进一步包括在第二背面金属层BM1中在Y方向上延伸的背面位元连接线191～193。背面垂直导线172及174中的每一者经由对应的背面金属至金属通孔连接器BV0直接连接至背面水平导线162、164、166及168。背面垂直导线171及173直接连接背面水平导线161、163、167及169。背面垂直导线176A及178A经由对应的背面金属至金属通孔连接器BV0直接连接至背面水平导线162及164。背面垂直导线176B及178B中的每一者经由对应的背面金属至金属通孔连接器BV0直接连接至背面水平导线166及168。背面垂直导线175A及177A中的每一者经由对应的背面金属至金属通孔连接器BV0直接连接至背面水平导线161及163。背面垂直导线175B及177B中的每一者经由对应的背面金属至金属通孔连接器BV0直接连接至背面水平导线167及169。

在图5B中，通过将背面水平导线162、164、166及168与背面垂直导线172、174、176A、176B、178A及178B互连，在基板510的背面处形成用于电源节点的网状结构。通过将背面水平导线161、163、167及169与正面垂直导线171、173、715A、175B、177A及177B互连，在基板510的背面处形成用于电熔丝节点VP的网状结构。

在图5B及图5C至图5D中，电熔丝位元格500包括在第三背面金属层BM2中在X方向上延伸的金属线的一部分中形成的背面熔丝元件140(BM2)。背面熔丝元件140(BM2)具有第一熔丝端子141，第一熔丝端子经由对应的背面一通孔连接器BV1导电连接至背面垂直导线171及173中的每一者。熔丝元件140具有第二熔丝端子142，第二熔丝端子经由对应的背面一通孔连接器BV1导电连接至位元连接线191～193中的每一者。

在一些实施例中，当半导体结构80A及80B中的晶体管为n通道晶体管时，电熔丝位元格500的等效电路如图9A所示。电熔丝位元格500的电源节点用以接收供电电压VSS。熔丝元件的第一熔丝端子41及141连接至电熔丝节点VP。熔丝元件的第二熔丝端子42及142连接至位元节点VDDQ。

图6A至图6B为根据一些实施例的电熔丝位元格600的布局图。图6A中的布局图包括在基板610的正面处的第一金属层的布局设计，且图6B的布局图包括在基板610的背面处的第一背面金属层及第二背面金属层的布局设计。电熔丝位元格600中的晶体管的连接的布局设计由图7指定。图6C为根据一些实施例的在图6A至图6B及图7中指定的切割平面P-P'中的电熔丝位元格的横截面图。图6D为根据一些实施例的在图6A至图6B及图7中指定的切割平面N-N'中的电熔丝位元格600的横截面图。电熔丝位元格600的等效电路如图8A所示。

在基板610的正面处的电熔丝位元格600中的元件的布局设计如图6A及图7所描绘。在图6A及图6C至图6D中，电熔丝位元格600包括在第一金属层M0中在X方向上延伸的正面水平导线(61～63及67～69)。正面水平导线61～63中的每一者经由对应的正面端子通孔连接器VD直接连接至源极端子导体31A、33A、35A、37A及39A。每个正面水平导线67～69经由对应正面端子通孔连接器VD直接连接至源极端子导体31B、33B、35B、37B及39B。在一些实施例中，电熔丝位元格600进一步包括在第二金属层M1中在Y方向上延伸的正面垂直导线(图6A中未展示)。在一些实施例中，通过将正面水平导线与正面垂直导线互连，在基板610的正面处形成用于电源节点的网状结构。

在基板610的背面处的电熔丝位元格600中元件的布局设计如图6B所描绘。在基板610的背面处的电熔丝位元格600中的元件的布局设计(如图6B中所指定)与在基板510的背面处的电熔丝位元格500中的元件的布局设计(如图5B中的布局设计所指定)相同。在基板610及510的背面处的共同元件包括背面水平导线(161～164及166～169)、背面垂直导线(171～174、175A～178A及175B～178B)、背面位元连接线191～193、背面熔丝元件140(BM2)及各种背面通孔连接器。

在图6B中，通过将背面水平导线162、164、166及168与背面垂直导线172、174、176A、176B、178A及178B互连，在基板610的背面处形成用于电源节点的网状结构。通过将背面水平导线161、163、167及169与正面垂直导线171、173、715A、175B、177A及177B互连，在基板610的背面处形成用于电熔丝节点VP的网状结构。在一些实施例中，当半导体结构80A及80B中的晶体管为n通道晶体管时，电熔丝位元格600的等效电路如图8A所示。电熔丝位元格600的电源节点用以接收供电电压VSS。熔丝元件140(BM2)的第一熔丝端子141连接至熔丝节点VP。熔丝元件140(BM2)的第二熔丝端子142连接至位元节点VDDQ。

图8A至图8B为根据一些实施例的如所揭示的一些电熔丝位元格的等效电路。具体言之，图8A为当半导体结构80A及80B中的晶体管为n通道晶体管时，由图1A至图1B、图2A至图2B、图3A至图3B、图4A至图4B及图6A至图6B中的布局图指定的电熔丝位元格的等效电路。图8B为当半导体结构80A及80B中的晶体管为p通道晶体管时，由图1A至图1B、图2A至图2B、图3A至图3B、图4A至图4B及图6A至图6B的布局图指定的电熔丝位元格的等效电路。

图9A至图9B为根据一些实施例的如所揭示的一些电熔丝位元格的等效电路。具体言之，图9A为当半导体结构80A及80B中的晶体管为n通道晶体管时，由图5A至图5B中的布局图指定的电熔丝位元格的等效电路。图9B为当半导体结构80A及80B中的晶体管为p通道晶体管时，由图5A至图5B中的布局图指定的电熔丝位元格的等效电路。

在一些实施例中，如图8A及图9A所示，当半导体结构80A及80B中的晶体管为n通道晶体管时，用于电熔丝位元格的电源节点用以接收供电电压VSS。熔丝元件的第一熔丝端子(例如，41或141)连接至电熔丝节点VP。

熔丝元件的第二熔丝端子(例如，42或142)连接至位元节点VDDQ。在一些替代实施例中，如图8B及图9B所示，当半导体结构80A及80B中的晶体管为p通道晶体管时，用于电熔丝位元格的电源节点用以接收供电电压VDD。

熔丝元件的第一熔丝端子(例如，41或141)连接至电熔丝节点VP。熔丝元件的第二熔丝端子(例如，42或142)连接至位元节点VSSQ。

图10A至图10D为根据一些实施例的制造具有电熔丝位元格的集成电路的方法的流程图。图10A为方法1000A的流程图。在一些实施例中，用方法1000A制造的集成电路包括图1A至图1B中的电熔丝位元格100或图2A至图2B中的电熔丝位元格200。在方法1000A的操作1010中，在基板的正面上制造晶体管。在方法1000A的操作1020A中，在覆盖晶体管的栅极导体及源极/漏极端子导体的绝缘材料上沉积第一金属层，且图案化第一金属层以形成正面水平导线。正面水平导线中的至少一者经由正面端子通孔连接器VD直接连接至至少一个漏极端子导体。举例而言，在图1C或图2C中，第一金属层M0中的正面水平导线62经由对应的正面端子通孔连接器VD直接连接至漏极端子导体30A、32A、34A、36A及38A中的每一者。在操作1020A之后，流程进行至操作1030。

在方法1000A的操作1030中，在覆盖第一金属层的第一层间介电质层上方沉积第二金属层，且图案化第二金属层以形成正面垂直导线。至少一条正面垂直导线经由正面金属至金属通孔连接器V0直接连接至至少一条正面水平导线。举例而言，在图1C至图1D或图2C至图2D中的电熔丝位元格100中，第二金属层M1位于第一金属层M0上方，且与第一金属层M0通过一层层间介电质ILD1隔开。举例而言，在图1A至图1B或图2A至图2B中，正面垂直导线71～74中的每一者经由对应的正面金属至金属通孔连接器V0直接连接至正面水平导线61～63及67～69。举例而言，在图1D或图2D中，第一金属层M0中的正面水平导线62经由对应的正面金属至金属通孔连接器V0直接连接第二金属层M1中的正面垂直导线71～74及75A～78A中的每一者。在操作1030之后，流程进行至操作1038。

在方法1000A的操作1038中，在覆盖第二金属层的第二层间介电质层上方沉积第三金属层，且图案化第三金属层以形成正面熔丝元件。第三背面金属层中的正面熔丝元件与至少一条正面垂直导线导电连接。举例而言，在图1D或图2D中，第三金属层M2位于第二金属层M1的上方，且与第二金属层M1通过一层层间介电质ILD2隔开。在图1D或图2D中，熔丝元件40形成于第三金属层M2中，且第一熔丝端子41经由对应的正面一通孔连接器V1导电连接至正面垂直导线71～74中的每一者。在操作1038之后，流程进行至操作1040。

在方法1000A的操作1040中，完成基板正面上的后段制程(back-end-of-line,BEOL)。除了连接在先前操作中完成的金属层M0、M1、M2中的导线外，在BEOL操作过程中，制造其他金属层(诸如M3、M4、...、Mn)中的金属线并使其与各种背面通孔连接器连接。在BEOL操作完成后，翻转含有基板的晶圆以进行进一步处理。

在翻转含有基板的晶片之后，接下来在方法1000A的操作1060中，在基板的背面处沉积第一背面金属层。举例而言，在图1D或图2D中，第一背面金属层BM0沉积于基板110或基板210的背面处。基板的背面与基板的正面相对。换言之，基板的背面与基板的正面为基板的相对侧。

接着，在方法1000A的操作1065A中，图案化第一背面金属层以形成背面第一金属导线。至少一条背面第一金属导线经由背面端子通孔连接器BVD直接连接至至少一个源极端子导体。在一些实施例中，在操作1065A中形成的背面第一金属导线为背面水平导线。举例而言，在图1A至图1B及图1C至图1D中，第一背面金属层BM0中的背面水平导线161～163中的每一者经由对应的背面端子通孔连接器BVD直接连接至源极端子导体31A、33A、35A、37A及39A。在一些实施例中，在操作1065A中形成的背面第一金属导线为背面垂直导线。举例而言，在图2A至图2B及图2C至图2D中，第一背面金属层BM0中的背面垂直导线172、174、176、178及170b经由对应的背面端子通孔连接器BVD对应地连接至源极端子导体31A、33A、35A、37A及39A中的一者。在操作1065A之后，流程进行至操作1070。

在方法1000A的操作1070中，在覆盖第一背面金属层的第一背面层间介电质层上方沉积第二背面金属层。举例而言，在图1C至图1D及图2C至图2D中，第二背面金属层BM1沉积在第一背面金属层BM0上方，且通过一层背面层间介电质ILD1(B)与第一背面金属层BM0隔开。

接着，在方法1000A的操作1075中，图案化第二背面金属层以形成背面第二金属导线。至少一个背面第二金属导线经由金属至金属通孔连接器BV0直接连接至至少一条背面第一金属导线。在一些实施例中，在操作1075中形成的背面第二金属导线为背面垂直导线。举例而言，在图1B及图1C至图1D中，第二背面金属层BM1(在操作1075形成)中的背面垂直导线(171～178及170a～170c)中的每一者经由对应的背面金属至金属通孔连接器BV0直接连接至第一背面金属层BM0中的背面水平导线(161～163及167～169)。在一些实施例中，在操作1075中形成的背面第二金属导线为背面水平导线。举例而言，在图2B及图2C至图2D中，第二背面金属层BM1中的背面水平导线(161～163及167～169)(在操作1075中形成)中的每一者经由对应的背面金属至金属通孔连接器BV0直接连接至第一背面金属层BM0中的背面垂直导线(171～178及170a～170c)。在操作1075之后，制造其他背面金属层(例如BM2、BM3、...及BMn)中的金属线，且通过各种背面通孔连接器连接。

图10B为方法1000B的流程图。在一些实施例中，用方法1000B制造的集成电路包括图3A至图3B中的电熔丝位元格300。图10B的方法1000B的一些操作与图10C的方法1000A是相同的。方法1000B与方法1000A中的共同操作包括操作1010、1030、1040、1050、1060、1070及1075。

图10A的方法1000A中的操作1020A被替换为图10B的方法1000B中的操作1020BC。方法1000B的操作1020BC在操作1010与操作1030之间执行。在方法1000B的操作1020BC中，沉积第一金属层且图案化第一金属层以形成正面水平导线。正面水平导线中的至少一者经由正面端子通孔连接器VD直接连接至至少一个源极端子导体。举例而言，在图3C中，正面水平导线62经由对应的正面端子通孔连接器VD直接连接至源极端子导体31A、33A、35A、37A及39A。图10B的方法1000B的操作1020BC中形成的正面水平导线为用于电源节点的互连网状结构的部分，而在图10A的方法1000A的操作1020A中形成的正面水平导线为用于电熔丝节点VP的互连网状结构的部分。

在图10B的方法1000B中，在操作1030之后，流程进行至操作1040。图10A的方法1000A中的操作1038不在图10B的方法1000B中执行。

在图10B中的方法1000B中，操作1065BD在操作1060与操作1070之间执行。图10B的方法1000B中的操作1065BD替代图10A的方法1000A中的操作1065A。在方法1000B的操作1065BD中，图案化第一背面金属层以形成背面第一金属导线。至少一条背面第一金属导线经由背面端子通孔连接器BVD直接连接至至少一个漏极端子导体。举例而言，在图3B中及图3C至图3D中，背面水平导线161～163中的每一者经由对应的背面端子通孔连接器BVD直接连接至漏极端子导体30A、32A、34A、36A及38A。图10B的方法1000B的操作1065BD中形成的背面水平导线为用于电熔丝节点VP的互连网状结构的一部分，而在图10A的方法1000A的操作1065A中形成的背面水平导线为用于电源节点的互连网状结构的部分。

在图10B的方法1000B中，在操作1075的后执行操作1080及操作1088。在方法1000B的操作1080中，将第三背面金属层沉积在位于第二背面金属层上方的第二背面层间介电质层上方。接着，在方法1000B的操作1088中，在第三背面金属层中形成背面熔丝元件。举例而言，在图3D中，熔丝元件140(BM2)形成于第三背面金属层BM2中，且第一熔丝端子141经由对应的背面一通孔连接器BV1导电连接至正面垂直导线171～174中的每一者。在操作1088之后，制造其他背面金属层中的金属线，且通过各种背面通孔连接器连接。

图10C为方法1000C的流程图。在一些实施例中，使用方法1000C制造的集成电路包括图4A至图4B中的电熔丝位元格400。在图10C的方法1000C中的一些操作与图10B中的方法1000B是相同的。方法1000C与方法1000B中的共同操作包括操作1010、1020BC、1030、1040、1050、1060及1070。

在图10C的方法1000C中，在操作1060与操作1070之间执行操作1065C。图10C的方法1000C的操作1065C替代图10B的方法1000B中的操作1065BD。在方法1000C的操作1065C中，图案化第一背面金属层以形成作为背面垂直导线的背面第一金属导线。至少一条背面第一金属导线经由背面端子通孔连接器BVD直接连接至至少一个漏极端子导体。在图4B及图4C至图4D中，作为实例，背面垂直导线(171～174、175A～178A及175B～178B)形成于第一背面金属层BM0中。作为实例，背面垂直导线171、173、175A及177A中的每一者经由背面端子通孔连接器BVD导电连接至漏极端子导体30A、32A、34A及36A中的对应一者。在图10C的方法1000C中，第一背面金属层BM0中的背面垂直导线为用于电熔丝节点VP的互连网状结构的一部分。

在图10C的方法1000C中，在操作1070之后执行操作1075C。对于形成背面熔丝元件的制程，图10C的方法1000C中的操作1075C替代图10B的方法1000B中的操作1075、1080及1088。在方法1000C的操作1075C中，图案化第二背面金属层以形成背面第二金属导线且形成背面熔丝元件。至少一个背面第二金属导线经由金属至金属通孔连接器BV0直接连接至至少一条背面第一金属导线。举例而言，在图4B及图4C至图4D中，熔丝元件140(BM1)形成于第二背面金属层BM1中，且第一熔丝端子141经由对应的背面金属至金属连接器BV0导电连接至正面垂直导线171～174中的每一者。在方法1000C的操作1075C之后，制造其他背面金属层中的金属线，且通过各种背面通孔连接器连接。

图10D为方法1000D的流程图。在一些实施例中，用方法1000D制造的集成电路包括图5A至图5B中的电熔丝位元格500。图10D的方法1000D中的一些操作与图10B的方法1000B是相同的。方法1000D与方法1000B中的共同操作包括操作1010、1030、1040、1050、1060、1065BD、1070、1080及1088。

在图10D的方法1000D中，操作1020D、1030D及1038在操作1010与1040之间执行。图10D的方法1000D中的操作1020D、1030D及1038替代图10B的方法1000B中的操作1020BC及1030。

在方法1000D的操作1020D中，沉积第一金属层，且图案化第一金属层以形成第一正面水平导线及第二正面水平导线。至少一条第一正面水平导线直接连接至至少一个源极端子导体，且至少一条第二正面水平导线直接连接至至少一个漏极端子导体。举例而言，在图5A及图5C至图5D中，形成于第一金属层M0中的第一正面水平导线62与64中的每一者经由对应的正面端子通孔连接器VD直接连接至源极端子导体31A、33A、35A、37A及39A。形成于第一金属层M0中的第二正面水平导线61及63中的每一者经由对应的正面端子通孔连接器VD直接连接至漏极端子导体30A、32A、34A、36A及38A。

在方法1000D的操作1030D中，将第二金属层沉积在覆盖第一金属层的第一层间介电质层上，且图案化第二金属层以形成第一正面垂直导线及第二正面垂直导线。至少一条第一正面垂直导线直接连接至第一正面水平导线，且至少一条第二正面垂直导线直接连接至第二正面水平导线。举例而言，在图5A及图5C至图5D中，第一正面垂直导线72及74中的每一者经由对应的正面金属至金属通孔连接器V0直接连接至第一正面水平导线62、64、66及68。第二正面垂直导线71及73中的每一者直接连接至第二正面水平导线61、63、67及69。

在方法1000D的操作1038中，在覆盖第二金属层的第二层间介电质层上方沉积第三金属层，且图案化第三金属层以形成正面熔丝元件。第三背面金属层中的正面熔丝元件导电连接至至少一个第二正面垂直导线。举例而言，在图5A及图5C至图5D中，在第三金属层M2中形成熔丝元件40，且第一熔丝端子41经由对应的正面一通孔连接器V1导电连接至第二正面垂直导线71及73中的每一者。

在方法1000D的操作1038之后，执行操作1040、1050、1060、1065BD、1070、1075、1080及1088。在操作1088之后，制造其他背面金属层中的金属线，且通过各种背面通孔连接器连接。

图11为根据一些实施例的电子设计自动化(electronic design automation,EDA)系统1100的方块图。

在一些实施例中，EDA系统1100包括APR系统。本文描述的设计布局图的方法表示根据一或多个实施例的布线配置，根据一些实施例，可例如使用EDA系统1100来实施。

在一些实施例中，EDA系统1100为包括硬件处理器1102及非暂时性计算机可读储存媒体1104的通用计算装置。储存媒体1104尤其编码有，即储存，计算机程序码1106，即一组可执行指令。硬件处理器1102对指令1106的执行表示(至少部分地)EDA工具，EDA工具根据一或多个实施例(在下文中，所提及过程及/或方法)实施本文描述的方法的一部分或全部。

处理器1102经由总线1108电耦接至计算机可读储存媒体1104。处理器1102亦经由总线1108电耦接至I/O接口1110。网络接口1112亦经由总线1108电连接至处理器1102。网络接口1112连接至网络1114，使得处理器1102及计算机可读储存媒体1104能够经由网络1114连接至外部元件。处理器1102用以执行在计算机可读储存媒体1104中编码的计算机程序码1106，以便使系统1100可用于执行所提及过程及/或方法的部分或全部。在一或多个实施例中，处理器1102为中央处理单元(central processing unit,CPU)、多处理器、分布式处理系统、特殊应用集成电路(application specific integrated circuit,ASIC)及/或合适的处理单元。

在一或多个实施例中，计算机可读储存媒体1104为电子、磁、光、电磁、红外线及/或半导体系统(或设备或装置)。举例而言，计算机可读储存媒体1104包括半导体或固态记忆体、磁带、可移除式计算机软盘、随机存取记忆体(random access memory,RAM)、只读记忆体(read-only memory,ROM)、硬磁盘及/或光盘。在使用光盘的一或多个实施例中，计算机可读储存媒体1104包括光盘只读记忆体(compact disk-read only memory,CD-ROM)、光盘读/写(compact disk-read/write,CD-R/W)及/或数字视频光盘(digital video disc,DVD)。

在一或多个实施例中，储存媒体1104储存计算机程序码1106，其用以使系统1100(其中这种执行表示(至少部分地)EDA工具)可用于执行所提及过程及/或方法的部分或全部。在一或多个实施例中，储存媒体1104亦储存有助于执行所提及过程及/或方法的部分或全部的信息。在一或多个实施例中，储存媒体1104储存标准单元(包括如本文所揭示的此类标准单元)的程序库1107。在一或多个实施例中，储存媒体1104储存对应于本文揭示的一或多个布局的一或多个布局图1109。

EDA系统1100包括I/O接口1110。I/O接口1110耦接至外部电路。在一或多个实施例中，I/O接口1110包括用于向处理器1102传达信息及命令的键盘、小键盘、鼠标、轨迹球、轨迹板、触控屏幕及/或光标方向键。

EDA系统1100进一步包括耦接至处理器1102的网络接口1112。网络接口1112允许系统1100与网络1114通信，一或多个其他计算机系统连接至网络。网络接口1112包括：无线网络接口，诸如蓝芽、WIFI、WIMAX、GPRS或WCDMA；或有线网络接口，诸如ETHERNET、USB或IEEE-1364。在一或多个实施例中，所提及过程及/或方法的部分或全部在两个或更多个系统1100中实施。

系统1100用以经由I/O接口1110接收信息。经由I/O接口1110接收的信息包括指令、数据、设计规则、标准单元库及/或由处理器1102处理的其他参数中的一或多者。信息经由总线1108传送至处理器1102。EDA系统1100用以经由I/O接口1110接收与UI相关的信息。信息作为使用者界面(user interface,UI)1142储存在计算机可读媒体1104中。

在一些实施例中，所提及过程及/或方法的部分或全部实施为由处理器执行的独立软件应用程序。在一些实施例中，所提及过程及/或方法的部分或全部实施为作为额外软件应用程序的一部分的软件应用程序。在一些实施例中，所提及过程及/或方法的部分或全部实施为软件应用程序的外挂程序。在一些实施例中，所提及过程及/或方法中的至少一者实施为作为EDA工具的一部分的软件应用程序。在一些实施例中，所提及过程及/或方法的部分或全部实施为由EDA系统1100使用的软件应用程序。在一些实施例中，包括标准单元的布局图是使用诸如可购自CADENCE DESIGN SYSTEMS公司的

的工具或另一合适的布局产生工具产生。

在一些实施例中，该等过程实施为储存在非暂时性计算机可读记录媒体中的程序的功能。非暂时性计算机可读记录媒体的实例包括但不限于外部/可移除式及/或内部/内置储存或记忆体单元，例如以下中的一或多者：光盘，诸如DVD；磁盘，诸如硬盘；半导体记忆体，诸如ROM、RAM；记忆卡等。

图12为根据一些实施例的集成电路(integrated circuit,IC)制造系统1200及与其相关联的IC制造流程的方块图。在一些实施例中，基于布局图，使用制造系统1200制造(A)一或多个半导体遮罩或(B)半导体集成电路的层中的至少一个组件中的至少一者。

在图12中，IC制造系统1200包括在设计、开发及制造周期及/或与制造IC装置1260有关的服务相互作用的实体，诸如设计室1220、遮罩室1230及IC制造商/制造者(“晶圆厂”)1250。系统1200中的实体通过通信网络连接。在一些实施例中，通信网络为单个网络。在一些实施例中，通信网络为各种不同的网络，诸如企业内部网络及网际网络。通信网络包括有线及/或无线通信通道。每一实体与一或多个其他实体相互作用，且向一或多个其他实体提供服务及/或自其接收服务。在一些实施例中，设计室1220、遮罩室1230及IC晶圆厂1250中的两者或更多者由单个较大的公司拥有。在一些实施例中，设计室1220、遮罩室1230及IC晶圆厂1250中的两者或更多者在公共设施中共存，且使用公共资源。

设计室(或设计团队)1220产生IC设计布局图1222。IC设计布局图1222包括针对IC装置1260所设计的各种布局设计。几何图案对应于构成要制造的IC装置1260的各种组件的金属、氧化物或半导体层的图案。各个层组合以形成各种IC特征。举例而言，IC设计布局图1222的一部分包括各种IC特征，诸如作用区、栅电极、源极及漏极、金属线或层间互连件的通孔及用于接合衬垫的开口，以形成于半导体基板(诸如硅晶圆)及设置在半导体基板上的各种材料层中。设计室1220实施适当的设计程序以形成IC设计布局图1222。设计程序包括逻辑设计、实体设计或置放及布线中的一或多者。IC设计布局图1222呈现在具有几何图案信息的一或多个数据文件中。举例而言，IC设计布局图1222可以GDSII文件格式或DFII文件格式表达。

遮罩室1230包括数据准备1232及遮罩制造1244。遮罩室1230使用IC设计布局图1222来制造一或多个遮罩1245，以用于根据IC设计布局1222来制造IC装置1260的各个层。遮罩室1230执行遮罩数据准备1232，其中IC设计布局图1222被转译成代表性数据文件(representative data file,“RDF”)。遮罩数据准备1232向遮罩制造1244提供RDF。遮罩制造1244包括遮罩写入器。遮罩写入器将RDF转换为基板上的影像，诸如遮罩(光罩)1245或半导体晶圆1253。设计布局图1222由遮罩数据准备1232操纵以符合遮罩写入器的特定特性及/或IC晶圆厂1250的要求。在图12中，遮罩数据准备1232及遮罩制造1244被说明为单独的元件。在一些实施例中，遮罩数据准备1232与遮罩制造1244可统称为遮罩数据准备。

在一些实施例中，遮罩数据准备1232包括光学近接校正(optical proximitycorrection,OPC)，其使用光微影增强技术来补偿影像误差，诸如可能由绕射、干涉、其他处理效果等引起的影像误差。OPC调整IC设计布局图1222。在一些实施例中，遮罩数据准备1232包括另外的解析度增强技术(resolution enhancement technique,RET)，诸如离轴照明、子解析度辅助特征、相移遮罩、其他合适的技术等或其组合。在一些实施例中，亦使用反光微影技术(inverse lithography technology,ILT)，其将OPC视为反成像问题。

在一些实施例中，遮罩数据准备1232包括遮罩规则检查器(mask rule checker,MRC)，遮罩规则检查器使用一组遮罩产生规则来检查已经在OPC中进行过处理的IC设计布局图1222，此组遮罩产生规则含有某些几何及/或连接性限制以确保足够的裕度，以考量半导体制造制程中的可变性等。在一些实施例中，MRC修改IC设计布局图1222以补偿遮罩制造1244期间的限制，其可撤消由OPC执行的部分修改以满足遮罩产生规则。

在一些实施例中，遮罩数据准备1232包括光微影制程检查(lithography processchecking,LPC)，光微影制程检查模拟将由IC晶圆厂1250实施以制造IC装置1260的处理。LPC基于IC设计布局图1222模拟此处理以产生模拟制造的装置，诸如IC装置1260。LPC模拟中的处理参数可包括与IC制造循环的各种过程相关联的参数、与用于制造IC的工具及/或制造过程的其他态样相关联的参数。LPC考量各种因素，诸如航拍影像对比度、焦深(depthof focus,“DOF”)、遮罩误差增强因素(mask error enhancement factor,“MEEF”)、其他合适的因素等或其组合。在一些实施例中，在已经通过LPC产生了模拟制造的装置之后，若模拟装置在形状上不够接近以满足设计规则，则重复OPC及/或MRC以进一步细化IC设计布局图1222。

应理解，为了清楚起见，已经简化了对遮罩数据准备1232的以上描述。在一些实施例中，数据准备1232包括诸如逻辑运算(logic operation,LOP)的额外特征，以根据制造规则来修改IC设计布局图1222。另外，可以各种不同的次序执行在数据准备1232期间应用于IC设计布局图1222的处理。

在遮罩数据准备1232之后及在遮罩制造1244期间，基于经修改的IC设计布局图1222制造遮罩1245或一组遮罩1245。在一些实施例中，遮罩制造1244包括基于IC设计布局图1222执行一或多个光微影曝光。在一些实施例中，基于经修改的IC设计布局图1222，使用电子束(electron-beam,e-beam)或具有多个电子束的机构在遮罩(光遮罩或光罩)1245上形成图案。遮罩1245可用各种技术形成。在一些实施例中，使用二元技术形成遮罩1245。在一些实施例中，遮罩图案包括不透明区及透明区。用于曝光已经涂布在晶圆上的影像敏感材料层(例如，光致抗蚀剂)的辐射束(诸如紫外线(ultraviolet,UV)束)被不透明区阻挡且透过透明区。在一个实例中，遮罩1245的二元遮罩版本包括透明基板(例如，熔融石英)及涂布在二元遮罩的不透明区中的不透明材料(例如，铬)。在另一实例中，使用相移技术形成遮罩1245。在遮罩1245的相移遮罩(phase shift mask,PSM)版本中，在相移遮罩上形成的图案中的各种特征被组态成具有适当的相位差以增强解析度及成像品质。在各种实例中，相移遮罩可为衰减的PSM或交替的PSM。由遮罩制造1244产生的遮罩用于各种制程中。举例而言，在离子注入制程中使用此类遮罩，以在半导体晶圆1253中形成各种掺杂区，在蚀刻制程中使用此类遮罩，以在半导体晶圆1253中形成各种蚀刻区，及/或在其他合适的制程中使用此类遮罩。

IC晶圆厂1250为IC制造企业，其包括一或多个制造设施，用于制造各种不同的IC产品。在一些实施例中，IC晶圆厂1250为半导体铸造厂。举例而言，可能存在一个制造设施用于多个IC产品的前段制造(前段制程(front-end-of-line,FEOL)制造)，而第二制造设施可为互连及封装IC产品提供后段制造(后段制程(back-end-of-line,BEOL)制造)，且第三制造设施可为铸造企业提供其他服务。

IC晶圆厂1250包括用以对半导体晶圆1253执行各种制造操作，从而根据遮罩(例如遮罩1245)来制造IC装置1260的制造工具1252。在各种实施例中，制造工具1252包括以下各者中的一或多者：晶圆步进器、离子注入机、光致抗蚀剂涂布机、处理腔室(例如CVD腔室或LPCVD炉)、化学机械平坦化(Chemical-Mechanical Planarization,CMP)系统、电浆蚀刻系统、晶圆清洁系统或能够执行如本文所论述的一或多个合适制造过程的其他制造设备。

IC晶圆厂1250使用由遮罩室1230制造的遮罩1245来制造IC装置1260。因此，IC晶圆厂1250至少间接地使用IC设计布局图1222来制造IC装置1260。在一些实施例中，通过IC晶圆厂1250使用遮罩1245制造半导体晶圆1253以形成IC装置1260。在一些实施例中，IC制造包括至少间接地基于IC设计布局图1222执行一或多次光微影曝光。半导体晶圆1253包括硅基板或上文形成有材料层的其他合适基板。半导体晶圆1253进一步包括各种掺杂区、电特征、多层互连等(在随后的制造步骤中形成)中的一或多者。

关于集成电路(integrated circuit,IC)制造系统(例如，图12的系统1200)及与的相关联的IC制造流程的细节可在例如以下各项中找到：2016年2月9日授予的美国专利第9,256,709号、2015年10月1日公开的美国预授权公开案第20150278429号、2014年2月6日公开的美国预授权公开案第20140040838号及2007年8月21日授予的美国专利第7,260,442号，其中的每一者的全部内容特此以引用的方式并入。

本案的一态样是关于一种集成电路。该集成电路包括基板及在基板上的半导体结构、在晶体管的通道区处与半导体结构相交的栅极导体、与半导体结构相交的漏极端子导体，及与半导体结构相交的源极端子导体。该半导体结构在作用区内在第一方向上延伸。该集成电路亦包括在第一金属层中在第一方向上延伸的正面水平导线及在第二金属层中在第二方向上延伸的正面垂直导线。该第二方向垂直于该第一方向。该第一金属层位于栅极导体以及漏极端子导体及源极端子导体中的每一者上方，且正面水平导线经由正面端子通孔连接器直接连接至漏极端子导体。该第二金属层位于第一金属层上方，且其中正面垂直导线经由正面金属至金属通孔连接器直接连接至正面水平导线。该集成电路进一步包括正面熔丝元件，该正面熔丝元件具有导电连接至正面垂直导线的第一熔丝端子及经由背面端子通孔连接器直接连接至源极端子导体的背面导线。该集成电路进一步包括一背面导线，该背面导线经由一背面端子通孔连接器直接连接至该源极端子导体，且其中该背面导线与该正面熔丝元件位于该基板的相对侧处。

本案的另一态样是关于一种集成电路，进一步包含一位元连接线。该位元连接线在该第二方向上延伸，其中该位元连接线直接连接至该正面熔丝元件的一第二熔丝端子。

本案的另一态样是关于一种集成电路，进一步包含一字元连接线。该字元连接线在该第一方向上延伸，其中该字元连接线经由一栅极通孔连接器直接连接至该栅极导体。

本案的另一态样是关于一种集成电路，其中该背面导线为在一第一背面金属层中在该第一方向上延伸的一背面水平导线，且其中该背面水平导线经由该背面端子通孔连接器直接连接至该源极端子导体。

本案的另一态样是关于一种集成电路，进一步包含一背面垂直导线。该背面垂直导线其在该第二背面金属层中在该第二方向上延伸，其中该背面垂直导线经由一背面金属至金属通孔连接器直接连接至该背面水平导线，且其中该第一背面金属层位于该基板与该第二背面金属层之间。

本案的另一态样是关于一种集成电路，其中该背面导线为在一第一背面金属层中在该第一方向上延伸的一背面垂直导线，且其中该背面垂直导线经由该背面端子通孔连接器直接连接至该源极端子导体。

本案的另一态样是关于一种集成电路，进一步包含一背面水平导线。该背面水平导线在一第二背面金属层中在该第二方向上延伸，其中该背面垂直导线经由一背面金属至金属通孔连接器直接连接至该背面水平导线，且其中该第一背面金属层位于该基板与该第二背面金属层之间。

本案的另一态样是关于一种集成电路。该集成电路包括基板、在基板上的半导体结构、在晶体管的通道区处与半导体结构相交的栅极导体、在晶体管的源极区处与半导体结构相交的源极端子导体，以及在晶体管的漏极区与半导体结构相交的漏极端子导体。该半导体结构在作用区内在第一方向上延伸。该集成电路亦包括在第一金属层中在第一方向上延伸的第一正面水平导线、经由背面端子通孔连接器直接连接至漏极端子导体的背面导线，以及导电连接至背面导线的背面熔丝元件。该第一金属层位于栅极导体以及源极端子导体及漏极端子导体中的每一者上方，且第一正面水平导线经由正面端子通孔连接器直接连接源极端子导体。

本案的另一态样是关于一种集成电路，其中该背面导线为在一第一背面金属层中在该第一方向上延伸的一背面水平导线。

本案的另一态样是关于一种集成电路，进一步包含一背面垂直导线。该背面垂直导线，其在一第二背面金属层中在一第二方向上延伸，该第二方向垂直于该第一方向。其中该背面垂直导线经由一背面金属至金属通孔连接器直接连接至该背面水平导线。其中该背面熔丝元件经由一通孔连接器导电连接至该背面垂直导线。

本案的另一态样是关于一种集成电路，其中该背面熔丝元件在一第三背面金属层中。

本案的另一态样是关于一种集成电路，其中该背面导线为在一第一背面金属层中在一第二方向上延伸的一背面垂直导线，该第二方向垂直于该第一方向。

本案的另一态样是关于一种集成电路，进一步包含一背面水平导线。该背面水平导线在一第二背面金属层中在该第一方向上延伸。其中该背面垂直导线经由一背面金属至金属通孔连接器直接连接至该背面水平导线。其中该背面熔丝元件经由一通孔连接器导电连接至该背面水平导线。

本案的另一态样是关于一种集成电路，其中该背面熔丝元件在该第一背面金属层中。

本案的另一态样是关于一种集成电路，进一步包含一第二正面水平导线及一正面熔丝元件。该第二正面水平导线在该第一金属层中在该第一方向上延伸，其中该第二正面水平导线经由一第二正面端子通孔连接器直接连接至该漏极端子导体。该正面熔丝元件导电连接至该第二正面水平导线。

本案的另一态样是关于一种集成电路，进一步包含一第二正面垂直导线。该第二正面垂直导线在一第二金属层中在一第二方向上延伸，该第二方向垂直于该第一方向，其中该第二正面垂直导线经由一正面金属至金属通孔连接器直接连接至该第二正面水平导线。其中该正面熔丝元件导电连接至该第二正面垂直导线。

本案的又一态样是关于一种方法。该方法包括在基板的正面上制造多个晶体管。该晶体管包括栅极导体、源极端子导体及漏极端子导体。该方法包括在栅极导体以及源极端子导体及漏极端子导体中的每一者上沉积绝缘材料。该方法进一步包括在绝缘材料上方沉积第一金属层，且图案化第一金属层以形成在第一方向上延伸的正面水平导线。该等正面水平导线包括经由正面端子通孔连接器直接连接至源极端子导体的正面水平导线。该方法进一步包括在覆盖第一金属层的一层层间介电质上方沉积第二金属层，且图案化第二金属层以形成在垂直于第一方向的第二方向上延伸的正面垂直导线。正面垂直导线经由正面金属至金属通孔连接器直接连接至正面水平导线。该方法亦包括在基板的背面处沉积第一背面金属层，且图案化第一背面金属层以形成背面第一金属导线，该背面第一金属导线包括经由背面端子通孔连接器直接连接至漏极端子导体的背面第一金属导线。该方法亦包括在覆盖第一背面金属层的第一背面层间介电质层上沉积第二背面金属层，且图案化第二背面金属层以形成包括经由金属至金属通孔连接器直接连接至背面第一金属导线的背面第二金属导线的背面第二金属导线。该方法进一步包括在第二背面金属层或第三背面金属层中形成背面熔丝元件。第三背面金属层位于覆盖背面第二金属层的第二背面层间介电质层上方，且背面熔丝元件导电连接至背面第二金属导线。

本案的又一态样是关于一种方法，其中该背面第一金属导线为在该第一方向上延伸的一背面水平导线，且该背面第二金属导线为在该第二方向上延伸的一背面垂直导线，其中形成该背面熔丝元件的步骤包含以下步骤：在该第三背面金属层中形成该背面熔丝元件。

本案的又一态样是关于一种方法，其中该背面第一金属导线为在该第二方向上延伸的一背面垂直导线，且该背面第二金属导线为在该第一方向上延伸的一背面水平导线，其中形成该背面熔丝元件的步骤包含以下步骤：在该第二背面金属层中形成该背面熔丝元件。

本案的又一态样是关于一种方法，进一步包含以下步骤：在覆盖该第二背面金属层的一第二背面层间介电质层上沉积一第三背面金属层；以及在导电连接至一第二正面垂直导线的该第三背面金属层中形成一正面熔丝元件；其中该图案化该第一金属层包含图案化该第一金属层以形成该些正面水平导线，该些正面水平导线包括经由一第二正面端子通孔连接器直接连接至该漏极端子导体的一第二正面水平导线，其中该图案化该第二金属层包含图案化该第二金属层以形成该些正面垂直导线，该些正面垂直导线包括经由一第二正面金属至金属通孔连接器直接连接至该第二正面水平导线的该第二正面垂直导线。

熟悉此项技术者将容易看出，所揭示的实施例中的一或多者实现上述优点中的一或多者。在阅读前述说明书之后，熟悉此项技术者将能够实现如本文广泛揭示的各种变化、等效物的替代及各种其他实施例。因此，希望授予的保护仅受所附权利要求书及其等效物中含有的定义限制。

Claims

1.一种集成电路，其特征在于，包含：

一基板；

在该基板上的一半导体结构，其中具有作用区，其中该半导体结构在一作用区内在一第一方向上延伸；

一栅极导体，其在一晶体管的一通道区处与该半导体结构相交；

一漏极端子导体，其与该半导体结构相交；

一源极端子导体，其与该半导体结构相交；

一正面水平导线，其在一第一金属层中在该第一方向上延伸，其中该第一金属层位于该栅极导体以及该漏极端子导体及该源极端子导体中的每一者上方，且其中该正面水平导线经由一正面端子通孔连接器直接连接至该漏极端子导体；

一正面垂直导线，其在一第二金属层中在一第二方向上延伸，该第二方向垂直于该第一方向，其中该第二金属层位于该第一金属层上方，且其中该正面垂直导线经由一正面金属至金属通孔连接器直接连接至该正面水平导线；

一正面熔丝元件，其具有导电连接至该正面垂直导线的一第一熔丝端子；以及

一背面导线，其经由一背面端子通孔连接器直接连接至该源极端子导体，且其中该背面导线与该正面熔丝元件位于该基板的相对侧处。

2.如权利要求1所述的集成电路，其特征在于，进一步包含：

一位元连接线，其在该第二方向上延伸，其中该位元连接线直接连接至该正面熔丝元件的一第二熔丝端子。

3.如权利要求1所述的集成电路，其特征在于，进一步包含：

一字元连接线，其在该第一方向上延伸，其中该字元连接线经由一栅极通孔连接器直接连接至该栅极导体。

4.如权利要求1所述的集成电路，其特征在于，其中该背面导线为在一第一背面金属层中在该第一方向上延伸的一背面水平导线，且其中该背面水平导线经由该背面端子通孔连接器直接连接至该源极端子导体。

5.如权利要求4所述的集成电路，其特征在于，进一步包含：

一背面垂直导线，其在该第二背面金属层中在该第二方向上延伸，其中该背面垂直导线经由一背面金属至金属通孔连接器直接连接至该背面水平导线，且其中该第一背面金属层位于该基板与该第二背面金属层之间。

6.一种集成电路，其特征在于，包含：

一基板；

在该基板上的一半导体结构，其中具有作用区，其中该半导体结构在该基板的一正面上且在一作用区内在一第一方向上延伸；

一源极端子导体，其在该晶体管的一源极区处与该半导体结构相交；

一漏极端子导体，其在该晶体管的一漏极区处与该半导体结构相交；

一第一正面水平导线，其在一第一金属层中在该第一方向上延伸，其中该第一金属层位于该栅极导体以及该源极端子导体及该漏极端子导体中的每一者上方，且其中该第一正面水平导线经由一正面端子通孔连接器直接连接至该源极端子导体；

一背面导线，其经由一背面端子通孔连接器直接连接至该漏极端子导体，且其中该背面导线位于该基板的一背面上；以及

一背面熔丝元件，其导电连接至该背面导线，且其中该背面熔丝元件与该第一正面水平导线位于该基板的相对侧处。

7.如权利要求6所述的集成电路，其特征在于，其中该背面导线为在一第一背面金属层中在该第一方向上延伸的一背面水平导线。

8.一种制造集成电路的方法，其特征在于，包含以下步骤：

在一基板的一正面上制造多个晶体管，其中该晶体管包括一栅极导体、一源极端子导体及一漏极端子导体；

在该栅极导体以及该源极端子导体及该漏极端子导体中的每一者上方沉积绝缘材料；

在该绝缘材料上方沉积一第一金属层，且图案化该第一金属层以形成于一第一方向上延伸的正面水平导线，且其中该些正面水平导线包括经由一正面端子通孔连接器直接连接至该源极端子导体的一正面水平导线；

在覆盖该第一金属层的一层间介电质层上沉积一第二金属层，且图案化该第二金属层以形成于垂直于该第一方向的一第二方向上延伸的正面垂直导线，且其中一正面垂直导线经由一正面金属至金属通孔连接器直接连接至该正面水平导线；

在该基板的一背面上沉积一第一背面金属层，且图案化该第一背面金属层以形成背面第一金属导线，该背面第一金属导线包括经由一背面端子通孔连接器直接连接至该漏极端子导体的一背面第一金属导线；

在覆盖该第一背面金属层的一第一背面层间介电质层上沉积一第二背面金属层，且图案化该第二背面金属层以形成背面第二金属导线，该背面第二金属导线包括经由一金属至金属通孔连接器直接连接至该背面第一金属导线的一背面第二金属导线；以及

在该第二背面金属层中或一第三背面金属层中形成一背面熔丝元件，其中该第三背面金属层位于覆盖该第二背面金属层的一第二背面层间介电质层上方，其中该背面熔丝元件导电连接至该背面第二金属导线。

9.如权利要求8所述的制造集成电路的方法，其特征在于，其中该背面第一金属导线为在该第一方向上延伸的一背面水平导线，且该背面第二金属导线为在该第二方向上延伸的一背面垂直导线，其中形成该背面熔丝元件的步骤包含以下步骤：

在该第三背面金属层中形成该背面熔丝元件。

10.如权利要求9所述的制造集成电路的方法，其特征在于，其中该背面第一金属导线为在该第二方向上延伸的一背面垂直导线，且该背面第二金属导线为在该第一方向上延伸的一背面水平导线，其中形成该背面熔丝元件的步骤包含以下步骤：

在该第二背面金属层中形成该背面熔丝元件。