TW202310337A - 積體電路 - Google Patents

積體電路 Download PDF

Info

Publication number
TW202310337A
TW202310337A TW111110228A TW111110228A TW202310337A TW 202310337 A TW202310337 A TW 202310337A TW 111110228 A TW111110228 A TW 111110228A TW 111110228 A TW111110228 A TW 111110228A TW 202310337 A TW202310337 A TW 202310337A
Authority
TW
Taiwan
Prior art keywords
metal layer
metal
wire
backside
fuse
Prior art date
Application number
TW111110228A
Other languages
English (en)
Inventor
陳建盈
陳彥臻
楊耀仁
張盟昇
黃家恩
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310337A publication Critical patent/TW202310337A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種積體電路包括在一第一金屬層中的一正面水平導線、在一第二金屬層中的一正面垂直導線、一正面熔絲元件及一背面導線。該正面水平導線經由一正面端子通孔連接器直接連接至一電晶體的汲極端子導體。該正面垂直導線經由一正面金屬至金屬通孔連接器直接連接至該正面水平導線。該正面熔絲元件具有導電連接至該正面垂直導線的一第一熔絲端子。該背面導線經由一背面端子通孔連接器直接連接至該電晶體的源極端子導體。

Description

具有背面導線的積體電路內之電熔絲位元格
無
積體電路（integrated circuit, IC）有時包括一次性可程式化（one-time-programmable, 「OTP」）記憶體元件以提供非揮發性記憶體（non-volatile memory, 「NVM」），其中當IC斷電時資料不會丟失。一種類型的NVM包括藉由使用在每一端連接至其他電路元件的導電材料（金屬、多晶矽等）的窄帶（亦稱為「鏈路」）而整合至IC中的電熔絲（eFuse）。要對電熔絲進行程式化，施加程式化電流以破壞性地改變（即，熔斷）鏈路，從而增大電熔絲的電阻。通常，為了判定電熔絲的狀態，將感測電路應用於鏈路，並將其與參考電阻裝置進行比較。
無
以下揭示內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件、值、操作、材料、配置等的特定實例以簡化本案。當然，此等僅為實例而非限制性的。可預期其他組件、值、操作、材料、配置等。舉例而言，在下文的描述中，在第二特徵上方或上的第一特徵的形成可包括其中第一特徵與第二特徵直接接觸地形成的實施例，且亦可包括其中在第一特徵與第二特徵之間形成額外特徵，使得第一特徵與第二特徵可不直接接觸的實施例。另外，本案可在各個實例中重複參考數字及/或字母。此重複係出於簡單及清楚的目的，且其本身並不指示所論述的各種實施例及/或組態之間的關係。
此外，為了便於描述，在本文中可使用諸如「下方」、「在...下方」、「下部」、「在上方」、「上部」等的空間相對術語，以便於描述一個元件或特徵與另一（些）元件或特徵的關係，如圖所示。除了在圖中描述的定向之外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向（旋轉90度或以其他定向），且本文中使用的空間相對描述語可同樣地被相應地解釋。
在一些實施例中，積體電路中的電熔絲位元格包括位於基板正面或基板背面的熔絲元件。電熔絲位元格進一步包括具有連接至電源節點的源極端子及在電熔絲節點處連接至熔絲元件的汲極端子的電晶體。電熔絲位元格進一步包括正面網狀結構及背面網狀結構。正面網狀結構及背面網狀結構中的每一者為電源節點或電熔絲節點。正面網狀結構包括在一個正面金屬層中的正面水平導線及在另一正面金屬層中的正面垂直導線。背面網狀結構包括在一個背面金屬層中的背面水平導線及在另一背面金屬層中的背面垂直導線。當對應網狀結構中的導線的線寬增大時，電源節點或電熔絲節點的電壓壓降（IR drop）降低。
在一些實施例中，當背面導線可用於形成背面網狀結構時，電熔絲位元格中的電壓壓降小於背面導線不可用的一些替代實施中的電壓壓降。降低電壓壓降改良電熔絲位元格的可靠性及具有許多電熔絲位元格的積體電路的可靠性。此外，在一些實施例中，當積體電路的電熔絲位元格中的熔絲元件位於基板的背面時，具有背面熔絲元件的電熔絲位元格中儲存的資訊通常比在電熔絲位元格中的熔絲元件位於基板的正面的一些替代實施中儲存的資訊更安全。
第1A圖至第1B圖為根據一些實施例的電熔絲位元格100的佈局圖。第1A圖中的佈局圖包括在基板110的正面的第一金屬層及第二金屬層的佈局設計，且第1B圖的佈局圖包括在基板110的背面的第一背面金屬層及第二背面金屬層的佈局設計。第7圖為根據一些實施例的用於一些電熔絲位元格（諸如，電熔絲位元格100）中的電晶體的連接的佈局設計。第1C圖為根據一些實施例的在第1A圖至第1B圖及第7圖中指定的切割平面P-P'中的電熔絲位元格的橫截面圖。第1D圖為根據一些實施例的在第1A圖至第1B圖及第7圖中指定的切割平面N-N'中的電熔絲位元格100的橫截面圖。電熔絲位元格100的等效電路在第8A圖中展示。
如第7圖及第1C圖至第1D圖所示，電熔絲位元格100包括在基板110上的半導體結構80A及80B。半導體結構80A及80B中的每一者在作用區內在X方向上延伸。電熔絲位元格100包括在Y方向上延伸的閘極導體（第7圖中的51A~59A及51B~59B）。此處，Y方向垂直於X方向。閘極導體51A~59A中的每一者在對應通道區處與半導體結構80A相交，且閘極導體51B~59B中的每一者在對應通道區處與半導體結構80B相交。電熔絲位元格100包括在Y方向上延伸的端子導體（30A~39A及30B~39B）。端子導體30A~39A中的每一者在對應源極/汲極區處與半導體結構80A相交，且端子導體30B~39B中的每一者在對應源極/汲極區處與半導體結構80B相交。在一些實施例中，當半導體結構80A及80B為鰭式結構時，半導體結構中形成的電晶體為鰭式場效應電晶體（FIN FIELD EFFECT TRANSISTOR, FinFET）。在一些實施例中，當半導體結構80A及80B為奈米片（nano-sheet）結構時，在半導體結構中形成的電晶體為奈米片電晶體。在一些實施例中，當半導體結構80A及80B為奈米線（nano-wire）結構時，形成於半導體結構中的電晶體為奈米線電晶體。
在第7圖及第1C圖至第1D圖中，在單元的垂直邊界處的半導體結構（80A及80B）中的虛設閘極導體（50L及50R）下方提供隔離區以用於單元隔離。具體言之，隔離區將電熔絲位元格100中的作用區（諸如源極區、汲極區及通道區）與相鄰單元中的其他作用區隔離。
在第1A圖及第1C圖至第1D圖，電熔絲位元格100包括在第一金屬層M0中在X方向上延伸的正面水平導線（61~63及67~69）。電熔絲位元格100包括在第一金屬層M0中在X方向上延伸的字元連接線（60A及60B）。第一金屬層M0位於閘極導體（51A~59A及51B~59B）及端子導體（30A~39A及30A~39A）上方的絕緣材料INS上。正面水平導線61~63中的每一者經由對應的正面端子通孔連接器VD直接連接至汲極端子導體30A、32A、34A、36A及38A。正面水平導線67~69中的每一者經由對應的正面端子通孔連接器VD直接連接至汲極端子導體30B、32B、34B、36B及38B。字元連接線60A經由對應的正面閘極通孔連接器VG直接連接至閘極導體（51A~59A）。字元連接線60B經由對應的正面閘極通孔連接器VG直接連接至閘極導體（51B~59B）。
在第1A圖及第1C圖至第1D圖中，電熔絲位元格100包括在第二金屬層M1中在Y方向上延伸的正面垂直導線（71~74、75A~78A及75B~78B）。電熔絲位元格100進一步包括在第二金屬層M1中在Y方向上延伸的位元連接線91~93。第二金屬層M1位於第一金屬層M0上方，且與第一金屬層M0之間藉由一層層間介電質ILD1隔開。正面垂直導線71~74中的每一者經由對應的正面金屬至金屬通孔連接器V0直接連接至正面水平導線61~63及67~69。正面垂直導線75A~78A中的每一者經由對應的正面金屬至金屬通孔連接器V0直接連接至正面水平導線61~63。正面垂直導線75B~78B中的每一者經由對應的正面金屬至金屬通孔連接器V0直接連接至正面水平導線67~69。正面金屬至金屬通孔連接器V0為穿過兩個金屬層（M0及M1）之間的層間介電質ILD1，同時將第一金屬層M0中的導線與第二金屬層M1中的導線連接的通孔連接器。
在第1A圖及第1C圖至第1D圖中，電熔絲位元格100包括熔絲元件40，此熔絲元件40具有第一熔絲端子41及第二熔絲端子42。在一些實施例中，熔絲元件40為金屬熔絲。當大於臨界值的電流穿過金屬熔絲時，金屬熔絲會熔斷，且兩個熔絲端子之間的電阻值會由低電阻值變為高電阻值。在一些實施例中，第一熔絲端子41、熔絲元件40及第二熔絲端子42中的每一者形成於第三金屬層M2中在X方向上延伸的金屬線的一部分中。第三金屬層M2位於第二金屬層M1的上方，且與第二金屬層M1藉由一層層間介電質ILD2隔開。在第1A圖及第1C圖至第1D圖中，第一熔絲端子41經由對應的正面一通孔連接器V1導電連接至正面垂直導線71~74中的每一者。第二熔絲端子42經由對應的正面一通孔連接器V1導電連接至位元連接線91~93中的每一者。正面一通孔連接器V1為穿過兩個金屬層（M1及M2）之間的層間介電質ILD2同時連接第三金屬層M2中的導線與第二金屬層M1中的導線的通孔連接器。
在第1A圖及第1C圖至第1D圖中，第一熔絲端子41、熔絲元件40及第二熔絲端子42中的每一者在相同的第三金屬層M2中。在一些替代實施例中，第一熔絲端子41、熔絲元件40及第二熔絲端子42在不同的第三金屬層中。舉例而言，在一些替代實施例中，第一熔絲端子41及第二熔絲端子42中的每一者在第三金屬層M2中，而熔絲元件40為在第五金屬層M4中的金屬熔絲，且熔絲元件40經由各種通孔連接器連接至熔絲端子。在一些替代實施例中，第一熔絲端子41及熔絲元件40中的每一者在第三金屬層M2中，而第二熔絲端子42在第五金屬層M4中，且熔絲元件40經由各種通孔連接器連接至第二熔絲端子42。金屬熔絲為用作熔絲元件40的電熔絲的實例。用作熔絲元件40的其他類型的電熔絲在本案的預期範圍內。
在第1B圖及第1C圖至第1D圖中，電熔絲位元格100包括在第一背面金屬層BM0中在X方向上延伸的背面水平導線（161~163及167~169）。在第1C圖至第1D圖中，第一背面金屬層BM0由基板110支撐。背面水平導線161~163中的每一者經由對應的背面端子通孔連接器BVD直接連接至源極端子導體31A、33A、35A、37A及39A。背面水平導線167~169中的每一者經由對應的背面端子通孔連接器BVD直接連接至源極端子導體31B、33B、35B、37B及39B。
在第1B圖及第1C圖至第1D圖中，電熔絲位元格100包括在第二背面金屬層BM1中在Y方向上延伸的背面垂直導線（171~178及170a~170c）。第二背面金屬層BM1與第一背面金屬層BM0藉由一層背面層間介電質ILD1（B）隔開。背面垂直導線（171~178及170a~170c）中的每一者經由對應的背面金屬至金屬通孔連接器BV0直接連接至背面水平導線（161~163及167~169）。背面水平導線及背面垂直導線的互連網狀結構形成電熔絲位元格100的電源節點。背面金屬至金屬通孔連接器BV0為穿過兩個金屬層（BM0及BM1）之間的層間介電質ILD1同時將第一背面金屬層BM0中的導線與第二背面金屬層BM1中的導線連接的通孔連接器。
在第1A圖至第1B圖中，藉由將正面水平導線與正面垂直導線互連，在基板110的正面處形成用於電熔絲節點VP的網狀結構。藉由將背面水平導線與背面垂直導線互連，在基板110的背面處形成電源節點的網狀結構。在一些實施例中，當半導體結構80A及80B中的電晶體為n通道電晶體時，電熔絲位元格100的等效電路如第8A圖所示。電熔絲位元格100的電源節點用以接收供電電壓VSS。熔絲元件40的第一熔絲端子41連接至電熔絲節點VP。熔絲元件40的第二熔絲端子42連接至位元節點VDDQ。
第2A圖至第2B圖為根據一些實施例的電熔絲位元格200的佈局圖。第2A圖中的佈局圖包括在基板210的正面的第一金屬層及第二金屬層的佈局設計，且第2B圖的佈局圖包括在基板210的背面的第一背面金屬層及第二背面金屬層的佈局設計。電熔絲位元格200中電晶體的連接的佈局設計由第7圖指定。第2C圖為根據一些實施例的在第2A圖至第2B圖及第7圖中指定的切割平面P-P'中的電熔絲位元格的橫截面圖。第2D圖為根據一些實施例的在第2A圖至第2B圖及第7圖中指定的切割平面N-N'中的電熔絲位元格200的橫截面圖。電熔絲位元格200的等效電路如第8A圖所示。
位於基板210的正面處的電熔絲位元格200中的元件的佈局設計（如第2A圖及第7圖中所指定）與在基板110的正面處的電熔絲位元格100中的元件的佈局設計（如第1A圖及第7圖中的佈局設計所指定）相同。在基板（110及210）的正面的共同元件包括半導體結構（80A及80B）、閘極導體（51A~59A及51B~59B）、端子導體（30A~39A及30B~39B）及虛設閘極導體（50L及50R）。在基板（110及210）的正面的共同元件進一步包括正面水平導線（61~63及67~69）、字元連接線（60A及60B）、正面垂直導線（71~74、75A~78A及75B~78B）、位元連接線91~93、具有熔絲端子41及42的熔絲元件40、及各種正面通孔連接器。
在基板210的背面的電熔絲位元格200中元件的佈局設計如第2B圖所描繪。第2B圖中的佈局設計在第一背面金屬層及第二背面金屬層中的背面導線的定向方面不同於第1B圖中的佈局設計。第2B圖中的背面水平導線（161~163及167~169）位於第二背面金屬層BM1中，而第1B圖中的背面水平導線（161~163及167~169）位於第一背面金屬層BM0中。第2B圖中的垂直導線（171~178及170a~170c）位於第一背面金屬層BM0中，而第1B圖中的垂直導線（171~178及170a~170c）位於第二背面金屬層BM1中。
此外，在第2B圖及第2C圖至第2D圖中，背面垂直導線172、174、176、178及170b中的每一者經由對應的背面端子通孔連接器BVD對應地連接至源極端子導體31A、33A、35A、37A及39A中的一者。背面垂直導線172、174、176、178及170b中的每一者亦經由對應的背面端子通孔連接器BVD對應地連接至源極端子導體31B、33B、35B、37B及39B中的一者。舉例而言，背面垂直導線172經由對應的背面端子通孔連接器BVD直接連接至源極端子導體31A及31B中的一者。另外，背面垂直導線（171~178及170a~170c）中的每一者經由對應的背面金屬至金屬通孔連接器BV0直接連接至背面水平導線（161~163及167~169）。
在第2A圖至第2B圖中，藉由將正面水平導線與正面垂直導線互連，在基板210的正面處形成用於電熔絲節點VP的網狀結構。藉由將背面水平導線與背面垂直導線互連，在基板210的背面處形成用於電源節點的網狀結構。在一些實施例中，當半導體結構80A及80B中的電晶體為n通道電晶體時，電熔絲位元格200的等效電路如第8A圖所示。電熔絲位元格200的電源節點用以接收供電電壓VSS。熔絲元件40的第一熔絲端子41連接至電熔絲節點VP。熔絲元件40的第二熔絲端子42連接至位元節點VDDQ。
第3A圖至第3B圖為根據一些實施例的電熔絲位元格300的佈局圖。第3A圖中的佈局圖包括在基板310的正面處的第一金屬層及第二金屬層的佈局設計，且第3B圖中的佈局圖包括在基板310的背面處的第一背面金屬層及第二背面金屬層的佈局設計。電熔絲位元格300中的電晶體的連接的佈局設計由第7圖指定。第3C圖為根據一些實施例的在第3A圖至第3B圖中指定的切割平面P-P'中的電熔絲位元格的橫截面圖。第3D圖為根據一些實施例的在第3A圖至第3B圖中指定的切割平面N-N'中的電熔絲位元格300的橫截面圖。電熔絲位元格300的等效電路如第8A圖所示。
在第3A圖及第3C圖至第3D圖中，電熔絲位元格300包括在第一金屬層M0中在X方向上延伸的正面水平導線（61~63及67~69）。電熔絲位元格300包括在第一金屬層M0中在X方向上延伸的字元連接線（60A及60B）。第一金屬層M0在閘極導體（51A~59A及51B~59B）及端子導體（30A~39A及30A~39A）上方。正面水平導線61~63中的每一者經由對應的正面端子通孔連接器VD直接連接至源極端子導體31A、33A、35A、37A及39A。正面水平導線67~69中的每一者經由對應的正面端子通孔連接器VD直接連接至源極端子導體31B、33B、35B、37B及39B。
在第3A圖及第3C圖至第3D圖中，電熔絲位元格300包括在第二金屬層M1中在Y方向上延伸的正面垂直導線（71~78及70a~70b）。正面垂直導線（71~78及70a~70b）中的每一者經由對應的正面金屬至金屬通孔連接器V0直接連接至正面水平導線（61~63及67~69）。
在第3B圖及第3C圖至第3D圖中，電熔絲位元格300包括在第一背面金屬層BM0中在X方向上延伸的背面水平導線（161~163及167~169）。在第1C圖至第1D圖中，第一背面金屬層BM0由基板310支撐。背面水平導線161~163中的每一者經由對應的背面端子通孔連接器BVD直接連接至汲極端子導體30A、32A、34A、36A及38A。背面水平導線167~169中的每一者經由對應的背面端子通孔連接器BVD直接連接至汲極端子導體30B、32B、34B、36B及38B。
在第3B圖及第3C圖至第3D圖中，電熔絲位元格300包括在第二背面金屬層BM1中在Y方向上延伸的背面垂直導線（171~174、175A~178A及175B~178B）。電熔絲位元格300進一步包括在第二背面金屬層BM1中在Y方向上延伸的背面位元連接線191~193。第二背面金屬層BM1與第一背面金屬層BM0藉由一層背面層間介電質ILD1（B）隔開。背面垂直導線171~174中的每一者經由對應的背面金屬至金屬通孔連接器BV0直接連接至背面水平導線161~163及167~169。背面垂直導線175A~178A中的每一者經由對應的背面金屬至金屬通孔連接器BV0直接連接至背面水平導線161~163。背面垂直導線175B~178B中的每一者經由對應的背面金屬至金屬通孔連接器BV0直接連接至背面水平導線167~169。
在第3B圖及第3C圖至第3D圖中，電熔絲位元格300包括具有第一熔絲端子141及第二熔絲端子142的背面熔絲元件140（BM2）。在一些實施例中，熔絲元件140（BM2）為金屬熔絲。第一熔絲端子141、熔絲元件140（BM2）及第二熔絲端子142中的每一者形成於在第三背面金屬層BM2中在X方向上延伸的金屬線的一部分中。第三背面金屬層BM2藉由背面層間介電質層ILD2（B）與第二金屬層BM1隔開。在第3B圖及第3C圖至第3D圖中，第一熔絲端子141經由對應的背面通孔連接器BV1導電連接至正面垂直導線171~174中的每一者。第二熔絲端子142經由對應的背面通孔連接器BV1導電連接至背面位元連接線191~193中的每一者。背面通孔連接器BV1為穿過兩個金屬層（BM1及BM2）之間的層間介電質ILD2（B），同時將第三背面金屬層BM2中的導線與第二背面金屬層BM1中的導線連接的通孔連接器。
在第3B圖中且如第3C圖至第3D圖所示，第一熔絲端子141、熔絲元件140（BM2）及第二熔絲端子142中的每一者形成於相同的第二背面金屬層BM2中。在一些替代實施例中，第一熔絲端子141、熔絲元件140（BM2）及第二熔絲端子142在不同的第三金屬層中。舉例而言，在一些替代實施例中，第一熔絲端子141及第二熔絲端子142中的每一者在第三背面金屬層BM2中，而熔絲元件140為在第五背面金屬層BM4中的金屬熔絲，且熔絲元件140經由各種通孔連接器連接至熔絲端子。在一些替代實施例中，第一熔絲端子141及熔絲元件140（BM2）中的每一者在第三背面金屬層BM2中，而第二熔絲端子142在第五背面金屬層BM4中，且熔絲元件140（BM2）經由各種通孔連接器連接至第二熔絲端子142。金屬熔絲為用作熔絲元件的電熔絲的實例。用作熔絲元件的其他類型的電熔絲在本案的預期範圍內。
在第3A圖至第3B圖中，藉由將正面水平導線與正面垂直導線互連，在基板310的正面處形成用於電源節點的網狀結構。藉由將背面水平導線與背面垂直導線互連，在基板310的背面處形成用於電熔絲節點VP的網狀結構。在一些實施例中，當半導體結構80A及80B中的電晶體為n通道電晶體時，電熔絲位元格300的等效電路如第8A圖所示。電熔絲位元格300的電源節點用以接收供電電壓VSS。熔絲元件140（BM2）的第一熔絲端子141連接至電熔絲節點VP。熔絲元件140（BM2）的第二熔絲端子142連接至位元節點VDDQ。
第4A圖至第4B圖為根據一些實施例的電熔絲位元格400的佈局圖。第4A圖中的佈局圖包括在基板410的正面的第一金屬層及第二金屬層的佈局設計，且第4B圖的佈局圖包括在基板410的背面的第一背面金屬層及第二背面金屬層的佈局設計。電熔絲位元格400中的電晶體的連接的佈局設計由第7圖指定。第4C圖為根據一些實施例的在第4A圖至第4B圖中指定的切割平面P-P'中的電熔絲位元格的橫截面圖。第4D圖為根據一些實施例的在第4A圖至第4B圖中指定的切割平面N-N'中的電熔絲位元格400的橫截面圖。電熔絲位元格400的等效電路如第8A圖所示。
在基板410的正面處的電熔絲位元格400中的元件的佈局設計（如第4A圖及第7圖所指定）與在基板310的正面處的電熔絲位元格300中的元件佈局設計（如第3A圖及第7圖中的佈局設計所指定）相同。在基板（410及310）的正面處的共同元件包括半導體結構（80A及80B）、閘極導體（51A~59A及51B~59B）、端子導體（30A~39A及30B~39B）及虛設閘極導體（50L及50R）。在基板（410及310）的正面處的共同元件進一步包括正面水平導線（61~63及67~69）及正面垂直導線（71~78及70a~70c），以及各種正面通孔連接器。
在基板410的背面處的電熔絲位元格400中元件的佈局設計如第4B圖所描繪。第4B圖的佈局設計在第一背面金屬層及第二背面金屬層中的背面導線的定向及背面熔絲元件的位置方面不同於第3B圖的佈局設計。第4B圖中的背面水平導線（161~163及167~169）位於第二背面金屬層BM1中，而第3B圖中的背面水平導線（161~163及167~169）位於第一背面金屬層BM0中。第4B圖中的背面垂直導線（171~174、175A~178A及175B~178B）位於第一背面金屬層BM0中，而第3B圖中的背面垂直導線（171~174、175A~178A及175B~178B）位於第二背面金屬層BM1中。第4B圖中的背面位元連接線191~193位於第一背面金屬層BM0中，而第3B圖中的背面位元連接線191~193位於第二背面金屬層BM1中。另外，第4B圖中的熔絲元件140（BM1）為形成於第二背面金屬層BM1中的金屬熔絲，而第3B圖中的熔絲元件140（BM2）為形成於第三背面金屬層BM2中的金屬熔絲。
在第4B圖及第4C圖至第4D圖中，背面垂直導線171、173、175A及177A中的每一者經由背面端子通孔連接器BVD導電連接至汲極端子導體30A、32A、34A及36A中的對應一者。背面垂直導線171、173、175B及177B中的每一者經由背面端子通孔連接器BVD導電連接至汲極端子導體30B、32B、34B及36B中的對應一者。
在第4B圖及第4C圖至第4D圖中，第一熔絲端子141、熔絲元件140（BM1）及第二熔絲端子142中的每一者形成於第二背面金屬層BM1中在X方向上延伸的金屬線的一部分中。第一熔絲端子141經由對應的背面金屬至金屬連接器BV0導電連接至背面垂直導線171~174中的每一者。第二熔絲端子142經由對應的背面金屬至金屬連接器BV0導電連接至背面位元連接線191~193中的每一者。
在第4B圖及第4C圖至第4D圖中，第一熔絲端子141、熔絲元件140（BM1）及第二熔絲端子142中的每一者形成於相同的第二背面金屬層BM1中。在一些替代實施例中，第一熔絲端子141、熔絲元件140（BM1）及第二熔絲端子142在不同的第三金屬層中。舉例而言，在一些替代實施例中，第一熔絲端子141及第二熔絲端子142中的每一者在第二背面金屬層BM1中，而熔絲元件140為在第四背面金屬層BM3中的金屬熔絲，且熔絲元件140經由各種通孔連接器連接至熔絲端子。在一些替代實施例中，第一熔絲端子141及熔絲元件140（BM1）中的每一者在第二背面金屬層BM1中，而第二熔絲端子142在第四背面金屬層BM3中，且熔絲元件140（BM1）經由各種通孔連接器連接至第二熔絲端子142。金屬熔絲為用作熔絲元件的電熔絲的實例。用作熔絲元件的其他類型的熔絲在本案的預期範圍內。
在第4A圖至第4B圖中，藉由將正面水平導線與正面垂直導線互連，在基板410的正面處形成用於電源節點的網狀結構。藉由將背面水平導線與背面垂直導線互連，在基板410的背面處形成用於電熔絲節點VP的網狀結構。在一些實施例中，當半導體結構80A及80B中的電晶體為n通道電晶體時，電熔絲位元格400的等效電路如第8A圖所示。電熔絲位元格400的電源節點用以接收供電電壓VSS。熔絲元件140（BM1）的第一熔絲端子141連接至熔絲節點VP。熔絲元件140（BM1）的第二熔絲端子142連接至位元節點VDDQ。
第5A圖至第5B圖為根據一些實施例的電熔絲位元格500的佈局圖。第5A圖中的佈局圖包括在基板510的正面處的第一金屬層及第二金屬層的佈局設計，且第5B圖的佈局圖包括在基板510的背面處的第一背面金屬層及第二背面金屬層的佈局設計。電熔絲位元格500中的電晶體的連接的佈局設計由第7圖指定。第5C圖為根據一些實施例的在第5A圖至第5B圖及第7圖中指定的切割平面P-P'中的電熔絲位元格的橫截面圖。第5D圖為根據一些實施例的在第5A圖至第5B圖及第7圖中指定的切割平面N-N'中的電熔絲位元格500的橫截面圖。電熔絲位元格500的等效電路如第9A圖所示。
在第5A圖及第5C圖至第5D圖中，電熔絲位元格500包括在第一金屬層M0中在X方向上延伸的正面水平導線（61~63及67~69）。正面水平導線62及64中的每一者經由對應的正面端子通孔連接器VD直接連接至源極端子導體31A、33A、35A、37A及39A。正面水平導線66及68中的每一者經由對應的正面端子通孔連接器VD直接連接至源極端子導體31B、33B、35B、37B及39B。正面水平導線61及63中的每一者經由對應的正面端子通孔連接器VD直接連接至汲極端子導體30A、32A、34A、36A及38A。正面水平導線67及69中的每一者經由對應的正面端子通孔連接器VD直接連接至汲極端子導體30B、32B、34B、36B及38B。
在第5A圖及第5C圖至第5D圖中，電熔絲位元格500包括在第一金屬層M0中在X方向上延伸的字元連接線（60A及60B）。字元連接線60A經由對應的正面閘極通孔連接器VG經由閘極通孔連接器（51A~59A）直接連接至閘極導體。字元連接線60B經由對應的正面閘極通孔連接器VG經由閘極通孔連接器（51B~59B）直接連接至閘極導體。
在第5A圖及第5C圖至第5D圖中，電熔絲位元格500包括在第二金屬層M1中在Y方向上延伸的正面垂直導線（71~74、75A~78A及75B~78B）。電熔絲位元格500進一步包括在第二金屬層M1中在Y方向上延伸的位元連接線91~93。正面垂直導線72及74中的每一者經由對應的正面金屬至金屬通孔連接器V0直接連接至正面水平導線62、64、66及68。正面垂直導線71及73中的每一者直接連接至正面水平導線61、63、67及69。正面垂直導線76A及78A中的每一者經由對應的正面金屬至金屬通孔連接器V0直接連接至正面水平導線62及64。正面垂直導線76B及78B中的每一者經由對應的正面金屬至金屬通孔連接器V0直接連接至正面水平導線66及68。正面垂直導線75A及77A中的每一者經由對應的正面金屬至金屬通孔連接器V0直接連接至正面水平導線61及63。正面垂直導線75B及77B中的每一者經由對應的正面金屬至金屬通孔連接器V0直接連接至正面水平導線67及69。
在第5A圖中，藉由將正面水平導線62、64、66及68與正面垂直導線72、74、76A、76B、78A及78B互連，在基板610的正面處形成用於電源節點的網狀結構。藉由將正面水平導線61、63、67及69與正面垂直導線71、73、75A、75B、77A及77B互連，在基板610的正面處形成用於電熔絲節點VP的網狀結構。
在第5A圖及第5C圖至第5D圖中，電熔絲位元格500包括在第三金屬層M2中在X方向上延伸的金屬線的一部分中形成的熔絲元件40。熔絲元件40具有第一熔絲端子41，第一熔絲端子經由對應的正面一通孔連接器V1導電連接至正面垂直導線71及73中的每一者。熔絲元件40具有第二熔絲端子42，第二熔絲端子經由對應的正面一通孔連接器V1導電連接至位元連接線91~93中的每一者。
在第5B圖及第5C圖至第5D圖中，電熔絲位元格500包括在第一背面金屬層BM0中在X方向上延伸的背面水平導線（161~164及166~169）。背面水平導線162及164中的每一者經由對應的背面端子通孔連接器BVD直接連接至源極端子導體31A、33A、35A、37A及39A。背面水平導線166及168中的每一者經由對應的背面端子通孔連接器BVD直接連接至源極端子導體31B、33B、35B、37B及39B。背面水平導線161及163中的每一者經由對應的背面端子通孔連接器BVD直接連接至汲極端子導體30A、32A、34A、36A及38A。背面水平導線167及169中的每一者經由對應的背面端子通孔連接器BVD直接連接至汲極端子導體30B、32B、34B、36B及38B。
在第5B圖及第5C圖至第5D圖中，電熔絲位元格500包括在第二背面金屬層BM1中在Y方向上延伸的背面垂直導線（171~174、175A~178A及175B~178B）。電熔絲位元格500進一步包括在第二背面金屬層BM1中在Y方向上延伸的背面位元連接線191~193。背面垂直導線172及174中的每一者經由對應的背面金屬至金屬通孔連接器BV0直接連接至背面水平導線162、164、166及168。背面垂直導線171及173直接連接背面水平導線161、163、167及169。背面垂直導線176A及178A經由對應的背面金屬至金屬通孔連接器BV0直接連接至背面水平導線162及164。背面垂直導線176B及178B中的每一者經由對應的背面金屬至金屬通孔連接器BV0直接連接至背面水平導線166及168。背面垂直導線175A及177A中的每一者經由對應的背面金屬至金屬通孔連接器BV0直接連接至背面水平導線161及163。背面垂直導線175B及177B中的每一者經由對應的背面金屬至金屬通孔連接器BV0直接連接至背面水平導線167及169。
在第5B圖中，藉由將背面水平導線162、164、166及168與背面垂直導線172、174、176A、176B、178A及178B互連，在基板510的背面處形成用於電源節點的網狀結構。藉由將背面水平導線161、163、167及169與正面垂直導線171、173、715A、175B、177A及177B互連，在基板510的背面處形成用於電熔絲節點VP的網狀結構。
在第5B圖及第5C圖至第5D圖中，電熔絲位元格500包括在第三背面金屬層BM2中在X方向上延伸的金屬線的一部分中形成的背面熔絲元件140（BM2）。背面熔絲元件140（BM2）具有第一熔絲端子141，第一熔絲端子經由對應的背面一通孔連接器BV1導電連接至背面垂直導線171及173中的每一者。熔絲元件140具有第二熔絲端子142，第二熔絲端子經由對應的背面一通孔連接器BV1導電連接至位元連接線191~193中的每一者。
在一些實施例中，當半導體結構80A及80B中的電晶體為n通道電晶體時，電熔絲位元格500的等效電路如第9A圖所示。電熔絲位元格500的電源節點用以接收供電電壓VSS。熔絲元件的第一熔絲端子41及141連接至電熔絲節點VP。熔絲元件的第二熔絲端子42及142連接至位元節點VDDQ。
第6A圖至第6B圖為根據一些實施例的電熔絲位元格600的佈局圖。第6A圖中的佈局圖包括在基板610的正面處的第一金屬層的佈局設計，且第6B圖的佈局圖包括在基板610的背面處的第一背面金屬層及第二背面金屬層的佈局設計。電熔絲位元格600中的電晶體的連接的佈局設計由第7圖指定。第6C圖為根據一些實施例的在第6A圖至第6B圖及第7圖中指定的切割平面P-P'中的電熔絲位元格的橫截面圖。第6D圖為根據一些實施例的在第6A圖至第6B圖及第7圖中指定的切割平面N-N'中的電熔絲位元格600的橫截面圖。電熔絲位元格600的等效電路如第8A圖所示。
在基板610的正面處的電熔絲位元格600中的元件的佈局設計如第6A圖及第7圖所描繪。在第6A圖及第6C圖至第6D圖中，電熔絲位元格600包括在第一金屬層M0中在X方向上延伸的正面水平導線（61~63及67~69）。正面水平導線61~63中的每一者經由對應的正面端子通孔連接器VD直接連接至源極端子導體31A、33A、35A、37A及39A。每個正面水平導線67~69經由對應正面端子通孔連接器VD直接連接至源極端子導體31B、33B、35B、37B及39B。在一些實施例中，電熔絲位元格600進一步包括在第二金屬層M1中在Y方向上延伸的正面垂直導線（第6A圖中未展示）。在一些實施例中，藉由將正面水平導線與正面垂直導線互連，在基板610的正面處形成用於電源節點的網狀結構。
在基板610的背面處的電熔絲位元格600中元件的佈局設計如第6B圖所描繪。在基板610的背面處的電熔絲位元格600中的元件的佈局設計（如第6B圖中所指定）與在基板510的背面處的電熔絲位元格500中的元件的佈局設計（如第5B圖中的佈局設計所指定）相同。在基板610及510的背面處的共同元件包括背面水平導線（161~164及166~169）、背面垂直導線（171~174、175A~178A及175B~178B）、背面位元連接線191~193、背面熔絲元件140（BM2）及各種背面通孔連接器。
在第6B圖中，藉由將背面水平導線162、164、166及168與背面垂直導線172、174、176A、176B、178A及178B互連，在基板610的背面處形成用於電源節點的網狀結構。藉由將背面水平導線161、163、167及169與正面垂直導線171、173、715A、175B、177A及177B互連，在基板610的背面處形成用於電熔絲節點VP的網狀結構。在一些實施例中，當半導體結構80A及80B中的電晶體為n通道電晶體時，電熔絲位元格600的等效電路如第8A圖所示。電熔絲位元格600的電源節點用以接收供電電壓VSS。熔絲元件140（BM2）的第一熔絲端子141連接至熔絲節點VP。熔絲元件140（BM2）的第二熔絲端子142連接至位元節點VDDQ。
第8A圖至第8B圖為根據一些實施例的如所揭示的一些電熔絲位元格的等效電路。具體言之，第8A圖為當半導體結構80A及80B中的電晶體為n通道電晶體時，由第1A圖至第1B圖、第2A圖至第2B圖、第3A圖至第3B圖、第4A圖至第4B圖及第6A圖至第6B圖中的佈局圖指定的電熔絲位元格的等效電路。第8B圖為當半導體結構80A及80B中的電晶體為p通道電晶體時，由第1A圖至第1B圖、第2A圖至第2B圖、第3A圖至第3B圖、第4A圖至第4B圖及第6A圖至第6B圖的佈局圖指定的電熔絲位元格的等效電路。
第9A圖至第9B圖為根據一些實施例的如所揭示的一些電熔絲位元格的等效電路。具體言之，第9A圖為當半導體結構80A及80B中的電晶體為n通道電晶體時，由第5A圖至第5B圖中的佈局圖指定的電熔絲位元格的等效電路。第9B圖為當半導體結構80A及80B中的電晶體為p通道電晶體時，由第5A圖至第5B圖中的佈局圖指定的電熔絲位元格的等效電路。
在一些實施例中，如第8A圖及第9A圖所示，當半導體結構80A及80B中的電晶體為n通道電晶體時，用於電熔絲位元格的電源節點用以接收供電電壓VSS。熔絲元件的第一熔絲端子（例如，41或141）連接至電熔絲節點VP。熔絲元件的第二熔絲端子（例如，42或142）連接至位元節點VDDQ。在一些替代實施例中，如第8B圖及第9B圖所示，當半導體結構80A及80B中的電晶體為p通道電晶體時，用於電熔絲位元格的電源節點用以接收供電電壓VDD。熔絲元件的第一熔絲端子（例如，41或141）連接至電熔絲節點VP。熔絲元件的第二熔絲端子（例如，42或142）連接至位元節點VSSQ。
第10A圖至第10D圖為根據一些實施例的製造具有電熔絲位元格的積體電路的方法的流程圖。第10A圖為方法1000A的流程圖。在一些實施例中，用方法1000A製造的積體電路包括第1A圖至第1B圖中的電熔絲位元格100或第2A圖至第2B圖中的電熔絲位元格200。在方法1000A的操作1010中，在基板的正面上製造電晶體。在方法1000A的操作1020A中，在覆蓋電晶體的閘極導體及源極/汲極端子導體的絕緣材料上沈積第一金屬層，且圖案化第一金屬層以形成正面水平導線。正面水平導線中的至少一者經由正面端子通孔連接器VD直接連接至至少一個汲極端子導體。舉例而言，在第1C圖或第2C圖中，第一金屬層M0中的正面水平導線62經由對應的正面端子通孔連接器VD直接連接至汲極端子導體30A、32A、34A、36A及38A中的每一者。在操作1020A之後，流程進行至操作1030。
在方法1000A的操作1030中，在覆蓋第一金屬層的第一層間介電質層上方沈積第二金屬層，且圖案化第二金屬層以形成正面垂直導線。至少一條正面垂直導線經由正面金屬至金屬通孔連接器V0直接連接至至少一條正面水平導線。舉例而言，在第1C圖至第1D圖或第2C圖至第2D圖中的電熔絲位元格100中，第二金屬層M1位於第一金屬層M0上方，且與第一金屬層M0藉由一層層間介電質ILD1隔開。舉例而言，在第1A圖至第1B圖或第2A圖至第2B圖中，正面垂直導線71~74中的每一者經由對應的正面金屬至金屬通孔連接器V0直接連接至正面水平導線61~63及67~69。舉例而言，在第1D圖或第2D圖中，第一金屬層M0中的正面水平導線62經由對應的正面金屬至金屬通孔連接器V0直接連接第二金屬層M1中的正面垂直導線71~74及75A~78A中的每一者。在操作1030之後，流程進行至操作1038。
在方法1000A的操作1038中，在覆蓋第二金屬層的第二層間介電質層上方沈積第三金屬層，且圖案化第三金屬層以形成正面熔絲元件。第三背面金屬層中的正面熔絲元件與至少一條正面垂直導線導電連接。舉例而言，在第1D圖或第2D圖中，第三金屬層M2位於第二金屬層M1的上方，且與第二金屬層M1藉由一層層間介電質ILD2隔開。在第1D圖或第2D圖中，熔絲元件40形成於第三金屬層M2中，且第一熔絲端子41經由對應的正面一通孔連接器V1導電連接至正面垂直導線71~74中的每一者。在操作1038之後，流程進行至操作1040。
在方法1000A的操作1040中，完成基板正面上的後段製程（back-end-of-line, BEOL）。除了連接在先前操作中完成的金屬層M0、M1、M2中的導線外，在BEOL操作過程中，製造其他金屬層（諸如M3、M4、...、Mn）中的金屬線並使其與各種背面通孔連接器連接。在BEOL操作完成後，翻轉含有基板的晶圓以進行進一步處理。
在翻轉含有基板的晶片之後，接下來在方法1000A的操作1060中，在基板的背面處沈積第一背面金屬層。舉例而言，在第1D圖或第2D圖中，第一背面金屬層BM0沈積於基板110或基板210的背面處。基板的背面與基板的正面相對。換言之，基板的背面與基板的正面為基板的相對側。
接著，在方法1000A的操作1065A中，圖案化第一背面金屬層以形成背面第一金屬導線。至少一條背面第一金屬導線經由背面端子通孔連接器BVD直接連接至至少一個源極端子導體。在一些實施例中，在操作1065A中形成的背面第一金屬導線為背面水平導線。舉例而言，在第1A圖至第1B圖及第1C圖至第1D圖中，第一背面金屬層BM0中的背面水平導線161~163中的每一者經由對應的背面端子通孔連接器BVD直接連接至源極端子導體31A、33A、35A、37A及39A。在一些實施例中，在操作1065A中形成的背面第一金屬導線為背面垂直導線。舉例而言，在第2A圖至第2B圖及第2C圖至第2D圖中，第一背面金屬層BM0中的背面垂直導線172、174、176、178及170b經由對應的背面端子通孔連接器BVD對應地連接至源極端子導體31A、33A、35A、37A及39A中的一者。在操作1065A之後，流程進行至操作1070。
在方法1000A的操作1070中，在覆蓋第一背面金屬層的第一背面層間介電質層上方沈積第二背面金屬層。舉例而言，在第1C圖至第1D圖及第2C圖至第2D圖中，第二背面金屬層BM1沈積在第一背面金屬層BM0上方，且藉由一層背面層間介電質ILD1（B）與第一背面金屬層BM0隔開。
接著，在方法1000A的操作1075中，圖案化第二背面金屬層以形成背面第二金屬導線。至少一個背面第二金屬導線經由金屬至金屬通孔連接器BV0直接連接至至少一條背面第一金屬導線。在一些實施例中，在操作1075中形成的背面第二金屬導線為背面垂直導線。舉例而言，在第1B圖及第1C圖至第1D圖中，第二背面金屬層BM1（在操作1075形成）中的背面垂直導線（171~178及170a~170c）中的每一者經由對應的背面金屬至金屬通孔連接器BV0直接連接至第一背面金屬層BM0中的背面水平導線（161~163及167~169）。在一些實施例中，在操作1075中形成的背面第二金屬導線為背面水平導線。舉例而言，在第2B圖及第2C圖至第2D圖中，第二背面金屬層BM1中的背面水平導線（161~163及167~169）（在操作1075中形成）中的每一者經由對應的背面金屬至金屬通孔連接器BV0直接連接至第一背面金屬層BM0中的背面垂直導線（171~178及170a~170c）。在操作1075之後，製造其他背面金屬層（例如BM2、BM3、...及BMn）中的金屬線，且藉由各種背面通孔連接器連接。
第10B圖為方法1000B的流程圖。在一些實施例中，用方法1000B製造的積體電路包括第3A圖至第3B圖中的電熔絲位元格300。第10B圖的方法1000B的一些操作與第10C圖的方法1000A係相同的。方法1000B與方法1000A中的共同操作包括操作1010、1030、1040、1050、1060、1070及1075。
第10A圖的方法1000A中的操作1020A被替換為第10B圖的方法1000B中的操作1020BC。方法1000B的操作1020BC在操作1010與操作1030之間執行。在方法1000B的操作1020BC中，沈積第一金屬層且圖案化第一金屬層以形成正面水平導線。正面水平導線中的至少一者經由正面端子通孔連接器VD直接連接至至少一個源極端子導體。舉例而言，在第3C圖中，正面水平導線62經由對應的正面端子通孔連接器VD直接連接至源極端子導體31A、33A、35A、37A及39A。第10B圖的方法1000B的操作1020BC中形成的正面水平導線為用於電源節點的互連網狀結構的部分，而在第10A圖的方法1000A的操作1020A中形成的正面水平導線為用於電熔絲節點VP的互連網狀結構的部分。
在第10B圖的方法1000B中，在操作1030之後，流程進行至操作1040。第10A圖的方法1000A中的操作1038不在第10B圖的方法1000B中執行。
在第10B圖中的方法1000B中，操作1065BD在操作1060與操作1070之間執行。第10B圖的方法1000B中的操作1065BD替代第10A圖的方法1000A中的操作1065A。在方法1000B的操作1065BD中，圖案化第一背面金屬層以形成背面第一金屬導線。至少一條背面第一金屬導線經由背面端子通孔連接器BVD直接連接至至少一個汲極端子導體。舉例而言，在第3B圖中及第3C圖至第3D圖中，背面水平導線161~163中的每一者經由對應的背面端子通孔連接器BVD直接連接至汲極端子導體30A、32A、34A、36A及38A。第10B圖的方法1000B的操作1065BD中形成的背面水平導線為用於電熔絲節點VP的互連網狀結構的一部分，而在第10A圖的方法1000A的操作1065A中形成的背面水平導線為用於電源節點的互連網狀結構的部分。
在第10B圖的方法1000B中，在操作1075之後執行操作1080及操作1088。在方法1000B的操作1080中，將第三背面金屬層沈積在位於第二背面金屬層上方的第二背面層間介電質層上方。接著，在方法1000B的操作1088中，在第三背面金屬層中形成背面熔絲元件。舉例而言，在第3D圖中，熔絲元件140（BM2）形成於第三背面金屬層BM2中，且第一熔絲端子141經由對應的背面一通孔連接器BV1導電連接至正面垂直導線171~174中的每一者。在操作1088之後，製造其他背面金屬層中的金屬線，且藉由各種背面通孔連接器連接。
第10C圖為方法1000C的流程圖。在一些實施例中，使用方法1000C製造的積體電路包括第4A圖至第4B圖中的電熔絲位元格400。在第10C圖的方法1000C中的一些操作與第10B圖中的方法1000B係相同的。方法1000C與方法1000B中的共同操作包括操作1010、1020BC、1030、1040、1050、1060及1070。
在第10C圖的方法1000C中，在操作1060與操作1070之間執行操作1065C。第10C圖的方法1000C的操作1065C替代第10B圖的方法1000B中的操作1065BD。在方法1000C的操作1065C中，圖案化第一背面金屬層以形成作為背面垂直導線的背面第一金屬導線。至少一條背面第一金屬導線經由背面端子通孔連接器BVD直接連接至至少一個汲極端子導體。在第4B圖及第4C圖至第4D圖中，作為實例，背面垂直導線（171~174、175A~178A及175B~178B）形成於第一背面金屬層BM0中。作為實例，背面垂直導線171、173、175A及177A中的每一者經由背面端子通孔連接器BVD導電連接至汲極端子導體30A、32A、34A及36A中的對應一者。在第10C圖的方法1000C中，第一背面金屬層BM0中的背面垂直導線為用於電熔絲節點VP的互連網狀結構的一部分。
在第10C圖的方法1000C中，在操作1070之後執行操作1075C。對於形成背面熔絲元件的製程，第10C圖的方法1000C中的操作1075C替代第10B圖的方法1000B中的操作1075、1080及1088。在方法1000C的操作1075C中，圖案化第二背面金屬層以形成背面第二金屬導線且形成背面熔絲元件。至少一個背面第二金屬導線經由金屬至金屬通孔連接器BV0直接連接至至少一條背面第一金屬導線。舉例而言，在第4B圖及第4C圖至第4D圖中，熔絲元件140（BM1）形成於第二背面金屬層BM1中，且第一熔絲端子141經由對應的背面金屬至金屬連接器BV0導電連接至正面垂直導線171~174中的每一者。在方法1000C的操作1075C之後，製造其他背面金屬層中的金屬線，且藉由各種背面通孔連接器連接。
第10D圖為方法1000D的流程圖。在一些實施例中，用方法1000D製造的積體電路包括第5A圖至第5B圖中的電熔絲位元格500。第10D圖的方法1000D中的一些操作與第10B圖的方法1000B係相同的。方法1000D與方法1000B中的共同操作包括操作1010、1030、1040、1050、1060、1065BD、1070、1080及1088。
在第10D圖的方法1000D中，操作1020D、1030D及1038在操作1010與1040之間執行。第10D圖的方法1000D中的操作1020D、1030D及1038替代第10B圖的方法1000B中的操作1020BC及1030。
在方法1000D的操作1020D中，沈積第一金屬層，且圖案化第一金屬層以形成第一正面水平導線及第二正面水平導線。至少一條第一正面水平導線直接連接至至少一個源極端子導體，且至少一條第二正面水平導線直接連接至至少一個汲極端子導體。舉例而言，在第5A圖及第5C圖至第5D圖中，形成於第一金屬層M0中的第一正面水平導線62與64中的每一者經由對應的正面端子通孔連接器VD直接連接至源極端子導體31A、33A、35A、37A及39A。形成於第一金屬層M0中的第二正面水平導線61及63中的每一者經由對應的正面端子通孔連接器VD直接連接至汲極端子導體30A、32A、34A、36A及38A。
在方法1000D的操作1030D中，將第二金屬層沈積在覆蓋第一金屬層的第一層間介電質層上，且圖案化第二金屬層以形成第一正面垂直導線及第二正面垂直導線。至少一條第一正面垂直導線直接連接至第一正面水平導線，且至少一條第二正面垂直導線直接連接至第二正面水平導線。舉例而言，在第5A圖及第5C圖至第5D圖中，第一正面垂直導線72及74中的每一者經由對應的正面金屬至金屬通孔連接器V0直接連接至第一正面水平導線62、64、66及68。第二正面垂直導線71及73中的每一者直接連接至第二正面水平導線61、63、67及69。
在方法1000D的操作1038中，在覆蓋第二金屬層的第二層間介電質層上方沈積第三金屬層，且圖案化第三金屬層以形成正面熔絲元件。第三背面金屬層中的正面熔絲元件導電連接至至少一個第二正面垂直導線。舉例而言，在第5A圖及第5C圖至第5D圖中，在第三金屬層M2中形成熔絲元件40，且第一熔絲端子41經由對應的正面一通孔連接器V1導電連接至第二正面垂直導線71及73中的每一者。
在方法1000D的操作1038之後，執行操作1040、1050、1060、1065BD、1070、1075、1080及1088。在操作1088之後，製造其他背面金屬層中的金屬線，且藉由各種背面通孔連接器連接。
第11圖為根據一些實施例的電子設計自動化（electronic design automation, EDA）系統1100的方塊圖。
在一些實施例中，EDA系統1100包括APR系統。本文描述的設計佈局圖的方法表示根據一或多個實施例的佈線配置，根據一些實施例，可例如使用EDA系統1100來實施。
在一些實施例中，EDA系統1100為包括硬體處理器1102及非暫時性電腦可讀儲存媒體1104的通用計算裝置。儲存媒體1104尤其編碼有，即儲存，電腦程式碼1106，即一組可執行指令。硬體處理器1102對指令1106的執行表示（至少部分地）EDA工具，EDA工具根據一或多個實施例（在下文中，所提及過程及/或方法）實施本文描述的方法的一部分或全部。
處理器1102經由匯流排1108電耦接至電腦可讀儲存媒體1104。處理器1102亦經由匯流排1108電耦接至I/O介面1110。網路介面1112亦經由匯流排1108電連接至處理器1102。網路介面1112連接至網路1114，使得處理器1102及電腦可讀儲存媒體1104能夠經由網路1114連接至外部元件。處理器1102用以執行在電腦可讀儲存媒體1104中編碼的電腦程式碼1106，以便使系統1100可用於執行所提及過程及/或方法的部分或全部。在一或多個實施例中，處理器1102為中央處理單元（central processing unit, CPU）、多處理器、分佈式處理系統、特殊應用積體電路（application specific integrated circuit, ASIC）及/或合適的處理單元。
在一或多個實施例中，電腦可讀儲存媒體1104為電子、磁、光、電磁、紅外線及/或半導體系統（或設備或裝置）。舉例而言，電腦可讀儲存媒體1104包括半導體或固態記憶體、磁帶、可移除式電腦軟碟、隨機存取記憶體（random access memory, RAM）、唯讀記憶體（read-only memory, ROM）、硬磁碟及/或光碟。在使用光碟的一或多個實施例中，電腦可讀儲存媒體1104包括光碟唯讀記憶體（compact disk-read only memory, CD-ROM）、光碟讀/寫（compact disk-read/write, CD-R/W）及/或數位視訊光碟（digital video disc, DVD）。
在一或多個實施例中，儲存媒體1104儲存電腦程式碼1106，其用以使系統1100（其中這種執行表示（至少部分地）EDA工具）可用於執行所提及過程及/或方法的部分或全部。在一或多個實施例中，儲存媒體1104亦儲存有助於執行所提及過程及/或方法的部分或全部的資訊。在一或多個實施例中，儲存媒體1104儲存標準單元（包括如本文所揭示的此類標準單元）的程式庫1107。在一或多個實施例中，儲存媒體1104儲存對應於本文揭示的一或多個佈局的一或多個佈局圖1109。
EDA系統1100包括I/O介面1110。I/O介面1110耦接至外部電路。在一或多個實施例中，I/O介面1110包括用於向處理器1102傳達資訊及命令的鍵盤、小鍵盤、滑鼠、軌跡球、軌跡板、觸控螢幕及/或光標方向鍵。
EDA系統1100進一步包括耦接至處理器1102的網路介面1112。網路介面1112允許系統1100與網路1114通信，一或多個其他電腦系統連接至網路。網路介面1112包括：無線網路介面，諸如藍芽、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如ETHERNET、USB或IEEE-1364。在一或多個實施例中，所提及過程及/或方法的部分或全部在兩個或更多個系統1100中實施。
系統1100用以經由I/O介面1110接收資訊。經由I/O介面1110接收的資訊包括指令、資料、設計規則、標準單元庫及/或由處理器1102處理的其他參數中的一或多者。資訊經由匯流排1108傳送至處理器1102。EDA系統1100用以經由I/O介面1110接收與UI相關的資訊。資訊作為使用者介面（user interface, UI）1142儲存在電腦可讀媒體1104中。
在一些實施例中，所提及過程及/或方法的部分或全部實施為由處理器執行的獨立軟體應用程式。在一些實施例中，所提及過程及/或方法的部分或全部實施為作為額外軟體應用程式的一部分的軟體應用程式。在一些實施例中，所提及過程及/或方法的部分或全部實施為軟體應用程式的外掛程式。在一些實施例中，所提及過程及/或方法中的至少一者實施為作為EDA工具的一部分的軟體應用程式。在一些實施例中，所提及過程及/或方法的部分或全部實施為由EDA系統1100使用的軟體應用程式。在一些實施例中，包括標準單元的佈局圖係使用諸如可購自CADENCE DESIGN SYSTEMS公司的VIRTOUSO®的工具或另一合適的佈局產生工具產生。
在一些實施例中，該等過程實施為儲存在非暫時性電腦可讀記錄媒體中的程式的功能。非暫時性電腦可讀記錄媒體的實例包括但不限於外部/可移除式及/或內部/內置儲存或記憶體單元，例如以下中的一或多者：光碟，諸如DVD；磁碟，諸如硬碟；半導體記憶體，諸如ROM、RAM；記憶卡等。
第12圖為根據一些實施例的積體電路（integrated circuit, IC）製造系統1200及與其相關聯的IC製造流程的方塊圖。在一些實施例中，基於佈局圖，使用製造系統1200製造（A）一或多個半導體遮罩或（B）半導體積體電路的層中的至少一個組件中的至少一者。
在第12圖中，IC製造系統1200包括在設計、開發及製造週期及/或與製造IC裝置1260有關的服務相互作用的實體，諸如設計室1220、遮罩室1230及IC製造商/製造者（「晶圓廠」）1250。系統1200中的實體藉由通信網路連接。在一些實施例中，通信網路為單個網路。在一些實施例中，通信網路為各種不同的網路，諸如企業內部網路及網際網路。通信網路包括有線及/或無線通信通道。每一實體與一或多個其他實體相互作用，且向一或多個其他實體提供服務及/或自其接收服務。在一些實施例中，設計室1220、遮罩室1230及IC晶圓廠1250中的兩者或更多者由單個較大的公司擁有。在一些實施例中，設計室1220、遮罩室1230及IC晶圓廠1250中的兩者或更多者在公共設施中共存，且使用公共資源。
設計室（或設計團隊）1220產生IC設計佈局圖1222。IC設計佈局圖1222包括針對IC裝置1260所設計的各種佈局設計。幾何圖案對應於構成要製造的IC裝置1260的各種組件的金屬、氧化物或半導體層的圖案。各個層組合以形成各種IC特徵。舉例而言，IC設計佈局圖1222的一部分包括各種IC特徵，諸如作用區、閘電極、源極及汲極、金屬線或層間互連件的通孔及用於接合襯墊的開口，以形成於半導體基板（諸如矽晶圓）及設置在半導體基板上的各種材料層中。設計室1220實施適當的設計程序以形成IC設計佈局圖1222。設計程序包括邏輯設計、實體設計或置放及佈線中的一或多者。IC設計佈局圖1222呈現在具有幾何圖案資訊的一或多個資料檔案中。舉例而言，IC設計佈局圖1222可以GDSII檔案格式或DFII檔案格式表達。
遮罩室1230包括資料準備1232及遮罩製造1244。遮罩室1230使用IC設計佈局圖1222來製造一或多個遮罩1245，以用於根據IC設計佈局1222來製造IC裝置1260的各個層。遮罩室1230執行遮罩資料準備1232，其中IC設計佈局圖1222被轉譯成代表性資料檔案（representative data file, 「RDF」）。遮罩資料準備1232向遮罩製造1244提供RDF。遮罩製造1244包括遮罩寫入器。遮罩寫入器將RDF轉換為基板上的影像，諸如遮罩（光罩）1245或半導體晶圓1253。設計佈局圖1222由遮罩資料準備1232操縱以符合遮罩寫入器的特定特性及/或IC晶圓廠1250的要求。在第12圖中，遮罩資料準備1232及遮罩製造1244被說明為單獨的元件。在一些實施例中，遮罩資料準備1232與遮罩製造1244可統稱為遮罩資料準備。
在一些實施例中，遮罩資料準備1232包括光學近接校正（optical proximity correction, OPC），其使用光微影增強技術來補償影像誤差，諸如可能由繞射、干涉、其他處理效果等引起的影像誤差。OPC調整IC設計佈局圖1222。在一些實施例中，遮罩資料準備1232包括另外的解析度增強技術（resolution enhancement technique, RET），諸如離軸照明、子解析度輔助特徵、相移遮罩、其他合適的技術等或其組合。在一些實施例中，亦使用反光微影技術（inverse lithography technology, ILT），其將OPC視為反成像問題。
在一些實施例中，遮罩資料準備1232包括遮罩規則檢查器（mask rule checker, MRC），遮罩規則檢查器使用一組遮罩產生規則來檢查已經在OPC中進行過處理的IC設計佈局圖1222，此組遮罩產生規則含有某些幾何及/或連接性限制以確保足夠的裕度，以考量半導體製造製程中的可變性等。在一些實施例中，MRC修改IC設計佈局圖1222以補償遮罩製造1244期間的限制，其可撤消由OPC執行的部分修改以滿足遮罩產生規則。
在一些實施例中，遮罩資料準備1232包括光微影製程檢查（lithography process checking, LPC），光微影製程檢查模擬將由IC晶圓廠1250實施以製造IC裝置1260的處理。LPC基於IC設計佈局圖1222模擬此處理以產生模擬製造的裝置，諸如IC裝置1260。LPC模擬中的處理參數可包括與IC製造循環的各種過程相關聯的參數、與用於製造IC的工具及/或製造過程的其他態樣相關聯的參數。LPC考量各種因素，諸如航拍影像對比度、焦深（depth of focus,  「DOF」）、遮罩誤差增強因素（mask error enhancement factor，「MEEF」）、其他合適的因素等或其組合。在一些實施例中，在已經藉由LPC產生了模擬製造的裝置之後，若模擬裝置在形狀上不夠接近以滿足設計規則，則重複OPC及/或MRC以進一步細化IC設計佈局圖1222。
應理解，為了清楚起見，已經簡化了對遮罩資料準備1232的以上描述。在一些實施例中，資料準備1232包括諸如邏輯運算（logic operation, LOP）的額外特徵，以根據製造規則來修改IC設計佈局圖1222。另外，可以各種不同的次序執行在資料準備1232期間應用於IC設計佈局圖1222的處理。
在遮罩資料準備1232之後及在遮罩製造1244期間，基於經修改的IC設計佈局圖1222製造遮罩1245或一組遮罩1245。在一些實施例中，遮罩製造1244包括基於IC設計佈局圖1222執行一或多個光微影曝光。在一些實施例中，基於經修改的IC設計佈局圖1222，使用電子束（electron-beam, e-beam）或具有多個電子束的機構在遮罩（光遮罩或光罩）1245上形成圖案。遮罩1245可用各種技術形成。在一些實施例中，使用二元技術形成遮罩1245。在一些實施例中，遮罩圖案包括不透明區及透明區。用於曝光已經塗佈在晶圓上的影像敏感材料層（例如，光致抗蝕劑）的輻射束（諸如紫外線（ultraviolet, UV）束）被不透明區阻擋且透過透明區。在一個實例中，遮罩1245的二元遮罩版本包括透明基板（例如，熔融石英）及塗佈在二元遮罩的不透明區中的不透明材料（例如，鉻）。在另一實例中，使用相移技術形成遮罩1245。在遮罩1245的相移遮罩（phase shift mask, PSM）版本中，在相移遮罩上形成的圖案中的各種特徵被組態成具有適當的相位差以增強解析度及成像品質。在各種實例中，相移遮罩可為衰減的PSM或交替的PSM。由遮罩製造1244產生的遮罩用於各種製程中。舉例而言，在離子注入製程中使用此類遮罩，以在半導體晶圓1253中形成各種摻雜區，在蝕刻製程中使用此類遮罩，以在半導體晶圓1253中形成各種蝕刻區，及/或在其他合適的製程中使用此類遮罩。
IC晶圓廠1250為IC製造企業，其包括一或多個製造設施，用於製造各種不同的IC產品。在一些實施例中，IC晶圓廠1250為半導體鑄造廠。舉例而言，可能存在一個製造設施用於複數個IC產品的前段製造（前段製程（front-end-of-line, FEOL）製造），而第二製造設施可為互連及封裝IC產品提供後段製造（後段製程（back-end-of-line, BEOL）製造），且第三製造設施可為鑄造企業提供其他服務。
IC晶圓廠1250包括用以對半導體晶圓1253執行各種製造操作，從而根據遮罩（例如遮罩1245）來製造IC裝置1260的製造工具1252。在各種實施例中，製造工具1252包括以下各者中的一或多者：晶圓步進器、離子注入機、光致抗蝕劑塗佈機、處理腔室（例如CVD腔室或LPCVD爐）、化學機械平坦化（Chemical-Mechanical Planarization, CMP）系統、電漿蝕刻系統、晶圓清潔系統或能夠執行如本文所論述的一或多個合適製造過程的其他製造設備。
IC晶圓廠1250使用由遮罩室1230製造的遮罩1245來製造IC裝置1260。因此，IC晶圓廠1250至少間接地使用IC設計佈局圖1222來製造IC裝置1260。在一些實施例中，藉由IC晶圓廠1250使用遮罩1245製造半導體晶圓1253以形成IC裝置1260。在一些實施例中，IC製造包括至少間接地基於IC設計佈局圖1222執行一或多次光微影曝光。半導體晶圓1253包括矽基板或上文形成有材料層的其他合適基板。半導體晶圓1253進一步包括各種摻雜區、電特徵、多層互連等（在隨後的製造步驟中形成）中的一或多者。
關於積體電路（integrated circuit, IC）製造系統（例如，第12圖的系統1200）及與之相關聯的IC製造流程的細節可在例如以下各項中找到：2016年2月9日授予的美國專利第9,256,709號、2015年10月1日公開的美國預授權公開案第20150278429號、2014年2月6日公開的美國預授權公開案第20140040838號及2007年8月21日授予的美國專利第7,260,442號，其中的每一者的全部內容特此以引用的方式併入。
本案的一態樣係關於一種積體電路。該積體電路包括基板及在基板上的半導體結構、在電晶體的通道區處與半導體結構相交的閘極導體、與半導體結構相交的汲極端子導體，及與半導體結構相交的源極端子導體。該半導體結構在作用區內在第一方向上延伸。該積體電路亦包括在第一金屬層中在第一方向上延伸的正面水平導線及在第二金屬層中在第二方向上延伸的正面垂直導線。該第二方向垂直於該第一方向。該第一金屬層位於閘極導體以及汲極端子導體及源極端子導體中的每一者上方，且正面水平導線經由正面端子通孔連接器直接連接至汲極端子導體。該第二金屬層位於第一金屬層上方，且其中正面垂直導線經由正面金屬至金屬通孔連接器直接連接至正面水平導線。該積體電路進一步包括正面熔絲元件，該正面熔絲元件具有導電連接至正面垂直導線的第一熔絲端子及經由背面端子通孔連接器直接連接至源極端子導體的背面導線。
本案的另一態樣係關於一種積體電路。該積體電路包括基板、在基板上的半導體結構、在電晶體的通道區處與半導體結構相交的閘極導體、在電晶體的源極區處與半導體結構相交的源極端子導體，以及在電晶體的汲極區與半導體結構相交的汲極端子導體。該半導體結構在作用區內在第一方向上延伸。該積體電路亦包括在第一金屬層中在第一方向上延伸的第一正面水平導線、經由背面端子通孔連接器直接連接至汲極端子導體的背面導線，以及導電連接至背面導線的背面熔絲元件。該第一金屬層位於閘極導體以及源極端子導體及汲極端子導體中的每一者上方，且第一正面水平導線經由正面端子通孔連接器直接連接源極端子導體。
本案的又一態樣係關於一種方法。該方法包括在基板的正面上製造複數個電晶體。該電晶體包括閘極導體、源極端子導體及汲極端子導體。該方法包括在閘極導體以及源極端子導體及汲極端子導體中的每一者上沈積絕緣材料。該方法進一步包括在絕緣材料上方沈積第一金屬層，且圖案化第一金屬層以形成在第一方向上延伸的正面水平導線。該等正面水平導線包括經由正面端子通孔連接器直接連接至源極端子導體的正面水平導線。該方法進一步包括在覆蓋第一金屬層的一層層間介電質上方沈積第二金屬層，且圖案化第二金屬層以形成在垂直於第一方向的第二方向上延伸的正面垂直導線。正面垂直導線經由正面金屬至金屬通孔連接器直接連接至正面水平導線。該方法亦包括在基板的背面處沈積第一背面金屬層，且圖案化第一背面金屬層以形成背面第一金屬導線，該背面第一金屬導線包括經由背面端子通孔連接器直接連接至汲極端子導體的背面第一金屬導線。該方法亦包括在覆蓋第一背面金屬層的第一背面層間介電質層上沈積第二背面金屬層，且圖案化第二背面金屬層以形成包括經由金屬至金屬通孔連接器直接連接至背面第一金屬導線的背面第二金屬導線的背面第二金屬導線。該方法進一步包括在第二背面金屬層或第三背面金屬層中形成背面熔絲元件。第三背面金屬層位於覆蓋背面第二金屬層的第二背面層間介電質層上方，且背面熔絲元件導電連接至背面第二金屬導線。
熟習此項技術者將容易看出，所揭示的實施例中的一或多者實現上述優點中的一或多者。在閱讀前述說明書之後，熟習此項技術者將能夠實現如本文廣泛揭示的各種變化、等效物的替代及各種其他實施例。因此，希望此處授予的保護僅受所附申請專利範圍及其等效物中含有的定義限制。
30A:端子導體 31A:端子導體 32A:端子導體 33A:端子導體 34A:端子導體 35A:端子導體 36A:端子導體 37A:端子導體 38A:端子導體 39A:端子導體 40:熔絲元件 41:第一熔絲端子 42:第二熔絲端子 50L:虛設閘極導體 50R:虛設閘極導體 51A:閘極導體 51B:閘極導體 52A:閘極導體 52B:閘極導體 53A:閘極導體 53B:閘極導體 54A:閘極導體 54B:閘極導體 55A:閘極導體 55B:閘極導體 56A:閘極導體 56B:閘極導體 57A:閘極導體 57B:閘極導體 58A:閘極導體 58B:閘極導體 59A:閘極導體 59B:閘極導體 60A:字元連接線 60B:字元連接線 61:正面水平導線 62:正面水平導線 63:正面水平導線 67:正面水平導線 68:正面水平導線 69:正面水平導線 71:正面垂直導線 72:正面垂直導線 73:正面垂直導線 74:正面垂直導線 75A:正面垂直導線 75B:正面垂直導線 76A:正面垂直導線 76B:正面垂直導線 77A:正面垂直導線 77B:正面垂直導線 78A:正面垂直導線 78B:正面垂直導線 80:半導體結構 80A:半導體結構 80B:半導體結構 91:位元連接線 92:位元連接線 93:位元連接線 100:電熔絲位元格 110:基板 140:背面熔絲元件 141:第一熔絲端子 142:第二熔絲端子 161:背面水平導線 162:背面水平導線 163:背面水平導線 164:背面水平導線 166:背面水平導線 167:背面水平導線 168:背面水平導線 169:背面水平導線 170a:背面垂直導線 170b:背面垂直導線 170c:背面垂直導線 171:背面垂直導線 172:背面垂直導線 173:背面垂直導線 174:背面垂直導線 175:背面垂直導線 175A:背面垂直導線 175B:背面垂直導線 176:背面垂直導線 176A:背面垂直導線 176B:背面垂直導線 177:背面垂直導線 177A:背面垂直導線 177B:背面垂直導線 178:背面垂直導線 178A:背面垂直導線 178B:背面垂直導線 191:背面位元連接線 192:背面位元連接線 193:背面位元連接線 200:電熔絲位元格 210:基板 300:電熔絲位元格 310:基板 400:電熔絲位元格 500:電熔絲位元格 510:基板 600:電熔絲位元格 610:基板 1000A:方法 1000B:方法 1000C:方法 1000D:方法 1010:操作 1020A:操作 1020BC:操作 1020D:操作 1030:操作 1030D:操作 1038:操作 1040:操作 1050:操作 1060:操作 1065A:操作 1065BD:操作 1065C:操作 1070:操作 1075:操作 1080:操作 1088:操作 1100:EDA系統 1102:硬體處理器 1104:儲存媒體 1106:指令 1107:程式庫 1108:匯流排 1109:佈局圖 1110:I/O介面 1112:網路介面 1142:使用者介面 BM0:第一背面金屬層 BM1:第二背面金屬層 ILD1:層間介電質 ILD2:層間介電質 INS:絕緣材料 M0:第一金屬層 M1:第二金屬層 M2:第三金屬層 VDDQ:位元節點 VP:電熔絲節點 VSS:供電電壓 P-P':切割平面 N-N':切割平面 Worldline:字線
當與附圖一起閱讀時，根據以下詳細描述可最佳地理解本案的態樣。注意，根據行業中的標準實務，各種特徵未按比例繪製。實際上，為了論述的清楚起見，可任意地增大或減小各種特徵的尺寸。 第1A圖至第1B圖為根據一些實施例的電熔絲位元格的佈局圖。 第1C圖至第1D圖為根據一些實施例的第1A圖至第1B圖及第7圖中的電熔絲位元格的橫截面圖。 第2A圖至第2B圖為根據一些實施例的電熔絲位元格的佈局圖。 第2C圖至第2D圖為根據一些實施例的第2A圖至第2B圖及第7圖中的電熔絲位元格的橫截面圖。 第3A圖至第3B圖為根據一些實施例的電熔絲位元格的佈局圖。 第3C圖至第3D圖為根據一些實施例的第3A圖至第3B圖及第7圖中的電熔絲位元格的橫截面圖。 第4A圖至第4B圖為根據一些實施例的電熔絲位元格的佈局圖。 第4C圖至第4D圖為根據一些實施例的第4A圖至第4B圖及第7圖中的電熔絲位元格的橫截面圖。 第5A圖至第5B圖為根據一些實施例的電熔絲位元格的佈局圖。 第5C圖至第5D圖為根據一些實施例的第5A圖至第5B圖及第7圖中的電熔絲位元格的橫截面圖。 第6A圖至第6B圖為根據一些實施例的電熔絲位元格的佈局圖。 第6C圖至第6D圖為根據一些實施例的第6A圖至第6B圖及第7圖中的電熔絲位元格的橫截面圖。 第7圖為根據一些實施例的用於一些電熔絲位元格中的電晶體的連接的佈局設計。 第8A圖至第8B圖為根據一些實施例的如所揭示的一些電熔絲位元格的等效電路。 第9A圖至第9B圖為根據一些實施例的如所揭示的一些電熔絲位元格的等效電路。 第10A圖至第10D圖為根據一些實施例的製造具有電熔絲位元格的積體電路的方法的流程圖。 第11圖為根據一些實施例的電子設計自動化（electronic design automation, EDA）系統的方塊圖。 第12圖為根據一些實施例的積體電路（integrated circuit, IC）製造系統及與其相關聯的IC製造流程的方塊圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
40:熔絲元件
42:第二熔絲端子
50L:虛設閘極導體
50R:虛設閘極導體
60A:字元連接線
60B:字元連接線
61:正面水平導線
62:正面水平導線
63:正面水平導線
67:正面水平導線
68:正面水平導線
69:正面水平導線
71:正面垂直導線
72:正面垂直導線
73:正面垂直導線
74:正面垂直導線
75A:正面垂直導線
75B:正面垂直導線
76A:正面垂直導線
76B:正面垂直導線
77A:正面垂直導線
77B:正面垂直導線
78A:正面垂直導線
78B:正面垂直導線
80:半導體結構
80A:半導體結構
80B:半導體結構
91:位元連接線
92:位元連接線
93:位元連接線
100:電熔絲位元格
M0:第一金屬層
M1:第二金屬層
M2:第三金屬層
VDDQ:位元節點
VP:電熔絲節點
P-P':切割平面
N-N':切割平面
Worldline:字線

Claims (20)

  1. 一種積體電路，包含： 一基板； 在該基板上的一半導體結構，其中具有作用區，其中該半導體結構在一作用區內在一第一方向上延伸； 一閘極導體，其在一電晶體的一通道區處與該半導體結構相交； 一汲極端子導體，其與該半導體結構相交； 一源極端子導體，其與該半導體結構相交； 一正面水平導線，其在一第一金屬層中在該第一方向上延伸，其中該第一金屬層位於該閘極導體以及該汲極端子導體及該源極端子導體中的每一者上方，且其中該正面水平導線經由一正面端子通孔連接器直接連接至該汲極端子導體； 一正面垂直導線，其在一第二金屬層中在一第二方向上延伸，該第二方向垂直於該第一方向，其中該第二金屬層位於該第一金屬層上方，且其中該正面垂直導線經由一正面金屬至金屬通孔連接器直接連接至該正面水平導線； 一正面熔絲元件，其具有導電連接至該正面垂直導線的一第一熔絲端子；以及 一背面導線，其經由一背面端子通孔連接器直接連接至該源極端子導體，且其中該背面導線與該正面熔絲元件位於該基板的相對側處。
  2. 如請求項1所述之積體電路，進一步包含： 一位元連接線，其在該第二方向上延伸，其中該位元連接線直接連接至該正面熔絲元件的一第二熔絲端子。
  3. 如請求項1所述之積體電路，進一步包含： 一字元連接線，其在該第一方向上延伸，其中該字元連接線經由一閘極通孔連接器直接連接至該閘極導體。
  4. 如請求項1所述之積體電路，其中該背面導線為在一第一背面金屬層中在該第一方向上延伸的一背面水平導線，且其中該背面水平導線經由該背面端子通孔連接器直接連接至該源極端子導體。
  5. 如請求項4所述之積體電路，進一步包含： 一背面垂直導線，其在該第二背面金屬層中在該第二方向上延伸，其中該背面垂直導線經由一背面金屬至金屬通孔連接器直接連接至該背面水平導線，且其中該第一背面金屬層位於該基板與該第二背面金屬層之間。
  6. 如請求項1所述之積體電路，其中該背面導線為在一第一背面金屬層中在該第一方向上延伸的一背面垂直導線，且其中該背面垂直導線經由該背面端子通孔連接器直接連接至該源極端子導體。
  7. 如請求項6所述之積體電路，進一步包含： 一背面水平導線，其在一第二背面金屬層中在該第二方向上延伸，其中該背面垂直導線經由一背面金屬至金屬通孔連接器直接連接至該背面水平導線，且其中該第一背面金屬層位於該基板與該第二背面金屬層之間。
  8. 一種積體電路，包含： 一基板； 在該基板上的一半導體結構，其中具有作用區，其中該半導體結構在該基板的一正面上且在一作用區內在一第一方向上延伸； 一閘極導體，其在一電晶體的一通道區處與該半導體結構相交； 一源極端子導體，其在該電晶體的一源極區處與該半導體結構相交； 一汲極端子導體，其在該電晶體的一汲極區處與該半導體結構相交； 一第一正面水平導線，其在一第一金屬層中在該第一方向上延伸，其中該第一金屬層位於該閘極導體以及該源極端子導體及該汲極端子導體中的每一者上方，且其中該第一正面水平導線經由一正面端子通孔連接器直接連接至該源極端子導體； 一背面導線，其經由一背面端子通孔連接器直接連接至該汲極端子導體，且其中該背面導線位於該基板的一背面上；以及 一背面熔絲元件，其導電連接至該背面導線，且其中該背面熔絲元件與該第一正面水平導線位於該基板的相對側處。
  9. 如請求項8所述之積體電路，其中該背面導線為在一第一背面金屬層中在該第一方向上延伸的一背面水平導線。
  10. 如請求項9所述之積體電路，進一步包含： 一背面垂直導線，其在一第二背面金屬層中在一第二方向上延伸，該第二方向垂直於該第一方向； 其中該背面垂直導線經由一背面金屬至金屬通孔連接器直接連接至該背面水平導線；且 其中該背面熔絲元件經由一通孔連接器導電連接至該背面垂直導線。
  11. 如請求項9所述之積體電路，其中該背面熔絲元件在一第三背面金屬層中。
  12. 如請求項8所述之積體電路，其中該背面導線為在一第一背面金屬層中在一第二方向上延伸的一背面垂直導線，該第二方向垂直於該第一方向。
  13. 如請求項12所述之積體電路，進一步包含： 一背面水平導線，其在一第二背面金屬層中在該第一方向上延伸； 其中該背面垂直導線經由一背面金屬至金屬通孔連接器直接連接至該背面水平導線；且 其中該背面熔絲元件經由一通孔連接器導電連接至該背面水平導線。
  14. 如請求項12所述之積體電路，其中該背面熔絲元件在該第一背面金屬層中。
  15. 如請求項8所述之積體電路，進一步包含： 一第二正面水平導線，其在該第一金屬層中在該第一方向上延伸，其中該第二正面水平導線經由一第二正面端子通孔連接器直接連接至該汲極端子導體；以及 一正面熔絲元件，其導電連接至該第二正面水平導線。
  16. 如請求項15所述之積體電路，進一步包含： 一第二正面垂直導線，其在一第二金屬層中在一第二方向上延伸，該第二方向垂直於該第一方向，其中該第二正面垂直導線經由一正面金屬至金屬通孔連接器直接連接至該第二正面水平導線；且 其中該正面熔絲元件導電連接至該第二正面垂直導線。
  17. 一種方法，包含以下步驟： 在一基板的一正面上製造複數個電晶體，其中該電晶體包括一閘極導體、一源極端子導體及一汲極端子導體； 在該閘極導體以及該源極端子導體及該汲極端子導體中的每一者上方沈積絕緣材料； 在該絕緣材料上方沈積一第一金屬層，且圖案化該第一金屬層以形成於一第一方向上延伸的正面水平導線，且其中該些正面水平導線包括經由一正面端子通孔連接器直接連接至該源極端子導體的一正面水平導線； 在覆蓋該第一金屬層的一層間介電質層上沈積一第二金屬層，且圖案化該第二金屬層以形成於垂直於該第一方向的一第二方向上延伸的正面垂直導線，且其中一正面垂直導線經由一正面金屬至金屬通孔連接器直接連接至該正面水平導線； 在該基板的一背面上沈積一第一背面金屬層，且圖案化該第一背面金屬層以形成背面第一金屬導線，該背面第一金屬導線包括經由一背面端子通孔連接器直接連接至該汲極端子導體的一背面第一金屬導線； 在覆蓋該第一背面金屬層的一第一背面層間介電質層上沈積一第二背面金屬層，且圖案化該第二背面金屬層以形成背面第二金屬導線，該背面第二金屬導線包括經由一金屬至金屬通孔連接器直接連接至該背面第一金屬導線的一背面第二金屬導線；以及 在該第二背面金屬層中或一第三背面金屬層中形成一背面熔絲元件，其中該第三背面金屬層位於覆蓋該第二背面金屬層的一第二背面層間介電質層上方，其中該背面熔絲元件導電連接至該背面第二金屬導線。
  18. 如請求項17所述之方法，其中該背面第一金屬導線為在該第一方向上延伸的一背面水平導線，且該背面第二金屬導線為在該第二方向上延伸的一背面垂直導線，其中形成該背面熔絲元件之步驟包含以下步驟： 在該第三背面金屬層中形成該背面熔絲元件。
  19. 如請求項17所述之方法，其中該背面第一金屬導線為在該第二方向上延伸的一背面垂直導線，且該背面第二金屬導線為在該第一方向上延伸的一背面水平導線，其中形成該背面熔絲元件之步驟包含以下步驟： 在該第二背面金屬層中形成該背面熔絲元件。
  20. 如請求項17所述之方法，進一步包含以下步驟： 在覆蓋該第二背面金屬層的一第二背面層間介電質層上沈積一第三背面金屬層；以及 在導電連接至一第二正面垂直導線的該第三背面金屬層中形成一正面熔絲元件； 其中該圖案化該第一金屬層包含圖案化該第一金屬層以形成該些正面水平導線，該些正面水平導線包括經由一第二正面端子通孔連接器直接連接至該汲極端子導體的一第二正面水平導線， 其中該圖案化該第二金屬層包含圖案化該第二金屬層以形成該些正面垂直導線，該些正面垂直導線包括經由一第二正面金屬至金屬通孔連接器直接連接至該第二正面水平導線的該第二正面垂直導線。
TW111110228A 2021-08-26 2022-03-18 積體電路 TW202310337A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/412,999 2021-08-26
US17/412,999 US11837539B2 (en) 2021-08-26 2021-08-26 Electrical fuse bit cell in integrated circuit having backside conducting lines

Publications (1)

Publication Number Publication Date
TW202310337A true TW202310337A (zh) 2023-03-01

Family

ID=84500756

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110228A TW202310337A (zh) 2021-08-26 2022-03-18 積體電路

Country Status (3)

Country Link
US (2) US11837539B2 (zh)
CN (1) CN115513214A (zh)
TW (1) TW202310337A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856760B2 (en) * 2021-08-31 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Bit cell with back-side metal line device and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US9465906B2 (en) 2014-04-01 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for integrated circuit manufacturing
RU2669872C1 (ru) * 2015-03-10 2018-10-16 Тосиба Мемори Корпорейшн Устройство памяти и способ управления им

Also Published As

Publication number Publication date
US11837539B2 (en) 2023-12-05
US20240047348A1 (en) 2024-02-08
US20230061343A1 (en) 2023-03-02
CN115513214A (zh) 2022-12-23
US12080641B2 (en) 2024-09-03

Similar Documents

Publication Publication Date Title
US11133254B2 (en) Hybrid power rail structure
US11637108B2 (en) Memory array circuit and method of manufacturing same
US11176969B2 (en) Memory circuit including a first program device
US11569246B2 (en) Four CPP wide memory cell with buried power grid, and method of fabricating same
US20230299071A1 (en) Integrated circuit device and method
US12080641B2 (en) Electrical fuse bit cell in integrated circuit having backside conducting lines
US11501051B2 (en) Memory device, integrated circuit device and method
US20230389304A1 (en) Memory device with improved anti-fuse read current
US20230157010A1 (en) Integrated circuit including efuse cell
TW202334955A (zh) 積體電路裝置及製造積體電路裝置的方法
TW202310189A (zh) 積體電路
US10878929B2 (en) eFuse circuit, method, layout, and structure
TW202236287A (zh) 積體電路
TWI798026B (zh) 積體電路裝置及其製造方法以及記憶體陣列
US20210384203A1 (en) Memory device with improved anti-fuse read current
US11856760B2 (en) Bit cell with back-side metal line device and method
US11211134B2 (en) Efuse circuit, method, layout, and structure
US11967596B2 (en) Power rail and signal conducting line arrangement
US20240321337A1 (en) Power control circuit for memory circuit based on complementary field effect transistor devices