CN115497987A - 变色衬底及包括变色衬底的显示装置 - Google Patents

变色衬底及包括变色衬底的显示装置 Download PDF

Info

Publication number
CN115497987A
CN115497987A CN202210678193.0A CN202210678193A CN115497987A CN 115497987 A CN115497987 A CN 115497987A CN 202210678193 A CN202210678193 A CN 202210678193A CN 115497987 A CN115497987 A CN 115497987A
Authority
CN
China
Prior art keywords
layer
group
light
metal oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210678193.0A
Other languages
English (en)
Inventor
金志允
李昌熙
金世勳
具永谟
河在国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115497987A publication Critical patent/CN115497987A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/003—Light absorbing elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/02—Diffusing elements; Afocal elements
    • G02B5/0205—Diffusing elements; Afocal elements characterised by the diffusing properties
    • G02B5/0236—Diffusing elements; Afocal elements characterised by the diffusing properties the diffusion taking place within the volume of the element
    • G02B5/0242—Diffusing elements; Afocal elements characterised by the diffusing properties the diffusion taking place within the volume of the element by means of dispersed particles
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/06—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain multicolour or other optical effects
    • B05D5/065—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain multicolour or other optical effects having colour interferences or colour shifts or opalescent looking, flip-flop, two tones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

变色衬底包括：包括发射区域和非发射区域的衬底；滤色器层，所述滤色器层在所述衬底上并且包括分割所述发射区域和所述非发射区域的光阻挡构件以及在被所述光阻挡构件围绕的区域中的滤色器；重叠所述光阻挡构件的区块；在被所述区块围绕的区域中的包括波长转换层和透光层的波长控制层；重叠所述区块的反射层；重叠所述反射层的第一金属氧化物层；以及重叠所述第一金属氧化物层的自组装层。

Description

变色衬底及包括变色衬底的显示装置
技术领域
本公开内容的一个或多于一个的实施方案涉及变色衬底及包括变色衬底的显示装置。
背景技术
显示装置的重要性随着多媒体的发展而增加。因此，已经使用了各种显示装置，例如，有机发光显示器(OLED)和液晶显示器(LCD)。
显示装置是用于显示图像的装置，并且包括显示面板，例如有机发光显示面板和/或液晶显示面板。其中，发光显示面板可以包括发光元件，例如发光二极管(LED)，并且此类发光二极管的实例包括使用有机材料作为发光材料的有机发光二极管(OLED)、使用无机材料作为发光材料的无机发光二极管等。
发明内容
本公开内容的一个或多于一个的实施方案的方面涉及能够改善出光效率并且防止或减少颜色混合的显示装置。
然而，本公开内容的方面不限于本文阐述的那些。通过参考以下给出的本公开内容的详细描述，本公开内容的以上和其它方面对本公开内容所属领域的普通技术人员将变得更加显而易见。
根据本公开内容的一个或多于一个的实施方案，变色衬底包括：包括发射区域和非发射区域的衬底；滤色器层，所述滤色器层在所述衬底上并且包括分割所述发射区域和所述非发射区域的光阻挡构件以及在被所述光阻挡构件围绕的区域中的滤色器；重叠所述光阻挡构件的区块；在被所述区块围绕的区域中的包括波长转换层和透光层的波长控制层；重叠所述区块的反射层；重叠所述反射层的第一金属氧化物层；以及重叠所述第一金属氧化物层的自组装层。
在一个或多于一个的实施方案中，所述第一金属氧化物层覆盖所述反射层，并且所述自组装层覆盖所述第一金属氧化物层。
在一个或多于一个的实施方案中，所述反射层、所述第一金属氧化物层和所述自组装层重叠所述非发射区域并且不重叠所述发射区域。
在一个或多于一个的实施方案中，所述反射层、所述第一金属氧化物层和所述自组装层重叠所述光阻挡构件。
在一个或多于一个的实施方案中，第一金属氧化物层包含选自ITO、IZO、ZnO、In2O3和ITZO中的任一种。
在一个或多于一个的实施方案中，第一金属氧化物层具有约
Figure BDA0003690214480000021
至约
Figure BDA0003690214480000022
的厚度。
在一个或多于一个的实施方案中，变色衬底进一步包括在所述区块与所述反射层之间的第二金属氧化物层，其中所述第二金属氧化物层包含与所述第一金属氧化物层相同的材料。
在一个或多于一个的实施方案中，所述自组装层包含含烃链、在各个烃链的第一端部处的头部分以及在各个烃链的第二端部处的末端部分的化合物。
在一个或多于一个的实施方案中，所述头部分接触所述第一金属氧化物层的表面，并且所述末端部分在远离所述第一金属氧化物层的方向上与所述第一金属氧化物层间隔开。
在一个或多于一个的实施方案中，所述化合物由以下化学式1表示：
A-B-C
其中A是选自由硫醇基团、二硫化物基团、羧酸基团、膦酸基团和硅烷基团组成的组中的一种或多于一种，B是选自由氟代亚烷基基团、亚烷基基团、亚酰基基团、胺基团、羧酸基团、硫基团和醚基团组成的组中的一种或多于一种，C是选自由氟代烷基基团、烷基基团、酰基基团、胺基团、羧酸基团、硫醇基团和醇基团组成的组中的一种或多于一种，B包含一个或多于一个的氟基团，以及C包含一个或多于一个的氟基团。
根据本公开内容的一个或多于一个的实施方案，显示装置包括：显示衬底，所述显示衬底包括具有子像素的第一衬底以及在所述第一衬底上并且被配置成发射光的发光元件层；以及在所述显示衬底上的变色衬底，其中所述变色衬底包括：包括分别对应于所述子像素的发射区域和非发射区域的第二衬底；滤色器层，所述滤色器层在面对所述第一衬底的所述第二衬底的一个表面上并且包括分割所述发射区域和所述非发射区域的光阻挡构件以及在被所述光阻挡构件围绕的区域中的滤色器；重叠所述光阻挡构件的区块；在被所述区块围绕的区域中的包括波长转换层和透光层的波长控制层；重叠所述区块的反射层；重叠所述反射层的金属氧化物层；以及重叠所述金属氧化物层的自组装层。
在一个或多于一个的实施方案中，所述发光元件层包括像素电极、在所述像素电极上分割所述发射区域和所述非发射区域的像素限定层、在所述像素电极上的发光层、以及在所述发光层上的公共电极。
在一个或多于一个的实施方案中，所述区块、所述反射层、所述金属氧化物层和所述自组装层重叠所述像素限定层，并且重叠所述非发射区域。
在一个或多于一个的实施方案中，所述子像素包括第一子像素、第二子像素和第三子像素，所述波长转换层包括在所述第一子像素中的第一波长转换层以及在所述第二子像素中的第二波长转换层，以及所述透光层在所述第三子像素中。
在一个或多于一个的实施方案中，所述滤色器包括在所述第一子像素中的第一滤色器、在所述第二子像素中的第二滤色器和在所述第三子像素中的第三滤色器，以及从所述发光元件层发射的光在所述第一波长转换层中被转换成第一颜色的光并且然后通过所述第一滤色器发射，在所述第二波长转换层中被转换成第二颜色的光并且然后通过所述第二滤色器发射，或者通过所述透光层透射并且然后通过所述第三滤色器发射。
在一个或多于一个的实施方案中，所述金属氧化物层包含选自ITO、IZO、ZnO、In2O3和ITZO中的任一种。
在一个或多于一个的实施方案中，所述自组装层包含含烃链、在各个烃链的第一端部处的头部分以及在各个烃链的第二端部处的末端部分的化合物，其中所述头部分接触所述金属氧化物层的表面，并且所述末端部分在远离所述金属氧化物层的方向上与所述金属氧化物层间隔开。
在一个或多于一个的实施方案中，所述化合物由以下化学式1表示：
化学式1
A-B-C
其中A是选自由硫醇基团、二硫化物基团、羧酸基团、膦酸基团和硅烷基团组成的组中的一种或多于一种，B是选自由氟代亚烷基基团、亚烷基基团、亚酰基基团、胺基团、羧酸基团、硫基团和醚基团组成的组中的一种或多于一种，C是选自由氟代烷基基团、烷基基团、酰基基团、胺基团、羧酸基团、硫醇基团和醇基团组成的组中的一种或多于一种，B包含一个或多于一个的氟基团，以及C包含一个或多于一个的氟基团。
根据本公开内容的一个或多于一个的实施方案，显示装置包括：包括子像素的衬底；在所述子像素之间的边界处的在所述衬底上的区块；波长控制层，所述波长控制层包括在被所述区块围绕的区域中的波长转换层、以及在所述子像素中的透光层；重叠所述波长控制层的滤色器层；发光元件层，所述发光元件层在所述衬底与所述波长控制层之间，并且包括发光元件和连接至各个发光元件的各个端部的连接电极；在所述区块与所述波长控制层之间并且重叠所述区块的反射层；重叠所述反射层的金属氧化物层；以及重叠所述金属氧化物层的自组装层。
在一个或多于一个的实施方案中，所述金属氧化物层包含选自ITO、IZO、ZnO、In2O3和ITZO中的任一种，以及所述自组装层包含含烃链、在各个烃链的第一端部处的头部分以及在各个烃链的第二端部处的末端部分的化合物，以及其中所述头部分接触所述金属氧化物层的表面，并且所述末端部分在远离所述金属氧化物层的方向上与所述金属氧化物层间隔开。
利用根据实施方案的所述变色衬底和显示装置，可以通过在所述区块上形成所述反射层以防止或减少光吸收到所述区块中来改善出光效率。
此外，可以通过在所述区块上形成所述金属氧化物层和所述自组装层以在用于形成所述波长控制层的喷墨过程期间防止或减少墨溢流到相邻子像素中来防止或减少颜色混合。
本公开内容的效果不限于上述效果，并且各种其它效果包括在本说明书中。
附图说明
通过参考附图详细地描述本公开内容的实施方案，本公开内容的以上和其它的方面将变得更加明显，在附图中：
图1是例示出根据一个或多于一个的实施方案的显示装置的示意性平面视图；
图2是例示出根据一个或多于一个的实施方案的显示装置的示意性横截面视图；
图3是例示出根据一个或多于一个的实施方案的显示装置的电路层的示意性平面视图；
图4是根据一个或多于一个的实施方案的显示装置的一个子像素的等效电路图；
图5是例示出根据一个或多于一个的实施方案的显示装置的示意性横截面视图；
图6是例示出显示装置的变色衬底的多个子像素的示意性平面视图；
图7是例示出第一金属氧化物层和自组装层的示意性横截面视图；
图8是例示出光被反射层反射的示意性横截面视图；
图9是例示出根据一个或多于一个的其它实施方案的显示装置的示意性横截面视图；
图10是例示出根据一个或多于一个的其它实施方案的显示装置的示意性横截面视图；
图11是例示出根据一个或多于一个的实施方案的显示装置的一个像素中的区块和滤色器层的示意性平面视图；
图12是例示出根据一个或多于一个的实施方案的显示装置的一个像素中的发光元件层的示意性平面视图；
图13是沿图12的线Q1-Q1'、线Q2-Q2'和线Q3-Q3'截取的横截面视图；
图14是沿图12的线Q4-Q4'截取的横截面视图；以及
图15是例示出根据一个或多于一个的实施方案的发光元件的示意性透视图。
具体实施方式
现在将参考附图在下文更全面地描述本公开内容，在附图中示出了本公开内容的实施方案。然而，本公开内容可以以不同的形式实施，并且不应解释为局限于本文阐述的实施方案。相反，提供这些实施方案使得本公开内容将是透彻且完整的，并且将向本领域技术人员充分地传达本公开内容的范围。
在附图中，为了清楚可以放大元件、层和区的相对尺寸。此外，通常提供交叉影线和/或阴影在附图中的使用以阐明相邻元件之间的界线。如此，交叉影线或阴影的存在或不存在均不表达或表明对特定材料、材料性质、尺寸、比例、例示的元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或需要，除非指明。
为了便于解释，诸如“之下”、“下方”、“下”、“下面”、“上方”、“上”等的空间相对术语可以在本文用于描述一个元件或特征与另一个元件或特征如附图中例示的关系。应理解，空间相对术语旨在涵盖除了附图中描绘的方向以外的装置在使用或操作时的不同方向。例如，如果附图中的装置被翻转，描述为在其它元件或特征“下方”或“之下”的元件则将被定向在其它元件或特征“上方”。因此，示例性术语“下方”和“下面”可以涵盖上方和下方的方向两者。可以将装置以其它方式定向(例如，旋转90度或在其它方向上)，并且本文使用的空间相对描述符号应被相应地解释。类似地，当第一部件被描述为布置在第二部件“上”时，这表示第一部件布置在基于重力方向的第二部件的上侧或下侧，而不限于其上侧。
还应理解，当层被称为在另一个层或衬底“上”时，它可以直接在其它层或衬底上(例如，没有任何介于中间的层在其间)，或者也可以存在介于中间的层。相同的参考数字在说明书中通篇指代相同的组件。
应理解，尽管术语“第一”、“第二”等可以在本文中用于描述各种元件，但这些元件不应受到这些术语限制。这些术语仅用于区分一个元件与另一个元件。例如，在不背离本公开本内容的教导的情况下，以下讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
本文使用的术语仅出于描述具体实施方案的目的，而非旨在限制本公开内容。如本文使用，单数形式“一个/一种(a)”和“一个/一种(an)”旨在还包括复数形式，除非上下文另外明确指出。应进一步理解，术语“包含(comprises)”、“包含(comprising)”、“具有(have)”、“具有(having)”、“包括(includes)”和“包括(including)”当用于本说明书时，指明规定的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多于一个的其它的特征、整数、步骤、操作、元件、组件和/或其群组的存在或增添。
如本文使用，术语“基本上”、“约”、“大约”和类似术语用作近似的术语而不用作程度的术语，并且旨在解释本领域普通技术人员会认知到的测量值或计算值中的固有偏差。如本文使用的“约”或“大约”包括规定值并且意指在如由本领域普通技术人员考虑相关测量和与特定量的测量相关的误差(即，测量系统的限度)确定的特定值的可接受的偏差范围内。例如，“约”可以意指在一个或多于一个的标准偏差内，或者在规定值的±30％、±20％、±10％、±5％内。此外，“可以”的使用当描述本公开内容的实施方案时是指“本公开内容的一个或多于一个的实施方案”。
当一个或多于一个的实施方案可以不同地实施时，可以与描述的顺序不同地进行具体的过程顺序。例如，两个连续描述的过程可以基本上同时进行或者以与描述的顺序相反或不同的顺序进行。
此外，本文公开和/或列举的任何数值范围旨在包括归入所列举的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所列举的最小值1.0与所列举的最大值10.0之间(并且包括端值)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如以2.4至7.6为例。本文列举的任何最大数值限定旨在包括归入其中的所有较低的数值限定，并且本说明书中所列举的任何最小数值限定旨在包括归入其中的所有较高的数值限定。因此，申请人保留修改本说明书(包括权利要求书)以明确列举归入本文明确列举的范围内的任何子范围的权利。
根据本文描述的本公开内容的实施方案的电子装置或电气装置和/或任何其它相关的装置或组件可以利用任何适合的硬件、固件(例如，专用集成电路)、软件，或软件、固件和硬件的组合来实现。例如，这些装置的各种组件可以形成在一个集成电路(IC)芯片上或在单独的IC芯片上。此外，这些装置的各种组件可以实现在柔性印刷电路膜、载带式封装(TCP)、印刷电路板(PCB)上，或者形成在一个衬底上。
此外，这些装置的各种组件可以是在一个或多于一个的计算装置中的一个或多于一个的处理器上运行的进程或线程，其执行计算机程序指令并且与用于执行本文描述的各种功能的其它系统组件交互。计算机程序指令被存储在存储器中，所述存储器可以使用标准存储器装置(诸如以随机存取存储器(RAM)为例)在计算装置中实现。计算机程序指令还可以存储在其它非暂时性计算机可读介质中，诸如以CD-ROM、闪存驱动器等为例。此外，本领域技术人员应认识，在不背离本公开内容的一些实施方案的主旨和范围的情况下，各种计算装置的功能可以被结合或集成到单个计算装置中，或者特定计算装置的功能可以跨一个或多于一个的其它计算装置分布。
如本文使用，诸如“......中的至少一个(种)”、“......中的一个(种)”、“......中的任一个(种)”、“......中的一个(种)或多于一个(种)”和“选自”的表述当在一列要素之前时，修饰整列的要素并且不修饰该列的单个要素。例如，“a、b和c中的至少一个(种)”、“a、b或c中的至少一个(种)”和“a、b和/或c中的至少一个(种)”可以表示仅a，仅b，仅c，a和b两者(例如，同时地)，a和c两者(例如，同时地)，b和c两者(例如，同时地)，所有的a、b和c，或其变体。
本公开内容的各种实施方案的每个特征可以部分地或整体地结合或彼此结合，并且在技术上各种互锁和驱动是可能的。实施方案可以彼此独立地实现，或者可以在关联中一起实现。
在下文，将参考附图描述实施方案。
图1是例示出根据一个或多于一个的实施方案的显示装置的示意性平面视图。
参考图1，根据一个或多于一个的实施方案的显示装置10可以应用于智能电话、移动电话、平板个人计算机(PC)、个人数字助理(PDA)、便携式多媒体播放器(PMP)、电视机、游戏机、腕表型电子装置、头戴式显示器、个人计算机的监视器、膝上型计算机、汽车导航系统、车辆仪表板、数码相机、摄像机、外部广告牌、电子标志、医疗装置、检查装置、各种家用电器(例如，冰箱和洗衣机)和/或物联网(IoT)装置。在本说明书中，电视(TV)将被描述为显示装置的实例，并且TV可以具有高分辨率或超高分辨率，例如高清晰度(HD)、超高清晰度(UHD)、4K或8K。
此外，根据一个或多于一个的实施方案的显示装置10可以根据显示方法进行各种分类。例如，显示装置的分类可以包括有机发光显示器(OLED)、无机发光显示器(无机LED)、量子点发光显示器(QED)、微LED显示器(微-LED)、纳米LED显示器(纳米-LED)、等离子体显示面板(PDP)、场发射显示器(FED)、阴极射线管显示器(CRT)、液晶显示器(LCD)、电泳显示器(EPD)等。在下文，有机发光显示器和无机发光显示器将被描述为显示装置的实例，并且如应用于一个或多于一个的实施方案的有机发光显示器和无机发光显示器将简单地被称为显示装置，除非它们需要彼此特别区分。然而，本公开内容的一个或多于一个的实施方案不限于此，并且在本公开内容的技术思想的范围内可以应用以上列出的其它显示装置或本领域中的任何适合的显示装置。
在下文，为了描述一个或多于一个的实施方案的显示装置10，在附图中定义了第一方向DR1、第二方向DR2和第三方向DR3。第一方向DR1和第二方向DR2可以是在一个平面中彼此相交(例如，垂直或基本上垂直)的方向。第三方向DR3可以是与其中第一方向DR1和第二方向DR2定位的平面相交(例如，垂直或基本上垂直)的方向。例如，第三方向DR3垂直于第一方向DR1和第二方向DR2中的每一个。在用于描述显示装置10的一个或多于一个的实施方案中，第三方向DR3是指显示装置10的厚度方向。
在平面视图中，显示装置10可以具有包括长边和短边的矩形形状，其中长边在第一方向DR1上并且长于在第二方向DR2上的短边。其中显示装置10的长边和短边在平面视图中相遇的角部可以是直角的，但不限于此，并且可以具有圆形的弯曲形状。平面视图中的显示装置10的形状不限于以上描述的形状，并且可以选自其它适合的形状，例如正方形形状、具有圆角(顶点)的四边形形状、多边形形状和圆形形状。
显示装置10的显示表面可以在为厚度方向的第三方向DR3上的一侧上。在用于描述显示装置10的实施方案中，除非另外说明，“上部”表示显示装置10的在第三方向DR3上的一侧，并且是指显示方向，并且“上表面”是指面向在第三方向DR3上的一侧的表面。此外，“下部”表示显示装置10的在第三方向DR3上的另一侧(与一侧相反)，并且是指与显示方向相反的方向，并且“下表面”是指面向在第三方向DR3上的另一侧的表面。此外，“左”、“右”、“上”和“下”是指在平面视图中观察显示装置10时的方向。例如，“右侧”是指在第一方向DR1上的一侧，“左侧”是指在第一方向DR1上的另一侧，“上侧”是指在第二方向DR2上的一侧，并且“下侧”是指在第二方向DR2上的另一侧。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中显示图像的有源区域，并且非显示区域NDA可以是其中不显示图像的非有源区域。
显示区域DPA的形状可以与显示装置10的整体形状类似。例如，在平面视图中，显示区域DPA可以具有矩形形状。显示区域DPA可以基本上占据显示装置10的中心。
显示区域DPA可以包括多个像素PX。多个像素PX可以以矩阵形式排列。在平面视图中，每个像素PX的形状可以是矩形或正方形形状。然而，本公开内容不限于此，并且每个像素PX的形状可以是其中每个边相对于一个方向倾斜的菱形形状。各个像素PX可以彼此交替地布置成条纹图案或
Figure BDA0003690214480000111
图案(
Figure BDA0003690214480000112
是三星显示有限公司(Samsung Display Co.,Ltd.)所拥有的注册商标)。
非显示区域NDA可以在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以与显示区域DPA的四个边相邻。非显示区域NDA可以构成显示装置10的挡板。
用于驱动显示区域DPA的驱动电路或驱动元件可以在非显示区域NDA中。在一个或多于一个的实施方案中，可以在与显示装置10的第一长边(图1中的下边)相邻的第一非显示区域NDA中以及在与显示装置10的第二长边(图1中的上边)相邻的第二非显示区域NDA中的显示装置10的显示衬底上提供焊盘部件，并且外部装置EXD可以安装在焊盘部件的焊盘电极上。外部装置EXD的实例可以包括连接膜、印刷电路板、驱动芯片(DIC)、连接器、布线连接膜等。直接形成在显示装置10的显示衬底上的扫描驱动器SDR等可以在与显示装置10的第一短边(图1的左边)相邻的第三非显示区域NDA中。
图2是例示出根据一个或多于一个的实施方案的显示装置的示意性横截面视图。图3是例示出根据一个或多于一个的实施方案的显示装置的电路层的示意性平面视图。图4是根据一个或多于一个的实施方案的显示装置的一个子像素的等效电路图。
参考图2，根据一个或多于一个的实施方案的显示装置10可以包括显示衬底DPS和变色衬底CCS。显示衬底DPS可以包括第一衬底SUB1、在第一衬底SUB1上的电路层CCL、以及在电路层CCL上的发光元件层EL，并且变色衬底CCS可以包括波长控制层CWL、在波长控制层CWL上的滤色器层CFL、以及在滤色器层CFL上的第二衬底SUB2。
参考图3，显示衬底DPS的电路层CCL可以包括在第一衬底SUB1上的多个布线。多个布线可以包括扫描线SCL、感测信号线SSL、数据线DTL、参考电压线RVL和第一电源线ELVDL。
扫描线SCL和感测信号线SSL可以在第一方向DR1上延伸。扫描线SCL和感测信号线SSL可以连接(例如，电和/或物理联接)至扫描驱动器SDR。扫描驱动器SDR可以包括由电路层CCL形成的驱动电路。扫描驱动器SDR可以在第一衬底SUB1上的第三非显示区域NDA中，但不限于此，并且可以在第四非显示区域NDA中或者在第三非显示区域NDA和第四非显示区域NDA两者中。扫描驱动器SDR可以连接至信号连接布线CWWL，并且信号连接布线CWWL的至少一个端部可以通过在第一非显示区域NDA和/或第二非显示区域NDA上形成焊盘WPD_CW连接至外部装置EXD(参见图1)。
数据线DTL和参考电压线RVL可以在与第一方向DR1相交的第二方向DR2上延伸。第一电源线ELVDL可以包括在第二方向DR2上延伸的部分。第一电源线ELVDL可以进一步包括在第一方向DR1上延伸的部分。第一电源线ELVDL可以具有网格结构，但不限于此。
布线焊盘WPD可以在数据线DTL、参考电压线RVL和第一电源线ELVDL的至少一个端部处。每个布线焊盘WPD可以在非显示区域NDA的焊盘区域PDA中。在一个或多于一个的实施方案中，数据线DTL的布线焊盘WPD_DT(在下文，称为“数据焊盘”)可以在第一非显示区域NDA的焊盘区域PDA中，并且参考电压线RVL的布线焊盘WPD_RV(在下文，称为“参考电压焊盘”)和第一电源线ELVDL的布线焊盘WPD_ELVD(在下文，称为“第一电源焊盘”)可以在第二非显示区域NDA的焊盘区域PDA中。在一个或多于一个的实施方案中，所有的数据焊盘WPD_DT、参考电压焊盘WPD_RV和第一电源焊盘WPD_ELVD可以在相同的区域中，例如，第一非显示区域NDA中。如以上描述，外部装置EXD(参见图1)可以安装在布线焊盘WPD上。外部装置EXD可以通过各向异性导电膜、超声结合等安装在布线焊盘WPD上。
第一衬底SUB1上的每个像素PX包括多个子像素，并且多个子像素分别包括像素驱动电路。上述布线可以在绕过各个像素PX和/或各个子像素的同时将驱动信号施加至各个像素驱动电路。像素驱动电路可以包括晶体管和电容器。可以对每个像素驱动电路中的晶体管和电容器的数量进行各种适当的修改。在下文，将使用其中像素驱动电路包括三个晶体管和一个电容器的3T1C结构作为实例来描述像素驱动电路，但本公开内容不限于此，并且可以应用各种其它适合的实例的结构，例如2T1C结构、7T1C结构和/或6T1C结构。
图4是根据一个或多于一个的实施方案的显示装置的一个子像素的等效电路图。
参考图4，根据一个或多于一个的实施方案的显示装置的每个像素PX包括多个子像素，并且除了发光元件ED，多个子像素中的每一个包括三个晶体管DTR、STR1和STR2以及一个存储电容器CST。
发光元件ED根据通过驱动晶体管DTR供应的电流发光。发光元件ED可以实现为有机发光二极管、微发光二极管、纳米发光二极管等。
发光元件ED的第一电极(例如，阳极电极)可以连接(例如，电和/或物理联接)至驱动晶体管DTR的源电极，并且发光元件ED的第二电极(例如，阴极电极)可以连接至向其供应比第一电源线ELVDL的高电位电压(第一源电压)更低的低电位电压(第二源电压)的第二电源线ELVSL。
驱动晶体管DTR根据其栅电极与源电极之间的电压差调节从向其供应第一源电压的第一电源线ELVDL流向发光元件ED的电流。驱动晶体管DTR的栅电极可以连接至第一开关晶体管STR1的第一源/漏电极，驱动晶体管DTR的源电极可以连接至发光元件ED的第一电极，并且驱动晶体管DTR的漏电极可以连接至向其施加第一源电压的第一电源线ELVDL。
通过扫描线SCL的扫描信号接通第一开关晶体管STR1以将数据线DTL连接至驱动晶体管DTR的栅电极。第一开关晶体管STR1的栅电极可以连接至扫描线SCL，第一开关晶体管STR1的第一源/漏电极可以连接至驱动晶体管DTR的栅电极，并且第一开关晶体管STR1的第二源/漏电极可以连接至数据线DTL。
通过感测信号线SSL的感测信号接通第二开关晶体管STR2以将参考电压线RVL连接至驱动晶体管DTR的源电极。第二开关晶体管STR2的栅电极可以连接至感测信号线SSL，第二开关晶体管STR2的第一源/漏电极可以连接至参考电压线RVL，并且第二开关晶体管STR2的第二源/漏电极可以连接至驱动晶体管DTR的源电极。
在一个或多于一个的实施方案中，第一和第二开关晶体管STR1和STR2中的每一个的第一源/漏电极可以是源电极，并且第一和第二开关晶体管STR1和STR2中的每一个的第二源/漏电极可以是漏电极，但本公开内容不限于此，并且反之亦然。
存储电容器CST形成在驱动晶体管DTR的栅电极与源电极之间。存储电容器CST存储驱动晶体管DTR的栅电极与源电压之间的电压差。
驱动晶体管DTR以及第一和第二开关晶体管STR1和STR2可以形成为薄膜晶体管。虽然已经主要在图4中描述了驱动晶体管DTR以及第一和第二开关晶体管STR1和STR2是N-型金属氧化物半导体场效应晶体管(MOSFET)，但本公开内容不限于此。例如，驱动晶体管DTR以及第一和第二开关晶体管STR1和STR2可以是P-型MOSFET，或者驱动晶体管DTR以及第一和第二开关晶体管STR1和STR2中的一些可以是N-型MOSFET，并且驱动晶体管DTR以及第一和第二开关晶体管STR1和STR2中的其它可以是P-型MOSFET。
在下文，将参考其它附图更详细地描述包括显示衬底DPS和变色衬底CCS的显示装置10。
图5是例示出根据一个或多于一个的实施方案的显示装置的示意性横截面视图。图6是例示出显示装置的变色衬底的多个子像素的示意性平面视图。图7是例示出第一金属氧化物层和自组装层的示意性横截面视图。图8是例示出光被反射层反射的示意性横截面视图。图5和图6示意性地例示出显示装置的三个子像素。
在图5中，例示出顶部发射显示装置，其中光L在朝向第二衬底SUB2的方向(例如，第三方向DR3)上发射，所述朝向第二衬底SUB2的方向是远离其上形成有发射层EML的第一衬底SUB1的方向。然而，本公开内容不限于此，并且显示装置可以是其中光在朝向其上形成有发射层EML的第一衬底SUB1的方向上发射的底部发射显示装置，或者其中光在朝向第一衬底SUB1的方向和朝向第二衬底SUB2的方向上发射的双侧发射显示装置。
参考图5，显示装置10可以包括显示衬底DPS和在显示衬底DPS上的变色衬底CCS。
显示衬底DPS可以包括第一衬底SUB1、在第一衬底SUB1上的电路层CCL、以及在电路层CCL上的发光元件层EL。
第一衬底SUB1可以是绝缘衬底。第一衬底SUB1可以包含透明材料。例如，第一衬底SUB1可以包含透明绝缘材料，例如玻璃和/或石英。第一衬底SUB1可以是刚性衬底。然而，第一衬底SUB1不限于此，并且可以包含诸如聚酰亚胺的塑料，并且可以具有被弯曲、折叠和/或卷曲的柔性特性。
电路层CCL可以在第一衬底SUB1上。电路层CCL可以驱动发光元件层EL，并且可以在第一衬底SUB1与发光元件层EL之间。以上已经描述了电路层CCL，并且将不再提供其冗余的描述。
发光元件层EL可以在电路层CCL上。发光元件层EL可以包括像素电极PXE、像素限定层PDL、发射层EML和公共电极CME。
像素电极PXE可以在子像素SPX1、SPX2和SPX3中的每一个中。像素电极PXE具有岛形状，并且可以在相邻子像素SPX1、SPX2和SPX3中的每一个中彼此分开。像素电极PXE可以电连接至电路层CCL的晶体管以接收驱动信号。
像素电极PXE可以是有机发光二极管的第一电极，例如，阳极电极。像素电极PXE可以具有堆叠的膜结构，其中堆叠了诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和/或氧化铟(In2O3)的具有高功函的材料层以及诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其混合物的反射材料层。具有高功函的材料层可以提供在反射材料层上方的层上，以靠近发射层EML。像素电极PXE可以具有ITO/Mg、ITO/MgF、ITO/Ag和/或ITO/Ag/ITO的多层结构，但不限于此。
像素限定层PDL可以提供在第一衬底SUB1上的各个子像素SPX1、SPX2和SPX3之间的边界处。像素限定层PDL可以通过包括在平面视图中的第一方向DR1和第二方向DR2上延伸的部分定位成格网图案，并且可以跨各个子像素SPX1、SPX2和SPX3之间的边界以分隔相邻子像素SPX1、SPX2和SPX3。像素限定层PDL可以提供在像素电极PXE上，并且可以包括暴露像素电极PXE的开口。发射区域EMA和非发射区域NEM可以通过像素限定层PDL的开口分割和限定。
像素限定层PDL可以包含有机绝缘材料，例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和/或苯并环丁烯(BCB)。像素限定层PDL也可以包含无机材料。
发射层EML可以在被像素限定层PDL暴露的像素电极PXE上。在其中显示装置10是有机发光显示装置的一个或多于一个的实施方案中，发射层EML可以包括包含有机材料的有机层。有机层可以包括有机发光层，并且可以进一步包括空穴注入层、空穴传输层、电子传输层或电子注入层中的至少一个作为在一些情况下辅助光发射的辅助层。在其它实施方案中，当显示装置10是诸如微LED显示装置和/或纳米LED显示装置的无机发光显示装置时，发射层EML可以包含无机材料，例如无机半导体。
在一些实施方案中，发射层EML可以具有串联结构，所述串联结构包括在厚度方向上彼此重叠的多个有机发光层，以及在相邻有机发光层之间的电荷产生层。彼此重叠的各个有机发光层可以发射相同波长的光或者可以发射不同波长的光。各个子像素SPX1、SPX2和SPX3的发射层EML中的至少一些可以与相邻子像素SPX1、SPX2和SPX3的相同的层分开。
在一个或多于一个的实施方案中，对于子像素SPX1、SPX2和SPX3中的每一个，由每个发射层EML发射的光的波长可以相同。例如，各个子像素SPX1、SPX2和SPX3的发射层EML可以发射蓝色光或紫外线，并且对于子像素SPX1、SPX2和SPX3中的每一个，本文以下将描述的变色衬底CCS可以包括波长控制层CWL以显示颜色。
在一个或多于一个的实施方案中，对于子像素SPX1、SPX2和SPX3中的每一个，由每个发射层EML发射的光的波长可以不同。例如，第一子像素SPX1的发射层EML可以发射第一颜色的光，第二子像素SPX2的发射层EML可以发射第二颜色的光，并且第三子像素SPX3的发射层EML可以发射第三颜色的光。
公共电极CME可以提供在发射层EML上。公共电极CME不仅可以接触发射层EML，还可以接触像素限定层PDL的上表面。公共电极CME可以连接而不区分子像素SPX1、SPX2和SPX3中的每一个。例如，公共电极CME可以是完全不区分子像素SPX1、SPX2和SPX3的集成电极。公共电极CME可以是有机发光二极管的第二电极，例如，阴极电极。
公共电极CME可以包括具有小功函的材料层，例如Li、Ca、LiF、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF、Ba、其化合物或其混合物(例如，Ag和Mg的混合物等)。公共电极CME可以进一步包括在具有小功函的材料层上的透明金属氧化物层。
像素电极PXE、发射层EML和公共电极CME可以构成发光元件(例如，有机发光元件)。从发射层EML发射的光可以通过公共电极CME在向上方向(例如，第三方向DR3)上发射。
在一个或多于一个的实施方案中，发光元件层EL可以进一步包括在公共电极CME上的薄膜封装结构TFE。薄膜封装结构TFE可以包括至少一个薄膜封装层。例如，薄膜封装层可以包括第一无机膜171、有机膜172和第二无机膜173。第一无机膜171和第二无机膜173中的每一个可以包含硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)等。有机膜172可以包含有机绝缘材料，例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和/或苯并环丁烯(BCB)。
变色衬底CCS可以提供在显示衬底DPS上。变色衬底CCS可以包括第二衬底SUB2、在第二衬底SUB2之下的滤色器层CFL、以及在滤色器层CFL之下的波长控制层CWL。
参考图5和图6，第二衬底SUB2可以是绝缘衬底。第二衬底SUB2可以包含透明材料。例如，第二衬底SUB2可以包含透明绝缘材料，例如玻璃和/或石英。第二衬底SUB2可以是刚性衬底。然而，第二衬底SUB2不限于此，并且可以包含诸如聚酰亚胺的塑料，并且可以具有被弯曲、折叠和/或卷曲的柔性特性。
滤色器层CFL可以在第二衬底SUB2之下。滤色器层CFL可以包括在第二衬底SUB2的一个表面上的光阻挡构件BK以及定位在被光阻挡构件BK分割的空间中的多个滤色器CF1、CF2和CF3。
光阻挡构件BK可以在第二衬底SUB2之下。光阻挡构件BK可以在第二衬底SUB2之下沿第一至第三子像素SPX1、SPX2和SPX3之间的边界的非发射区域NEM中。光阻挡构件BK可以在显示装置10的厚度方向(例如，第三方向DR3)上重叠像素限定层PDL。
光阻挡构件BK不仅可以用于阻挡或减少光发射，还可以抑制或减少外部光反射。光阻挡构件BK可以形成为在平面视图中围绕发射区域EMA的格网形状。光阻挡构件BK可以不在子像素SPX1、SPX2和SPX3中的每一个的发射区域EMA中，但可以在非发射区域NEM中。例如，光阻挡构件BK可以围绕发射区域EMA。在一些实施方案中，光阻挡构件BK可以形成为具有小于像素限定层PDL的宽度的宽度。然而，本公开内容不限于此，并且光阻挡构件BK可以形成为具有与像素限定层PDL基本上相同的宽度。
光阻挡构件BK可以包含有机材料。在一个或多于一个的实施方案中，光阻挡构件BK可以包含能够吸收可见光波长带的光吸收材料。因为光阻挡构件BK包含光吸收材料并且沿第一至第三子像素SPX1、SPX2和SPX3之间的边界提供，所以光阻挡构件BK可以限定发射区域EMA。
多个滤色器CF1、CF2和CF3可以定位在光阻挡构件BK之间并且在光阻挡构件BK上。多个滤色器CF1、CF2和CF3可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
第一滤色器CF1可以在第一子像素SPX1的发射区域EMA中，第二滤色器CF2可以在第二子像素SPX2的发射区域EMA中，并且第三滤色器CF3可以在第三子像素SPX3的发射区域EMA中。第一至第三滤色器CF1、CF2和CF3可以被光阻挡构件BK围绕。
第一至第三滤色器CF1、CF2和CF3可以包含着色剂，例如能够吸收除相应颜色波长之外的波长的染料或颜料。第一滤色器CF1可以选择性地透射第一颜色的光(例如，红色光)并且阻挡、吸收或减少第二颜色的光(例如，绿色光)和第三颜色的光(例如，蓝色光)。第二滤色器CF2可以选择性地透射第二颜色的光(例如，绿色光)并且阻挡、吸收或减少第一颜色的光(例如，红色光)和第三颜色的光(例如，蓝色光)。第三滤色器CF3可以选择性地透射第三颜色的光(例如，蓝色光)并且阻挡、吸收或减少第一颜色的光(例如，红色光)和第二颜色的光(例如，绿色光)。例如，第一滤色器CF1可以是红色滤色器，第二滤色器CF2可以是绿色滤色器，并且第三滤色器CF3可以是蓝色滤色器。
第一至第三滤色器CF1、CF2和CF3可以吸收从显示装置10的外部引入的光的一部分以减少由于外部光而引起的反射光。因此，第一至第三滤色器CF1、CF2和CF3可以防止或减少由于外部光反射而引起的颜色失真。
在一些实施方案中，对于子像素SPX1、SPX2和SPX3中的每一个，光阻挡构件BK的开口的面积可以不同。对于子像素SPX1、SPX2和SPX3中的每一个，光阻挡构件BK的开口可以根据包含在滤色器层CFL中的着色剂而具有不同的面积，并且像素限定层PDL也相应地定位，使得子像素SPX1、SPX2和SPX3的每一个的面积可以彼此不同。例如，包含红色着色剂的第一滤色器CF1可以在第一子像素SPX1中，并且第一子像素SPX1的面积可以大于第二和第三子像素SPX2和SPX3的面积。此外，包含绿色着色剂的第二滤色器CF2可以在第二子像素SPX2中，并且第二子像素SPX2的面积可以大于第三子像素SPX3的面积。然而，本公开内容不限于此。多个子像素SPX1、SPX2和SPX3中的至少一个可以具有与其它子像素SPX1、SPX2和SPX3的面积不同的面积，并且多个子像素SPX1、SPX2和SPX3的面积之间的大小关系(例如，尺寸差异)可以与以上描述的不同。在显示装置10中，各个子像素SPX1、SPX2和SPX3被设计成具有不同的面积，使得可以防止或减少由于显示装置10的外部光反射而引起的显示品质劣化。
可以在子像素SPX1、SPX2和SPX3中的每一个的发射区域EMA中提供多个滤色器CF1、CF2和CF3。在附图中已经例示出多个滤色器CF1、CF2和CF3分别定位在子像素SPX1、SPX2和SPX3中以形成岛状图案，但本公开内容不限于此。多个滤色器CF1、CF2和CF3可以遍及整个显示区域DPA形成线性图案。
在一个或多于一个的实施方案中，覆盖层CPL可以在滤色器层CFL之下。覆盖层CPL可以在滤色器层CFL与波长控制层CWL之间。在一个或多于一个的实施方案中，覆盖层CPL可以覆盖滤色器层CFL以防止或减少损坏和/或污染。
覆盖层CPL可以包含无机材料。例如，覆盖层CPL可以包含选自硅氮化物、铝氮化物、锆氮化物、钛氮化物、铪氮化物、钽氮化物、硅氧化物、铝氧化物、钛氧化物、锡氧化物、铈氧化物和硅氮氧化物中的至少一种。同时，在附图中已经例示出覆盖层CPL形成为单个层，但本公开内容不限于此。例如，覆盖层CPL可以形成为多个层，其中交替地堆叠包含至少一种材料(例示为可以包含在覆盖层CPL中的材料)的无机层。覆盖层CPL可以具有约0.05μm至约2μm的厚度，但不限于此。
变色衬底CCS可以进一步包括在覆盖层CPL之下的第一保护涂层OC1。第一保护涂层OC1可以完全在第一至第三子像素SPX1、SPX2和SPX3中(例如，可以是第一至第三子像素SPX1、SPX2和SPX3中的公共层)，并且其下表面可以是平的。第一保护涂层OC1可以平坦化滤色器层CFL的阶梯，以便于在随后过程中的波长控制层CWL的制造。
第一保护涂层OC1可以由有机材料例如基于丙烯酸的材料和/或基于环氧的材料制成，但不限于此。
变色衬底CCS可以进一步包括在第一保护涂层OC1之下的区块BNL。
区块BNL可以通过包括在平面视图中的第一方向DR1和第二方向DR2上延伸的部分形成为格网图案，并且可以跨各个子像素SPX1、SPX2和SPX3之间的边界定位以分隔相邻子像素SPX1、SPX2和SPX3。在一个或多于一个的实施方案中，区块BNL可以围绕发射区域EMA和非发射区域NEM，并且可以分割发射区域EMA和非发射区域NEM。区块BNL可以重叠显示衬底DPS的像素限定层PDL，并且可以重叠非发射区域NEM。
区块BNL可以具有高度(例如，设定或预定的高度)。例如，区块BNL可以具有约1μm至约10μm的高度。在用于制造显示装置10的波长控制层CWL的过程中的喷墨印刷过程中，区块BNL可以防止或减少墨溢流到相邻子像素SPX1、SPX2和SPX3中。区块BNL可以防止或减少不同子像素SPX1、SPX2和SPX3中的每一个的不同的墨彼此混合。
区块BNL可以包括暴露滤色器层CFL的开口。区块BNL可以包含光敏感有机材料，但不限于此。
根据一个或多于一个的实施方案的显示装置10的变色衬底CCS可以包括在区块BNL上的反射层RFL、在反射层RFL上的第一金属氧化物层MOL1、以及在金属氧化物层MOL1上的自组装层SAM。
反射层RFL可以重叠区块BNL。反射层RFL可以在区块BNL的下表面和侧表面上，并且可以接触区块BNL的下表面和侧表面。反射层RFL可以不重叠发射区域EMA，并且可以重叠非发射区域NEM。反射层RFL可以重叠显示衬底DPS的像素限定层PDL和滤色器层CFL的光阻挡构件BK。
反射层RFL可以用于反射从波长控制层CWL发射的光。当从波长控制层CWL发射的光入射到区块BNL上时，光可以被区块BNL部分地吸收。在一个或多于一个的实施方案中，反射层RFL形成在区块BNL上以反射光，使得可以改善出光效率。
反射层RFL可以包含具有高反射率的金属。金属可以包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、或其混合物。
反射层RFL可以具有用于反射光的厚度(例如，设定或预定厚度)。反射层RFL可以具有例如，约10nm至约500nm的厚度。然而，本公开内容不限于此，并且反射层RFL也可以形成为具有大于以上范围内的厚度的厚度。
第一金属氧化物层MOL1可以在反射层RFL上以便重叠反射层RFL。第一金属氧化物层MOL1可以在反射层RFL的下表面和侧表面上，并且可以接触反射层RFL的下表面和侧表面。第一金属氧化物层MOL1可以不重叠发射区域EMA，并且可以重叠非发射区域NEM。第一金属氧化物层MOL1可以重叠显示衬底DPS的像素限定层PDL和滤色器层CFL的光阻挡构件BK。
第一金属氧化物层MOL1可以用于诱导自组装层SAM选择性地形成在区块BNL上。因为自组装层SAM被化学吸附并形成在第一金属氧化物层MOL1的表面上，所以第一金属氧化物层MOL1可以诱导自组装层SAM的形成。
第一金属氧化物层MOL1可以包含金属氧化物。金属氧化物可以包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)和氧化铟锡锌(ITZO)中的任一种。
第一金属氧化物层MOL1可以具有在反射层RFL上均匀地(或基本上均匀地)形成的厚度(例如，设定或预定厚度)。第一金属氧化物层MOL1可以具有例如，约
Figure BDA0003690214480000231
至约
Figure BDA0003690214480000232
的厚度。然而，本公开内容不限于此，并且第一金属氧化物层MOL1也可以形成为具有大于以上范围内的厚度的厚度。
自组装层SAM可以在第一金属氧化物层MOL1上以便重叠第一金属氧化物层MOL1。自组装层SAM可以在第一金属氧化物层MOL1的下表面和侧表面上，并且可以接触第一金属氧化物层MOL1的表面，例如，下表面和侧表面。自组装层SAM可以不重叠发射区域EMA，并且可以重叠非发射区域NEM。自组装层SAM可以重叠显示衬底DPS的像素限定层PDL和滤色器层CFL的光阻挡构件BK。
自组装层SAM可以用于向区块BNL的上部赋予液体排斥性，以通过喷墨过程形成波长控制层CWL。自组装层SAM可以是在其端部处具有液体排斥官能团的自组装单层。自组装层SAM被化学吸附并形成在第一金属氧化物层MOL1的表面上，并且可以因此赋予区块BNL液体排斥性。因此，当通过喷墨过程形成波长控制层CWL时，可以防止或减少墨与相邻子像素SPX1、SPX2和SPX3中的其它墨的溢流和混合。
自组装层SAM被选择性地化学吸附在第一金属氧化物层MOL1的表面上，并且可以因此接触第一金属氧化物层MOL1的表面。在附图中已经例示出自组装层SAM的一个端部接触第一保护涂层OC1，但自组装层SAM可以基本上不接触第一保护涂层OC1。
自组装层SAM可以包含由以下化学式1表示的化合物。
化学式1
A-B-C
在式1中，“-”是指化学键。此外，A可以包括选自由硫醇基团、二硫化物基团、羧酸基团、膦酸基团和硅烷基团组成的组中的一种或多于一种。B可以包括选自由氟代亚烷基基团、亚烷基基团、亚酰基基团(例如，二价酰基基团)、胺基团、羧酸基团、硫基团和醚基团组成的组中的一种或多于一种。C可以包括选自由氟代烷基基团、烷基基团、酰基基团、胺基团、羧酸基团、硫醇基团和醇基团(例如，羟基基团)组成的组中的一种或多于一种。此外，B和C中的每一个可以包括一个或多于一个的氟基团。
由以上化学式1表示的化合物可以是如下的化合物：
Figure BDA0003690214480000241
Figure BDA0003690214480000251
Figure BDA0003690214480000261
参考图7，自组装层SAM的化合物可以被化学吸附在第一金属氧化物层MOL1的表面上。自组装层SAM可以包含含有烃链HC、在烃链HC的一个(例如，第一)端部处的头部分HD、以及在烃链HC的另一个(例如，第二)端部处的末端部分TE的化合物。在此，在自组装层SAM的化合物中，在化学式1中，A可以形成头部分HD，B可以形成烃链HC，并且C可以形成末端部分TE。自组装层SAM的化合物的头部分HD可以被化学吸附在第一金属氧化物层MOL1的表面上并且接触第一金属氧化物层MOL1的表面，并且自组装层SAM的化合物的末端部分TE可以与第一金属氧化物层MOL1在远离第一金属氧化物层MOL1的方向上间隔开。末端部分TE是具有液体排斥性质的部分，并且末端部分TE在自组装层SAM的表面上，使得第一金属氧化物层MOL1的表面可以具有液体排斥性。
以上描述的自组装层SAM可以通过将其上形成有第一金属氧化物层MOL1的变色衬底CCS浸没在其中溶解有由化学式1表示的化合物的溶液中来形成。例如，将其上形成有第一金属氧化物层MOL1的变色衬底CCS浸没在其中溶解有10mM聚(芴-交替-苯并噻二唑)(PFBT)化合物的甲苯溶液中，持续15分钟。然后，可以取出变色衬底CCS，用甲苯溶液洗涤，并且在氮气流中干燥以制造自组装层SAM。
如以上描述，在一个或多于一个的实施方案中，可以通过在区块BNL上形成反射层RFL以防止或减少光吸收到区块BNL中来改善出光效率。此外，可以通过在区块BNL上形成第一金属氧化物层MOL1和自组装层SAM以在用于形成波长控制层CWL的喷墨过程期间防止或减少墨溢流到相邻子像素中来防止或减少颜色混合。
在一个或多于一个的实施方案中，波长控制层CWL可以在被区块BNL分割的区域中。波长控制层CWL可以在滤色器层CFL与显示衬底DPS之间。波长控制层CWL可以提供在被区块BNL围绕的区域中。波长控制层CWL可以在子像素SPX1、SPX2和SPX3中的每一个中，并且可以在被区块BNL围绕的区域中的发射区域EMA中。
在一些实施方案中，波长控制层CWL的高度可以大于区块BNL的高度。波长控制层CWL可以通过用于制造显示装置10的过程中的喷墨过程形成。波长控制层CWL可以通过将构成波长控制层CWL的材料喷射和施加在被区块BNL围绕的区域中并且然后干燥所述材料来形成。作为实例，构成波长控制层CWL的材料可以包含有机材料以具有粘度，并且即使有机材料被喷射或施加到比区块BNL更高的位置，有机材料也可以不溢流到超出区块BNL的其它子像素SPX1、SPX2和SPX3中。因此，波长控制层CWL的高度可以高于区块BNL的高度。然而，本公开内容不限于此。
在其中子像素SPX1、SPX2和SPX3中的每一个的发光元件层EL发射为蓝色光的第三颜色的光的一个或多于一个的实施方案中，波长控制层CWL可以包括在第一子像素SPX1中的第一波长转换层WCL1、在第二子像素SPX2中的第二波长转换层WCL2、以及在第三子像素SPX3中的透光层TPL。
第一波长转换层WCL1可以包含第一基体树脂BRS1和分散在第一基体树脂BRS1中的第一波长转换材料WCP1。第二波长转换层WCL2可以包含第二基体树脂BRS2和分散在第二基体树脂BRS2中的第二波长转换材料WCP2。第一波长转换层WCL1和第二波长转换层WCL2转换从发光元件层EL入射的第三颜色的光的波长并且使具有经转换的波长的光透射通过其中。第一波长转换层WCL1和第二波长转换层WCL2的散射体SCP可以增加波长转换效率。
透光层TPL可以包含第三基体树脂BRS3和分散在第三基体树脂BSR3中的散射体SCP。透光层TPL使从发光元件层EL入射的第三颜色的光透射通过其中，同时保持第三颜色的光的波长。透光层TPL的散射体SCP可以用于调节通过透光层TPL发射的光的发射路径。透光层TPL可以不包含波长转换材料。
散射体SCP可以具有不同于第一至第三基体树脂BRS1、BRS2和BRS3的折射率的折射率。散射体SCP可以是金属氧化物颗粒和/或有机颗粒。金属氧化物颗粒的金属氧化物的实例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO2)、二氧化硅、硫酸钡(BaSO4)、氧化锡(SnO2)等，并且有机颗粒的材料的实例可以包括聚苯乙烯、聚甲基丙烯酸甲酯(PMMA)等。散射体SCP可以具有中空结构，但不限于此。
散射体SCP的尺寸可以与从发光元件ED发射的光的波长有关。例如，当从发光元件ED发射的光的波长是λ时，散射体SCP的尺寸可以是约λ/10至约5λ，并且可以是例如λ/2，但不限于此。例如，当从发光元件ED发射的光具有约480nm或小于480nm，例如约445nm至约480nm的峰值波长时，散射体SCP的尺寸可以是约150nm至约300nm。
第一至第三基体树脂BRS1、BRS2和BRS3可以包含透光有机材料。例如，第一至第三基体树脂BRS1、BRS2和BRS3可以包括基于环氧的树脂、基于丙烯酸的树脂、基于卡多的树脂、基于酰亚胺的树脂等。所有的第一至第三基体树脂BRS1、BRS2和BRS3可以由相同的材料制成，但不限于此。
第一波长转换材料WCP1可以是将第三颜色的光转换成第一颜色的光的材料，并且第二波长转换材料WCP2可以是将第三颜色的光转换成第二颜色的光的材料。第一波长转换材料WCP1和第二波长转换材料WCP2可以是量子点、量子棒、荧光材料和/或磷光材料等。
例如，第一波长转换材料WCP1可以是将蓝色光转换成红色光的材料。此外，第二波长转换材料WCP2可以是将蓝色光转换成绿色光的材料。第一波长转换材料WCP1和第二波长转换材料WCP2可以是量子点(QD)、量子棒、荧光材料和/或磷光材料。量子点可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体或其组合。
所述量子点可以包含核和围绕所述核的壳。核可以包括，例如选自CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InP、InAs、InSb、SiC、Ca、Se、In、P、Fe、Pt、Ni、Co、Al、Ag、Au、Cu、FePt、Fe2O3、Fe3O4、Si和Ge中的至少一种，但不限于此。壳可以包括，例如选自ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、HgS、HgSe、HgTe、AlN、AlP、AlAs、AlSb、GaN、GaP、GaAs、GaSb、GaSe、InN、InP、InAs、InSb、InGaP、TlN、TlP、TlAs、TlSb、PbS、PbSe和PbTe中的至少一种，但不限于此。
荧光材料可以是无机荧光材料，并且在一些实施方案中，诸如石榴石、硅酸盐、硫化物、氮氧化物、氮化物和/或铝酸盐的无机磷光体可以用作无机荧光材料。无机磷光体可以包括，例如选自Y3Al5O12:Ce3+(YAG:Ce)、Tb3Al5O12:Ce3+(TAG:Ce)、(Sr,Ba,Ca)2SiO4:Eu2+、(Sr,Ba,Ca,Mg,Zn)2Si(OD)4:Eu2+D＝F,Cl,S,N,Br、Ba2MgSi2O7:Eu2+、Ba2SiO4:Eu2+、Ca3(Sc,Mg)2Si3O12:Ce3+、(Ca,Sr)S:Eu2+、(Sr,Ca)Ga2S4:Eu2+、SrSi2O2N2:Eu2+、SiAlON:Ce3+、β-SiAlON:Eu2+、Ca-α-SiAlON:Eu2+、Ba3Si6O12N2:Eu2+、CaAlSiN3:Eu2+、(Sr,Ca)AlSiN3:Eu2+、Sr2Si5N8:Eu2+、(Sr,Ba)Al2O4:Eu2+、(Mg,Sr)Al2O4:Eu2+和BaMg2Al16O27:Eu2+中的至少一种，但不限于此。然而，本公开内容不限于此，并且荧光材料可以包括有机荧光材料。
从每个发光元件层EL发射的光可以是相同的第三颜色的光L3。从发光元件层EL发射的光可以朝向波长控制层CWL行进。从第一子像素SPX1中的发光元件ED发射的光L3入射到第一波长转换层WCL1上，从第二子像素SPX2中的发光元件ED发射的光L3入射到第二波长转换层WCL2上，并且从第三子像素SPX3中的发光元件ED发射的光L3入射到透光层TPL上。入射到第一波长转换层WCL1的光L3可以被转换成第一颜色的光L1，并且入射到第二波长转换层WCL2的光L3可以被转换成第二颜色的光L2。入射到透光层TPL的光L3可以作为未经波长转换的相同的第三颜色的光L3被透射。即使各个子像素SPX1、SPX2和SPX3包括发射相同颜色的光的发光元件层EL，各个子像素SPX1、SPX2和SPX3可以根据发光元件层EL上方设置的波长控制层CWL而显示不同颜色的光。
在一个或多于一个的实施方案中，被波长控制层CWL转换的光的一部分可以被直接发射至滤色器层CFL，并且光的其它部分可以被形成在区块BNL上的反射层RFL反射并且然后发射至滤色器层CFL。
参考图8，被第一波长转换层WCL1转换的第一颜色的光L1的一部分可以被直接发射至第一滤色器CF1。被第一波长转换层WCL1转换的第一颜色的光L1的其它部分可以朝向区块BNL发射，但可以被形成在区块BNL上的反射层RFL反射并且然后发射至第一滤色器CF1。在本实施方案中，可以通过在区块BNL上形成反射层RFL以防止或减少光吸收到区块BNL中来改善出光效率。
在一个或多于一个的实施方案中，变色衬底CCS可以进一步包括在波长控制层CWL之下的第二保护涂层OC2。第二保护涂层OC2可以完全在第一至第三子像素SPX1、SPX2和SPX3中(例如，可以是第一至第三子像素SPX1、SPX2和SPX3中的公共层)，并且其下表面可以是平的。第二保护涂层OC2可以平坦化波长控制层CWL的阶梯以便于在随后过程中的变色衬底CCS与显示衬底DPS之间的结合。
第二保护涂层OC2可以由诸如基于丙烯酸的材料和/或基于环氧的材料的有机材料制成，并且可以是例如粘合剂层。然而，本公开内容不限于此。
在下文，将描述其它实施方案。在以下实施方案中，与以上描述的实施方案的配置相同的配置的冗余描述将不再提供或将简化，并且将主要描述与以上描述的实施方案的配置不同的配置。
图9是例示出根据一个或多于一个的其它实施方案的显示装置的示意性横截面视图。
参考图9，根据本实施方案的显示装置10与根据以上参考图5描述的实施方案的显示装置10的不同之处在于其进一步包括在区块BNL与反射层RFL之间的第二金属氧化物层MOL2。
例如，第二金属氧化物层MOL2可以在区块BNL与反射层RFL之间。第二金属氧化物层MOL2可以直接在区块BNL上。第二金属氧化物层MOL2可以在区块BNL的下表面和侧表面上，并且可以接触区块BNL的下表面和侧表面。此外，第二金属氧化物层MOL2可以直接在反射层RFL的上表面上，并且可以接触反射层RFL的上表面。
第二金属氧化物层MOL2可以不重叠发射区域EMA，并且可以重叠非发射区域NEM。第二金属氧化物层MOL2可以重叠显示衬底DPS的像素限定层PDL和滤色器层CFL的光阻挡构件BK。
第二金属氧化物层MOL2直接形成在区块BNL上，以允许反射层RFL形成在第二金属氧化物层MOL2上。由金属制成的反射层RFL可以对由有机材料制成的区块BNL具有低粘合性质。在本实施方案中，反射层RFL与第二金属氧化物层MOL2之间的粘合性质可以通过形成对区块BNL具有优异的粘合性质的第二金属氧化物层MOL2以及在第二金属氧化物层MOL2上形成反射层RFL来改善。
第二金属氧化物层MOL2可以包含金属氧化物，并且可以包含与以上描述的第一金属氧化物层MOL1相同的材料。金属氧化物可以选自例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)和氧化铟锡锌(ITZO)。
第二金属氧化物层MOL2可以具有约
Figure BDA0003690214480000321
至约
Figure BDA0003690214480000322
的厚度。然而，本公开内容不限于此，并且第二金属氧化物层MOL2也可以形成为具有大于以上范围内的厚度的厚度。
图10是例示出根据一个或多于一个的其它实施方案的显示装置的示意性横截面视图。
参考图10，根据本实施方案的显示装置10与根据以上参考图5和图9描述的实施方案的显示装置10的不同之处在于发光元件层EL包括无机发光二极管。
参考图10，多个像素PX中的每一个可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色。子像素SPX1、SPX2和SPX3中的每一个可以包括发射区域EMA和非发射区域NEM。发射区域EMA可以是其中发光元件层EL旨在发射设定或相应波长带中的光的区域，并且非发射区域NEM可以是其中不提供发光元件层EL并且由于光不到达该区域而不发射光的区域。
显示装置10可以包括第一衬底SUB1以及在衬底SUB1上的发光元件层EL、波长控制层CWL和滤色器层CFL。此外，显示装置10可以进一步包括在第一衬底SUB1与发光元件层EL之间的电路层CCL、在发光元件层EL与波长控制层CWL之间的区块BNL、在波长控制层CWL与滤色器层CFL之间的第一覆盖层CPL1、在第一覆盖层CPL1上的第一保护涂层OC1、在第一保护涂层OC1上的第二覆盖层CPL2、在滤色器层CFL上的第三覆盖层CPL3、以及封装层ENL。
区块BNL可以在多个子像素SPX1、SPX2和SPX3之间的边界处，并且可以为被区块BNL分隔的子像素SPX1、SPX2和SPX3中的每一个提供发光元件层EL。发光元件层EL可以在第一衬底SUB1上的电路层CCL与波长控制层CWL之间，并且可以包括多个发光元件以发射设定或相应波长带中的光。光可以通过波长控制层CWL入射到滤色器层CFL。
根据实施方案的显示装置10可以是其中光在其上定位有发光元件层EL的第一衬底SUB1的向上方向上发射的顶部发射显示装置。从发光元件层EL发射的光可以在第一衬底SUB1的向下方向上行进，但可以被发光元件层EL中的结构或电路层CCL的结构反射以在第一衬底SUB1的向上方向上发射。显示装置10可以是通过包括依次定位在第一衬底SUB1上的多个层而仅包括一个衬底的顶部发射显示装置。因此，可以通过使用仅一个衬底依次堆叠层而不进行与其它衬底的结合过程来制造显示装置10，从而可以改善制造过程。
在下文，将参考其它附图更详细地描述包括发光元件层EL、区块BNL、波长控制层CWL和滤色器层CFL的显示装置10。
图11是例示出根据一个或多于一个的实施方案的显示装置的一个像素中的区块和滤色器层的示意性平面视图。图12是例示出根据一个或多于一个的实施方案的显示装置的一个像素中的发光元件层的示意性平面视图。图13是沿图12的线Q1-Q1'、线Q2-Q2'和线Q3-Q3'截取的横截面视图。图14是沿图12的线Q4-Q4'截取的横截面视图。图15是例示出根据一个或多于一个的实施方案的发光元件的示意性透视图。
结合图10参考图11至图14，区块BNL跨各个子像素SPX1、SPX2和SPX3之间的边界定位。区块BNL可以在第一方向DR1和第二方向DR2上延伸，围绕子像素SPX1、SPX2和SPX3，并且分隔相邻子像素SPX1、SPX2和SPX3。
除了发射区域EMA之外，子像素SPX1、SPX2和SPX3中的每一个可以包括非发射区域NEM。此外，子像素SPX1、SPX2和SPX3中的每一个可以包括在非发射区域NEM中的子区域SA。子区域SA可以在发射区域EMA的在第二方向DR2上的一侧上。子区域SA可以在在第二方向DR2上相邻的子像素SPX1、在第二方向DR2上相邻的子像素SPX2、以及在第二方向DR2上相邻的子像素SPX3的发射区域EMA之间。多个发射区域EMA和多个子区域SA可以分别在第一方向DR1上重复地布置，但发射区域EMA和子区域SA可以在第二方向DR2上彼此交替地布置。
区块BNL可以在子区域SA与发射区域EMA之间，并且子区域SA与发射区域EMA之间的间隔可以根据区块BNL在第二方向DR2上的宽度而变化。因为发光元件不定位在子区域SA中，所以子区域SA中不发射光，但可以在子区域SA中提供子像素SPX1、SPX2和SPX3中的每一个中的电极RME1和RME2的一部分。子像素SPX1、SPX2和SPX3中的每一个中的电极RME1和RME2可以在子区域SA中彼此分开。
第一衬底SUB1可以是绝缘衬底。电路层CCL可以在第一衬底SUB1上。电路层CCL可以包括第一传导层，半导体层，第二传导层，第三传导层和第四传导层，以及在第一传导层与半导体层之间、在半导体层与第二传导层之间、在第二传导层与第三传导层之间和在第三传导层与第四传导层之间的多个绝缘层。在附图中已经例示出在电路层CCL中提供仅一个第一晶体管TR1和一些布线，但本公开内容不限于此。除了第一晶体管TR1之外，显示装置10的电路层CCL可以通过包括更多的布线、电极和半导体层来包括更大数量的晶体管。在一个或多于一个的实施方案中，显示装置10的电路层CCL还可以包括电容器。例如，对于子像素SPX1、SPX2和SPX3中的每一个，显示装置10也可以通过包括除了第一晶体管TR1之外的一个或多于一个的晶体管而包括两个、三个、六个或七个晶体管。
第一传导层CAS可以在第一衬底SUB1上。第一传导层CAS可以重叠显示装置10的第一晶体管TR1的有源层ACT。第一传导层CAS可以包含阻挡光的材料以防止或减少入射到第一晶体管的有源层ACT上的光。作为实例，第一传导层CAS可以由阻挡或减少光的透射的不透明金属材料形成。然而，本公开内容不限于此，并且在一些情况下，第一传导层CAS可以省略。
缓冲层BL可以完全在第一传导层CAS和第一衬底SUB1上。缓冲层BL可以形成在第一衬底SUB1上以保护像素PX的第一晶体管TR1免受渗透通过易受湿气渗透的第一衬底SUB1的湿气影响，并且可以执行表面平坦化功能。缓冲层BL可以包括交替地堆叠的多个无机层。例如，缓冲层BL可以形成为其中堆叠了包含选自硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种的无机层的双层，或者形成为其中这些层交替地堆叠的多层。在一个或多于一个的实施方案中，每个层可以形成为包含以上描述的材料的一个无机层。
半导体层在缓冲层BL上。半导体层可以包括第一晶体管TR1的有源层ACT。半导体层可以部分重叠本文以下将描述的第二传导层的栅电极GE等。
在一个或多于一个的实施方案中，半导体层可以包含多晶硅、单晶硅、氧化物半导体等。当半导体层包含氧化物半导体时，每个有源层ACT可以包括多个传导区ACTa和ACTb以及在传导区ACTa和ACTb之间的沟道区ACTc。氧化物半导体可以是含有铟(In)的氧化物半导体。在一些实施方案中，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锡(IGTO)、氧化铟镓锌锡(IGZTO)等。
在一个或多于一个的实施方案中，半导体层可以包含多晶硅。多晶硅可以通过使非晶硅结晶而形成。在这种情况下，有源层ACT的传导区中的每一个可以是掺杂有杂质的掺杂区。
栅绝缘层GI在半导体层和缓冲层BL上。栅绝缘层GI可以起到每个晶体管的栅绝缘膜的作用。栅绝缘层GI可以形成为其中堆叠了包含选自硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种的无机层的双层，或者其中这些层交替地堆叠的多层。在一个或多于一个的实施方案中，每个层可以形成为包含以上描述的材料的一个无机层。
第二传导层在栅绝缘层GI上。第二传导层可以包括第一晶体管TR1的栅电极GE。栅电极GE可以在厚度方向上重叠有源层ACT的沟道区ACTc。第二传导层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其合金中的任一种制成的单层或多层。然而，本公开内容不限于此。
层间绝缘层IL在第二传导层上。层间绝缘层IL可以覆盖第二传导层并且用于保护第二传导层。层间绝缘层IL可以形成为其中堆叠了包含选自硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种的无机层的双层，或者其中这些层交替地堆叠的多层。在一个或多于一个的实施方案中，每个层可以形成为包含以上描述的材料的一个无机层。
第三传导层在层间绝缘层IL上。第三传导层可以包括第一晶体管TR1的源电极S1和漏电极D1、第一电压线VL1、第二电压线VL2和传导图案CDP。
第一晶体管TR1的源电极S1和漏电极D1可以分别通过穿透层间绝缘层IL和栅绝缘层GI的接触孔接触有源层ACT的传导区ACTa和ACTb。此外，第一晶体管TR1的源电极S1可以通过其它接触孔电连接(例如，电联接)至第一传导层CAS。
传送至第一电极RME1的高电位电压(或第一源电压)可以被施加至第一电压线VL1，并且传送至第二电极RME2的低电位电压(或第二源电压)可以被施加至第二电压线VL2。第一电压线VL1的一部分可以通过穿透层间绝缘层IL和栅绝缘层GI的接触孔接触第一晶体管TR1的有源层ACT。第一电压线VL1可以用作第一晶体管TR1的漏电极D1。第一电压线VL1可以直接连接至本文以下将描述的第一电极RME1。第二电压线VL2可以直接连接至本文以下将描述的第二电极RME2。
传导图案CDP可以通过穿透层间绝缘层IL和栅绝缘层GI的接触孔接触第一晶体管TR1的有源层ACT。传导图案CDP可以用作第一晶体管TR1的源电极S1。
第三传导层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其合金中的任一种制成的单层或多层。然而，本公开内容不限于此。
过渡层VIA在第三传导层上。过渡层VIA可以包含有机绝缘材料，例如，诸如聚酰亚胺(PI)的有机材料，并且可以执行表面平坦化功能。
多个电极RME：RME1和RME2、多个区块图案BP、区块BNL、多个发光元件ED、以及多个连接电极CNE1和CNE2可以作为发光元件层EL提供在过渡层VIA上。此外，多个绝缘层PAS1、PAS2和PAS3可以在过渡层VIA上。
多个区块图案BP可以直接在过渡层VIA上。多个区块图案BP可以具有以下形状，其中它们在子像素SPX1、SPX2和SPX3中的每一个内在第二方向DR2上延伸，但可以不延伸至在第二方向上相邻的其它子像素SPX1、SPX2和SPX3，并且可以在发射区域EMA内。在一个或多于一个的实施方案中，多个区块图案BP可以在第一方向DR1上彼此间隔开，并且发光元件ED可以放置在多个区块图案BP之间。可以为子像素SPX1、SPX2和SPX3中的每一个提供多个区块图案BP以形成线性图案。在附图中已经例示出两个区块图案BP，但是本公开内容不限于此。根据电极RME1和RME2的数量，可以提供更大数量的区块图案BP。
区块图案BP可以具有其中区块图案BP的至少一部分从过渡层VIA的上表面突出的结构。区块图案BP的突出部分可以具有倾斜的侧表面，并且从发光元件ED发射的光可以被区块图案BP上的电极RME反射并且然后在过渡层VIA的向上方向上发射。区块图案BP可以用作提供其中定位有发光元件ED的区域并且将从发光元件ED发射的光朝向向上方向反射的反射分割壁。区块图案BP的侧表面可以以线性形状倾斜，但不限于此，并且区块图案BP可以具有含弯曲的外表面的半圆形形状或半椭圆形形状。区块图案BP可以包含诸如聚酰亚胺(PI)的有机绝缘材料，但不限于此。
多个电极RME可以在区块图案BP和过渡层VIA上。多个电极RME可以包括第一电极RME1和第二电极RME2。第一电极RME1和第二电极RME2可以在第二方向DR2上延伸并且在第一方向DR1上彼此间隔开。
第一电极RME1和第二电极RME2可以在子像素SPX1、SPX2和SPX3中在第二方向DR2上延伸，但可以在子区域SA中与其它电极RME1和RME2分开。例如，子区域SA可以在沿第二方向DR2相邻的子像素SPX1、在沿第二方向DR2相邻的子像素SPX2和在沿第二方向DR2相邻的子像素SPX3的发射区域EMA之间，并且第一电极RME1和第二电极RME2可以在子区域SA的分开部件ROP中分别与在沿第二方向DR2相邻的各个子像素SPX1、SPX2和SPX3中的其它第一电极RME1和其它第二电极RME2分开。然而，本公开内容不限于此，并且一些电极RME1和RME2在相邻的各个子像素SPX1、SPX2和SPX3之间不分开，而可以在沿第二方向DR2相邻的各个子像素SPX1、SPX2和SPX3之间延伸，或者第一电极RME1和第二电极RME2中的仅一个可以被分开。
第一电极RME1可以通过第一电极接触孔CT1电连接(例如，电联接)至第一晶体管TR1，并且第二电极RME2可以通过第二电极接触孔CT2电连接(例如，电联接)至第二电压线VL2。例如，第一电极RME1可以通过穿透重叠区块BNL(例如，在子区域SA与发射区域EMA之间)的区域中的过渡层VIA的第一电极接触孔CT1接触传导图案CDP。第二电极RME2也可以通过穿透过渡层VIA的第二电极接触孔CT2接触第二电压线VL2。然而，本公开内容不限于此。在一个或多于一个的实施方案中，第一电极接触孔CT1和第二电极接触孔CT2可以在子区域SA中。
第一电极接触孔CT1将第一电极RME1连接至传导图案CDP，使得用于对准发光元件ED的信号可以施加至第一电压线VL1并且可以通过第一晶体管TR1和传导图案CDP施加至第一电极RME1。第二电极接触孔CT2将第二电极RME2连接至第二电压线VL2，使得第二源电压可以通过第二电压线VL2施加至第二电极RME2。在如本文以下描述的发光元件ED的对准之后，第一电极RME1和第二电极RME2在分开部件ROP中分开，使得第二电极RME2不接收来自第二电压线VL2的信号。
在附图中已经例示出为子像素SPX1、SPX2和SPX3中的每一个提供一个第一电极RME1和一个第二电极RME2，但本公开内容不限于此，并且子像素SPX1、SPX2和SPX3中的每一个的第一电极RME1和第二电极RME2的数量可以多于一个。在一个或多于一个的实施方案中，子像素SPX1、SPX2和SPX3中的每一个的第一电极RME1和第二电极RME2可以不必具有其中它们在一个方向上延伸的形状，并且第一电极RME1和第二电极RME2可以具有各种适合的结构。例如，第一电极RME1和第二电极RME2可以具有部分弯曲或弯折的形状，并且第一电极RME1和第二电极RME2中的任一个可以围绕第一电极RME1和第二电极RME2中的另一个。
第一电极RME1和第二电极RME2可以分别直接在区块图案BP上。第一电极RME1和第二电极RME2可以分别形成为具有比区块图案BP的宽度更大的宽度。例如，第一电极RME1和第二电极RME2可以分别覆盖区块图案BP的外表面。第一电极RME1和第二电极RME2可以分别在区块图案BP的侧表面上，并且第一电极RME1与第二电极RME2之间的间隔可以小于区块图案BP之间的间隔。第一电极RME1和第二电极RME2的至少部分区域可以直接在过渡层VIA上，使得第一电极RME1和第二电极RME2可以在相同的平面上。然而，本公开内容不限于此。在一些实施方案中，第一电极RME1和第二电极RME2可以具有比区块图案BP的宽度更小的宽度。然而，第一电极RME1和第二电极RME2中的每一个可以覆盖区块图案BP的至少一个侧表面以反射从发光元件ED发射的光。
第一电极RME1和第二电极RME2可以包含具有高反射率的传导材料。例如，第一电极RME1和第二电极RME2可以包含诸如银(Ag)、铜(Cu)和/或铝(Al)的金属，或者包含包括铝(Al)、镍(Ni)、镧(La)等的合金作为具有高反射率的材料。第一电极RME1和第二电极RME2可以将从发光元件ED发射并且行进至区块图案BP的侧表面的光朝向子像素SPX1、SPX2和SPX3中的每一个的向上方向反射。
然而，本公开内容不限于此，并且第一电极RME1和第二电极RME2可以进一步包含透明传导材料。例如，第一电极RME1和第二电极RME2可以包含诸如氧化铟锡(ITO)、氧化铟锌(IZO)和/或氧化铟锡锌(ITZO)的材料。在一些实施方案中，第一电极RME1和第二电极RME2可以具有其中堆叠有由透明传导材料制成的一个或多于一个的层以及由具有高反射率的金属制成的一个或多于一个的层的结构，或者可以形成为包含透明传导材料和具有高反射率的金属的一个层。例如，第一电极RME1和第二电极RME2可以具有诸如ITO/银(Ag)/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
第一电极RME1和第二电极RME2也可以用于在子像素SPX1、SPX2和SPX3中的每一个中形成电场以对准发光元件ED。发光元件ED可以通过形成在第一电极RME1和第二电极RME2上的电场而定位在第一电极RME1与第二电极RME2之间。包含显示装置10的发光元件ED的墨可以通过喷墨印刷过程喷射到电极RME上。当将包含发光元件ED的墨喷射到电极RME上时，将对准信号施加至电极RME以产生电场。电压(例如，设定或预定电压)可以通过第一电压线VL1和第二电压线VL2施加至第一电极RME1和第二电极RME2，使得发光元件ED可以被对准。分散在墨中的发光元件ED可以通过接收由于在电极RME1和RME2上产生的电场引起的电泳力而被对准。
定位在沿第二方向DR2相邻的不同子像素SPX1、SPX2和SPX3中的电极RME1和RME2可以在子区域SA的分开部件ROP中彼此间隔开。可以通过形成在第二方向DR2上延伸的一个电极线、定位发光元件ED、并且然后在随后的过程中分开电极线来实现电极RME1和RME2的此类布置。在制造显示装置10的过程中，电极线可以用于在子像素SPX1、SPX2和SPX3中的每一个中产生电场以对准发光元件ED。在对准发光元件ED之后，在第二方向DR2上彼此间隔开的多个电极RME1和RME2可以通过使电极线在分开部件ROP中分开而形成。
第一绝缘层PAS1可以在过渡层VIA、区块图案BP以及多个电极RME1和RME2上。第一绝缘层PAS1可以在过渡层VIA上，以便覆盖多个电极RME1和RME2以及区块图案BP。第一绝缘层PAS1也可以在子区域SA中，但也可以不在其中电极RME1和RME2彼此间隔开的分开部件ROP中。第一绝缘层PAS1可以保护多个电极RME1和RME2，并且可以使不同的电极RME1和RME2彼此绝缘。在一些实施方案中，第一绝缘层PAS1可以防止或减少定位在第一绝缘层PAS1上的发光元件ED与其它构件的直接接触、以及其它构件对发光元件ED的损坏的风险。
在一个或多于一个的实施方案中，第一绝缘层PAS1可以具有形成的阶梯，使得其上表面的一部分在在第一方向DR1上彼此间隔开的电极RME1和RME2之间凹陷。发光元件ED可以在其中形成阶梯(例如，凹陷部分)的第一绝缘层PAS1的上表面上，并且可以在发光元件ED与第一绝缘层PAS1之间形成空间。
区块BNL可以在第一绝缘层PAS1上。区块BNL可以通过包括在平面视图中的第一方向DR1和第二方向DR2上延伸的部分形成为格网图案，并且可以跨各个子像素SPX1、SPX2和SPX3之间的边界定位以分隔相邻子像素SPX1、SPX2和SPX3。在一个或多于一个的实施方案中，区块BNL可以围绕发射区域EMA和子区域SA，并且被区块BNL分隔和打开的区域可以分别是发射区域EMA和子区域SA。
区块BNL可以具有高度(例如，设定或预定高度)，并且在一些实施方案中，区块BNL的上表面的高度可以高于区块图案BP的高度，并且区块BNL的厚度可以与区块图案BP相同或大于区块图案BP。然而，本公开内容不限于此，并且区块BNL的上表面的高度可以与区块图案BP的高度相同或小于区块图案BP的高度，并且区块BNL的厚度可以小于区块图案BP的厚度。在用于制造显示装置10的过程中的喷墨印刷过程中，区块BNL可以防止或减少墨溢流到相邻子像素SPX1、SPX2和SPX3中。区块BNL可以防止或减少其中为不同子像素SPX1、SPX2和SPX3中的每一个分散有不同发光元件ED的墨的彼此混合。区块BNL可以包括聚酰亚胺等区块图案BP，但不限于此。
多个发光元件ED可以在第一绝缘层PAS1上。发光元件ED可以包括在平行于第一衬底SUB1的上表面的方向上的多个层。可以提供显示装置10的发光元件ED，使得其中发光元件ED延伸的一个方向平行于第一衬底SUB1，并且包括在发光元件ED中的多个半导体层可以沿方向平行于第一衬底SUB1的上表面的方向依次提供。然而，本公开内容不限于此。在一些实施方案中，当发光元件ED具有其它结构时，多个层可以定位在与第一衬底SUB1相交(例如，垂直)的第三方向DR3上。
多个发光元件ED可以沿其中各个电极RME1和RME2延伸的第二方向DR2彼此间隔开，并且可以被对准成基本上彼此平行。发光元件ED可以具有其中它在一个方向上延伸的形状，并且其中各个电极RME1和RME2延伸的方向以及其中发光元件ED延伸的方向可以基本上彼此垂直。然而，本公开内容不限于此，并且发光元件ED可以不垂直于其中各个电极RME1和RME2延伸的方向，并且还可以倾斜于其中各个电极RME1和RME2延伸的方向(例如，可以在倾斜于其中各个电极RME1和RME2延伸的方向的方向上延伸)。
各个子像素SPX1、SPX2和SPX3中的发光元件ED可以包括发射层以向外部发射相同波长带的光。因此，可以从第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中发射相同颜色的光。
发光元件ED的两个端部可以在区块图案BP之间的电极RME1和RME2上。发光元件ED的延伸长度可以大于第一电极RME1与第二电极RME2之间的间隔，并且发光元件ED的两个端部可以分别在第一电极RME1和第二电极RME2上。例如，发光元件ED可以定位成使得其一个端部在第一电极RME1上并且其另一个端部在第二电极RME2上。
发光元件ED的两个端部可以分别接触连接电极CNE1和CNE2。例如，绝缘膜38(参见例如，图15)可以不形成在其中发光元件ED延伸的一个方向上的发光元件ED的端表面上，并且半导体层31和32(参见例如，图15)和/或电极层37(参见例如，图15)可以部分地暴露，并且暴露的半导体层和/或电极层可以接触连接电极CNE1和CNE2。然而，本公开内容不限于此，并且在发光元件ED中，绝缘膜的至少部分区域可以被去除，使得半导体层的两个侧表面可以部分地暴露。半导体层的暴露的侧表面也可以直接接触连接电极CNE1和CNE2。
第二绝缘层PAS2可以部分地提供在发光元件ED上。例如，第二绝缘层PAS2可以具有小于发光元件ED的延伸长度的宽度，使得在围绕发光元件ED的同时暴露发光元件ED的两个端部，并且可以在发光元件ED上。在制造显示装置10的过程中，第二绝缘层PAS2可以覆盖发光元件ED、电极RME1和RME2、以及第一绝缘层PAS1，并且可以然后被图案化以暴露发光元件ED的两个端部。第二绝缘层PAS2可以在平面视图中在第一绝缘层PAS1和发光元件ED上在第二方向DR2上延伸，以在子像素SPX1、SPX2和SPX3中的每一个中形成线性或岛状图案。在制造显示装置10的过程中，第二绝缘层PAS2可以保护发光元件ED并且固定(例如，固着)发光元件ED。
多个连接电极CNE1和CNE2可以在第一绝缘层PAS1、第二绝缘层PAS2和发光元件ED上。
多个连接电极CNE1和CNE2可以在电极RME1和RME2上。连接电极CNE1和CNE2可以包括在第一电极RME1上的第一连接电极CNE1和在第二电极RME2上的第二连接电极CNE2。各个连接电极CNE1和CNE2可以彼此间隔开或者可以彼此面对。例如，第一连接电极CNE1和第二连接电极CNE2可以分别在第一电极RME1和第二电极RME2上，并且可以在第一方向DR1上彼此间隔开。
第一连接电极CNE1可以在发射区域EMA内在第二方向DR2上延伸。第一连接电极CNE1可以重叠第一电极RME1，并且可以平行于(或基本上平行于)第一电极RME1。第一连接电极CNE1可以具有其通常在第二方向DR2上延伸的形状。
第二连接电极CNE2可以在发射区域EMA内在第二方向DR2上延伸。第二连接电极CNE2可以重叠第二电极RME2，并且可以平行于(或基本上平行于)第二电极RME2。第二连接电极CNE2可以具有其通常在第二方向DR2上延伸的形状。
多个连接电极CNE1和CNE2中的每一个可以接触发光元件ED。第一连接电极CNE1可以接触发光元件ED的一个端部，并且第二连接电极CNE2可以接触发光元件ED的另一个端部。半导体层或电极层可以暴露在其中发光元件ED延伸的方向上的发光元件ED的两个端表面上，并且连接电极CNE1和CNE2中的每一个可以接触和电连接(例如，电联接)至发光元件ED的半导体层或电极层。接触发光元件ED的各个端部的连接电极CNE1和CNE2中的每一个的一侧可以在第二绝缘层PAS2的侧表面上。在一个或多于一个的实施方案中，第一连接电极CNE1可以在第二绝缘层PAS2的一个侧表面上，并且第二连接电极CNE2可以在第二绝缘层PAS2的另一个侧表面上。
在一个方向上测量的连接电极CNE1和CNE2中的每一个的宽度可以小于在一个方向上测量的电极RME1和RME2中的每一个的宽度。连接电极CNE1和CNE2可以分别接触发光元件ED的一个端部和另一个端部，以覆盖第一电极RME1和第二电极RME2的上表面的一部分。然而，本公开内容不限于此，并且连接电极CNE1和CNE2可以具有大于电极RME1和RME2的宽度的宽度，以覆盖电极RME1和RME2的两侧。
连接电极CNE1和CNE2可以包含透明传导材料。例如，连接电极CNE1和CNE2可以包含ITO、IZO、ITZO、铝(Al)等。从发光元件ED发射的光可以透射通过连接电极CNE1和CNE2并且向前行进。然而，本公开内容不限于此。
附图中已经例示出在子像素SPX1、SPX2和SPX3中的每一个中提供两个连接电极CNE1和CNE2，但本公开内容不限于此。连接电极CNE1和CNE2的数量可以根据子像素SPX1、SPX2和SPX3中的每一个中的电极RME1和RME2的数量而适当地改变。
第三绝缘层PAS3在第一连接电极CNE1上。第三绝缘层PAS3可以使第一连接电极CNE1和第二连接电极CNE2彼此电绝缘。第三绝缘层PAS3可以覆盖第一连接电极CNE1，但可以不在发光元件ED的另一个端部上，使得发光元件ED可以接触第二连接电极CNE2。第三绝缘层PAS3可以部分接触在第二绝缘层PAS2的上表面上的第一连接电极CNE1和第二绝缘层PAS2。在从第一电极RME1朝向第二电极RME2的方向上的第三绝缘层PAS3的侧表面可以与第二绝缘层PAS2的一个侧表面对准。在一些实施方案中，第三绝缘层PAS3可以在非发射区域中，例如，在过渡层VIA上的第一绝缘层PAS1上。然而，本公开内容不限于此。
第二连接电极CNE2在第二电极RME2、第二绝缘层PAS2和第三绝缘层PAS3上。第二连接电极CNE2可以接触发光元件ED的另一个端部和第二电极RME2的暴露的上表面。发光元件ED的另一个端部可以通过第二连接电极CNE2电连接(例如，电联接)至第二电极RME2。
第二连接电极CNE2可以部分接触第二绝缘层PAS2、第三绝缘层PAS3、第二电极RME2和发光元件ED。第一连接电极CNE1和第二连接电极CNE2可以由于第二绝缘层PAS2和第三绝缘层PAS3而彼此不接触。然而，本公开内容不限于此，并且在一些实施方案中，第三绝缘层PAS3可以省略。
以上描述的第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以各自独立地包含无机绝缘材料或有机绝缘材料。在一个或多于一个的实施方案中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以包含无机绝缘材料，例如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOy)和/或铝氮化物(AlNx)。在一个或多于一个的实施方案中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以包含有机绝缘材料，例如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、卡多树脂(cardo resin)、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯、聚甲基丙烯酸甲酯-聚碳酸酯合成树脂等。然而，本公开内容不限于此。
波长控制层CWL可以在发光元件层EL上。根据一个或多于一个的实施方案、波长控制层CWL可以在被区块BNL围绕的区域中。波长控制层CWL可以在子像素SPX1、SPX2和SPX3中的每一个中，但可以在被区块BNL围绕的区域中的发射区域EMA中并且可以不在子区域SA中。子区域SA是其中不提供发光元件层EL的发光元件ED的区域，并且在子区域SA中可以基本上不发射光。波长控制层CWL可以在被区块BNL围绕的区域中，在其中在发光元件层EL中提供发光元件ED的区域中。
在一些实施方案中，波长控制层CWL的高度可以大于区块BNL的高度。波长控制层CWL可以通过制造显示装置10的过程中的喷墨印刷过程形成。波长控制层CWL可以通过将构成波长控制层CWL的材料喷射和施加在被区块BNL围绕的区域中并且然后干燥所述材料来形成。作为实例，构成波长控制层CWL的材料可以包含有机材料以具有粘度，并且即使有机材料被喷射或施加到比区块BNL更高的位置，有机材料也可以不溢流到超出区块BNL的其它子像素SPX1、SPX2和SPX3中。因此，波长控制层CWL的高度可以高于区块BNL的高度。然而，本公开内容不限于此。
如以上参考图5描述，波长控制层CWL可以包括第一子像素SPX1中的第一波长转换层WCL1、第二子像素SPX2中的第二波长转换层WCL2、以及第三子像素SPX3中的透光层TPL。
第一波长转换层WCL1可以包含第一基体树脂BRS1和分散在第一基体树脂BRS1中的第一波长转换材料WCP1。第二波长转换层WCL2可以包含第二基体树脂BRS2和分散在第二基体树脂BRS2中的第二波长转换材料WCP2。第一波长转换层WCL1和第二波长转换层WCL2转换从发光元件层EL入射的第一颜色的光的波长并且使具有经转换的波长的光透射通过其中。第一波长转换层WCL1和第二波长转换层WCL2的散射体SCP可以增加波长转换效率。透光层TPL可以包含第三基体树脂BRS3和分散在第三基体树脂BSR3中的散射体SCP。透光层TPL使从发光元件层EL入射的第一颜色的光透射通过其中，同时保持第一颜色的光的波长。透光层TPL的散射体SCP可以用于调节通过透光层TPL发射的光的发射路径。透光层TPL可以不包含波长转换材料。在下文，将不提供详细的描述，因为以上已经提供了。
波长控制层CWL可以直接在发光元件层EL上。在显示装置10中，区块BNL具有高度(例如，设定或预定高度)并且可以围绕子像素SPX1、SPX2和SPX3，并且因此，波长控制层CWL的基体树脂BRS1、BRS2和BRS3可以直接在发光元件层EL的第三绝缘层PAS3和第二连接电极CNE2上。
波长控制层CWL的基体树脂BRS1、BRS2和BRS3可以在被区块BNL围绕的区域中围绕发光元件层EL的发光元件ED、区块图案BP、电极RME、连接电极CNE1和CNE2等。在一个或多于一个的实施方案中，波长控制层CWL的散射体SCP以及波长转换材料WCP1和WCP2可以在基体树脂BRS1、BRS2和BRS3中的每一个中，并且可以在发光元件层EL周围定位。
第一覆盖层CPL1可以在波长控制层CWL上。第一覆盖层CPL1可以在波长控制层CWL上并且可以覆盖波长控制层CWL。第一覆盖层CPL1可以在滤色器层CFL与波长控制层CWL之间。在一个或多于一个的实施方案中，第一覆盖层CPL1可以覆盖波长控制层CWL以防止或减少对波长控制层CWL的损坏或污染。
第一光阻挡构件BK1可以在第一覆盖层CPL1上。第一光阻挡构件BK1可以在波长控制层CWL之间。例如，第一光阻挡构件BK1可以在第一波长转换层WCL1、第二波长转换层WCL2和透光层TPL之间。第一光阻挡构件BK1可以在第一覆盖层CPL1上在沿第一至第三子像素SPX1、SPX2和SPX3之间的边界的非发射区域NEM中。第一光阻挡构件BK1可以在显示装置10的厚度方向(例如，第三方向DR3)上重叠区块BNL。
第一光阻挡构件BK1不仅可以用于阻挡或减少光发射，还可以抑制或减少外部光反射。第一光阻挡构件BK1可以形成为在平面视图中围绕发射区域EMA的格网形状。第一光阻挡构件BK1可以不在子像素SPX1、SPX2和SPX3中的每一个的发射区域EMA中，并且可以在子区域SA中。例如，第一光阻挡构件BK1可以围绕发射区域EMA。在一些实施方案中，第一光阻挡构件BK1可以形成为具有小于区块BNL的宽度的宽度。然而，本公开内容不限于此，并且第一光阻挡构件BK1可以形成为具有与区块BNL基本上相同的宽度。
第一光阻挡构件BK1可以包含有机材料。在一个或多于一个的实施方案中，第一光阻挡构件BK1可以包含能够吸收可见光波长带的光吸收材料。因为第一光阻挡构件BK1包含光吸收材料并且沿第一至第三子像素SPX1、SPX2和SPX3之间的边界定位，所以第一光阻挡构件BK1可以限定发射区域EMA。
第一保护涂层OC1可以在第一覆盖层CPL1和第一光阻挡构件BK1上。第一保护涂层OC1可以平坦化第一覆盖层CPL1和第一光阻挡构件BK1的阶梯。第一保护涂层OC1可以由与以上参考图5描述的第一保护涂层OC1相同的材料制成，并且因此将不提供其详细描述。
第二覆盖层CPL2可以在第一保护涂层OC1上。第二覆盖层CPL2可以覆盖第一保护涂层OC1以保护其下方的结构。第二覆盖层CPL2的配置与第一覆盖层CPL1的配置相同，并且因此将不提供其冗余的描述。
滤色器层CFL可以在第二覆盖层CPL2上。滤色器层CFL可以包括第一滤色器CF1、第二滤色器CF2、第三滤色器CF3和第二光阻挡构件BK2。
第一滤色器CF1可以在第一子像素SPX1的发射区域EMA中，第二滤色器CF2可以在第二子像素SPX2的发射区域EMA中，并且第三滤色器CF3可以在第三子像素SPX3的发射区域EMA中。第一至第三滤色器CF1、CF2和CF3可以被第二光阻挡构件BK2围绕。以上已经参考图5描述了滤色器层CFL的配置，并且因此将不提供其冗余的描述。
第三覆盖层CPL3可以在滤色器层CFL上。第三覆盖层CPL3可以在第一至第三滤色器CF1、CF2和CF3以及第二光阻挡构件BK2上，并且可以覆盖第一至第三滤色器CF1、CF2和CF3以及第二光阻挡构件BK2。第三覆盖层CPL3可以用于保护滤色器层CFL。
封装层ENL可以在第三覆盖层CPL3上。封装层ENL可以包括至少一个薄膜封装层，以保护第一衬底SUB1上的构件免受外部湿气和/或氧气的影响。例如，封装层ENL可以形成为包含无机材料的单个封装层，但不限于此。当封装层ENL包含无机材料时，无机材料可以包括硅氮化物、硅氧化物、硅氮氧化物等。
在一个或多于一个的实施方案中，显示装置10可以包括在以上描述的区块BNL上的反射层RFL、在反射层RFL上的第一金属氧化物层MOL1、以及在第一金属氧化物层MOL1上的自组装层SAM。
反射层RFL可以在区块BNL的上表面和侧表面上，并且可以接触区块BNL的上表面和侧表面。反射层RFL可以不重叠发射区域EMA，并且可以重叠非发射区域NEM。反射层RFL可以重叠区块BNL、第一光阻挡构件BK1和第二光阻挡构件BK2。
反射层RFL可以用于反射从波长控制层CWL发射的光。当从波长控制层CWL发射的光入射到区块BNL上时，光可以被区块BNL部分地吸收。在本实施方案中，反射层RFL形成在区块BNL上以反射光，使得可以改善出光效率。
第一金属氧化物层MOL1可以在反射层RFL上。第一金属氧化物层MOL1可以在反射层RFL的上表面和侧表面上，并且可以接触反射层RFL的上表面和侧表面。第一金属氧化物层MOL1可以不重叠发射区域EMA，并且可以重叠非发射区域NEM。第一金属氧化物层MOL1可以重叠区块BNL、第一光阻挡构件BK1和第二光阻挡构件BK2。
自组装层SAM可以在第一金属氧化物层MOL1上。自组装层SAM可以在第一金属氧化物层MOL1的上表面和侧表面上，并且可以接触第一金属氧化物层MOL1的上表面和侧表面。自组装层SAM可以不重叠发射区域EMA，并且可以重叠非发射区域NEM。自组装层SAM可以重叠区块BNL、第一光阻挡构件BK1和第二光阻挡构件BK2。
自组装层SAM可以用于向区块BNL的上部赋予液体排斥性，以通过喷墨过程形成波长控制层CWL。自组装层SAM被化学吸附并形成在第一金属氧化物层MOL1的表面上，并且可以因此赋予区块BNL液体排斥性。因此，当通过喷墨过程形成波长控制层CWL时，可以防止或减少墨与相邻子像素SPX1、SPX2和SPX3中的其它墨的溢流和混合。
在本实施方案中，可以通过在区块BNL上形成反射层RFL以防止或减少光吸收到区块BNL中来改善出光效率。在一些实施方案中，可以通过在区块BNL上形成第一金属氧化物层MOL1和自组装层SAM以在用于形成波长控制层CWL的喷墨过程期间防止或减少墨溢流到相邻子像素中来防止或减少颜色混合。
参考图15，以上描述的发光元件ED是颗粒型元件(例如，含颗粒的元件)，并且可以呈现具有纵横比(例如，设定或预定纵横比)的棒或圆柱形形状。发光元件ED可以具有纳米级(约1nm或大于约1nm且小于约1μm)至微米级(约1μm或大于约1μm且小于约1mm)的尺寸。在一个或多于一个的实施方案中，发光元件ED的长度和直径二者可以具有纳米级的尺寸或者具有微米级的尺寸。在一些其它实施方案中，发光元件ED的直径可以具有纳米级的尺寸，而发光元件ED的长度可以具有微米级的尺寸。在一些实施方案中，一些发光元件ED的直径和/或长度可以具有纳米级的尺寸，而其它发光元件ED的直径和/或长度可以具有微米级的尺寸。
在一个或多于一个的实施方案中，发光元件ED可以是无机发光二极管。例如，发光元件ED可以包括掺杂有传导类型(例如，p-型或n-型)杂质的半导体层。半导体层可以接收由外部电源施加的电信号并且将所述电信号以设定或相应波长带中的光的形式发射。
根据一个或多于一个的实施方案的发光元件ED可以包括在长度方向上依次堆叠的第一半导体层31、发光层33、以及第二半导体层32和电极层37。发光元件可以进一步包括围绕第一半导体层31、第二半导体层32和发光层33的外表面的绝缘膜38。
第一半导体层31可以是n-型半导体。当发光元件ED发射蓝色波长带中的光时，第一半导体层31可以包含具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，并且0≤x+y≤1)。例如，半导体材料可以是各自掺杂有n-型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多于一种。第一半导体层31可以掺杂有n-型掺杂剂，所述n-型掺杂剂可以是Si、Ge、Sn等。例如，第一半导体层31可以由掺杂有n-型Si的n-GaN制成。第一半导体层31的长度可以是约1.5μm至约5μm，但不限于此。
第二半导体层32可以在本文以下将描述的发光层33上。第二半导体层32可以是p-型半导体，并且当发光元件ED发射蓝色或绿色波长带中的光时，第二半导体层32可以包含具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，并且0≤x+y≤1)。例如，半导体材料可以是各自掺杂有p-型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多于一种。第二半导体层32可以掺杂有p-型掺杂剂，并且p-型掺杂剂可以是Mg、Zn、Ca、Se、Ba等。例如，第二半导体层32可以由掺杂有p-型Mg的p-GaN制成。第二半导体层32的长度可以是约0.05μm至约0.10μm，但不限于此。
尽管在图15中已经例示出第一半导体层31和第二半导体层32被配置成一个层，但本公开内容不限于此。第一半导体层31和第二半导体层32可以根据发光层33的材料进一步包括更大数量的层，例如，包覆层和/或拉伸应变势垒降低(TSBR)层。
发光层33可以在第一半导体层31与第二半导体层32之间。发光层33可以包含具有单量子阱结构或多量子阱结构的材料。当发光层33包含具有多量子阱结构的材料时，发光层33可以具有其中多个量子层和阱层交替地堆叠的结构。根据通过第一半导体层31和第二半导体层32施加的电信号，发光层33可以通过电子-空穴对的结合发射光。当发光层33发射蓝色波长带中的光时，发光层33可以包含诸如AlGaN和/或AlGaInN的材料。例如，当发光层33具有多量子阱结构、例如其中量子层和阱层交替地堆叠的结构时，量子层可以包含诸如AlGaN和/或AlGaInN的材料，并且阱层可以包含诸如GaN和/或AlInN的材料。例如，发光层33包含AlGaInN作为量子层的材料和AlInN作为阱层的材料，使得发光层33可以发射具有约450nm至约495nm的中心波长带的蓝色光，如以上描述。
然而，本公开内容不限于此，并且发光层33可以具有其中具有大带间隙能量的半导体材料与具有小带间隙能量的半导体材料交替地堆叠的结构，并且可以根据发射的光的波长带包含其它III族至V族半导体材料。由发光层33发射的光不限于蓝色波长带中的光，并且在一些情况下，发光层33可以发射红色和绿色波长带中的光。发光层33的长度可以是约0.05μm至约0.10μm，但不限于此。
从发光层33发射的光可以不仅在长度方向上发射至发光元件ED的外表面，还可以发射至发光元件ED的两个侧表面。从发光层33发射的光的方向不限于一个方向。
电极层37可以是欧姆连接电极。然而，本公开内容不限于此，并且电极层37也可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。图15中已经例示出发光元件ED包括一个电极层37，但本公开内容不限于此。在一些实施方案中，发光元件ED可以包括更大数量的电极层37，或者可以省略电极层37。即使改变电极层37的数量或者发光元件ED进一步包括其它结构，也可以同样地适用本文以下将提供的发光元件ED的描述。
在根据一个或多于一个的实施方案的显示装置10中，当发光元件ED电连接(例如，电联接)至电极或连接电极时，电极层37可以降低发光元件ED与电极或连接电极之间的电阻。电极层37可以包含传导金属。电极层37可以包含选自铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。电极层37可以包含n-型或p-型掺杂的半导体材料。电极层37可以包含相同的材料或者包含不同的材料，但不限于此。
绝缘膜38可以围绕以上描述的多个半导体层和电极层的外表面。例如，绝缘膜38可以至少围绕发光层33的至少一个外表面，并且可以在其中发光元件ED延伸的一个方向上延伸。绝缘膜38可以用于保护第一半导体层31、第二半导体层32、发光层33和电极层37。绝缘膜38可以形成为围绕第一半导体层31、第二半导体层32、发光层33和电极层37的侧表面部分，但可以形成为暴露发光元件ED在其长度方向上的两个端部。
图15中已经例示出绝缘膜38形成为在发光元件ED的长度方向上延伸以覆盖第一半导体层31至电极层37的侧表面，但本公开内容不限于此。绝缘膜38可以仅覆盖发光层33的外表面和半导体层的一部分，或者仅覆盖电极层37的外表面的一部分，使得电极层37的外表面的一部分可以部分地暴露。在一个或多于一个的实施方案中，绝缘膜38也可以形成为使得其上表面在与发光元件ED的至少一个端部相邻的区域中具有圆形横截面。
绝缘膜38的厚度可以是约10nm至约1.0μm，但不限于此。绝缘膜38的厚度可以是约40nm。
绝缘膜38可以包含具有绝缘性质的材料，例如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、氮化铝(AlN)和/或氧化铝(AlxOy)。因此，可以防止或减少当发光层33直接接触电信号通过其传输至发光元件ED的电极时可能发生电短路的风险。此外，绝缘膜38保护发光元件ED以及发光层33的外表面，并且可以因此防止或减少发光效率的降低。
在一个或多于一个的实施方案中，绝缘膜38的外表面可以是表面处理的。发光元件ED可以在其中它们分散在墨(例如，设定或预定墨)中的状态下喷射到电极上，并且可以被对准。在此，为了将发光元件ED保持在其中发光元件ED分散而不与墨中的其它相邻发光元件ED聚集的状态，可以对绝缘膜38的表面进行疏水或亲水处理。例如，可以用诸如硬脂酸和/或2,3-萘二甲酸的材料对绝缘膜38的外表面进行表面处理。
在下文，将通过制备例和实验例更详细地描述实施方案。
制备例：样品衬底的制备
通过在每一个玻璃衬底上堆叠Al薄膜、ITO/Ag/ITO薄膜、SiNx薄膜和SiOx薄膜中的每一种制备样品衬底。
实验例1：十二烷硫醇的表面接触角的测量
将苯甲酸甲基乙酯溶液滴落到每个样品衬底上并且测量苯甲酸甲基乙酯溶液的接触角。在这种情况下，设定条件，例如在每个样品衬底上形成自组装层之前、在每个样品衬底上形成自组装层之后，以及在清洁并烘烤自组装层之后的条件，并且测量苯甲酸甲基乙酯溶液的表面接触角。在此，短语“在形成自组装层之后”是指其中将样品衬底浸没在混合有十二烷硫醇的二甲苯溶液中约15分钟并且然后取出的状态，并且短语“在清洁并烘烤自组装层之后”是指其中将取出的样品衬底在约120℃下烘烤约120秒、用二甲苯清洁并在相同条件下再次烘烤的状态。
在每个样品衬底上形成自组装层之前，在每个样品衬底上形成自组装层之后，以及在清洁并烘烤自组装层之后滴落苯甲酸甲基乙酯以及测量接触角的结果显示在表1中。
表1
Figure BDA0003690214480000541
Figure BDA0003690214480000551
参考表1，在所有条件下，在其上形成有ITO/Ag/ITO薄膜的样品衬底中的苯甲酸甲基乙酯溶液的表面接触角大于在其上形成有Al、SiNx和SiOx薄膜的样品衬底中的苯甲酸甲基乙酯溶液的表面接触角。
实验例2：三甲氧基(1H,1H,2H,2H-十七氟癸基)硅烷的表面接触角的测量
实验例2与实验例1的不同之处仅在于，在与以上描述的实验例1相同的条件下，用三甲氧基(1H,1H,2H,2H-十七氟癸基)硅烷形成自组装层。
在每个样品衬底上形成自组装层之前，在每个样品衬底上形成自组装层之后，以及在清洁并烘烤自组装层之后滴落苯甲酸甲基乙酯以及测量接触角的结果显示在表2中。
表2
Figure BDA0003690214480000552
参考表2，即使改变了自组装层的材料，在其上形成有ITO/Ag/ITO薄膜的样品衬底中的苯甲酸甲基乙酯溶液的表面接触角大于(并且在一个条件下基本上类似)在其上形成有Al、SiNx和SiOx薄膜的样品衬底中的苯甲酸甲基乙酯溶液的表面接触角。
通过以上描述的实验例1和实验例2可以证实，自组装层在ITO表面上比在金属或无机绝缘膜的表面上具有更好的液体排斥性质。
在总结详细描述时，本领域技术人员将理解，在基本上不背离本公开内容的原理的情况下，可以对本实施方案进行许多变化和修改。因此，本公开内容的公开的实施方案仅以一般性且描述性意义使用，而非出于限制的目的。

Claims (20)

1.变色衬底，包括：
包括发射区域和非发射区域的衬底；
滤色器层，所述滤色器层在所述衬底上并且包括分割所述发射区域和所述非发射区域的光阻挡构件以及在被所述光阻挡构件围绕的区域中的滤色器；
重叠所述光阻挡构件的区块；
在被所述区块围绕的区域中的包括波长转换层和透光层的波长控制层；
重叠所述区块的反射层；
重叠所述反射层的第一金属氧化物层；以及
重叠所述第一金属氧化物层的自组装层。
2.如权利要求1所述的变色衬底，其中所述第一金属氧化物层覆盖所述反射层，并且所述自组装层覆盖所述第一金属氧化物层。
3.如权利要求1所述的变色衬底，其中所述反射层、所述第一金属氧化物层和所述自组装层重叠所述非发射区域并且不重叠所述发射区域。
4.如权利要求3所述的变色衬底，其中所述反射层、所述第一金属氧化物层和所述自组装层重叠所述光阻挡构件。
5.如权利要求1所述的变色衬底，其中所述第一金属氧化物层包含选自ITO、IZO、ZnO、In2O3和ITZO中的任一种。
6.如权利要求1所述的变色衬底，其中所述第一金属氧化物层具有
Figure FDA0003690214470000011
至
Figure FDA0003690214470000012
的厚度。
7.如权利要求1所述的变色衬底，进一步包括第二金属氧化物层，所述第二金属氧化物层在所述区块与所述反射层之间，并且包含与所述第一金属氧化物层相同的材料。
8.如权利要求1所述的变色衬底，其中所述自组装层包含含烃链、在各个烃链的第一端部处的头部分以及在各个烃链的第二端部处的末端部分的化合物。
9.如权利要求8所述的变色衬底，其中所述头部分接触所述第一金属氧化物层的表面，以及
其中所述末端部分在远离所述第一金属氧化物层的方向上与所述第一金属氧化物层间隔开。
10.如权利要求8所述的变色衬底，其中所述化合物由化学式1表示：
A-B-C
其中A是选自由硫醇基团、二硫化物基团、羧酸基团、膦酸基团和硅烷基团组成的组中的一种或多于一种，
其中B是选自由氟代亚烷基基团、亚烷基基团、亚酰基基团、胺基团、羧酸基团、硫基团和醚基团组成的组中的一种或多于一种，
其中C是选自由氟代烷基基团、烷基基团、酰基基团、胺基团、羧酸基团、硫醇基团和醇基团组成的组中的一种或多于一种，
其中B包含一个或多于一个的氟基团，以及
其中C包含一个或多于一个的氟基团。
11.显示装置，包括：
显示衬底，所述显示衬底包括具有子像素的第一衬底以及在所述第一衬底上并且被配置成发射光的发光元件层；以及
在所述显示衬底上的变色衬底，
其中所述变色衬底包括：
包括分别对应于所述子像素的发射区域和非发射区域的第二衬底；
滤色器层，所述滤色器层在面对所述第一衬底的所述第二衬底的一个表面上并且包括分割所述发射区域和所述非发射区域的光阻挡构件以及在被所述光阻挡构件围绕的区域中的滤色器；
重叠所述光阻挡构件的区块；
在被所述区块围绕的区域中的包括波长转换层和透光层的波长控制层；
重叠所述区块的反射层；
重叠所述反射层的金属氧化物层；以及
重叠所述金属氧化物层的自组装层。
12.如权利要求11所述的显示装置，其中所述发光元件层包括：
像素电极，
在所述像素电极上分割所述发射区域和所述非发射区域的像素限定层，
在所述像素电极上的发光层，以及
在所述发光层上的公共电极。
13.如权利要求12所述的显示装置，其中所述区块、所述反射层、所述金属氧化物层和所述自组装层重叠所述像素限定层，并且重叠所述非发射区域。
14.如权利要求11所述的显示装置，其中所述子像素包括第一子像素、第二子像素和第三子像素，
其中所述波长转换层包括在所述第一子像素中的第一波长转换层和在所述第二子像素中的第二波长转换层，以及
其中所述透光层在所述第三子像素中。
15.如权利要求14所述的显示装置，其中所述滤色器包括在所述第一子像素中的第一滤色器、在所述第二子像素中的第二滤色器、以及在所述第三子像素中的第三滤色器，以及
其中从所述发光元件层发射的光在所述第一波长转换层中被转换成第一颜色的光并且然后通过所述第一滤色器发射，在所述第二波长转换层中被转换成第二颜色的光并且然后通过所述第二滤色器发射，或者通过所述透光层透射并且然后通过所述第三滤色器发射。
16.如权利要求11所述的显示装置，其中所述金属氧化物层包含选自ITO、IZO、ZnO、In2O3和ITZO中的任一种。
17.如权利要求11所述的显示装置，其中所述自组装层包含含烃链、在各个烃链的第一端部处的头部分以及在各个烃链的第二端部处的末端部分的化合物，
其中所述头部分接触所述金属氧化物层的表面，以及
其中所述末端部分在远离所述金属氧化物层的方向上与所述金属氧化物层间隔开。
18.如权利要求17所述的显示装置，其中所述化合物由化学式1表示：
化学式1
A-B-C
其中A是选自由硫醇基团、二硫化物基团、羧酸基团、膦酸基团和硅烷基团组成的组中的一种或多于一种，
其中B是选自由氟代亚烷基基团、亚烷基基团、亚酰基基团、胺基团、羧酸基团、硫基团和醚基团组成的组中的一种或多于一种，
其中C是选自由氟代烷基基团、烷基基团、酰基基团、胺基团、羧酸基团、硫醇基团和醇基团组成的组中的一种或多于一种，
其中B包含一个或多于一个的氟基团，以及
其中C包含一个或多于一个的氟基团。
19.显示装置，包括：
包括子像素的衬底；
在所述子像素之间的边界处的在所述衬底上的区块；
波长控制层，所述波长控制层包括在被所述区块围绕的区域中的波长转换层、以及在所述子像素中的透光层；
重叠所述波长控制层的滤色器层；
发光元件层，所述发光元件层在所述衬底与所述波长控制层之间，并且包括发光元件和连接至各个发光元件的各个端部的连接电极；
在所述区块与所述波长控制层之间并且重叠所述区块的反射层；
重叠所述反射层的金属氧化物层；以及
重叠所述金属氧化物层的自组装层。
20.如权利要求19所述的显示装置，其中所述金属氧化物层包含选自ITO、IZO、ZnO、In2O3和ITZO中的任一种，
其中所述自组装层包含含烃链、在各个烃链的第一端部处的头部分以及在各个烃链的第二端部处的末端部分的化合物，
其中所述头部分接触所述金属氧化物层的表面，以及
其中所述末端部分在远离所述金属氧化物层的方向上与所述金属氧化物层间隔开。
CN202210678193.0A 2021-06-17 2022-06-13 变色衬底及包括变色衬底的显示装置 Pending CN115497987A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0078471 2021-06-17
KR1020210078471A KR20220169014A (ko) 2021-06-17 2021-06-17 색변환 기판 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN115497987A true CN115497987A (zh) 2022-12-20

Family

ID=84464596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210678193.0A Pending CN115497987A (zh) 2021-06-17 2022-06-13 变色衬底及包括变色衬底的显示装置

Country Status (3)

Country Link
US (1) US20230006112A1 (zh)
KR (1) KR20220169014A (zh)
CN (1) CN115497987A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188752A (zh) * 2022-06-30 2022-10-14 湖北长江新型显示产业创新中心有限公司 显示面板、显示装置及控制方法

Also Published As

Publication number Publication date
US20230006112A1 (en) 2023-01-05
KR20220169014A (ko) 2022-12-27

Similar Documents

Publication Publication Date Title
US20230207608A1 (en) Display device
KR20210124564A (ko) 표시 장치
EP4191677A1 (en) Display device
EP4195282A1 (en) Display device
CN115497987A (zh) 变色衬底及包括变色衬底的显示装置
KR20230060573A (ko) 표시 장치
US20230275199A1 (en) Display device and method of fabricating the same
EP4195266A2 (en) Display device
US20230261143A1 (en) Display device
CN114597227A (zh) 显示装置
CN113823661A (zh) 显示装置
KR20210157928A (ko) 표시 장치
US20230268469A1 (en) Display device
US20230030535A1 (en) Display device
CN114631192A (zh) 显示装置
US20220149111A1 (en) Display device
US20230200139A1 (en) Display device
US20230335689A1 (en) Display device and manufacturing method therefor
US20220208849A1 (en) Display device
US20220302203A1 (en) Display device
US20220199745A1 (en) Display device
US20230178693A1 (en) Display device
US20230361261A1 (en) Display device and method of fabricating the same
KR20230099737A (ko) 표시 장치 및 그 제조 방법
KR20230072545A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination