CN115495404A - 基于fpga的磁悬浮织针阵列系统与pc机的通信方法 - Google Patents

基于fpga的磁悬浮织针阵列系统与pc机的通信方法 Download PDF

Info

Publication number
CN115495404A
CN115495404A CN202210528586.3A CN202210528586A CN115495404A CN 115495404 A CN115495404 A CN 115495404A CN 202210528586 A CN202210528586 A CN 202210528586A CN 115495404 A CN115495404 A CN 115495404A
Authority
CN
China
Prior art keywords
data
frame
fpga
knitting needle
knitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210528586.3A
Other languages
English (en)
Inventor
张成俊
李明
龚杰
尹文姝
熊涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Textile University
Original Assignee
Wuhan Textile University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Textile University filed Critical Wuhan Textile University
Priority to CN202210528586.3A priority Critical patent/CN115495404A/zh
Publication of CN115495404A publication Critical patent/CN115495404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Knitting Machines (AREA)

Abstract

一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法，包括以下步骤：PC机将驱动数据协议发送给FPGA；FPGA通过串口接收数据帧的第一个字节数据，并将第一个字节数据与设定的驱动数据帧头进行比较；若第一个字节数据为驱动数据帧头，则继续接收剩下的数据到缓存空间，待接收到驱动数据帧尾；FPGA对接收到的数据值进行解析，通过CRC校验判断数据发送帧的完整性和正确性；若校验正确，则将数据从缓存空间取出放入指定寄存器中，并向PC机发送响应数据帧；PC机接收FPGA发送的响应数据帧；磁悬浮织针阵列系统从指定寄存器中取出数据指令完成编织动作。本设计不仅提高了数据传输速度，而且提高了数据传输可靠性。

Description

基于FPGA的磁悬浮织针阵列系统与PC机的通信方法
技术领域
本发明涉及磁悬浮驱动织针技术领域，尤其涉及一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法，主要适用于提高数据传输速度与可靠性。
背景技术
电脑横机是针织机械产品中应用比较广泛的机电一体化设备，其中织针驱动机构作为横机的重要组成部分，其性能极大地影响横机的编织效率及织物的好坏。磁悬浮驱动织针作为新型织针驱动方式，解决了传统凸轮式驱动带来的摩擦、发热和噪声等问题，从而极大地提高了编制效率。由于磁悬浮织针的控制具有复杂性、精确性、实时性等特点，在实际编织过程中，大量的编织数据、庞大的实时运算量和复杂的编织算法都对处理、传输速度提出了更高的要求，高速、稳定、实时、高效的数据传输方案体现着整个横机系统的性能，也是亟待解决的技术难点。
传统横机织针系统多采用单层集中式的控制系统框架，由主CPU同时负责人机交互、实时控制和数据传输等功能，随着结构的不断改进和编织工艺要求的提高，系统处理的数据量与任务量都大大增加，此时传统横机系统难以做到数据实时传输与并行处理，使得数据传输速度低、可靠性低。
发明内容
本发明的目的是克服现有技术中存在的数据传输速度低、可靠性低的缺陷与问题，提供一种数据传输速度高、可靠性高的基于FPGA的磁悬浮织针阵列系统与PC机的通信方法。
为实现以上目的，本发明的技术解决方案是：一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法，该方法包括以下步骤：
S1、PC机将花型数据编译成驱动数据协议，并将驱动数据协议按照串口通信协议发送给FPGA；
S2、FPGA通过串口接收数据帧的第一个字节数据，并将第一个字节数据与设定的驱动数据帧头进行比较；
若第一个字节数据为驱动数据帧头，则继续接收剩下的数据到缓存空间，待接收到驱动数据帧尾，则表示一次数据帧传输结束；
若第一个字节数据不为驱动数据帧头，则不进行数据的接收；
S3、FPGA对接收到的数据值进行解析，通过CRC校验判断数据发送帧的完整性和正确性；
若校验正确，则将数据从缓存空间取出放入指定寄存器中，并向PC机发送响应数据帧；
若校验不正确，则向PC机发送响应数据帧，并清空缓存空间中的数据；
S4、PC机接收FPGA发送的响应数据帧；若响应标识符为正确，则进行新数据帧的传输；若响应标识符为错误，则重新发送上一次传输的数据帧；
S5、磁悬浮织针阵列系统从指定寄存器中取出数据指令完成编织动作。
步骤S1中，所述驱动数据协议包括帧头、动作标识符、织针状态、电磁铁状态、编织动作、CRC校验和帧尾；
所述帧头占1个字节，用于判断是否进行数据接收；
所述动作标识符占2个字节，用于表示织针驱动数据与电机运动数据；
所述织针状态占2N个字节，用于表示N根织针的位置信息、针号信息、动作信息；
所述电磁铁状态占N个字节，用于表示机头上N个电磁铁通入电流的大小和方向；
所述编织动作占2个字节，用于表示第N号织针进行浮线动作或者集圈动作或者成圈动作；
所述CRC校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。
所述编织动作中，采用OxN01表示第N号织针进行浮线动作，OxN02表示第N号织针进行集圈动作，OxN03表示第N号织针进行成圈动作。
步骤S3中，所述响应数据帧由帧头、响应标识符、CRC校验和帧尾组成；
所述帧头占1个字节，用于判断是否进行数据接收；
所述响应标识符占1个字节，用于表示数据接收状态；
所述CRC校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。
所述响应标识符中，采用0x00表示数据接收失败，0x01表示数据接收成功。
步骤S3中，所述缓存空间采用FIFO循环队列进行数据的环形缓存。
与现有技术相比，本发明的有益效果为：
1、本发明一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法中，采用FPGA与PC机串口通讯，利用FPGA的高并行性，提高传输速度；同时，针对磁悬浮织针独有的结构定义驱动数据协议，驱动数据协议具有高灵活性、高适应性，针对FPGA常用的状态控制机，设置不同的数据内容，便于FPGA状态机的跳转，整体提升系统性能。因此，本发明提高了数据传输的速度与可靠性。
2、本发明一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法中，采用串口通信可以实现远距离通信，降低了通信成本；通过设置帧头数据判断是否为传输数据，减少系统对干扰和不稳定情况的处理，保证FPGA内部资源的合理使用，以及缓存空间不被误差、干扰数据占用，确保及时接收正确的传输数据；为提高FPGA接受数据的正确率，在驱动数据协议中加入CRC校验，CRC校验可以高比例的纠正信息传输过程中的错误，可以在极短的时间内完成数据校验的计算，并迅速完成纠错过程，通过数据包自动重发的方式使计算机的通信速度大幅提高，对通信效率和安全提供了保障。因此，本发明通信成本低、通信效率高、通信可靠性高。
3、本发明一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法中，驱动数据协议中，根据织针和电磁铁的数据，可以灵活改变协议内容；驱动数据协议中加入编织动作部分，可以增加FPGA整体运行速度，配合状态的跳转，节省数据解析过程，可直接提取对应数据，减少整体系统计算过程。因此，本发明适用范围广、运行效率高、计算量小。
4、本发明一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法中，缓存空间采用FIFO循环队列进行数据的环形缓存，实现磁悬浮织针阵列驱动数据的高速稳定传输。因此，本发明提高了数据传输的速率和稳定性。
附图说明
图1是本发明一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法的流程图。
具体实施方式
以下结合附图说明和具体实施方式对本发明作进一步详细的说明。
参见图1，一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法，该方法包括以下步骤：
S1、PC机将花型数据编译成驱动数据协议，并将驱动数据协议按照串口通信协议发送给FPGA；
S2、FPGA通过串口接收数据帧的第一个字节数据，并将第一个字节数据与设定的驱动数据帧头进行比较；
若第一个字节数据为驱动数据帧头，则继续接收剩下的数据到缓存空间，待接收到驱动数据帧尾，则表示一次数据帧传输结束；
若第一个字节数据不为驱动数据帧头，则不进行数据的接收；
S3、FPGA对接收到的数据值进行解析，通过CRC校验判断数据发送帧的完整性和正确性；
若校验正确，则将数据从缓存空间取出放入指定寄存器中，并向PC机发送响应数据帧；
若校验不正确，则向PC机发送响应数据帧，并清空缓存空间中的数据；
S4、PC机接收FPGA发送的响应数据帧；若响应标识符为正确，则进行新数据帧的传输；若响应标识符为错误，则重新发送上一次传输的数据帧；
S5、磁悬浮织针阵列系统从指定寄存器中取出数据指令完成编织动作。
步骤S1中，所述驱动数据协议包括帧头、动作标识符、织针状态、电磁铁状态、编织动作、CRC校验和帧尾；
所述帧头占1个字节，用于判断是否进行数据接收；
所述动作标识符占2个字节，用于表示织针驱动数据与电机运动数据；
所述织针状态占2N个字节，用于表示N根织针的位置信息、针号信息、动作信息；
所述电磁铁状态占N个字节，用于表示机头上N个电磁铁通入电流的大小和方向；
所述编织动作占2个字节，用于表示第N号织针进行浮线动作或者集圈动作或者成圈动作；
所述CRC校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。
所述编织动作中，采用OxN01表示第N号织针进行浮线动作，OxN02表示第N号织针进行集圈动作，OxN03表示第N号织针进行成圈动作。
步骤S3中，所述响应数据帧由帧头、响应标识符、CRC校验和帧尾组成；
所述帧头占1个字节，用于判断是否进行数据接收；
所述响应标识符占1个字节，用于表示数据接收状态；
所述CRC校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。
所述响应标识符中，采用0x00表示数据接收失败，0x01表示数据接收成功。
步骤S3中，所述缓存空间采用FIFO循环队列进行数据的环形缓存。
本发明的原理说明如下：
FPGA器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数较少的问题。FPGA的基本结构包括可编程输入输出单元、可配置逻辑块、数字时钟管理模块、嵌入式块RAM、布线资源、内嵌专用硬核、底层内嵌功能单元。
本设计以PC机与FPGA双层分布式控制系统结构为框架，结合磁悬浮织针阵列模型对织针控制的驱动数据进行了定义，并采用FIFO循环队列进行数据的环形缓存，提供一种基于FPGA的磁悬浮织针阵列与主机的串口通信方法。
FIFO循环队列结构由写指针(Wr_pointer)、读指针(Rd_pointer)、数据区(Data)、数据空白区(Empty)几个主要部分组成，通过比较写指针与读指针的地址来判断数据区与空白区的位置。写指针(Wr_pointer)：该指针指向第一个存储空间，由于数据是直接送到输出端口，所以写指针从0开始计数，每收到写入数据时更新写指针，写指针进行加1，直到写指针到达缓冲区末端，若数据区数据已被全部读出，就会自动返回到缓冲区头部进行下一次循环，反复进行。读指针(Rd_pointer)：该指针进行数据的读出，当读端口使能时，按照顺序依次从0开始读出数据，与写指针一样，每次读出数据时更新其指针地址，待所有数据读出后回到缓冲区头部准备下一次读操作。数据区(Data)：写指针与读指针之间已填充数据的区域，存放刚进入队列的缓存数据。数据空白区(Empty)：此区域中的数据已经被读指针提出，而写指针还未写入数据的空白区，数据空白区和数据区在数据传输过程中依次交替出现，进行数据的读写。在处理器内部，并是在真正意义环形内存结构，循环队列实际上是采用数组的线性空间来实现的。当数据到达数组尾部后，像环形一样回环到0位置再进行数据的传输，进而实现循环队列。循环队列FIFO可以划分成四种模块：存储模块、指针产生模块、指针比较模块和标志位产生模块；双端口RAM作为FIFO的基础，通过使用两个完全独立的读、写端口来实现收发，整个FIFO通过读、写指针模块来分别产生各自的地址指针，分别进入比较模块来进行空满状态的判断，最后由标志位产生模块给出FIFO当前内部存储状态，FIFO根据其状态实现数据接收的循环。
实施例：
参见图1，一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法，该方法包括以下步骤：
S1、PC机将花型数据编译成驱动数据协议，并将驱动数据协议按照串口通信协议发送给FPGA；
所述驱动数据协议包括帧头、动作标识符、织针状态、电磁铁状态、编织动作、 CRC校验和帧尾；
表1驱动数据协议
内容 占用字节数 说明
帧头 1 0x3F
动作标识符 2 0x5100
织针状态 16 0000H～FFFFH
电磁铁状态 8 0000H～FFFFH
编织动作 2 00H～FFH
CRC校验 4 0000H～FFFFH
帧尾 1 0x3E
所述帧头占1个字节，用于判断是否进行数据接收；若为0x3F，则符合驱动数据帧头，FPGA进行接收数据，反之不进行接收；
所述动作标识符占2个字节，用于表示织针驱动数据与电机运动数据；0x5100 表示织针驱动数据，0x4A01表示电机运动数据；
所述织针状态占16个字节，用于表示8根织针的位置信息、针号信息、动作信息；一次记录8根织针的信息，1根织针信息占用2个字节，如0x011F表示前针板第 31号织针动作，0x102F表示后针板第47号织针不动作；
所述电磁铁状态占8个字节，用于表示机头上8个电磁铁通入电流的大小和方向；每个电磁铁占1个字节，如0xD2表示第5个电磁铁通入2A正向电流，0x52表示第5 个电磁铁通入2A反向电流；
所述编织动作占2个字节，用于表示第N号织针进行浮线动作或者集圈动作或者成圈动作；如0x0F01表示第16号织针进行浮线动作；
表2编织动作
Figure RE-GDA0003901548370000071
所述编织动作中，采用OxN01表示第N号织针进行浮线动作，OxN02表示第N号织针进行集圈动作，OxN03表示第N号织针进行成圈动作；
所述CRC校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
所述帧尾占1个字节，用于表示一次完整数据帧的传输完成；
S2、FPGA通过串口接收数据帧的第一个字节数据，并将第一个字节数据与设定的驱动数据帧头0x3F进行比较；
若第一个字节数据为驱动数据帧头，则继续接收剩下的数据到缓存空间，待接收到驱动数据帧尾0x3E，则表示一次数据帧传输结束；
若第一个字节数据不为驱动数据帧头，则不进行数据的接收；
S3、FPGA对接收到的数据值进行解析，通过CRC校验判断数据发送帧的完整性和正确性；
若校验正确，则将数据从缓存空间取出放入指定寄存器中，并向PC机发送响应数据帧；
若校验不正确，则向PC机发送响应数据帧，并清空缓存空间中的数据；
所述响应数据帧由帧头、响应标识符、CRC校验和帧尾组成；
表3响应数据帧
内容 占用字节数 说明
帧头 1 0x3E
响应标识符 1 0x00～0x01
CRC校验 4 0000H～FFFFH
帧尾 1 0x3F
所述帧头占1个字节，用于判断是否进行数据接收；
所述响应标识符占1个字节，用于表示数据接收状态；
所述响应标识符中，采用0x00表示数据接收失败，0x01表示数据接收成功；
表4响应标识符
Figure RE-GDA0003901548370000081
所述CRC校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
所述帧尾占1个字节，用于表示一次完整数据帧的传输完成；
所述缓存空间采用FIFO循环队列进行数据的环形缓存；
S4、PC机接收FPGA发送的响应数据帧；若响应标识符为正确，则进行新数据帧的传输；若响应标识符为错误，则重新发送上一次传输的数据帧；
S5、磁悬浮织针阵列系统从指定寄存器中取出数据指令，织针阵列在机头的驱动下进行动作，等待下一次新指令的到来，改变当前动作，往复执行。

Claims (6)

1.一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法，其特征在于，该方法包括以下步骤：
S1、PC机将花型数据编译成驱动数据协议，并将驱动数据协议按照串口通信协议发送给FPGA；
S2、FPGA通过串口接收数据帧的第一个字节数据，并将第一个字节数据与设定的驱动数据帧头进行比较；
若第一个字节数据为驱动数据帧头，则继续接收剩下的数据到缓存空间，待接收到驱动数据帧尾，则表示一次数据帧传输结束；
若第一个字节数据不为驱动数据帧头，则不进行数据的接收；
S3、FPGA对接收到的数据值进行解析，通过CRC校验判断数据发送帧的完整性和正确性；
若校验正确，则将数据从缓存空间取出放入指定寄存器中，并向PC机发送响应数据帧；
若校验不正确，则向PC机发送响应数据帧，并清空缓存空间中的数据；
S4、PC机接收FPGA发送的响应数据帧；若响应标识符为正确，则进行新数据帧的传输；若响应标识符为错误，则重新发送上一次传输的数据帧；
S5、磁悬浮织针阵列系统从指定寄存器中取出数据指令完成编织动作。
2.根据权利要求1所述的一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法，其特征在于：
步骤S1中，所述驱动数据协议包括帧头、动作标识符、织针状态、电磁铁状态、编织动作、CRC校验和帧尾；
所述帧头占1个字节，用于判断是否进行数据接收；
所述动作标识符占2个字节，用于表示织针驱动数据与电机运动数据；
所述织针状态占2N个字节，用于表示N根织针的位置信息、针号信息、动作信息；
所述电磁铁状态占N个字节，用于表示机头上N个电磁铁通入电流的大小和方向；
所述编织动作占2个字节，用于表示第N号织针进行浮线动作或者集圈动作或者成圈动作；
所述CRC校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。
3.根据权利要求2所述的一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法，其特征在于：所述编织动作中，采用OxN01表示第N号织针进行浮线动作，OxN02表示第N号织针进行集圈动作，OxN03表示第N号织针进行成圈动作。
4.根据权利要求1所述的一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法，其特征在于：
步骤S3中，所述响应数据帧由帧头、响应标识符、CRC校验和帧尾组成；
所述帧头占1个字节，用于判断是否进行数据接收；
所述响应标识符占1个字节，用于表示数据接收状态；
所述CRC校验占4个字节，用于校验数据传输过程中是否发生丢失或者错误；
所述帧尾占1个字节，用于表示一次完整数据帧的传输完成。
5.根据权利要求4所述的一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法，其特征在于：所述响应标识符中，采用0x00表示数据接收失败，0x01表示数据接收成功。
6.根据权利要求1所述的一种基于FPGA的磁悬浮织针阵列系统与PC机的通信方法，其特征在于：步骤S3中，所述缓存空间采用FIFO循环队列进行数据的环形缓存。
CN202210528586.3A 2022-05-16 2022-05-16 基于fpga的磁悬浮织针阵列系统与pc机的通信方法 Pending CN115495404A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210528586.3A CN115495404A (zh) 2022-05-16 2022-05-16 基于fpga的磁悬浮织针阵列系统与pc机的通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210528586.3A CN115495404A (zh) 2022-05-16 2022-05-16 基于fpga的磁悬浮织针阵列系统与pc机的通信方法

Publications (1)

Publication Number Publication Date
CN115495404A true CN115495404A (zh) 2022-12-20

Family

ID=84463997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210528586.3A Pending CN115495404A (zh) 2022-05-16 2022-05-16 基于fpga的磁悬浮织针阵列系统与pc机的通信方法

Country Status (1)

Country Link
CN (1) CN115495404A (zh)

Similar Documents

Publication Publication Date Title
CN108809854B (zh) 一种用于大流量网络处理的可重构芯片架构
EP2432151A1 (en) Hybrid automatic repeat request combiner and method for storing hybrid automatic repeat request data
CN1993687A (zh) 用于控制对通信组件的消息存储器的数据访问的消息管理器和方法
CN102063408B (zh) 一种多核处理器片内数据总线
US11829323B2 (en) Method of notifying a process or programmable atomic operation traps
CN103279125B (zh) Cpci总线弹载部件应答模拟与测试设备及其实现方法
US20220083266A1 (en) Plane-based queue configuration for aipr-enabled drives
CN110058816B (zh) 一种基于ddr的高速多用户队列管理器及方法
CN102880567A (zh) 数据读写系统
CN101681322A (zh) 支持命令数据复制的高容量存储子系统的存储芯片
CN106656425A (zh) 光纤通道中固定帧长度的一种高效差错重传与存取机制
CN1993946A (zh) 用于在信息存储器中存储信息的方法和信息存储器
CN114691578A (zh) 一种高性能串行通信方法、系统、介质、设备及终端
CN115495404A (zh) 基于fpga的磁悬浮织针阵列系统与pc机的通信方法
CN104681082A (zh) 单端口存储器件中的读和写冲突避免方法及其半导体芯片
CN117093157B (zh) 一种用于单向光传输的ddr高速读写方法及系统
CN111600681B (zh) 基于fpga硬件加速的下行链路比特级处理方法
CN101054750A (zh) 带有数据校验和纠错的电子提花机控制系统及其控制方法
CN115262071B (zh) 一种高速磁悬浮织针阵列控制系统及其控制方法
CN102231141A (zh) 一种数据读、写方法及系统
CN100493000C (zh) 一种实现多逻辑通道计数的方法和装置
CN1885827A (zh) 一种报文存储转发的方法及报文存储转发电路
CN115481078A (zh) 主从式通讯系统及方法
CN117149680B (zh) 用于贴片机子模块日志上传的主控板及上传方法
CN1284064C (zh) 一种通用fifo接口测试设备和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination