CN115485763B - 显示面板及其控制方法、显示装置 - Google Patents

显示面板及其控制方法、显示装置 Download PDF

Info

Publication number
CN115485763B
CN115485763B CN202180000783.1A CN202180000783A CN115485763B CN 115485763 B CN115485763 B CN 115485763B CN 202180000783 A CN202180000783 A CN 202180000783A CN 115485763 B CN115485763 B CN 115485763B
Authority
CN
China
Prior art keywords
transistor
electrically connected
node
electrode
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180000783.1A
Other languages
English (en)
Other versions
CN115485763A (zh
Inventor
肖丽
郑皓亮
玄明花
陈昊
刘冬妮
赵蛟
韩承佑
陈亮
齐琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN115485763A publication Critical patent/CN115485763A/zh
Application granted granted Critical
Publication of CN115485763B publication Critical patent/CN115485763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种显示面板及其控制方法、显示装置，其中，显示面板包括：M行N列像素单元、沿行方向依次排布的N条电流数据线和沿行方向依次排布的N条时长数据线；每个像素单元包括像素电路，像素电路包括电流数据端和时长数据端；第i列电流数据线和第i列时长数据线分别位于第i列像素单元的两侧，第i列像素单元的像素电路的电流数据端与第i列电流数据线电连接，第i列像素单元的像素电路的时长数据端与第i列时长数据线电连接；位于相邻两列像素单元之间的两条电流数据线，和/或位于相邻两列像素单元之间的两条时长数据线，和/或位于相邻两列像素单元之间的时长数据线和电流数据线，接收有效电平信号的时间不重合。

Description

显示面板及其控制方法、显示装置
技术领域
本公开实施例涉及但不限于显示技术领域，具体涉及一种显示面板及其控制方法、显示装置。
背景技术
显示市场目前正在蓬勃发展，并且随着消费者对笔记本电脑、智能手机、电视、平板电脑、智能手表和健身腕带等各类显示产品的需求的持续提升，将来会涌现出更多的新显示产品。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
第一方面，本公开提供了一种显示面板，M行N列像素单元、沿行方向依次排布的N条电流数据线和沿行方向依次排布的N条时长数据线；每个像素单元包括像素电路，所述像素电路包括电流数据端和时长数据端；
第i列电流数据线和第i列时长数据线分别位于第i列像素单元的两侧，第i列像素单元的像素电路的电流数据端与第i列电流数据线电连接，第i列像素单元的像素电路的时长数据端与第i列时长数据线电连接，1≤i≤N；
位于相邻两列像素单元之间的两条电流数据线，和/或位于相邻两列像素单元之间的两条时长数据线，和/或位于相邻两列像素单元之间的时长数据线和电流数据线，接收有效电平信号的时间不重合。
在一些可能的实现方式中，还包括：第一电流选择信号线、第二电流选择信号线、第一时长选择信号线和第二时长选择信号线；
相邻两列电流数据线分别与第一电流选择信号线和第二电流选择信号线电连接，相邻两列时长数据线分别与第一时长选择信号线和第二时长选择信号线电连接；
第一电流选择信号线、第二电流选择信号线、第一时长选择信号线和第二时长选择信号线接收有效电平信号的时间不重合。
在一些可能的实现方式中，奇数列电流数据线与第一电流选择信号线电连接，奇数列时长数据线与第一时长选择信号线电连接，偶数列电流数据线与第二电流选择信号线电连接，偶数列时长数据线与第二时长选择信号线电连接；
或者，偶数列电流数据线与第一电流选择信号线电连接，偶数列时长数据线与第一时长选择信号线电连接，奇数列电流数据线与第二电流选择信号线电连接，奇数列时长数据线与第二时长选择信号线电连接。
在一些可能的实现方式中，还包括：沿列方向依次排布的M条扫描信号线，沿列方向依次排布的M条复位信号线、沿列方向依次排布的M条发光信号线；
所述像素电路还包括：扫描信号端、复位信号端和发光信号端；
对于第m行像素单元中的每个像素电路，像素电路的扫描信号端与第m行扫描信号线电连接，像素电路的复位信号端与第m行复位信号线电连接，像素电路的发光信号端与第m行发光信号线电连接，1≤m≤M。
在一些可能的实现方式中，每个像素单元还包括：发光元件，同一个像素单元中的像素电路和发光元件电连接，所述像素电路包括：电流控制子电路和时长控制子电路；
所述电流控制子电路，分别与电流数据端、扫描信号端、复位信号端、初始信号端、发光信号端、第一电源端、第一节点和第二节点电连接，设置为在电流数据端、扫描信号端、复位信号端、初始信号端、发光信号端、第一电源端和第一节点的控制下，向第二节点提供驱动电流；
所述时长控制子电路，分别与扫描信号端、时长数据端、接地端、复位信号端、发光信号端、高频输入端和第一节点电连接，设置为在扫描端、时长数据端、接地端、发光信号端、复位信号端和高频输入端的控制下，向第一节点提供发光信号端的信号或者高频输入端的信号；
所述发光元件，分别与第二节点和第二电源端电连接。
在一些可能的实现方式中，所述电流控制子电路包括：节点控制子电路、写入子电路、驱动子电路和发光控制子电路；
所述节点控制子电路，分别与扫描信号端、复位信号端、初始信号端、第二节点、第三节点、第四节点和第一电源端电连接，设置为在复位信号端和扫描信号端的控制下，向第二节点和第三节点提供初始信号端的信号，向第四节点提供第三节点的信号；
所述写入子电路，分别与扫描信号端、电流数据端和第五节点电连接，设置为在扫描信号端的控制下，向第五节点提供电流数据端的信号；
所述驱动子电路，分别与第三节点、第四节点和第五节点电连接，设置为在第三节点和第五节点的控制下，向第四节点提供驱动电流；
所述发光控制子电路，分别与发光信号端、第一节点、第二节点、第四节点、第五节点和第一电源端电连接，设置为在第一节点和发光信号端的控制下，向第五节点提供第一电源端的信号，向第二节点提供第四节点的信号。
在一些可能的实现方式中，所述节点控制子电路包括：第一晶体管、第二晶体管、第三晶体管和第一电容，所述写入子电路包括：第四晶体管，所述驱动子电路包括：第五晶体管，所述发光控制子电路包括：第六晶体管、第七晶体管和第八晶体管；
所述第一晶体管的控制极与复位信号端电连接，所述第一晶体管的第一极与初始信号端电连接，所述第一晶体管的第二极与第三节点电连接；
所述第二晶体管的控制极与复位信号端电连接，所述第二晶体管的第一极与初始信号端电连接，所述第二晶体管的第二极与第二节点电连接；
所述第三晶体管的控制极与扫描信号端电连接，所述第三晶体管的第一极与第三节点电连接，所述第三晶体管的第二极与第四节点电连接；
所述第一电容的第一端与第三节点电连接，所述第一电容的第二端与第一电源端电连接；
所述第四晶体管的控制极与扫描信号端电连接，所述第四晶体管的第一极与第五节点电连接，所述第四晶体管的第二极与电流数据端电连接；
所述第五晶体管的控制极与第三节点电连接，所述第五晶体管的第一极与第五节点电连接，所述第五晶体管的第二极与第四节点电连接；
所述第六晶体管的控制极与发光信号端电连接，所述第六晶体管的第一极与第一电源端电连接，所述第六晶体管的第二极与第五节点电连接；
所述第七晶体管的控制极与发光信号端电连接，所述第七晶体管的第一极与第四节点电连接，所述第七晶体管的第二极与所述第八晶体管的第一极电连接；
所述第八晶体管的控制极与第一节点电连接，所述第八晶体管的第二极与第二节点电连接；
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管为开关晶体管，所述第五晶体管为驱动晶体管。
在一些可能的实现方式中，所述节点控制子电路包括：第一晶体管、第二晶体管、第三晶体管和第一电容，所述写入子电路包括：第四晶体管，所述驱动子电路包括：第五晶体管，所述发光控制子电路包括：第六晶体管和第八晶体管；
所述第一晶体管的控制极与复位信号端电连接，所述第一晶体管的第一极与初始信号端电连接，所述第一晶体管的第二极与第三节点电连接；
所述第二晶体管的控制极与复位信号端电连接，所述第二晶体管的第一极与初始信号端电连接，所述第二晶体管的第二极与第二节点电连接；
所述第三晶体管的控制极与扫描信号端电连接，所述第三晶体管的第一极与第三节点电连接，所述第三晶体管的第二极与第四节点电连接；
所述第一电容的第一端与第三节点电连接，所述第一电容的第二端与第一电源端电连接；
所述第四晶体管的控制极与扫描信号端电连接，所述第四晶体管的第一极与第五节点电连接，所述第四晶体管的第二极与电流数据端电连接；
所述第五晶体管的控制极与第三节点电连接，所述第五晶体管的第一极与第五节点电连接，所述第五晶体管的第二极与第四节点电连接；
所述第六晶体管的控制极与发光信号端电连接，所述第六晶体管的第一极与第一电源端电连接，所述第六晶体管的第二极与第五节点电连接；
所述第八晶体管的控制极与第一节点电连接，所述第八晶体管的第一极与第四节点电连接，所述第八晶体管的第二极与第二节点电连接；
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第六晶体管和所述第八晶体管为开关晶体管，所述第五晶体管为驱动晶体管。
在一些可能的实现方式中，所述时长控制子电路包括：第一控制子电路和第二控制子电路；
所述第一控制子电路，分别与时长数据端、扫描信号端、接地端、发光信号端和第一节点电连接，设置为在电流数据端、扫描信号端和接地端的控制下，向第一节点提供发光信号端的信号；
所述第二控制子电路，分别与时长数据端、复位信号端、接地端、高频输入端和第一节点电连接，设置为在时长数据端、复位信号端和接地端的控制下，向第一节点提供高频输入端的信号。
在一些可能的实现方式中，所述第一控制子电路包括：第九晶体管、第十晶体管和第二电容；所述第二控制子电路包括：第十一晶体管、第十二晶体管和第三电容；
所述第九晶体管的控制极与第六节点电连接，所述第九晶体管的第一极与发光信号端电连接，所述第九晶体管的第二极与第一节点电连接；
所述第十晶体管的控制极与扫描信号端电连接，所述第十晶体管的第一极与时长数据端电连接，所述第十晶体管的第二极与第六节点电连接；
所述第二电容的第一端与第六节点电连接，所述第二电容的第二端与接地端电连接；
所述第十一晶体管的控制极与第七节点电连接，所述第十一晶体管的第一极与高频输入端电连接，所述第十一晶体管的第二极与第一节点电连接；
所述第十二晶体管的控制极与复位信号端电连接，所述第十二晶体管的第一极与时长数据端电连接，所述第十二晶体管的第二极与第七节点电连接；
所述第三电容的第一端与第七节点电连接，所述第三电容的第二端与接地端电连接；
所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管为开关晶体管。
在一些可能的实现方式中，所述发光元件为微型发光二极管，发光元件的阳极与第二节点电连接，发光元件的阴极与第二电源端电连接。
在一些可能的实现方式中，所述电流控制子电路包括：第一晶体管、第二晶体管、第三晶体管、第一电容、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述时长控制子电路包括：第九晶体管、第十晶体管、第二电容、第十一晶体管、第十二晶体管和第三电容；
所述第一晶体管的控制极与复位信号端电连接，所述第一晶体管的第一极与初始信号端电连接，所述第一晶体管的第二极与第三节点电连接；
所述第二晶体管的控制极与复位信号端电连接，所述第二晶体管的第一极与初始信号端电连接，所述第二晶体管的第二极与第二节点电连接；
所述第三晶体管的控制极与扫描信号端电连接，所述第三晶体管的第一极与第三节点电连接，所述第三晶体管的第二极与第四节点电连接；
所述第一电容的第一端与第三节点电连接，所述第一电容的第二端与第一电源端电连接；
所述第四晶体管的控制极与扫描信号端电连接，所述第四晶体管的第一极与第五节点电连接，所述第四晶体管的第二极与电流数据端电连接；
所述第五晶体管的控制极与第三节点电连接，所述第五晶体管的第一极与第五节点电连接，所述第五晶体管的第二极与第四节点电连接；
所述第六晶体管的控制极与发光信号端电连接，所述第六晶体管的第一极与第一电源端电连接，所述第六晶体管的第二极与第五节点电连接；
所述第七晶体管的控制极与发光信号端电连接，所述第七晶体管的第一极与第四节点电连接，所述第七晶体管的第二极与所述第八晶体管的第一极电连接；
所述第八晶体管的控制极与第一节点电连接，所述第八晶体管的第二极与第二节点电连接；
所述第九晶体管的控制极与第六节点电连接，所述第九晶体管的第一极与发光信号端电连接，所述第九晶体管的第二极与第一节点电连接；
所述第十晶体管的控制极与扫描信号端电连接，所述第十晶体管的第一极与时长数据端电连接，所述第十晶体管的第二极与第六节点电连接；
所述第二电容的第一端与第六节点电连接，所述第二电容的第二端与接地端电连接；
所述第十一晶体管的控制极与第七节点电连接，所述第十一晶体管的第一极与高频输入端电连接，所述第十一晶体管的第二极与第一节点电连接；
所述第十二晶体管的控制极与复位信号端电连接，所述第十二晶体管的第一极与时长数据端电连接，所述第十二晶体管的第二极与第七节点电连接；
所述第三电容的第一端与第七节点电连接，所述第三电容的第二端与接地端电连接。
在一些可能的实现方式中，所述电流控制子电路包括：第一晶体管、第二晶体管、第三晶体管、第一电容、第四晶体管、第五晶体管、第六晶体管和第八晶体管；所述时长控制子电路包括：第九晶体管、第十晶体管、第二电容、第十一晶体管、第十二晶体管和第三电容；
所述第一晶体管的控制极与复位信号端电连接，所述第一晶体管的第一极与初始信号端电连接，所述第一晶体管的第二极与第三节点电连接；
所述第二晶体管的控制极与复位信号端电连接，所述第二晶体管的第一极与初始信号端电连接，所述第二晶体管的第二极与第二节点电连接；
所述第三晶体管的控制极与扫描信号端电连接，所述第三晶体管的第一极与第三节点电连接，所述第三晶体管的第二极与第四节点电连接；
所述第一电容的第一端与第三节点电连接，所述第一电容的第二端与第一电源端电连接；
所述第四晶体管的控制极与扫描信号端电连接，所述第四晶体管的第一极与第五节点电连接，所述第四晶体管的第二极与电流数据端电连接；
所述第五晶体管的控制极与第三节点电连接，所述第五晶体管的第一极与第五节点电连接，所述第五晶体管的第二极与第四节点电连接；
所述第六晶体管的控制极与发光信号端电连接，所述第六晶体管的第一极与第一电源端电连接，所述第六晶体管的第二极与第五节点电连接；
所述第八晶体管的控制极与第一节点电连接，所述第八晶体管的第一极与第四节点电连接，所述第八晶体管的第二极与第二节点电连接；
所述第九晶体管的控制极与第六节点电连接，所述第九晶体管的第一极与发光信号端电连接，所述第九晶体管的第二极与第一节点电连接；
所述第十晶体管的控制极与扫描信号端电连接，所述第十晶体管的第一极与时长数据端电连接，所述第十晶体管的第二极与第六节点电连接；
所述第二电容的第一端与第六节点电连接，所述第二电容的第二端与接地端电连接；
所述第十一晶体管的控制极与第七节点电连接，所述第十一晶体管的第一极与高频输入端电连接，所述第十一晶体管的第二极与第一节点电连接；
所述第十二晶体管的控制极与复位信号端电连接，所述第十二晶体管的第一极与时长数据端电连接，所述第十二晶体管的第二极与第七节点电连接；
所述第三电容的第一端与第七节点电连接，所述第三电容的第二端与接地端电连接。
在一些可能的实现方式中，当像素单元显示的灰阶大于阈值灰阶时，当复位信号端的信号的电平为有效电平信号时，时长数据端的信号的电平为第一无效电平，当扫描信号端的信号的电平为有效电平信号时，时长数据端的信号的电平为第一有效电平；
当像素单元显示的灰阶小于阈值灰阶时，当复位信号端的信号的电平为有效电平信号时，时长数据端的信号的电平为第二有效电平，当扫描信号端的信号的电平为有效电平信号时，时长数据端的信号的电平为第二无效电平；
其中，所述第一无效电平为使得第十二晶体管截止的电平，所述第一有效电平为使得第九晶体管导通的电平，所述第二有效电平为使得第十二晶体管导通的电平，所述第二无效电平为使得第九晶体管截止的电平。
在一些可能的实现方式中，还包括：多路输出选择电路、沿列方向依次排布的K条电流数据输出线和沿列方向依次排布的K条时长数据输出线，K＝N/2；
所述多路输出选择电路，分别与N条电流数据线、N条时长数据线、K条电流数据输出线、K条时长数据输出线、第一电流选择信号线、第二电流选择信号线、第一时长选择信号线和第二时长选择信号线电连接，设置为在第一电流选择信号线、第二电流选择信号线、第一时长选择信号线和第二时长选择信号线的控制下，将K条电流数据输出线的数据信号分时输出至N条电流数据线中，将K条时长数据输出线的数据信号分时输出至N条时长数据线中。
在一些可能的实现方式中，所述多路输出选择电路包括：K个第一电流选择晶体管、K个第二电流选择晶体管、K个第一时长选择晶体管、K个第二时长选择晶体管；
第k个第一电流选择晶体管的控制极与第一电流选择信号线电连接，第k个第一电流选择晶体管的第一极与第2k-1列电流数据线电连接，第k个第一电流选择晶体管的第二极与第k列电流数据输出线电连接，1≤k≤K；
第k个第二电流选择晶体管的控制极与第二电流选择信号线电连接，第k个第二电流选择晶体管的第一极与第2k列电流数据线电连接，第k个第二电流选择晶体管的第二极与第k列电流数据输出线电连接；
第k个第一时长选择晶体管的控制极与第一时长选择信号线电连接，第k个第一时长选择晶体管的第一极与第2k-1列时长数据线电连接，第k个第一时长选择晶体管的第二极与第k列时长数据输出线电连接；
第k个第二时长选择晶体管的控制极与第二时长选择信号线电连接，第k个第二时长选择晶体管的第一极与第2k列时长数据线电连接，第k个第二时长选择晶体管的第二极与第k列时长数据输出线电连接；
所述第一电流选择晶体管、所述第二电流选择晶体管、所述第一时长选择晶体管和所述第二时长选择晶体管为开关晶体管。
在一些可能的实现方式中，第一电流选择信号线的有效电平信号的持续时间等于第二电流选择信号线的有效电平信号的持续时间，第一时长选择信号线的有效电平信号的持续时间等于第二时长选择信号线的有效电平信号的持续时间，第一电流选择信号线的有效电平信号的持续时间大于第一时长选择信号线的有效电平信号的持续时间。
第二方面，本公开还提供了一种显示装置，包括：上述显示面板。
第三方面，本公开还提供了一种显示面板的控制方法，设置为控制上述显示面板，所述方法包括：
向N条电流数据线和沿N条时长数据线提供信号，使得位于相邻两列像素单元之间的两条电流数据线，和/或位于相邻两列像素单元之间的两条时长数据线，和/或位于相邻两列像素单元之间的时长数据线和电流数据线，接收有效电平信号的时间不重合。
在一些可能的实现方式中，所述显示面板包括：M行N列像素单元、沿列方向依次排布的M条扫描信号线，沿列方向依次排布的M条复位信号线、沿列方向依次排布的M条发光信号线；每个像素单元包括一个像素电路，其中，同行像素电路的扫描信号端连接同一扫描信号线，同行像素电路的发光信号端连接同一发光信号线、同行像素电路的复位信号端连接同一复位信号线；像素电路包括：节点控制子电路、写入子电路、驱动子电路、发光控制子电路、第一控制子电路和第二控制子电路；
在复位信号线的控制下，向同行像素电路中的每个像素电路的复位信号端提供信号，使得同行像素电路中的每个像素电路的节点控制子电路在复位信号端的控制下，向第二节点和第三节点提供初始信号端的信号；
在扫描信号线的控制下，向同行像素电路中的每个像素电路的扫描信号端提供信号，使得同行像素电路中的每个像素电路的写入子电路在扫描信号端的控制下，向第五节点提供电流数据端的信号，驱动子电路在第三节点和第五节点的控制下，向第四节点提供驱动电流；
在发光信号线的控制下，向同行像素电路中的每个像素电路的发光信号端提供信号，使得同行像素电路中的每个像素电路的发光控制子电路在第一节点和发光信号端的控制下，向第五节点提供第一电源端的信号，向第二节点提供第四节点的信号；
当像素单元显示的灰阶大于阈值灰阶时，所述方法还包括：在扫描信号线的控制下，向同行像素电路中的每个像素电路的扫描信号端提供信号，使得同行像素电路中的每个像素电路的第一控制子电路在电流数据端、扫描信号端和接地端的控制下，向第一节点提供发光信号端的信号；
当像素单元显示的灰阶小于阈值灰阶时，所述方法还包括：在复位信号线的控制下，向同行像素电路中的每个像素电路的复位信号端提供信号，使得同行像素电路中的每个像素电路的第二控制子电路在时长数据端、复位信号端和接地端的控制下，向第一节点提供高频输入端的信号。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为一种显示面板的结构示意图；
图2为本公开实施例提供的一种显示面板的结构示意图；
图3为一种示例性实施例提供的一种像素单元的结构示意图；
图4为一种示例性实施例提供的多条选择信号线的时序图；
图5为一种示例性实施例提供的像素电路的结构示意图；
图6为一种示例性实施例提供的电流控制子电路的结构示意图；
图7为一种示例性实施例提供的电流控制子电路的等效电路图；
图8为另一示例性实施例提供的电流控制子电路的等效电路图；
图9为一种示例性实施例提供的时长控制子电路的结构示意图；
图10为一种示例性实施例提供的时长控制子电路的等效电路图；
图11为一种示例性实施例提供的像素电路的等效电路图；
图12为另一示例性实施例提供的像素电路的等效电路图；
图13为当像素单元显示的灰阶大于阈值灰阶时图11提供的像素电路的工作时序图；
图14为当像素单元显示的灰阶小于阈值灰阶时图11提供的像素电路的工作时序图；
图15为一种示例性实施例提供的多路输出选择电路的等效电路图；
图16为一种示例性实施例提供的显示面板的时序图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
对于高分辨率的显示产品，阵列排布的多个像素中，位于同一列的像素共用一条信号线，从而可以节省布线空间，降低工艺实现难度。
在高分辨率显示产品的像素包括微型无机发光二极管的情况下，微型无机发光二极管为电流型驱动元件，在较低电流密度的驱动下，会出现色坐标漂移、外量子效率较低从而导致亮度均一性较差，从而仅通过控制电流的幅值大小难以准确表现低灰阶。因此，需要在控制向微型无机发光二极管提供的电流的幅值的基础上，同时控制向微型无机发光二极管提供的电流时间长度，来实现准确的灰阶显示。可以理解的是，在一些实施例中，用来向微型无机发光二极管提供驱动信号(电流信号)的像素电路，至少包括两类数据端，电流数据端和时长数据端，其中，电流数据端被配置为向微型无机发光二极管提供不同幅值大小的电流信号，而时长数据端被配置为控制向微型无机发光二极管提供上述电流信号的时间长度。发明人发现，包括两类数据端的像素电路在阵列排布的时候，同一列像素电路的电流数据端共用一条电流数据线，同一列像素电路的时长数据端共用一条时长数据线，相比于只需要一类数据线的显示产品，每根数据线的布线空间进一步减小，导致相邻数据线的间距变小，进而会产生信号串扰，导致列向亮暗差异不良，降低了显示产品的显示效果。
图1为一种显示面板的结构示意图。如图1所示，显示面板可以包括时序控制器、数据信号驱动器、扫描信号驱动器、发光信号驱动器和M*N个像素单元P，多个像素单元P阵列分别与多个扫描信号线(S1到SM)、多个电流数据线(DI1到DIN)、多个时长数据线(DT1到DTN)、多个发光信号线(E1到EM)连接。
在一种示例性实施例中，时序控制器可以将适合于数据信号驱动器的规格的灰度值和控制信号提供到数据信号驱动器；可以将适合于扫描信号驱动器的规格的时钟信号、扫描起始信号等提供到扫描信号驱动器；还可以将适合于发光信号驱动器的规格的时钟信号、发射停止信号等提供到发光信号驱动器。可以理解是，本公开实施例以显示面板整体以逐行扫描的方式被驱动为例进行描述。
在一种示例性实施例中，数据信号驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到电流数据线DI1、DI2、……、DIN的数据电压和提供到多个时长数据线DT1、DT2、……、DTN的数据电压，N可以是自然数。
在一种示例性实施例中，扫描信号驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和SM的扫描信号。例如，扫描信号驱动器可以将扫描信号顺序地提供到扫描信号线S1至SM。例如，扫描信号驱动器可以由多个级联的移位寄存器的构成，并且可以在时钟信号的控制下让各个移位寄存器依次顺序地产生扫描信号，M可以是自然数。
在一种示例性实施例中，发光信号驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和EM的发光信号。例如，发光信号驱动器可以将发光信号顺序地提供到发光信号线E1至EM。例如，发光信号驱动器可以由多个级联的移位寄存器的构成，并且可以在时钟信号的控制下各个移位寄存器依次顺序地产生发光信号，M可以是自然数。
在一种示例性实施例中，多个像素单元P阵列排布。每个像素单元可以连接到对应的电流数据线、对应的时长数据线、对应的扫描信号线和对应的发光信号线。
图2为本公开实施例提供的一种显示面板的结构示意图，图3为一种示例性实施例提供的一种像素单元的结构示意图。如图2所示，本公开实施例提供的显示面板包括：M行N列像素单元10、沿行方向依次排布的N条电流数据线DI1至DIN、沿行方向依次排布的N条时长数据线DT1至DTN。每个像素单元10包括像素电路11，像素电路包括：电流数据端和时长数据端。
第i列电流数据线DIi和第i列时长数据线DTi分别位于第i列像素单元的两侧，第i列像素单元的像素电路的电流数据端与第i列电流数据线DIi电连接，第i列像素单元的像素电路的时长数据端与第i列时长数据线DTi电连接，1≤i≤N。位于相邻两列像素单元之间的两条电流数据线，和/或位于相邻两列像素单元之间的两条时长数据线，和/或位于相邻两列像素单元之间的时长数据线和电流数据线，接收有效电平信号的时间不重合。
可以理解的是，显示面板还可以包括衬底基板，像素单元设置在衬底基板上。
在一种示例性实施例中，衬底基板可以为刚性衬底或柔性衬底，其中，刚性衬底可以为但不限于玻璃、金属箔片中的一种或多种；柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。
一种示例性实施例中，像素单元可以为红色(R)像素单元、绿色(G)像素单元、蓝色(B)像素单元、白色像素单元中的任一种，本公开在此不做限定。当显示面板中包括红色(R)像素单元，绿色(G)像素单元和蓝色(B)像素单元时，三个像素单元可以采用水平并列、竖直并列或品字方式排列。当显示面板中包括红色(R)像素单元，绿色(G)像素单元、蓝色(B)像素单元和白色像素单元时，四个像素单元可以采用水平并列、竖直并列或阵列方式排列，本公开在此不做限定。
在一种示例性实施例中，如图3所示，像素单元还可以包括：发光元件。同一个像素单元中的像素电路与发光元件电连接，设置为向发光元件提供驱动信号，以驱动发光元件工作。
在发光元件发光的情况下，由于发光元件在发光时所呈现的亮度与其发光时长和驱动电流相关，因此控制发光元件的亮度可通过调整其发光时长和驱动电流来实现。示例性地，若两个发光元件的驱动电流相同，发光时长不同，则该两个发光元件所显示的亮度不同；若两个发光元件的驱动电流不同，发光时长相同，则该两个发光元件所显示的亮度也不同；若两个发光元件的驱动电流和发光时长均不相同，则该两个发光元件所显示的亮度是否相同有待分析。
在一种示例性实施例中，发光元件包括电流驱动型器件，可以采用电流型发光二极管，如微型发光二极管(Micro Light Emitting Diode，简称Micro LED)或者迷你发光二极管(Mini Light Emitting Diode，简称Mini LED)或者有机电致发光二极管(OrganicLight Emitting Diode，简称OLED)或者量子点发光二极管(Quantum Light EmittingDiode，简称QLED)。
在一种示例性实施例中，红色像素单元中的发光元件为红光发光二极管，蓝色像素单元中的发光元件为蓝光发光二极管，绿色像素单元中的发光元件为绿光发光二极管，或者红色像素单元、蓝色像素单元、绿色像素单元和白色像素单元的发光元件均为蓝光发光二极管，通过配合色转材料(例如量子点、荧光粉等材料)，实现红、蓝、绿和白等相应颜色的出光。
在一种示例性实施例中，第i列电流数据线DIi和第i列时长数据线DTi分别位于第i列像素单元的两侧可以包括：第i列像素单元和第i+1列像素单元之间设置有第i列时长数据线DTi和第i+1列电流数据线DIi+1，或第i列电流数据线DIi和第i+1列电流数据线DIi+1，或第i列时长数据线DTi和第i+1列时长数据线DTi+1，或第i列电流数据线DIi和第i+1列时长数据线DTi+1。图2是以第i列像素单元和第i+1列像素单元之间设置有第i列时长数据线DTi和第i+1列电流数据线DIi+1为例进行说明的。
本公开实施例提供的显示面板包括：M行N列像素单元、沿行方向依次排布的N条电流数据线、沿行方向依次排布的N条时长数据线；每个像素单元包括像素电路，像素电路包括电流数据端和时长数据端；第i列电流数据线和第i列时长数据线分别位于第i列像素单元的两侧，第i列像素单元的像素电路的电流数据端与第i列电流数据线电连接，第i列像素单元的像素电路的时长数据端与第i列时长数据线电连接；位于相邻两列像素单元之间的两条电流数据线，和/或位于相邻两列像素单元之间的两条时长数据线，和/或位于相邻两列像素单元之间的时长数据线和电流数据线，接收有效电平信号的时间不重合。本公开通过位于相邻两列像素单元之间的两条电流数据线，和/或位于相邻两列像素单元之间的两条时长数据线，和/或位于相邻两列像素单元之间的时长数据线和电流数据线，接收有效电平信号的时间不重合，可以减少相邻像素单元之间的信号线的串扰，避免了列向亮暗差异不良，提升了显示产品的显示效果。
图4为一种示例性实施例提供的多条选择信号线的时序图。如图2和图4所示，一种示例性实施例中，显示面板还可以包括：第一电流选择信号线DI_MUX1、第二电流选择信号线DI_MUX2、第一时长选择信号线DT_MUX1和第二时长选择信号线DT_MUX2。相邻两列电流数据线分别与第一电流选择信号线DI_MUX1和第二电流选择信号线DI_MUX2电连接，相邻两列时长数据线分别与第一时长选择信号线DT_MUX1和第二时长选择信号线DT_MUX2电连接。第一电流选择信号线DI_MUX1、第二电流选择信号线DI_MUX2、第一时长选择信号线DT_MUX1和第二时长选择信号线DT_MUX2接收有效电平信号的时间不重合。
在一种示例性实施例中，奇数列电流数据线与第一电流选择信号线电连接，奇数列时长数据线与第一时长选择信号线电连接，偶数列电流数据线与第二电流选择信号线电连接，偶数列时长数据线与第二时长选择信号线电连接。图2是以奇数列电流数据线与第一电流选择信号线电连接，奇数列时长数据线与第一时长选择信号线电连接，偶数列电流数据线与第二电流选择信号线电连接，偶数列时长数据线与第二时长选择信号线电连接为例进行说明的。
在一种示例性实施例中，偶数列电流数据线与第一电流选择信号线电连接，偶数列时长数据线与第一时长选择信号线电连接，奇数列电流数据线与第二电流选择信号线电连接，奇数列时长数据线与第二时长选择信号线电连接。
在一种示例性实施例中，当像素单元进行显示时，第一时长选择信号线DT_MUX1提供第一有效电平信号，第二时长选择信号线DT_MUX2提供第二有效电平信号，第一电流选择信号线DI_MUX1提供第三有效电平信号，第二电流选择信号线DI_MUX2提供第四有效电平信号。在一种示例性实施例中，如图4所示，第一有效电平信号的结束时间早于第二有效电平信号的开始时间，第三有效电平信号的结束时间早于第四有效电平信号的开始时间，第二有效电平信号的结束时间早于第三有效电平信号的开始时间。
由于相邻两列电流数据线与不同电流选择信号线电连接，相邻两列时长数据线与不同时长选择信号线电连接，且第一有效电平信号的结束时间早于第二有效电平信号的开始时间，第三有效电平信号的结束时间早于第四有效电平信号的开始时间，第二有效电平信号的结束时间早于第三有效电平信号的开始时间，第一时长选择信号线、第二时长选择信号线、第一时长选择信号线和第二时长选择信号线的信号在写入阶段不同时为有效电平，因此，在一行像素电路的写入阶段中，当第i列像素单元和第i+1列像素单元之间的其中一个信号线处于浮接状态时，另外一个信号线的信号的电压早已完成了高低电平切换，保持不变，因此，相邻信号线之间不会存在干扰。
当时长数据线连接第一时长选择信号线时，当第一有效电平信号结束后，时长数据线处于浮接状态。当时长数据线连接第二时长选择信号线时，当第二有效电平信号结束后，时长数据线处于浮接状态。
当电流数据线连接第一电流选择信号线时，当第三有效电平信号结束后，电流数据线处于浮接状态。当电流数据线连接第二电流选择信号线时，当第四有效电平信号结束后，电流数据线处于浮接状态。
在一种示例性实施例中，第一有效电平信号的持续时间可以等于第二有效电平信号的持续时间。
在一种示例性实施例中，第三有效电平信号的持续时间可以等于第四有效电平信号的持续时间；
在一种示例性实施例中，第三有效电平信号的持续时间可以大于第一有效电平信号的持续时间。
在一种示例性实施例中，如图2所示，显示面板还可以包括：沿列方向依次排布M条的扫描信号线G1到GM，沿列方向依次排布M条的复位信号线(图中未示出)、沿列方向依次排布的M条发光信号线(图中未示出)。像素电路还可以包括：扫描信号端、复位信号端和发光信号端。
对于第m行像素单元中的每个像素电路，像素电路的扫描信号端与第m行扫描信号线Gm电连接，像素电路的复位信号端与第m行复位信号线电连接，像素电路的发光信号端与第m行发光信号线电连接，1≤m≤M。
图5为一种示例性实施例提供的像素电路的结构示意图。如图5所示，在一种示例性实施例中，像素电路包括：电流控制子电路和时长控制子电路。其中，电流控制子电路，分别与电流数据端DataI、扫描信号端Gate、复位信号端Reset、初始信号端Vint、发光信号端EM、第一电源端VDD、第一节点N1和第二节点N2电连接，设置为在电流数据端DataI、扫描信号端Gate、复位信号端Reset、初始信号端Vint、发光信号端EM、第一电源端VDD和第一节点N1的控制下，向第二节点N2提供驱动电流。时长控制子电路，分别与扫描信号端Gate、时长数据端DataT、接地端GND、复位信号端Reset、发光信号端EM、高频输入端Hf和第一节点N1电连接，设置为在扫描信号端Gate、时长数据端DataT、接地端GND、发光信号端EM、复位信号端Reset和高频输入端Hf的控制下，向第一节点N1提供发光信号端EM的信号或者高频输入端Hf的信号。
在一种示例性实施例中，第一电源端VDD被配置为传输直流电压信号，持续提供高电平信号，例如直流高电压。第二电源端VSS被配置为传输直流电压信号，持续提供低电平信号，例如，直流低电压。
在一种示例性实施例中，高频输入端Hf的信号为高频脉冲信号，例如，在一图像帧内，高频输入端Hf的信号包括多个脉冲。示例性地，高频输入端Hf的信号的频率大于发光信号端EM的信号的频率。例如，在单位时间内，发光信号端的信号出现有效电平时间段的次数大于发光信号端EM的信号出现有效电平时间段的次数。
在一种示例性实施例中，高频输入端Hf的信号为高频脉冲信号，例如，高频输入端Hf的信号的频率在3000Hz～60000Hz之间取值，例如可以为3000Hz或者60000Hz。例如，发光信号端EM的频率在60Hz～120Hz之间取值，例如可以为60Hz或者120Hz。例如，显示面板的帧频率为60Hz，即在1s的时间内，显示面板可以显示60帧图像，且每帧图像的显示时长相等。这样，在高频输入端Hf的信号是频率为3000Hz的高频信号的情况下，在一图像帧中，若发光元件要发出低灰阶亮度，则发光元件在发光阶段大约可以接收到高频信号的50个有效时间段。
在一种示例性实施例中，通过控制时长控制子电路将扫描信号端的信号或高频输入端的信号传输至电流控制子电路，控制电流控制子电路的导通(开启)频率，控制像素电路与发光元件形成导电通路的频率，可以控制驱动电流传输至发光元件的频率，形成导电通路的频率决定了发光元件工作的总时长，发光元件工作的总时长是多次形成导电通路时发光元件工作的子时长的叠加。这样，可以通过控制驱动电流的幅值来控制发光元件的发光强度，进而实现像素单元的灰阶显示。
在一种示例性实施例中，驱动电流的幅值的取值范围可以是在发光元件工作在发光效率高且稳定，色坐标均一度好且出光主波长稳定的范围内，例如为驱动电流幅值较大的区间；因此，像素单元显示的灰阶大于阈值灰阶时电流数据端所提供的信号，可以与像素单元显示的灰阶小于阈值灰阶时电流数据端所提供的信号取值范围相同。
在像素单元显示的灰阶大于阈值灰阶的情况下，时长控制子电路将发光信号端的信号传输至电流控制子电路，在像素电路的发光阶段，电流控制子电路在发光信号端的控制下一直处于导通状态，像素电路与发光元件一直形成导电通路，驱动电流持续传输至发光元件，由于像素单元显示的灰阶大于阈值灰阶对应的驱动电流的幅值相对较高，使得发光元件可以在较高幅值的驱动信号的驱动下工作，保证发光元件的工作效率。
在像素单元显示的灰阶小于阈值灰阶的情况下，时长控制子电路将高频输入端的信号传输至电流控制子电路，在像素电路的发光阶段，电流控制子电路在高频输入端的高频脉冲信号的控制下处于导通和截止交替的状态，使得驱动电流间歇性地传输至发光元件，发光元件周期性接收驱动电流，例如，发光元件接收一段时间驱动电流后停止一段时间，再接收一段时间驱动电流后停止一段时间。这样，像素电路与发光元件形成导电通路的时间被缩短，驱动电流传输至发光元件的时间被缩短。因此，在像素电路所在像素单元显示的灰阶小于阈值灰阶的情况下，可以将驱动电流的幅值维持在较高值范围内或者保持在较大的固定幅值，通过改变发光元件的工作时长，使得像素单元实现对应的低灰阶显示，从而提高了发光元件的工作效率，避免小电流幅值实现低灰阶显示的情况下发光元件工作效率较低、功耗较高的问题，避免显示灰阶均一性下降，避免显示出现色偏，提高了显示面板的显示效果。
示例性地，驱动电流的大小与电流数据端处接收的电流数据信号有关，电流数据信号可以为使发光元件能够具有较高的工作效率的信号，例如，电流数据信号可以是在较高幅值范围内变化的信号或者具有较高的固定幅值的信号。在此情况下，像素电路通过电流控制子电路和时长控制子电路来控制驱动电流传输至发光元件的时间和频率，以控制像素单元对应的灰阶显示。
在一图像帧内，像素单元显示的灰阶小于阈值灰阶的情况下，相比于发光元件工作较短时间后长时间不工作，人眼会明显感受到闪烁的情况，本公开的实施例中的发光元件间歇性处于工作状态，即，发光元件的工作状态和非工作状态交替且交替频率较大，即，发光元件的亮暗交替频率较高，人眼不易观察到闪烁，从而提高了显示效果。
在一种示例性实施例中，当像素电路所在像素单元显示的灰阶大于阈值灰阶时，时长数据端DataT在复位信号端Reset接收的信号的有效时间段内为无效电平信号，时长数据端DataT在发光信号端EM接收的信号的有效时间段内为有效电平信号。在像素电路所在像素单元显示的灰阶小于阈值灰阶时，时长数据端DataT在复位信号端Reset接收的信号的有效时间段内为有效电平信号，时长数据端DataT在发光信号端EM接收的信号的有效时间段内为无效电平信号。
在一种示例性实施例中，发光元件的第一极分别与第二节点N2电连接。发光元件的第二极与第二电源端VSS电连接。发光元件的第一极为发光元件的阳极，发光元件的第二极与发光元件的阴极。
图6为一种示例性实施例提供的电流控制子电路的结构示意图。如图6所示，在一种示例性实施例中，电流控制子电路可以包括：节点控制子电路、写入子电路、驱动子电路和发光控制子电路。其中，节点控制子电路，分别与扫描信号端Gate、复位信号端Reset、初始信号端Vint、第二节点N2、第三节点N3、第四节点N4和第一电源端VDD电连接，设置为在复位信号端Reset和扫描信号端Gate的控制下，向第二节点N2和第三节点N3提供初始信号端Vint的信号，向第四节点N4提供第三节点N3的信号。写入子电路，分别与扫描信号端Gate、电流数据端DataI和第五节点N5电连接，设置为在扫描信号端Gate的控制下，向第五节点N5提供电流数据端DataI的信号。驱动子电路，分别与第三节点N3、第四节点N4和第五节点N5电连接，设置为在第三节点N3和第五节点N5的控制下，向第四节点N4提供驱动电流。发光控制子电路，分别与发光信号端EM、第一节点N1、第二节点N2、第四节点N4、第五节点N5和第一电源端VDD电连接，设置为在第一节点N1和发光信号端EM的控制下，向第五节点N5提供第一电源端VDD的信号，向第二节点N2提供第四节点N4的信号。
图7为一种示例性实施例提供的电流控制子电路的等效电路图。如图7所示，在一种示例性实施例提供的电流控制子电路中，节点控制子电路可以包括：第一晶体管T1、第二晶体管T2、第三晶体管T3和第一电容C1，写入子电路可以包括：第四晶体管T4，驱动子电路可以包括：第五晶体管T5，发光控制子电路可以包括：第六晶体管T6、第七晶体管T7和第八晶体管T8。
第一晶体管T1的控制极与复位信号端Reset电连接，第一晶体管T1的第一极与初始信号端Vint电连接，第一晶体管T1的第二极与第三节点N3电连接。第二晶体管T2的控制极与复位信号端Reset电连接，第二晶体管T2的第一极与初始信号端Vint电连接，第二晶体管T2的第二极与第二节点N2电连接。第三晶体管T3的控制极与扫描信号端Gate电连接，第三晶体管T3的第一极与第三节点N3电连接，第三晶体管T3的第二极与第四节点N4电连接。第一电容C1的第一端与第三节点N3电连接，第一电容C1的第二端与第一电源端VDD电连接。第四晶体管T4的控制极与扫描信号端Gate电连接，第四晶体管T4的第一极与第五节点N5电连接，第四晶体管T4的第二极与电流数据端DataI电连接。第五晶体管T5的控制极与第三节点N3电连接，第五晶体管T5的第一极与第五节点N5电连接，第五晶体管T5的第二极与第四节点N4电连接；第六晶体管T6的控制极与发光信号端EM电连接，第六晶体管T6的第一极与第一电源端VDD电连接，第六晶体管T6的第二极与第五节点N5电连接；第七晶体管T7的控制极与发光信号端EM电连接，第七晶体管T7的第一极与第四节点N4电连接，第七晶体管T7的第二极与第八晶体管T8的第一极电连接；第八晶体管T8的控制极与第一节点N1电连接，第八晶体管T8的第二极与第二节点N2电连接。
在一种示例性实施例中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第六晶体管T6、第七晶体管T7和第八晶体管T8可以为开关晶体管。
在一种示例性实施例中，第五晶体管T5可以为驱动晶体管。
图8为另一示例性实施例提供的电流控制子电路的等效电路图。如图8所示，在一种示例性实施例提供的电流控制子电路中，节点控制子电路可以包括：第一晶体管T1、第二晶体管T2、第三晶体管T3和第一电容C1，写入子电路可以包括：第四晶体管T4，驱动子电路可以包括：第五晶体管T5，发光控制子电路可以包括：第六晶体管T6和第八晶体管T8。其中，第一晶体管T1的控制极与复位信号端Reset电连接，第一晶体管T1的第一极与初始信号端Vint电连接，第一晶体管T1的第二极与第三节点N3电连接。第二晶体管T2的控制极与复位信号端Reset电连接，第二晶体管T2的第一极与初始信号端Vint电连接，第二晶体管T2的第二极与第二节点N2电连接。第三晶体管T3的控制极与扫描信号端Gate电连接，第三晶体管T3的第一极与第三节点N3电连接，第三晶体管T3的第二极与第四节点N4电连接。第一电容C1的第一端与第三节点N3电连接，第一电容C1的第二端与第一电源端VDD电连接。第四晶体管T4的控制极与扫描信号端Gate电连接，第四晶体管T4的第一极与第五节点N5电连接，第四晶体管T4的第二极与电流数据端DataI电连接。第五晶体管T5的控制极与第三节点N3电连接，第五晶体管T5的第一极与第五节点N5电连接，第五晶体管T5的第二极与第四节点N4电连接；第六晶体管T6的控制极与发光信号端EM电连接，第六晶体管T6的第一极与第一电源端VDD电连接，第六晶体管T6的第二极与第五节点N5电连接；第八晶体管T8的控制极与第一节点N1电连接，第八晶体管T8的第一极与第四节点电连接，第八晶体管T8的第二极与第二节点N2电连接。
在一种示例性实施例中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第六晶体管T6和第八晶体管T8可以为开关晶体管。
在一种示例性实施例中，第五晶体管T5可以为驱动晶体管。
图7和图8示出了电流控制子电路的示例性结构，电流控制子电路的实现方式不限于此。
图9为一种示例性实施例提供的时长控制子电路的结构示意图。如图9所示，一种示例性实施例提供的时长控制子电路包括：第一控制子电路和第二控制子电路。其中，第一控制子电路，分别与时长数据端DataT、扫描信号端Gate、接地端GND、发光信号端EM和第一节点N1电连接，设置为在电流数据端DataI、扫描信号端Gate和接地端GND的控制下，向第一节点N1提供发光信号端EM的信号。第二控制子电路，分别与时长数据端DataT、复位信号端Reset、接地端GND、高频输入端Hf和第一节点N1电连接，设置为在时长数据端DataT、复位信号端Reset和接地端GND的控制下，向第一节点N1提供高频输入端Hf的信号。
图10为一种示例性实施例提供的时长控制子电路的等效电路图。如图10所示，一种示例性实施例提供时长控制子电路中，第一控制子电路可以包括：第九晶体管T9、第十晶体管T10和第二电容C2；第二控制子电路可以包括：第十一晶体管T11、第十二晶体管T12和第三电容C3。其中，第九晶体管T9的控制极与第六节点N6电连接，第九晶体管T9的第一极与发光信号端EM电连接，第九晶体管T9的第二极与第一节点N1电连接。第十晶体管T10的控制极与扫描信号端Gate电连接，第十晶体管T10的第一极与时长数据端DataT电连接，第十晶体管T10的第二极与第六节点N6电连接。第二电容C2的第一端与第六节点N6电连接，第二电容C2的第二端与接地端GND电连接。第十一晶体管T11的控制极与第七节点N7电连接，第十一晶体管T11的第一极与高频输入端Hf电连接，第十一晶体管T11的第二极与第一节点N1电连接。第十二晶体管T12的控制极与复位信号端Reset电连接，第十二晶体管T12的第一极与时长数据端DataT电连接，第十二晶体管T12的第二极与第七节点N7电连接。第三电容C3的第一端与第七节点N7电连接，第三电容C3的第二端与接地端GND电连接。
在一种示例性实施例中，第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12可以为开关晶体管。
图10示出了时长控制子电路的示例性结构，时长控制子电路的实现方式不限于此。
图11为一种示例性实施例提供的像素电路的等效电路图。如图11所示，一种示例性实施例提供的像素电路中的电流控制子电路可以包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、第一电容C1、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8；时长控制子电路可以包括：第九晶体管T9、第十晶体管T10、第二电容C2、第十一晶体管T11、第十二晶体管T12和第三电容C3。其中，第一晶体管T1的控制极与复位信号端Reset电连接，第一晶体管T1的第一极与初始信号端Vint电连接，第一晶体管T1的第二极与第三节点N3电连接。第二晶体管T2的控制极与复位信号端Reset电连接，第二晶体管T2的第一极与初始信号端Vint电连接，第二晶体管T2的第二极与第二节点N2电连接。第三晶体管T3的控制极与扫描信号端Gate电连接，第三晶体管T3的第一极与第三节点N3电连接，第三晶体管T3的第二极与第四节点N4电连接。第一电容C1的第一端与第三节点N3电连接，第一电容C1的第二端与第一电源端VDD电连接。第四晶体管T4的控制极与扫描信号端Gate电连接，第四晶体管T4的第一极与第五节点N5电连接，第四晶体管T4的第二极与电流数据端DataI电连接。第五晶体管T5的控制极与第三节点N3电连接，第五晶体管T5的第一极与第五节点N5电连接，第五晶体管T5的第二极与第四节点N4电连接。第六晶体管T6的控制极与发光信号端EM电连接，第六晶体管T6的第一极与第一电源端VDD电连接，第六晶体管T6的第二极与第五节点N5电连接。第七晶体管T7的控制极与发光信号端EM电连接，第七晶体管T7的第一极与第四节点N4电连接，第七晶体管T7的第二极与第八晶体管T8的第一极电连接。第八晶体管T8的控制极与第一节点N1电连接，第八晶体管T8的第二极与第二节点N2电连接。第九晶体管T9的控制极与第六节点N6电连接，第九晶体管T9的第一极与发光信号端EM电连接，第九晶体管T9的第二极与第一节点N1电连接。第十晶体管T10的控制极与扫描信号端Gate电连接，第十晶体管T10的第一极与时长数据端DataT电连接，第十晶体管T10的第二极与第六节点N6电连接。第二电容C2的第一端与第六节点N6电连接，第二电容C2的第二端与接地端GND电连接。第十一晶体管T11的控制极与第七节点N7电连接，第十一晶体管T11的第一极与高频输入端Hf电连接，第十一晶体管T11的第二极与第一节点N1电连接。第十二晶体管T12的控制极与复位信号端Reset电连接，第十二晶体管T12的第一极与时长数据端DataT电连接，第十二晶体管T12的第二极与第七节点N7电连接。第三电容C3的第一端与第七节点N7电连接，第三电容C3的第二端与接地端GND电连接。
在一种示例性实施例中，第一晶体管T1到第十二晶体管T12可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。
在一些可能的实现方式中，第一晶体管T1到第十二晶体管T12可以包括P型晶体管和N型晶体管。
图12为另一示例性实施例提供的像素电路的等效电路图。如图12所示，一种示例性实施例提供的像素电路中的电流控制子电路可以包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、第一电容C1、第四晶体管T4、第五晶体管T5、第六晶体管T6和第八晶体管T8。时长控制子电路可以包括：第九晶体管T9、第十晶体管T10、第二电容C2、第十一晶体管T11、第十二晶体管T12和第三电容C3。其中，第一晶体管T1的控制极与复位信号端Reset电连接，第一晶体管T1的第一极与初始信号端Vint电连接，第一晶体管T1的第二极与第三节点N3电连接。第二晶体管T2的控制极与复位信号端Reset电连接，第二晶体管T2的第一极与初始信号端Vint电连接，第二晶体管T2的第二极与第二节点N2电连接。第三晶体管T3的控制极与扫描信号端Gate电连接，第三晶体管T3的第一极与第三节点N3电连接，第三晶体管T3的第二极与第四节点N4电连接。第一电容C1的第一端与第三节点N3电连接，第一电容C1的第二端与第一电源端VDD电连接。第四晶体管T4的控制极与扫描信号端Gate电连接，第四晶体管T4的第一极与第五节点N5电连接，第四晶体管T4的第二极与电流数据端DataI电连接。第五晶体管T5的控制极与第三节点N3电连接，第五晶体管T5的第一极与第五节点N5电连接，第五晶体管T5的第二极与第四节点N4电连接。第六晶体管T6的控制极与发光信号端EM电连接，第六晶体管T6的第一极与第一电源端VDD电连接，第六晶体管T6的第二极与第五节点N5电连接。第八晶体管T8的控制极与第一节点N1电连接，第八晶体管T8的第一极与第四节点N4电连接，第八晶体管T8的第二极与第二节点N2电连接。第九晶体管T9的控制极与第六节点N6电连接，第九晶体管T9的第一极与发光信号端EM电连接，第九晶体管T9的第二极与第一节点N1电连接。第十晶体管T10的控制极与扫描信号端Gate电连接，第十晶体管T10的第一极与时长数据端DataT电连接，第十晶体管T10的第二极与第六节点N6电连接。第二电容C2的第一端与第六节点N6电连接，第二电容C2的第二端与接地端GND电连接。第十一晶体管T11的控制极与第七节点N7电连接，第十一晶体管T11的第一极与高频输入端Hf电连接，第十一晶体管T11的第二极与第一节点N1电连接。第十二晶体管T12的控制极与复位信号端Reset电连接，第十二晶体管T12的第一极与时长数据端DataT电连接，第十二晶体管T12的第二极与第七节点N7电连接。第三电容C3的第一端与第七节点N7电连接，第三电容C3的第二端与接地端GND电连接。
在一种示例性实施例中，第一晶体管T1到第六晶体管T6、第八晶体管T8到第十二晶体管T12可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。
在一种示例性实施例中，第一晶体管T1到第六晶体管T6、第八晶体管T8到第十二晶体管T12可以包括P型晶体管和N型晶体管。
在一种示例性实施例中，驱动电流的大小与驱动晶体管的特性有关，对于向不同颜色的像素单元提供驱动电流的像素电路，可以考虑实现不同颜色像素单元的发光元件的光电特性，可以通过设计驱动晶体管的尺寸来实现不同的驱动能力。例如，向红色像素单元提供驱动电流的像素电路的驱动晶体管的宽长比、向绿色像素单元提供驱动电流的像素电路的驱动晶体管的宽长比和向蓝色像素单元提供驱动电流的像素电路的驱动晶体管中，至少两个驱动晶体管的宽长比不同。这样，在不同颜色的像素单元均显示相同的灰阶时，理论上来讲，如果向不同颜色的像素单元提供驱动电流的像素电路中的驱动晶体管的尺寸完全相同，不同像素单元驱动电流幅值可能存在差异，也即向不同像素单元的像素电路提供的数据信号的幅值不同，设计复杂度会大大提升；而通过对各像素电路中的驱动晶体管的尺寸进行设计，例如，改变驱动晶体管的宽长比来调整驱动信号的大小，可以向不同像素单元提供相同幅值的数据信号。
在一种示例性实施例中，当像素单元显示的灰阶大于阈值灰阶时，当复位信号端的信号的电平为有效电平信号时，时长数据端的信号的电平为第一无效电平，当扫描信号端的信号的电平为有效电平信号时，时长数据端的信号的电平为第一有效电平。其中，第一无效电平为使得第十二晶体管截止的电平，第一有效电平为使得第九晶体管导通的电平。
在一种示例性实施例中，当像素单元显示的灰阶小于阈值灰阶时，当复位信号端的信号的电平为有效电平信号时，时长数据端的信号的电平为第二有效电平，当扫描信号端的信号的电平为有效电平信号时，时长数据端的信号的电平为第二无效电平。其中，第二有效电平为使得第十二晶体管导通的电平，第二无效电平为使得第九晶体管截止的电平。此时，通过高频输入端向第一节点提供控制信号，通过高频输入端的高频脉冲信号控制发光时长，将短发光时长分散到一帧时间里，减少像素单元显示的灰阶小于阈值灰阶时闪烁。
下面通过像素电路的工作过程说明一种示例性实施例提供的像素电路。
以图11提供的像素电路，第一晶体管T11至第十二晶体管T12均为P型晶体管为例，图13为当像素单元显示的灰阶大于阈值灰阶时图11提供的像素电路的工作时序图，图14为当像素单元显示的灰阶小于阈值灰阶时图11提供的像素电路的工作时序图。如图11、图13和图14所示，一种示例性实施例所涉及的像素电路包括：12个开关晶体管(T1至T12)，1个驱动晶体管(T5)、3个电容单元(C1至C3)，8个输入端(Gate、DT、DI、Reset、Vint、EM、GND和Hf)和2个电源端(VDD和VSS)。
当像素单元显示的灰阶大于阈值灰阶时，如图11和图13所示，像素单元中的像素电路的工作过程包括：初始化阶段、写入阶段和发光阶段。
第一阶段P11，即初始化阶段，复位信号端Reset的信号为低电平信号，第一晶体管T1导通，使得初始信号端Vint的信号写入第三节点N3，以对第三节点N3进行复位，并对第一电容C1进行充电，第二晶体管T2导通，使得初始信号端Vint的信号写入第二节点N2，第二节点N2与发光元件L的阳极电连接，以发光元件L的阳极进行复位，消除了发光元件L的阳极残余的电荷，第十二晶体管T12导通，使得时长数据端DataT的信号写入第七节点N7，并对第三电容C3进行充电，由于时长数据端DataT的信号为高电平信号，第十一晶体管T11截止，高频输入端Hf的信号无法写入第一节点N1。
第二阶段P12，写入阶段，扫描信号端Gate的信号为低电平信号，第四晶体管T4导通，电流数据端DataI的信号写入第五节点N5，第三晶体管T3导通，此时，第五节点N5的电平V5＝Vd，Vd为电流数据端DataI的信号的电压值,第一电容C1开始放电，以对第三节点N3进行充电，直至第三节点N3的电平V3＝Vd+Vth，此时第五晶体管T5截止，Vth为第五晶体管T5的阈值电压，第十晶体管T10导通，时长数据端DataT的信号写入第六节点N6，并对第二电容C2进行充电。由于时长数据端DataT的信号为低电平信号，第九晶体管T9导通，发光信号端EM的信号写入第一节点N1。在本阶段中，第三电容C3开始放电，使得第七节点N7的电位保持不变，第十一晶体管T11始终截止，高频输入端Hf的信号无法写入第一节点N1。
第三阶段P13，发光阶段，发光信号端EM的信号为低电平信号，第六晶体管T6导通，此时，第五节点N5的电平V5＝Vdd，Vdd为第一电源端VDD的信号的电压值，第七晶体管T7导通，第二电容C2开始放电，第九晶体管T9始终导通，发光信号端EM的信号写入第一节点N1，第八晶体管T8导通。由于第三节点N3的电压值V3＝Vd+Vth，第五晶体管T5导通，驱动电流流入发光元件L中。
根据驱动晶体管得到饱和时的电流公式可以得到流经发光元件L的驱动电流IL满足：
IL＝(1/2)K(VGS–Vth)2
＝(1/2)K(V3–V5–Vth)2
＝(1/2)K(Vd+Vth-Vdd-Vth)2
＝(1/2)K(Vd-Vdd)2
其中，K为与驱动晶体管的工艺参数和几何尺寸有关的固定常数，VGS为驱动晶体管的栅源电压差。
由上述电流公式的推导结果可以看出，在发光阶段，第五晶体管T5所输出的驱动电流已经不受第五晶体管T5的阈值电压的影响，只与电流数据端的信号和第一电源端的信号有关，从而消除了驱动晶体管的阈值电压对驱动电流的影响，确保了显示产品的显示亮度均匀，提升了显示效果。
像素电路为图12的像素电路的工作过程与图11的像素电路的工作过程大致相同，不同之处在于图11的像素电路不包括第七晶体管M7。
当像素单元显示的灰阶小于阈值灰阶时，如图11和图14所示，像素单元包括的像素电路的工作过程包括：初始化阶段、写入阶段和发光阶段。
第一阶段P21，即初始化阶段，复位信号端Reset的信号为低电平信号，第一晶体管T1导通，使得初始信号端Vint的信号写入第三节点N3，以对第三节点N3进行复位，并对第一电容C1进行充电，第二晶体管T2导通，使得初始信号端Vint的信号写入第二节点N2，第二节点N2与发光元件L的阳极电连接，以发光元件L的阳极进行复位，消除了发光元件L的阳极残余的电荷，第十二晶体管T12导通，使得时长数据端DataT的信号写入第七节点N7，并对第三电容C3进行充电，由于时长数据端DataT的信号为低电平信号，第十一晶体管T11导通，高频输入端Hf的信号写入第一节点N1。
第二阶段P22，即写入阶段，扫描信号端Gate的信号为低电平信号，第四晶体管T4导通，电流数据端DataI的信号写入第五节点N5，第三晶体管T3导通，此时，第五节点N5的电平V5＝Vd，Vd为电流数据端DataI的信号的电压值,第一电容C1开始放电，以对第三节点N3进行充电，直至第三节点N3的电平V3＝Vd+Vth，此时第五晶体管T5截止，Vth为第五晶体管T5的阈值电压，第十晶体管T10导通，时长数据端DataT的信号写入第六节点N6，并对第二电容C2进行充电。由于时长数据端DataT的信号为高电平信号，第九晶体管T9截止，发光信号端EM的信号无法写入第一节点N1。在本阶段中，第三电容C3开始放电，使得第七节点N7的电位保持不变，第十一晶体管T11始终导通，高频输入端Hf的信号写入第一节点N1。
第三阶段P23，即发光阶段，发光信号端EM的信号为低电平信号，第六晶体管T6导通，此时，第五节点N5的电平V5＝Vdd，Vdd为第一电源端VDD的信号的电压值，第七晶体管T7导通，第二电容C2开始放电，第九晶体管T9始终导通，发光信号端EM的信号写入第一节点N1，第八晶体管T8导通。由于第三节点N3的电压值V3＝Vd+Vth，第五晶体管T5导通，驱动电流流入Micro LED中。
根据驱动晶体管得到饱和时的电流公式可以得到流经发光元件L的驱动电流IL满足：
IL＝(1/2)K(VGS–Vth)2
＝(1/2)K(V3–V5–Vth)2
＝(1/2)K(Vd+Vth-Vdd-Vth)2
＝(1/2)K(Vd-Vdd)2
其中，K为与驱动晶体管的工艺参数和几何尺寸有关的固定常数，VGS为驱动晶体管的栅源电压差。
由上述电流公式的推导结果可以看出，在发光阶段，第五晶体管T5所输出的驱动电流已经不受第五晶体管T5的阈值电压的影响，只与电流数据端的信号和第一电源端的信号有关，从而消除了驱动晶体管的阈值电压对驱动电流的影响，确保了显示产品的显示亮度均匀，提升了显示效果。
在一种示例性实施例中，在写入阶段，电流数据端的信号的写入的时间越长，可以延长像素电路阈值补偿的时间。电流数据端的信号的写入的时间取决与电流数据端所连接的电流数据线连接的电流选择信号线的处于有效电平信号的时间。电流选择信号线的处于有效电平信号的时间越长，电流数据端的信号的写入的时间就越长。
在一种示例性实施例中，当像素单元显示的灰阶大于阈值灰阶时，通过发光信号端向第一节点提供控制信号，此时，发光元件的灰阶通过驱动电流来控制。当像素单元显示的灰阶小于阈值灰阶时，通过高频输入端向第一节点提供控制信号，此时，发光元件的灰阶通过驱动电流和发光时长来控制。一种示例性实施例中，通过高频输入端的高频脉冲信号控制发光时长，将短发光时长分散到一帧时间里，减少像素单元显示的灰阶小于阈值灰阶时出现的闪烁。
在一种示例性实施例中，如图2所示，显示面板还可以包括：多路输出选择电路20和沿列方向依次排布的K条电流数据输出线SI1至SIK和沿列方向依次排布的K条时长数据输出线ST1至STK，K＝N/2。其中，多路输出选择电路20，分别与N条电流数据线DI1至DIN、N条时长数据线DT1至DTN、第一电流选择信号线DI_MUX1、第二电流选择信号线DI_MUX2、第一时长选择信号线DT_MUX1、第二时长选择信号线DT_MUX2、K条电流数据输出线和K条时长数据输出线电连接，设置为在第一电流选择信号线DI_MUX1、第二电流选择信号线DI_MUX2、第一时长选择信号线DT_MUX1和第二时长选择信号线DT_MUX2的控制下，将K条电流数据输出线的数据信号分时输出至N条电流数据线，将K条时长数据输出线的数据信号分时输出至N条时长数据线中。
图15为一种示例性实施例提供的多路输出选择电路的等效电路图。如图15所示，在一种示例性实施例中，多路输出选择电路包括：K个第一电流选择晶体管MI1、K个第二电流选择晶体管MI2、K个第一时长选择晶体管MT1、K个第二时长选择晶体管MT2。
第k个第一电流选择晶体管MI1的控制极与第一电流选择信号线DI_MUX1电连接，第k个第一电流选择晶体管MI1的第一极与第2k-1列电流数据线DI2k-1电连接，第k个第一电流选择晶体管MI1的第二极与第k列电流数据输出线SIk电连接，1≤k≤N/2。第一个第一电流选择晶体管MI1的控制极与第一电流选择信号线DI_MUX1电连接，第一个第一电流选择晶体管MI1的第一极与第一列电流数据线DI1电连接，第一个第一电流选择晶体管MI1的第二极与第一列电流数据输出线SI1电连接，第2个第一电流选择晶体管MI1的控制极与第一电流选择信号线DI_MUX1电连接，第二个第一电流选择晶体管MI1的第一极与第三列电流数据线DI3电连接，第二个第一电流选择晶体管MI1的第二极与第一列电流数据输出线SI2电连接，依次类推。
第k个第二电流选择晶体管MI2的控制极与第二电流选择信号线DI_MUX2电连接，第k个第二电流选择晶体管MI2的第一极与第2k列电流数据线DI2k电连接，第k个第二电流选择晶体管MI2的第二极与第k列电流数据输出线SIk电连接。第一个第二电流选择晶体管MI2的控制极与第二电流选择信号线DI_MUX2电连接，第一个第二电流选择晶体管MI2的第一极与第二列电流数据线DI2电连接，第一个第二电流选择晶体管MI2的第二极与第一列电流数据输出线SI1电连接。第二个第二电流选择晶体管MI2的控制极与第二电流选择信号线DI_MUX2电连接，第二个第二电流选择晶体管MI2的第一极与第四列电流数据线DI4电连接，第二个第二电流选择晶体管MI2的第二极与第二列电流数据输出线SI2电连接，依次类推。
第k个第一时长选择晶体管MT1的控制极与第一时长选择信号线DT_MUX1电连接，第k个第一时长选择晶体管MT1的第一极与第2k-1列时长数据线DT2k-1电连接，第k个第一时长选择晶体管MT1的第二极与第k列时长数据输出线STk电连接。第一个第一时长选择晶体管MT1的控制极与第一时长选择信号线DT_MUX1电连接，第一个第一时长选择晶体管MT1的第一极与第一列时长数据线DT1电连接，第一个第一时长选择晶体管MT1的第二极与第一列时长数据输出线ST1电连接。第二个第一时长选择晶体管MT1的控制极与第一时长选择信号线DT_MUX1电连接，第二个第一时长选择晶体管MT1的第一极与第三列时长数据线DT3电连接，第二个第一时长选择晶体管MT1的第二极与第三列时长数据输出线ST3电连接，依次类推。
第k个第二时长选择晶体管MT2的控制极与第二时长选择信号线DT_MUX2电连接，第k个第二时长选择晶体管MT2的第一极与第2k列时长数据线DT2k电连接，第k个第二时长选择晶体管MT2的第二极与第k列时长数据输出线STk电连接。第一个第二时长选择晶体管MT2的控制极与第二时长选择信号线DT_MUX2电连接，第一个第二时长选择晶体管MT2的第一极与第二列时长数据线DT2电连接，第一个第二时长选择晶体管MT2的第二极与第一列时长数据输出线ST1电连接。第二个第二时长选择晶体管MT2的控制极与第二时长选择信号线DT_MUX2电连接，第二个第二时长选择晶体管MT2的第一极与第四列时长数据线DT4电连接，第二个第二时长选择晶体管MT2的第二极与第二列时长数据输出线ST2电连接。
一种示例性实施例中，时长数据输出线STi分时向第2i-1列时长数据线DT2i-1和第2i列时长数据线DT2i提供数据信号。电流数据输出线SIi分时向第2i-1列电流数据线DI2i-1和第2i列电流数据线DI2i提供数据信号。
在一种示例性实施例中，第一电流选择晶体管MI1、第二电流选择晶体管MI2、第一时长选择晶体管MT1和第二时长选择晶体管MT2可以为开关晶体管。
第一电流选择晶体管MI1、第二电流选择晶体管MI2、第一时长选择晶体管MT1和第二时长选择晶体管MT2可以均为P型晶体管，或者可以均为N型晶体管。
以第一电流选择晶体管MI1、第二电流选择晶体管MI2、第一时长选择晶体管MT1和第二时长选择晶体管MT2为P型晶体管为例，图16为一种示例性实施例提供的显示面板的时序图。图16表示的是同一行相邻列的像素电路的时序图。如图16所示，DTn为第i行第n列像素单元中像素电路所连接的时长数据线，DIn为第i行第n列像素单元中像素电路所连接的电流数据线，STm为DTn和DTn+1所连接的时长数据输出线，SIm为DIn和DIn+1所连接的电流数据输出线，m＝(n+1)/2，n为奇数。
对于第i行第n列像素单元和第i行第n+1列像素单元来说，以DTn与第一时长选择信号线DT_MUX1电连接，DTn+1与第二时长选择信号线DT_MUX2电连接，DIn与第一时长选择信号线DI_MUX1电连接，DIn+1与第二时长选择信号线DI_MUX2电连接，DIn和DTn+1位于第i行第n列像素单元和第i行第n+1列像素单元为例，如图16所示，第i行第n列像素单元中像素电路和第i行第n+1列像素单元中像素电路连接到同一根发光信号线Ei、复位信号线RLi和扫描信号线Gi。即第i行第n列像素单元中像素电路和第i行第n+1列像素单元中像素电路的同时依次经历初始化阶段、写入阶段和发光阶段。当DIn+1在写入阶段处于浮接状态时(即DI_MUX2为无效电平的时间段)，DTn的信号或DTn+1的信号不会出现电压波动的情况，即DTn的信号或DTn+1的信号已经完成相应电压信号的变化，可以避免DIn+1的信号受到DTn+1信号的电平变化而产生扰动，可以避免出现列向亮暗差异不良，提升显示产品的显示效果。而相应的，当DIn在写入阶段处于浮接状态时(即DI_MUX1为无效电平的时间段)，DTn-1的信号或DTn的信号不会出现电压波动的情况，即DTn的信号或DTn-1的信号已经完成了相应电压信号的变化，可以避免DIn的信号受到DTn-1信号的电平变化而产生扰动，可以避免出现列向亮暗差异不良，提升显示产品的显示效果。
本公开实施例还提供了一种显示装置，包括：显示面板。
显示面板为前述任一个实施例提供的显示面板，实现原理和实现效果类似，在此不再赘述。
在一种示例性实施例中，显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图像的任何装置。更明确地说，显示装置可以是多种电子装置中的一种，可实施在多种电子装置中或与多种电子装置关联，多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。本公开的实施例对上述显示装置的具体形式不做特殊限制。
本公开实施例还提供了一种显示面板的控制方法，设置为控制显示面板，本公开实施例提供的显示面板的控制方法包括：
向N条电流数据线和沿N条时长数据线提供信号，使得位于相邻两列像素单元之间的两条电流数据线，和/或位于相邻两列像素单元之间的两条时长数据线，和/或位于相邻两列像素单元之间的时长数据线和电流数据线，接收有效电平信号的时间不重合。
显示面板为前述任一个实施例提供的显示面板，实现原理和实现效果类似，在此不再赘述。
在一种示例性实施例中，显示面板包括：M行N列像素单元、沿列方向依次排布的M条扫描信号线，沿列方向依次排布的M条复位信号线、沿列方向依次排布的M条发光信号线；每个像素单元包括一个像素电路，其中，同行像素电路的扫描信号端连接同一扫描信号线，同行像素电路的发光信号端连接同一发光信号线、同行像素电路的复位信号端连接同一复位信号线；像素电路包括：节点控制子电路、写入子电路、驱动子电路、发光控制子电路、第一控制子电路和第二控制子电路，一种示例性实施例提供的显示面板的控制方法包括：
在复位信号线的控制下，向同行像素电路中的每个像素电路的复位信号端提供信号，使得同行像素电路中的每个像素电路的节点控制子电路在复位信号端的控制下，向第二节点和第三节点提供初始信号端的信号。
在扫描信号线的控制下，向同行像素电路中的每个像素电路的扫描信号端提供信号，使得同行像素电路中的每个像素电路的写入子电路在扫描信号端的控制下，向第五节点提供电流数据端的信号，驱动子电路在第三节点和第五节点的控制下，向第四节点提供驱动电流。
在发光信号线的控制下，向同行像素电路中的每个像素电路的发光信号端提供信号，使得同行像素电路中的每个像素电路的发光控制子电路在第一节点和发光信号端的控制下，向第五节点提供第一电源端的信号，向第二节点提供第四节点的信号。
当像素单元显示的灰阶大于阈值灰阶时，一种示例性实施例提供的显示面板的控制方法还可以包括：在扫描信号线的控制下，向同行像素电路中的每个像素电路的扫描信号端提供信号，使得同行像素电路中的每个像素电路的第一控制子电路在电流数据端、扫描信号端和接地端的控制下，向第一节点提供发光信号端的信号。
当像素单元显示的灰阶小于阈值灰阶时，一种示例性实施例提供的显示面板的控制方法还可以包括：在复位信号线的控制下，向同行像素电路中的每个像素电路的复位信号端提供信号，使得同行像素电路中的每个像素电路的第二控制子电路在时长数据端、复位信号端和接地端的控制下，向第一节点提供高频输入端的信号。
本公开中的附图只涉及本公开实施例涉及到的结构，其他结构可参考通常设计。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (19)

1.一种显示面板，包括：M行N列像素单元、沿行方向依次排布的N条电流数据线和沿行方向依次排布的N条时长数据线；每个像素单元包括像素电路，所述像素电路包括电流数据端和时长数据端；
第i列电流数据线和第i列时长数据线分别位于第i列像素单元的两侧，第i列像素单元的像素电路的电流数据端与第i列电流数据线电连接，第i列像素单元的像素电路的时长数据端与第i列时长数据线电连接，1≤i≤N；
位于相邻两列像素单元之间的两条电流数据线，和/或位于相邻两列像素单元之间的两条时长数据线，和/或位于相邻两列像素单元之间的时长数据线和电流数据线，接收有效电平信号的时间不重合；
所述显示面板还包括：第一电流选择信号线、第二电流选择信号线、第一时长选择信号线和第二时长选择信号线；
相邻两列电流数据线分别与第一电流选择信号线和第二电流选择信号线电连接，相邻两列时长数据线分别与第一时长选择信号线和第二时长选择信号线电连接；
第一电流选择信号线、第二电流选择信号线、第一时长选择信号线和第二时长选择信号线接收有效电平信号的时间不重合。
2.根据权利要求1所述的显示面板，其中，奇数列电流数据线与第一电流选择信号线电连接，奇数列时长数据线与第一时长选择信号线电连接，偶数列电流数据线与第二电流选择信号线电连接，偶数列时长数据线与第二时长选择信号线电连接；
或者，偶数列电流数据线与第一电流选择信号线电连接，偶数列时长数据线与第一时长选择信号线电连接，奇数列电流数据线与第二电流选择信号线电连接，奇数列时长数据线与第二时长选择信号线电连接。
3.根据权利要求1所述的显示面板，还包括：沿列方向依次排布的M条扫描信号线，沿列方向依次排布的M条复位信号线、沿列方向依次排布的M条发光信号线；
所述像素电路还包括：扫描信号端、复位信号端和发光信号端；
对于第m行像素单元中的每个像素电路，像素电路的扫描信号端与第m行扫描信号线电连接，像素电路的复位信号端与第m行复位信号线电连接，像素电路的发光信号端与第m行发光信号线电连接，1≤m≤M。
4.根据权利要求1所述的显示面板，其中，每个像素单元还包括：发光元件，同一个像素单元中的像素电路和发光元件电连接，所述像素电路包括：电流控制子电路和时长控制子电路；
所述电流控制子电路，分别与电流数据端、扫描信号端、复位信号端、初始信号端、发光信号端、第一电源端、第一节点和第二节点电连接，设置为在电流数据端、扫描信号端、复位信号端、初始信号端、发光信号端、第一电源端和第一节点的控制下，向第二节点提供驱动电流；
所述时长控制子电路，分别与扫描信号端、时长数据端、接地端、复位信号端、发光信号端、高频输入端和第一节点电连接，设置为在扫描端、时长数据端、接地端、发光信号端、复位信号端和高频输入端的控制下，向第一节点提供发光信号端的信号或者高频输入端的信号；
所述发光元件，分别与第二节点和第二电源端电连接。
5.根据权利要求4所述的显示面板，其中，所述电流控制子电路包括：节点控制子电路、写入子电路、驱动子电路和发光控制子电路；
所述节点控制子电路，分别与扫描信号端、复位信号端、初始信号端、第二节点、第三节点、第四节点和第一电源端电连接，设置为在复位信号端和扫描信号端的控制下，向第二节点和第三节点提供初始信号端的信号，向第四节点提供第三节点的信号；
所述写入子电路，分别与扫描信号端、电流数据端和第五节点电连接，设置为在扫描信号端的控制下，向第五节点提供电流数据端的信号；
所述驱动子电路，分别与第三节点、第四节点和第五节点电连接，设置为在第三节点和第五节点的控制下，向第四节点提供驱动电流；
所述发光控制子电路，分别与发光信号端、第一节点、第二节点、第四节点、第五节点和第一电源端电连接，设置为在第一节点和发光信号端的控制下，向第五节点提供第一电源端的信号，向第二节点提供第四节点的信号。
6.根据权利要求5所述的显示面板，其中，所述节点控制子电路包括：第一晶体管、第二晶体管、第三晶体管和第一电容，所述写入子电路包括：第四晶体管，所述驱动子电路包括：第五晶体管，所述发光控制子电路包括：第六晶体管、第七晶体管和第八晶体管；
所述第一晶体管的控制极与复位信号端电连接，所述第一晶体管的第一极与初始信号端电连接，所述第一晶体管的第二极与第三节点电连接；
所述第二晶体管的控制极与复位信号端电连接，所述第二晶体管的第一极与初始信号端电连接，所述第二晶体管的第二极与第二节点电连接；
所述第三晶体管的控制极与扫描信号端电连接，所述第三晶体管的第一极与第三节点电连接，所述第三晶体管的第二极与第四节点电连接；
所述第一电容的第一端与第三节点电连接，所述第一电容的第二端与第一电源端电连接；
所述第四晶体管的控制极与扫描信号端电连接，所述第四晶体管的第一极与第五节点电连接，所述第四晶体管的第二极与电流数据端电连接；
所述第五晶体管的控制极与第三节点电连接，所述第五晶体管的第一极与第五节点电连接，所述第五晶体管的第二极与第四节点电连接；
所述第六晶体管的控制极与发光信号端电连接，所述第六晶体管的第一极与第一电源端电连接，所述第六晶体管的第二极与第五节点电连接；
所述第七晶体管的控制极与发光信号端电连接，所述第七晶体管的第一极与第四节点电连接，所述第七晶体管的第二极与所述第八晶体管的第一极电连接；
所述第八晶体管的控制极与第一节点电连接，所述第八晶体管的第二极与第二节点电连接；
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管为开关晶体管，所述第五晶体管为驱动晶体管。
7.根据权利要求5所述的显示面板，其中，所述节点控制子电路包括：第一晶体管、第二晶体管、第三晶体管和第一电容，所述写入子电路包括：第四晶体管，所述驱动子电路包括：第五晶体管，所述发光控制子电路包括：第六晶体管和第八晶体管；
所述第一晶体管的控制极与复位信号端电连接，所述第一晶体管的第一极与初始信号端电连接，所述第一晶体管的第二极与第三节点电连接；
所述第二晶体管的控制极与复位信号端电连接，所述第二晶体管的第一极与初始信号端电连接，所述第二晶体管的第二极与第二节点电连接；
所述第三晶体管的控制极与扫描信号端电连接，所述第三晶体管的第一极与第三节点电连接，所述第三晶体管的第二极与第四节点电连接；
所述第一电容的第一端与第三节点电连接，所述第一电容的第二端与第一电源端电连接；
所述第四晶体管的控制极与扫描信号端电连接，所述第四晶体管的第一极与第五节点电连接，所述第四晶体管的第二极与电流数据端电连接；
所述第五晶体管的控制极与第三节点电连接，所述第五晶体管的第一极与第五节点电连接，所述第五晶体管的第二极与第四节点电连接；
所述第六晶体管的控制极与发光信号端电连接，所述第六晶体管的第一极与第一电源端电连接，所述第六晶体管的第二极与第五节点电连接；
所述第八晶体管的控制极与第一节点电连接，所述第八晶体管的第一极与第四节点电连接，所述第八晶体管的第二极与第二节点电连接；
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第六晶体管和所述第八晶体管为开关晶体管，所述第五晶体管为驱动晶体管。
8.根据权利要求4所述的显示面板，其中，所述时长控制子电路包括：第一控制子电路和第二控制子电路；
所述第一控制子电路，分别与时长数据端、扫描信号端、接地端、发光信号端和第一节点电连接，设置为在电流数据端、扫描信号端和接地端的控制下，向第一节点提供发光信号端的信号；
所述第二控制子电路，分别与时长数据端、复位信号端、接地端、高频输入端和第一节点电连接，设置为在时长数据端、复位信号端和接地端的控制下，向第一节点提供高频输入端的信号。
9.根据权利要求8所述的显示面板，其中，所述第一控制子电路包括：第九晶体管、第十晶体管和第二电容；所述第二控制子电路包括：第十一晶体管、第十二晶体管和第三电容；
所述第九晶体管的控制极与第六节点电连接，所述第九晶体管的第一极与发光信号端电连接，所述第九晶体管的第二极与第一节点电连接；
所述第十晶体管的控制极与扫描信号端电连接，所述第十晶体管的第一极与时长数据端电连接，所述第十晶体管的第二极与第六节点电连接；
所述第二电容的第一端与第六节点电连接，所述第二电容的第二端与接地端电连接；
所述第十一晶体管的控制极与第七节点电连接，所述第十一晶体管的第一极与高频输入端电连接，所述第十一晶体管的第二极与第一节点电连接；
所述第十二晶体管的控制极与复位信号端电连接，所述第十二晶体管的第一极与时长数据端电连接，所述第十二晶体管的第二极与第七节点电连接；
所述第三电容的第一端与第七节点电连接，所述第三电容的第二端与接地端电连接；
所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管为开关晶体管。
10.根据权利要求4所述的显示面板，其中，所述发光元件为微型发光二极管，发光元件的阳极与第二节点电连接，发光元件的阴极与第二电源端电连接。
11.根据权利要求4所述的显示面板，其中，所述电流控制子电路包括：第一晶体管、第二晶体管、第三晶体管、第一电容、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述时长控制子电路包括：第九晶体管、第十晶体管、第二电容、第十一晶体管、第十二晶体管和第三电容；
所述第一晶体管的控制极与复位信号端电连接，所述第一晶体管的第一极与初始信号端电连接，所述第一晶体管的第二极与第三节点电连接；
所述第二晶体管的控制极与复位信号端电连接，所述第二晶体管的第一极与初始信号端电连接，所述第二晶体管的第二极与第二节点电连接；
所述第三晶体管的控制极与扫描信号端电连接，所述第三晶体管的第一极与第三节点电连接，所述第三晶体管的第二极与第四节点电连接；
所述第一电容的第一端与第三节点电连接，所述第一电容的第二端与第一电源端电连接；
所述第四晶体管的控制极与扫描信号端电连接，所述第四晶体管的第一极与第五节点电连接，所述第四晶体管的第二极与电流数据端电连接；
所述第五晶体管的控制极与第三节点电连接，所述第五晶体管的第一极与第五节点电连接，所述第五晶体管的第二极与第四节点电连接；
所述第六晶体管的控制极与发光信号端电连接，所述第六晶体管的第一极与第一电源端电连接，所述第六晶体管的第二极与第五节点电连接；
所述第七晶体管的控制极与发光信号端电连接，所述第七晶体管的第一极与第四节点电连接，所述第七晶体管的第二极与所述第八晶体管的第一极电连接；
所述第八晶体管的控制极与第一节点电连接，所述第八晶体管的第二极与第二节点电连接；
所述第九晶体管的控制极与第六节点电连接，所述第九晶体管的第一极与发光信号端电连接，所述第九晶体管的第二极与第一节点电连接；
所述第十晶体管的控制极与扫描信号端电连接，所述第十晶体管的第一极与时长数据端电连接，所述第十晶体管的第二极与第六节点电连接；
所述第二电容的第一端与第六节点电连接，所述第二电容的第二端与接地端电连接；
所述第十一晶体管的控制极与第七节点电连接，所述第十一晶体管的第一极与高频输入端电连接，所述第十一晶体管的第二极与第一节点电连接；
所述第十二晶体管的控制极与复位信号端电连接，所述第十二晶体管的第一极与时长数据端电连接，所述第十二晶体管的第二极与第七节点电连接；
所述第三电容的第一端与第七节点电连接，所述第三电容的第二端与接地端电连接。
12.根据权利要求4所述的显示面板，其中，所述电流控制子电路包括：第一晶体管、第二晶体管、第三晶体管、第一电容、第四晶体管、第五晶体管、第六晶体管和第八晶体管；所述时长控制子电路包括：第九晶体管、第十晶体管、第二电容、第十一晶体管、第十二晶体管和第三电容；
所述第一晶体管的控制极与复位信号端电连接，所述第一晶体管的第一极与初始信号端电连接，所述第一晶体管的第二极与第三节点电连接；
所述第二晶体管的控制极与复位信号端电连接，所述第二晶体管的第一极与初始信号端电连接，所述第二晶体管的第二极与第二节点电连接；
所述第三晶体管的控制极与扫描信号端电连接，所述第三晶体管的第一极与第三节点电连接，所述第三晶体管的第二极与第四节点电连接；
所述第一电容的第一端与第三节点电连接，所述第一电容的第二端与第一电源端电连接；
所述第四晶体管的控制极与扫描信号端电连接，所述第四晶体管的第一极与第五节点电连接，所述第四晶体管的第二极与电流数据端电连接；
所述第五晶体管的控制极与第三节点电连接，所述第五晶体管的第一极与第五节点电连接，所述第五晶体管的第二极与第四节点电连接；
所述第六晶体管的控制极与发光信号端电连接，所述第六晶体管的第一极与第一电源端电连接，所述第六晶体管的第二极与第五节点电连接；
所述第八晶体管的控制极与第一节点电连接，所述第八晶体管的第一极与第四节点电连接，所述第八晶体管的第二极与第二节点电连接；
所述第九晶体管的控制极与第六节点电连接，所述第九晶体管的第一极与发光信号端电连接，所述第九晶体管的第二极与第一节点电连接；
所述第十晶体管的控制极与扫描信号端电连接，所述第十晶体管的第一极与时长数据端电连接，所述第十晶体管的第二极与第六节点电连接；
所述第二电容的第一端与第六节点电连接，所述第二电容的第二端与接地端电连接；
所述第十一晶体管的控制极与第七节点电连接，所述第十一晶体管的第一极与高频输入端电连接，所述第十一晶体管的第二极与第一节点电连接；
所述第十二晶体管的控制极与复位信号端电连接，所述第十二晶体管的第一极与时长数据端电连接，所述第十二晶体管的第二极与第七节点电连接；
所述第三电容的第一端与第七节点电连接，所述第三电容的第二端与接地端电连接。
13.根据权利要求11或12所述的显示面板，其中，当像素单元显示的灰阶大于阈值灰阶时，当复位信号端的信号的电平为有效电平信号时，时长数据端的信号的电平为第一无效电平，当扫描信号端的信号的电平为有效电平信号时，时长数据端的信号的电平为第一有效电平；
当像素单元显示的灰阶小于阈值灰阶时，当复位信号端的信号的电平为有效电平信号时，时长数据端的信号的电平为第二有效电平，当扫描信号端的信号的电平为有效电平信号时，时长数据端的信号的电平为第二无效电平；
其中，所述第一无效电平为使得第十二晶体管截止的电平，所述第一有效电平为使得第九晶体管导通的电平，所述第二有效电平为使得第十二晶体管导通的电平，所述第二无效电平为使得第九晶体管截止的电平。
14.根据权利要求1所述的显示面板，还包括：多路输出选择电路、沿列方向依次排布的K条电流数据输出线和沿列方向依次排布的K条时长数据输出线，K＝N/2；
所述多路输出选择电路，分别与N条电流数据线、N条时长数据线、K条电流数据输出线、K条时长数据输出线、第一电流选择信号线、第二电流选择信号线、第一时长选择信号线和第二时长选择信号线电连接，设置为在第一电流选择信号线、第二电流选择信号线、第一时长选择信号线和第二时长选择信号线的控制下，将K条电流数据输出线的数据信号分时输出至N条电流数据线中，将K条时长数据输出线的数据信号分时输出至N条时长数据线中。
15.根据权利要求14所述的显示面板，其中，所述多路输出选择电路包括：K个第一电流选择晶体管、K个第二电流选择晶体管、K个第一时长选择晶体管、K个第二时长选择晶体管；
第k个第一电流选择晶体管的控制极与第一电流选择信号线电连接，第k个第一电流选择晶体管的第一极与第2k-1列电流数据线电连接，第k个第一电流选择晶体管的第二极与第k列电流数据输出线电连接，1≤k≤K；
第k个第二电流选择晶体管的控制极与第二电流选择信号线电连接，第k个第二电流选择晶体管的第一极与第2k列电流数据线电连接，第k个第二电流选择晶体管的第二极与第k列电流数据输出线电连接；
第k个第一时长选择晶体管的控制极与第一时长选择信号线电连接，第k个第一时长选择晶体管的第一极与第2k-1列时长数据线电连接，第k个第一时长选择晶体管的第二极与第k列时长数据输出线电连接；
第k个第二时长选择晶体管的控制极与第二时长选择信号线电连接，第k个第二时长选择晶体管的第一极与第2k列时长数据线电连接，第k个第二时长选择晶体管的第二极与第k列时长数据输出线电连接；
所述第一电流选择晶体管、所述第二电流选择晶体管、所述第一时长选择晶体管和所述第二时长选择晶体管为开关晶体管。
16.根据权利要求1所述的显示面板，其中，第一电流选择信号线的有效电平信号的持续时间等于第二电流选择信号线的有效电平信号的持续时间，第一时长选择信号线的有效电平信号的持续时间等于第二时长选择信号线的有效电平信号的持续时间，第一电流选择信号线的有效电平信号的持续时间大于第一时长选择信号线的有效电平信号的持续时间。
17.一种显示装置，包括：如权利要求1至16任一项所述的显示面板。
18.一种显示面板的控制方法，设置为控制如权利要求1至16任一项所述的显示面板，所述方法包括：
向N条电流数据线和沿N条时长数据线提供信号，使得位于相邻两列像素单元之间的两条电流数据线，和/或位于相邻两列像素单元之间的两条时长数据线，和/或位于相邻两列像素单元之间的时长数据线和电流数据线，接收有效电平信号的时间不重合。
19.根据权利要求18所述的方法，其中，所述显示面板包括：M行N列像素单元、沿列方向依次排布的M条扫描信号线，沿列方向依次排布的M条复位信号线、沿列方向依次排布的M条发光信号线；每个像素单元包括一个像素电路，其中，同行像素电路的扫描信号端连接同一扫描信号线，同行像素电路的发光信号端连接同一发光信号线、同行像素电路的复位信号端连接同一复位信号线；像素电路包括：节点控制子电路、写入子电路、驱动子电路、发光控制子电路、第一控制子电路和第二控制子电路；
在复位信号线的控制下，向同行像素电路中的每个像素电路的复位信号端提供信号，使得同行像素电路中的每个像素电路的节点控制子电路在复位信号端的控制下，向第二节点和第三节点提供初始信号端的信号；
在扫描信号线的控制下，向同行像素电路中的每个像素电路的扫描信号端提供信号，使得同行像素电路中的每个像素电路的写入子电路在扫描信号端的控制下，向第五节点提供电流数据端的信号，驱动子电路在第三节点和第五节点的控制下，向第四节点提供驱动电流；
在发光信号线的控制下，向同行像素电路中的每个像素电路的发光信号端提供信号，使得同行像素电路中的每个像素电路的发光控制子电路在第一节点和发光信号端的控制下，向第五节点提供第一电源端的信号，向第二节点提供第四节点的信号；
当像素单元显示的灰阶大于阈值灰阶时，所述方法还包括：在扫描信号线的控制下，向同行像素电路中的每个像素电路的扫描信号端提供信号，使得同行像素电路中的每个像素电路的第一控制子电路在电流数据端、扫描信号端和接地端的控制下，向第一节点提供发光信号端的信号；
当像素单元显示的灰阶小于阈值灰阶时，所述方法还包括：在复位信号线的控制下，向同行像素电路中的每个像素电路的复位信号端提供信号，使得同行像素电路中的每个像素电路的第二控制子电路在时长数据端、复位信号端和接地端的控制下，向第一节点提供高频输入端的信号。
CN202180000783.1A 2021-04-15 2021-04-15 显示面板及其控制方法、显示装置 Active CN115485763B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/087404 WO2022217527A1 (zh) 2021-04-15 2021-04-15 显示面板及其控制方法、显示装置

Publications (2)

Publication Number Publication Date
CN115485763A CN115485763A (zh) 2022-12-16
CN115485763B true CN115485763B (zh) 2024-03-19

Family

ID=83640014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180000783.1A Active CN115485763B (zh) 2021-04-15 2021-04-15 显示面板及其控制方法、显示装置

Country Status (3)

Country Link
US (1) US20230360586A1 (zh)
CN (1) CN115485763B (zh)
WO (1) WO2022217527A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016150372A1 (zh) * 2015-03-25 2016-09-29 北京大学深圳研究生院 像素电路及其驱动方法和一种显示装置
CN107331363A (zh) * 2017-08-23 2017-11-07 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及显示装置
CN109859682A (zh) * 2019-03-28 2019-06-07 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示装置
CN110310594A (zh) * 2019-07-22 2019-10-08 京东方科技集团股份有限公司 一种显示面板和显示装置
CN110728959A (zh) * 2018-07-17 2020-01-24 夏普株式会社 液晶显示装置
KR20200070868A (ko) * 2018-12-10 2020-06-18 엘지디스플레이 주식회사 전계발광 표시장치 및 그 구동방법
CN111477163A (zh) * 2020-04-21 2020-07-31 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN112071269A (zh) * 2020-09-24 2020-12-11 京东方科技集团股份有限公司 像素单元驱动电路、驱动方法、显示面板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872680B (zh) * 2019-03-20 2020-11-24 京东方科技集团股份有限公司 像素电路及驱动方法、显示面板及驱动方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016150372A1 (zh) * 2015-03-25 2016-09-29 北京大学深圳研究生院 像素电路及其驱动方法和一种显示装置
CN107331363A (zh) * 2017-08-23 2017-11-07 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及显示装置
CN110728959A (zh) * 2018-07-17 2020-01-24 夏普株式会社 液晶显示装置
KR20200070868A (ko) * 2018-12-10 2020-06-18 엘지디스플레이 주식회사 전계발광 표시장치 및 그 구동방법
CN109859682A (zh) * 2019-03-28 2019-06-07 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示装置
CN110310594A (zh) * 2019-07-22 2019-10-08 京东方科技集团股份有限公司 一种显示面板和显示装置
CN111477163A (zh) * 2020-04-21 2020-07-31 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN112071269A (zh) * 2020-09-24 2020-12-11 京东方科技集团股份有限公司 像素单元驱动电路、驱动方法、显示面板及显示装置

Also Published As

Publication number Publication date
US20230360586A1 (en) 2023-11-09
WO2022217527A1 (zh) 2022-10-20
CN115485763A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
CN111128079B (zh) 像素电路及其驱动方法、显示面板和显示装置
CN109346009B (zh) 有机发光显示面板和显示装置
US20140168036A1 (en) Pixel circuit, electro-optic device, and electronic apparatus
CN110706653A (zh) 驱动电路、显示面板、驱动方法及显示装置
CN113012634A (zh) 一种像素电路及其驱动方法、显示装置
CN113053301B (zh) 像素驱动电路、像素驱动方法、显示面板及显示装置
CN110021260B (zh) 一种像素电路及其驱动方法、显示装置
CN113053299B (zh) 像素驱动电路、像素驱动方法、显示面板及显示装置
CN111179849A (zh) 控制单元、控制电路、显示装置及其控制方法
WO2021047562A1 (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
US11837157B2 (en) Display module and display apparatus having the same
CN113870771B (zh) 显示面板、显示装置
US20230260461A1 (en) Pixel circuit and driving method thereof, display panel and display apparatus
KR20210056758A (ko) 에미션 구동 회로를 포함한 전계발광 표시패널
CN115485763B (zh) 显示面板及其控制方法、显示装置
CN116129781A (zh) 显示装置和用于显示面板的伽马单元
JP7362889B2 (ja) 表示装置
WO2022222055A1 (zh) 像素电路及其驱动方法、显示面板及其驱动方法
WO2021020042A1 (ja) 表示装置
CN114582289B (zh) 显示面板及其驱动方法、显示装置
CN117121082A (zh) 显示基板及其驱动方法、显示装置
WO2023092346A1 (zh) 显示基板及其驱动方法、显示装置
CN117396944A (zh) 显示基板及其驱动方法、显示装置
CN115662328A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant