CN117396944A - 显示基板及其驱动方法、显示装置 - Google Patents

显示基板及其驱动方法、显示装置 Download PDF

Info

Publication number
CN117396944A
CN117396944A CN202280001196.9A CN202280001196A CN117396944A CN 117396944 A CN117396944 A CN 117396944A CN 202280001196 A CN202280001196 A CN 202280001196A CN 117396944 A CN117396944 A CN 117396944A
Authority
CN
China
Prior art keywords
signal
transistor
signal line
stage
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001196.9A
Other languages
English (en)
Inventor
商广良
卢江楠
王丽
温梦阳
姚星
刘利宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117396944A publication Critical patent/CN117396944A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Abstract

一种显示基板及其驱动方法、显示装置，显示基板包括：第一驱动模式和第二驱动模式，第一驱动模式的刷新率小于第二驱动模式的刷新率，显示基板所显示内容包括多个显示帧，在第一驱动模式，显示帧包括：刷新帧和至少一个保持帧；显示基板包括：阵列排布的像素电路(P)，像素电路(P)包括：数据信号线(Data)和第一初始信号线(Vinit1)；数据信号线(Data)在保持帧提供第一数据信号，第一数据信号的电压值恒定，和/或第一初始信号线(Vinit1)在刷新帧和保持帧提供第一初始信号(VS1)，第一初始信号(VS1)为交流信号。

Description

显示基板及其驱动方法、显示装置 技术领域
本公开涉及但不限于显示技术领域，特别涉及一种显示基板及其驱动方法、和显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光元件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
发明概述
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
第一方面，本公开提供了一种显示基板，包括：第一驱动模式和第二驱动模式，所述第一驱动模式的刷新率小于所述第二驱动模式的刷新率，所述显示基板所显示内容包括多个显示帧，在所述第一驱动模式，所述显示帧包括：刷新帧和至少一个保持帧；所述显示基板包括：阵列排布的像素电路，所述像素电路包括：数据信号线和第一初始信号线；
所述数据信号线在所述保持帧提供第一数据信号，所述第一数据信号的电压值恒定，和/或所述第一初始信号线在所述刷新帧和所述保持帧提供第一初始信号，所述第一初始信号为交流信号。
在一些可能的实现方式中，所述数据信号线在所述刷新帧的部分时间段提供第二数据信号；
所述第一数据信号的电压值大于或者等于所述第二数据信号的电压值。
在一些可能的实现方式中，所述第一初始信号包括：第一子初始信号和第二子初始信号；所述第一初始信号线在所述刷新帧提供第一子初始信号，且在保持帧提供第二子初始信号；
所述第二子初始信号的平均电压值大于所述第一子初始信号的平均电压值。
在一些可能的实现方式中，所述像素电路还包括：第二初始信号线；
所述第二初始信号线向所述第二复位晶体管在所述刷新帧和所述保持帧提供第二初始信号，所述第二初始信号为直流信号，且所述第二初始信号的电压值恒定。
在一些可能的实现方式中，所述像素电路还包括：复位信号线、第一扫描信号线和发光信号线；
所述刷新帧包括：初始化阶段、数据写入阶段和刷新发光阶段；所述刷新发光阶段包括：多个第一阶段以及多个第二阶段，所述第一阶段和所述第二阶段交替发生，第一个第一阶段发生在第一个第二阶段之前；
所述复位信号线的信号在所述初始化阶段为有效电平信号，且在所述数据写入阶段和所述第一阶段为无效电平信号；
所述第一扫描信号线的信号在所述数据写入阶段为有效电平信号，且在所述初始化阶段和所述第一阶段为无效电平信号；
所述发光信号线在所述初始化阶段、所述数据写入阶段和所述第二阶段为无效电平信号，且在所述第一阶段为有效电平信号；
其中，所述有效电平信号为使得晶体管导通的电平信号，所述无效电平信号为使得晶体管截止的电平信号，所述第一阶段的持续时间等于所述发光信号线为有效电平信号的持续时间，所述第二阶段的持续时间等于所述发光信号线的信号为无效电平信号的持续时间。
在一些可能的实现方式中，所述保持帧包括：多个第三阶段以及多个第四阶段，所述第三阶段和所述第四阶段交替发生，所述发光信号线在刷新发光阶段的最后一个阶段的信号与在保持帧的第一个阶段的信号互为反相信号；
所述第二扫描信号线的信号在所述第三阶段和所述第四阶段为无效电平 信号；
所述发光信号线的信号在所述第三阶段为无效电平信号，且在所述第四阶段为有效电平信号；
所述第一扫描信号线和所述复位信号线在所述第四阶段为低电平信号；
所述第三阶段的持续时间等于所述发光信号线的信号为无效电平信号的持续时间，所述第四阶段的持续时间等于所述发光信号线为有效电平信号的持续时间。
在一些可能的实现方式中，第一个第三阶段包括：第一保持子阶段和第二保持子阶段，所述第一保持子阶段发生在第二保持子阶段之前，所述第一保持子阶段和所述第二保持子阶段的持续时间之和小于所述发光信号线的信号为无效电平信号的持续时间；
所述复位信号线的信号在所述第一保持子阶段为有效电平信号，且在第一时间段内为无效电平信号，所述第一时间段为第一个第三阶段除了第一保持子阶段之外的时间段；
所述第一扫描信号线的信号在所述第二保持子阶段为有效电平信号，且在第二时间段内为无效电平信号，所述第二时间段为第一个第三阶段除了第二保持子阶段之外的时间段。
在一些可能的实现方式中，所述像素电路还包括：第二扫描信号线；
所述第二扫描信号线在所述初始化阶段和所述数据写入阶段为有效电平信号，且在所述第一阶段和所述第二阶段为无效电平信号；
所述第二扫描信号线的信号在所述第三阶段和所述第四阶段为无效电平信号；
所述第二扫描信号线的信号为有效电平信号的持续时间小于所述发光信号线的信号为无效电平信号的持续时间。
在一些可能的实现方式中，所述复位信号线的信号为有效电平信号的持续时间小于所述第二扫描信号线为有效电平信号的持续时间；
所述第一扫描信号线的信号为有效电平信号的持续时间小于所述第二扫描信号线为有效电平信号的持续时间；
所述复位信号线的信号为有效电平信号的持续时间小于或者等于所述第一扫描信号线的信号为有效电平信号的持续时间。
在一些可能的实现方式中，所述复位信号线和所述第一扫描信号线的信号在第二阶段为无效电平信号。
在一些可能的实现方式中，所述复位信号线和所述第一扫描信号线的信号在第二个第三阶段至第N个第三阶段为无效电平信号，N大于或者等于2，N＝M/K，其中，M为显示基板的基准频率，K为显示基板在第一驱动模式的刷新率，所述基准频率为第二驱动模式的刷新率或者预设刷新率。
在一些可能的实现方式中，所述第二阶段包括：第一刷新子阶段；
所述第一扫描信号线的信号在所述第二阶段为无效电平信号；
所述复位信号线的信号在所述第一刷新子阶段为有效电平信号，且在第三时间段为无效电平信号，所述第三时间段为第二阶段除了第一刷新子阶段之外的时间段。
在一些可能的实现方式中，所述第二个第三阶段至第N个第三阶段中任一第三阶段包括：第三保持子阶段；
所述第一扫描信号线的信号在所述第二个第三阶段至第N个第三阶段为无效电平信号；
所述复位信号线在所述第二个第三阶段至第N个第三阶段中的任一第三阶段中的第三保持子阶段为有效电平信号，且在第四时间段为无效电平信号，所述第四时间段为所述第二个第三阶段至第N个第三阶段中的任一第三阶段除了第三保持子阶段之外的时间段。
在一些可能的实现方式中，所述复位信号线的信号为有效电平信号的频率等于所述发光信号线的信号为无效电平信号的频率。
在一些可能的实现方式中，所述第二阶段包括：第二刷新子阶段；
所述复位信号线的信号在所述第二阶段为无效电平信号；
所述第一扫描信号线的信号在所述第二刷新子阶段为有效电平信号，且在第五时间段为无效电平信号，所述第五时间段为第二阶段除了第二刷新子阶段之外的时间段。
在一些可能的实现方式中，所述第二个第三阶段至第N个第三阶段中任一第三阶段包括：第四保持子阶段；
所述复位信号线的信号在所述第二个第三阶段至第N个第三阶段为无效电平信号；
所述第一扫描信号线在所述第二个第三阶段至第N个第三阶段中任一第三阶段中的第四保持子阶段为有效电平信号，且在第六时间段为无效电平信号，所述第六时间段为所述第二个第三阶段至第N个第三阶段中的任一第三阶段除了第四保持子阶段之外的时间段。
在一些可能的实现方式中，所述第一扫描信号线的信号为有效电平信号的频率等于所述发光信号线的信号为无效电平信号的频率。
在一些可能的实现方式中，所述第二阶段包括：第一刷新子阶段和第三刷新子阶段，所述第一刷新子阶段和所述第三刷新子阶段的持续时间之和小于所述第二阶段的持续时间；
所述复位信号线的信号在所述第一刷新子阶段为有效电平信号，在且第三时间段为无效电平信号，所述第三时间段为第二阶段除了第一刷新子阶段之外的时间段；
所述第一扫描信号线的信号在所述第三刷新子阶段为有效电平信号，且在第七时间段为无效电平信号，所述第七时间段为第二阶段除了第二刷新子阶段之外的时间段。
在一些可能的实现方式中，所述第二个第三阶段至第N个第三阶段中任一第三阶段包括：第三保持子阶段和第五保持子阶段，所述第三保持子阶段和所述第五保持子阶段的持续时间之和小于所述第三阶段的持续时间；
所述复位信号线在所述第二个第三阶段至第N个第三阶段中的第三保持子阶段为有效电平信号，且在第四时间段为无效电平信号，所述第四时间段为所述第二个第三阶段至第N个第三阶段中的任一第三阶段除了第三保持子阶段之外的时间段；
所述第一扫描信号线在所述第二个第三阶段至第N个第三阶段中任一第三阶段的第五保持子阶段为有效电平信号，且在第八时间段为无效电平信号，、 所述第八时间段为所述第二个第三阶段至第N个第三阶段中的任一第三阶段除了第五刷新子阶段之外的时间段。
在一些可能的实现方式中，所述复位信号线的信号为有效电平信号的频率和所述第一扫描信号线的信号为有效电平信号的频率均等于所述发光信号线的信号为无效电平信号的频率。
在一些可能的实现方式中，还包括：发光元件，所述发光元件包括：阳极，所述像素电路还包括：写入晶体管、阳极复位晶体管、节点复位晶体管、补偿复位晶体管、补偿晶体管、第一发光控制晶体管、第二发光控制子晶体管、驱动晶体管、电容以及第一电源线，所述电容包括：第一极板和第二极板；
所述数据信号线与所述写入晶体管的第一极电连接，所述第一初始信号线与所述阳极复位晶体管的第一极电连接，所述第二初始信号线与所述节点复位晶体管的第一极电连接，所述复位信号线分别与所述阳极复位晶体管和所述节点复位晶体管的控制极电连接，所述第一扫描信号线分别与所述补偿晶体管和所述写入晶体管的控制极电连接，所述第二扫描信号线与所述补偿复位晶体管的控制极电连接，所述发光信号线分别与所述第一发光控制晶体管和所述第二发光控制晶体管的控制极电连接；所述节点复位晶体管的第二极分别与补偿复位晶体管的第二极和补偿晶体管的第一极电连接，所述驱动晶体管的控制极分别与电容的第一极板和补偿复位晶体管的第一极电连接，所述驱动晶体管的第一极分别与写入晶体管的第二极和第一发光控制晶体管的第二极电连接，所述驱动晶体管的第二极分别与补偿晶体管的第二极和第二发光控制晶体管的第一极电连接，所述第一发光控制晶体管的第一极分别与第一电源线和电容的第二极板电连接，所述第二发光控制晶体管的第二极与阳极复位晶体管的第二极和发光元件的阳极电连接；
所述补偿复位晶体管的晶体管类型与所述补偿晶体管、所述驱动晶体管、所述第一发光控制晶体管、所述第二发光控制晶体管、所述节点复位晶体管、所述写入晶体管和所述阳极复位晶体管的晶体管类型相反。
在一些可能的实现方式中，还包括：发光元件，所述发光元件包括：阳极，所述像素电路还包括：写入晶体管、阳极复位晶体管、第一节点复位晶 体管、第二节点复位晶体管、补偿晶体管、第一发光控制晶体管、第二发光控制子晶体管、驱动晶体管、电容和第三初始信号线，所述电容包括：第一极板和第二极板；
所述数据信号线与所述写入晶体管的第一极电连接，所述第一初始信号线与所述阳极复位晶体管的第一极电连接，所述第二初始信号线与所述第一节点复位晶体管的第一极电连接，所述第三初始信号线与所述第二节点复位晶体管的第一极电连接，所述复位信号线分别与所述阳极复位晶体管、所述第一节点复位晶体管的控制极和所述第二节点复位晶体管的控制极电连接，所述第一扫描信号线与所述写入晶体管的控制极电连接，所述发光信号线分别与所述第一发光控制晶体管和所述第二发光控制晶体管的控制极电连接；所述第一节点复位晶体管的第二极分别与所述电容的第一极板和补偿晶体管的第一极电连接，所述驱动晶体管的控制极与电容的第一极板电连接，所述驱动晶体管的第一极分别与写入晶体管的第二极、第一发光控制晶体管的第二极和第二节点复位晶体管的第二极电连接，所述驱动晶体管的第二极分别与补偿晶体管的第二极和第二发光控制晶体管的第一极电连接，所述第一发光控制晶体管的第一极分别与第一电源线和电容的第二极板电连接，所述第二发光控制晶体管的第二极与阳极复位晶体管的第二极和发光元件的阳极电连接；
所述补偿晶体管的晶体管类型与所述驱动晶体管、所述第一发光控制晶体管、所述第二发光控制晶体管、所述第一节点复位晶体管、所述第二节点复位晶体管、所述写入晶体管和所述阳极复位晶体管的晶体管类型相反。
第二方面，本公开还提供了一种显示装置，包括：上述显示基板。
第三方面，本公开还提供了一种显示基板的驱动方法，设置为驱动上述显示基板，所述方法包括：
在保持帧，数据信号线提供第一数据信号，所述第一数据信号的电压值恒定，和/或在刷新帧和保持帧第一初始信号线提供第一初始信号，所述第一初始信号为交流信号。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图概述
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为一种显示基板的结构示意图；
图2为一种显示基板的剖面结构示意图；
图3A为一种像素电路的等效电路图；
图3B为另一像素电路的等效电路图；
图4为图3A提供的像素电路的工作时序图一；
图5为图3A提供的像素电路的工作时序图二；
图6为图3A提供的像素电路的工作时序图三；
图7为图3A提供的像素电路的工作时序图四；
图8为图3B提供的像素电路的工作时序图一；
图9为图3B提供的像素电路的工作时序图二；
图10为图3B提供的像素电路的工作时序图三；
图11为图3B提供的像素电路的工作时序图四。
详述
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能 和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互 相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
显示基板中所用的是低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)技术，LTPS技术拥有高分辨率、高反应速度、高亮度、高开口率等优势。尽管受到了市场欢迎，但LTPS技术也存在一些缺陷，如生产成本较高，所需功耗较大等，此时，低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称LTPO)技术方案应运而生。相比于LTPS技术，LTPO技术的漏电流更小，像素点反应更快，显示基板多加了一层氧化物，降低了激发像素点所需的能耗，从而降低屏幕显示时的功耗。但是，相比采用LTPS技术的显示产品，采用LTPO技术的显示产品在低频显示时会出现闪烁，降低了显示产品的显示效果。
本公开实施例提供的显示基板包括：第一驱动模式和第二驱动模式，第一驱动模式的刷新率小于第二驱动模式的刷新率，例如：第一驱动模式的刷新率可以为1HZ-60HZ，第二驱动模式的刷新率可以为60HZ-480HZ。显示基板所显示内容包括多个显示帧，在第一驱动模式下，显示帧包括：刷新帧和至少一个保持帧。在第二驱动模式下，显示帧仅包括：刷新帧。
图1为一种显示基板的结构示意图，图2为一种显示基板的剖面结构示意图，图3A为一种像素电路的等效电路图，图3B为另一像素电路的等效电路图，图4为图3A提供的像素电路的工作时序图一，图5为图3A提供的像素电路的工作时序图二，图6为图3A提供的像素电路的工作时序图三，图7为图3A提供的像素电路的工作时序图四，图8为图3B提供的像素电路的工作时序图一，图9为图3B提供的像素电路的工作时序图二，图10为图3B提供的像素电路的工作时序图三，图11为图3B供的像素电路的工作时序图四。如图1至图11所示，显示基板可以包括：阵列排布的像素电路P，像素电路包括：写入晶体管、阳极复位晶体管、沿第一方向延伸的数据信号线Data以及沿第二方向延伸的第一初始信号线Vinit1；数据信号线Data与写入晶体管的第一极电连接，第一初始信号线Vinit1与阳极复位晶体管的第一极电连接，第一方向与第二方向相交。
本公开中，如图4至图7所示，数据信号线Data在保持帧提供第一数据信号，第一数据信号的电压值恒定，和/或第一初始信号线Vinit1在刷新帧和保持帧提供第一初始信号，第一初始信号为交流信号。其中，第一初始信号的上升沿或者下降沿发生在刷新帧所在的时间段。
在一种示例性实施例中，直流信号可以是信号的大小和方向都不随时间变化。例如：第一数据信号为直流信号，其电压值恒定。在一种示例性实施例中，交流信号可以是信号的大小和方向中其中之一随时间变化的信号；或者，信号的大小和方向两个都随时间变化的信号。例如：第一初始信号为交流信号，即在刷新帧和保持帧中，第一初始信号的电压值的大小不同。示例性的，第一初始信号为交流信号，第一初始信号在刷新帧电压为2V，第一初始信号保持帧电压为5V。或者，第一初始信号为交流信号，第一初始信号在刷新帧电压为-2V，第一初始信号保持帧电压为5V。
在一种示例性实施例中，显示基板包括：基底以及依次叠设在基底上的电路结构层和发光结构层，如图2所示，在垂直于显示基板的平面上，显示基板可以包括基底101、设置在基底101上的电路结构层102、设置在电路结构层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装结构层104。其中，电路结构层包括：像素电路，发 光结构层包括：发光元件，像素电路设置为驱动发光元件发光。
在一种示例性实施例中，显示基板还可以包括其它膜层，如触控结构层等，本公开在此不做限定。
在一种示例性实施例中，基底可以为刚性基底或柔性基底，其中，刚性基底可以为但不限于玻璃、金属萡片中的一种或多种；柔性基底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。
在一种示例性实施例中，电路结构层102可以包括构成像素电路的多个晶体管和电容，图2中仅以像素电路中的一个晶体管210和一个电容211作为示例。
在一种示例性实施例中，电路结构层还可以包括：第二电源线，第二电源线与发光元件的阴极电连接，发光元件的阳极与像素电路电连接。
在一种示例性实施例中，发光元件可以是有机电致发光二极管(OLED)或者量子点发光二极管(QLED)。其中，OLED可以包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，阳极位于有机发光层靠近基底的一侧，阴极位于有机发光层远离基底的一侧。
在一种示例性实施例中，如图2所示，发光结构层103可以包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301通过过孔与像素电路中的晶体管210的漏电极连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光结构层103。
在一种示例性实施例中，有机发光层可以包括叠设的空穴注入层(Hole Injection Layer，简称HIL)、空穴传输层(Hole Transport Layer，简称HTL)、电子阻挡层(Electron Block Layer，简称EBL)、发光层(Emitting Layer， 简称EML)、空穴阻挡层(Hole Block Layer，简称HBL)、电子传输层(Electron Transport Layer，简称ETL)和电子注入层(Electron Injection Layer，简称EIL)。在一种示例性实施例中，所有子像素的空穴注入层可以是连接在一起的共通层，所有子像素的电子注入层可以是连接在一起的共通层，所有子像素的空穴传输层可以是连接在一起的共通层，所有子像素的电子传输层可以是连接在一起的共通层，所有子像素的空穴阻挡层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，相邻子像素的电子阻挡层可以有少量的交叠，或者可以是隔离的。
在一种示例性实施例中，如图3A所示，像素电路可以包括8个晶体管(第一晶体管T1到第八晶体管T8)、1个电容C和8个信号线(数据信号线Data、第一扫描信号线Gate1、第二扫描信号线Gate2、复位信号线Reset、发光信号线EM、第一初始信号线Vinit1、第二初始信号线Vinit2和第一电源线VDD)。
在一种示例性实施例中，电容C的第一极板与第一节点N1电连接，电容C的第二极板与第一电源线VDD电连接。第一晶体管T1的控制极与复位信号线Reset电连接，第一晶体管T1的第一极与第二初始信号线Vinit2电连接，第一晶体管的第二极与第四节点N4电连接。第二晶体管T2的控制极与第一扫描信号线Gate1电连接，第二晶体管T2的第一极与第四节点N4电连接，第二晶体管T2的第二极与第二节点N2电连接。第三晶体管T3的控制极与第一节点N1电连接，第三晶体管T3的第一极与第三节点N3电连接，第三晶体管T3的第二极与第二节点N2电连接。第四晶体管T4的控制极与第一扫描信号线Gate1电连接，第四晶体管T4的第一极与数据信号线Data电连接，第四晶体管T4的第二极与第三节点N3电连接。第五晶体管T5的控制极与发光信号线EM电连接，第五晶体管T5的第一极与第一电源线VDD电连接，第五晶体管T5的第二极与第三节点N3电连接。第六晶体管T6的控制极与发光信号线EM电连接，第六晶体管T6的第一极与第二节点N2电连接，第六晶体管T6的第二极与第五节点N5电连接。第七晶体管T7的控制极与复位信号线Reset电连接，第七晶体管T7的第一极与第一初始信号线Vinit1电连接，第七晶体管T7的第二极与第五节点N5电连接。第八晶体管 T8的控制极与第二扫描信号线Gate2电连接，第八晶体管T8的第一极与第一节点N1电连接，第八晶体管T8的第二极与第四节点N4电连接。
在一种示例性实施例中，发光元件的阳极与第五节点N5电连接。
在一种示例性实施例中，第一晶体管T1可以称为节点复位晶体管，当复位信号线Reset提供有效电平信号时，第一晶体管T1将第二初始信号传输到第四节点N4，以使第四节点N4的电荷量初始化，其中，第二初始信号为第二初始信号线Vinit2提供的信号。
在一种示例性实施例中，第二晶体管T2可以称为补偿晶体管，当第一扫描信号线Gate1提供有效电平信号时，第二晶体管T2将第二节点N2的信号传输至第四节点N4，可以对第三晶体管T3进行阈值补偿。
在一种示例性实施例中，第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流。
在一种示例性实施例中，第四晶体管T4可以称为写入晶体管，当第一扫描信号线Gate1输入有效电平信号时，第四晶体管T4使数据信号线Data的数据电压输入到像素电路。
在一种示例性实施例中，第五晶体管T5可以称为第一发光控制晶体管，第六晶体管T6可以称为第二发光控制晶体管。当发光信号线EM输入有效电平信号时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光元件发光。
在一种示例性实施例中，第七晶体管T7可以称为阳极复位晶体管，当复位信号线Reset提供有效电平信号时，第七晶体管T7将第一初始信号传输到发光元件的阳极，以使发光元件的阳极的电荷量初始化。
在一种示例性实施例中，第八晶体管T8可以称为补偿复位晶体管，当第二扫描信号线Gate2提供有效电平信号时，第八晶体管T8将第四节点N4的信号传输至第一节点N1，不仅可以将第一节点N1的电荷量初始化，还可以对第三晶体管T3进行阈值补偿。
在一种示例性实施例中，第一电源线VDD的信号为持续提供高电平信 号，第二电源线VSS的信号为低电平信号。
在一种示例性实施例中，按照晶体管的特性区分可以将晶体管分为N型晶体管和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或其它合适的电压)，关闭电压为高电平电压(例如，5V、10V或其它合适的电压)。当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其它合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其它合适的电压)。
在一种示例性实施例中，补偿复位晶体管的晶体管类型与补偿晶体管、发光控制晶体管、节点复位晶体管、写入晶体管和阳极复位晶体管的晶体管类型相反。
在一种示例性实施例中，第八晶体管T8可以为金属氧化物晶体管，且为N型晶体管，第一晶体管T1至第七晶体管T7为低温多晶硅晶体管，且为P型晶体管。
在一种示例性实施例中，第八晶体管T8为氧化物晶体管可以减少漏电流，提升像素电路的性能，可以降低像素电路的功耗。
在一种示例性实施例中，如图3B所示，像素电路可以包括8个晶体管(第一晶体管T1到第八晶体管T8)、1个电容C和9个信号线(数据信号线Data、第一扫描信号线Gate1、第二扫描信号线Gate2、复位信号线Reset、发光信号线EM、第一初始信号线Vinit1、第二初始信号线Vinit2、第三初始信号线Vinit3和第一电源线VDD)。
在一种示例性实施例中，电容C的第一极板与第一节点N1电连接，电容C的第二极板与第一电源线VDD电连接。第一晶体管T1的控制极与复位信号线Reset电连接，第一晶体管T1的第一极与第二初始信号线Vinit2电连接，第一晶体管的第二极与第一节点N1电连接。第二晶体管T2的控制极与第二扫描信号线Gate2电连接，第二晶体管T2的第一极与第一节点N1电连接，第二晶体管T2的第二极与第二节点N2电连接。第三晶体管T3的控制极与第一节点N1电连接，第三晶体管T3的第一极与第三节点N3电连接，第三晶体管T3的第二极与第二节点N2电连接。第四晶体管T4的控制极与第一扫描信号线Gate1电连接，第四晶体管T4的第一极与数据信号线Data 电连接，第四晶体管T4的第二极与第三节点N3电连接。第五晶体管T5的控制极与发光信号线EM电连接，第五晶体管T5的第一极与第一电源线VDD电连接，第五晶体管T5的第二极与第三节点N3电连接。第六晶体管T6的控制极与发光信号线EM电连接，第六晶体管T6的第一极与第二节点N2电连接，第六晶体管T6的第二极与第四节点N4电连接。第七晶体管T7的控制极与复位信号线Reset电连接，第七晶体管T7的第一极与第一初始信号线Vinit2电连接，第七晶体管T7的第二极与第四节点N4电连接。第八晶体管T8的控制极与复位信号线Reset电连接，第八晶体管T8的第一极与第三初始信号线Vinit3电连接，第八晶体管T8的第二极与第三节点N3或者与第二节点N2电连接。图3B是以第八晶体管T8的第二极与第三节点N3电连接为例进行说明的。
在一种示例性实施例中，发光元件的阳极与第四节点N4电连接。
在一种示例性实施例中，第一晶体管T1可以称为第一节点复位晶体管，当复位信号线Reset提供有效电平信号时，第一晶体管T1将第二初始信号传输到第一节点N1，以使第一节点N1的电荷量初始化。
在一种示例性实施例中，第二晶体管T2可以称为补偿晶体管，当第一扫描信号线Gate1提供有效电平信号时，第二晶体管T2将第二节点N2的信号传输至第四节点N4，可以对第三晶体管T3进行阈值补偿。
在一种示例性实施例中，第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流。
在一种示例性实施例中，第四晶体管T4可以称为写入晶体管，当第一扫描信号线Gate1输入有效电平信号时，第四晶体管T4使数据信号线Data的数据电压输入到像素电路。
在一种示例性实施例中，第五晶体管T5可以称为第一发光控制晶体管，第六晶体管T6可以称为第二发光控制晶体管。当发光信号线EM输入有效电平信号时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光元件发光。
在一种示例性实施例中，第七晶体管T7可以称为阳极复位晶体管，当 复位信号线Reset提供有效电平信号时，第七晶体管T7将初始化电压传输到发光元件的阳极，以使发光元件的阳极的电荷量初始化。
在一种示例性实施例中，第八晶体管T8可以称为第二节点复位晶体管，当复位信号线Reset提供有效电平信号时，第八晶体管T8将第三初始信号传输至第三节点N3或者第二节点N2，可以将第三节点N3或者第二节点N2的电荷量初始化，其中，第三初始信号为第三初始信号线Vinit3提供的信号。
在一种示例性实施例中，第一电源线VDD的信号为持续提供高电平信号，第二电源线VSS的信号为低电平信号。
在一种示例性实施例中，按照晶体管的特性区分可以将晶体管分为N型晶体管和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或其它合适的电压)，关闭电压为高电平电压(例如，5V、10V或其它合适的电压)。当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其它合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其它合适的电压)。
在一种示例性实施例中，第二节点复位晶体管的晶体管类型与补偿晶体管、发光控制晶体管、第一节点复位晶体管、写入晶体管和阳极复位晶体管的晶体管类型相反。
在一种示例性实施例中，第二晶体管T2可以为金属氧化物晶体管，且为N型晶体管，第一晶体管T1、第三晶体管T3至第八晶体管T8为低温多晶硅晶体管，且为P型晶体管。
在一种示例性实施例中，第二晶体管T2为氧化物晶体管可以减少漏电流，提升像素电路的性能，可以降低像素电路的功耗。
在一种示例性实施例中，保持帧的周期可以与刷新帧的周期相同，或者可以与子帧的周期相同，其中，子帧的周期为当一帧内的发光信号线EM的信号包括多个有效电平信号和复位信号线Reset的信号包括多个有效电平信号时，发光信号线EM的信号的周期和复位信号线的信号的周期二者的最小共同周期。
在一种示例性实施例中，如图1所示，显示基板可以包括时序控制器、 数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线连接，扫描驱动器分别与多个扫描信号线连接，发光驱动器分别与多个发光信号线连接。像素阵列可以包括多个子像素P，至少一个子像素P可以包括电路单元和与电路单元连接的发光元件，电路单元可以包括像素电路。
在一种示例性实施例中，扫描信号线包括：第一扫描信号线或者第一扫描线，扫描驱动器包括第一扫描驱动器和第二扫描驱动器，第一扫描驱动器与第一扫描信号线连接，第二扫描驱动器与第二扫描信号线连接。
在一种示例性实施例中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。
在一种示例性实施例中，数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线。
在一种示例性实施例中，扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号。
在一种示例性实施例中，发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号。
在一种示例性实施例中，显示基板可以包括以矩阵方式排布的多个像素单元，多个像素单元的至少一个包括多个子像素。子像素中的像素电路分别与扫描信号线、数据信号线和发光信号线连接，像素电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光元件输出相应的电流。子像素的发光器件分别与所在子像素的像素电路连接，发光元件被配置为响应所在子像素的像素电路输出的电流发出相应亮度的光。
在一种示例性实施例中，像素单元可以包括四个子像素，四个子像素可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。
在一种示例性实施方式中，四个子像素可以采用正方形(Square)方式排列，形成GGRB像素排布。在另一种示例性实施方式中，四个子像素可以采用钻石形(Diamond)方式排列，形成RGGB像素排布。
在一种示例性实施例中，第一子像素可以是出射红色(R)光线的红色子像素、第二子像素可以是出射蓝色(B)光线的蓝色子像素，第三子像素可以是出射绿色(G)光线的绿色子像素，第四子像素P4可以是出射白色(W)光线的白色子像素。在示例性实施方式中，像素单元中子像素的形状可以是矩形状、菱形、五边形或六边形等，可以采用水平并列、竖直并列、正方形(Square)或钻石形(Diamond)等方式排列，本公开在此不做限定。
在一种示例性实施例中，像素单元可以包括三个子像素，三个子像素可以采用水平并列、竖直并列或品字方式等排列，本公开在此不做限定。
在一种示例性实施例中，第一子像素可以是出射红色光线的红色子像素(R)，第二子像素可以是出射蓝色光线的蓝色子像素(B)，第三子像素可以是出射绿色光线的绿色子像素(G)，三个子像素的形状可以是三角形、矩形状、菱形、五边形或六边形等，本公开在此不做限定，可以采用水平并列、竖直并列、正方形(Square)或钻石形(Diamond)等方式排列，本公开在此不做限定。
在一种示例性实施例中，第一驱动模式可被称为低频驱动模式，第二驱动模式可被称为高频驱动模式。
在一种示例性实施例中，刷新率指显示基板一秒内刷新数据的次数。同 一个显示基板设置的第一驱动模式的刷新率是固定的，不同的显示基板设置的第一驱动模式的刷新率可能不同。其中，显示基板在第一驱动模式下的刷新率的范围可以为1Hz～60Hz，示例性地，第一驱动模式下的刷新率可以约为10Hz。
在一种示例性实施例中，显示基板为了降低产品功耗，会采用第一驱动模式和第二驱动模式交替显示功能。在第一驱动模式中，显示基板在刷新帧中刷新显示数据，在保持帧中保持在刷新帧中刷新的显示数据。在第二驱动模式中，一个显示帧可以包括一个刷新帧而不包括保持帧。在第二驱动模式中，显示基板在刷新帧中刷新显示数据。显示基板在第二驱动模式下的刷新率的范围可以为60Hz～480Hz，示例性地，第一驱动模式下的刷新率可以约为120Hz。
在一种示例性实施例中，第一数据信号的电压值可以为灰阶L0附近的直流电压值，示例性地，第一数据信号的电压值可以为灰阶L0对应的直流电压值。示例性地，第一数据信号的电压值根据显示基板的闪烁情况调试确定。
在一种示例性实施例中，第一数据信号的电压值可以根据显示基板显示低灰阶的低频闪烁情况调整匹配，使显示任何画面的闪烁情况都可以减弱或者消除。
在一种示例性实施例中，第一数据信号的电压值可以为第一电源线的高电平信号。
本公开中，像素电路的数据信号线在保持帧的第一数据信号的电压值恒定即第一数据信号保持固定电压，可以使得显示不同灰阶的像素电路在保持帧都具有相同的驱动晶体管的电极压差，可以与驱动晶体管的电极压差匹配，有利于实现刷新帧和保持帧的动态平衡，使显示基板的闪烁现象不可见，提升了显示基板的显示效果。其中，驱动晶体管的电极压差包括驱动晶体管的控制极和第一极之间的电压差以及控制极与第二极之间的电压差。
本公开中，第一初始信号线Vinit1在刷新帧和保持帧提供的第一初始信号为交流信号，可以消除刷新帧和保持帧的发光元件的阳极复位起点之间的差异以及驱动晶体管的电极压差，可以实现刷新帧和保持帧的动态平衡，消 除显示基板的闪烁现象，提升了显示基板的显示效果。
本公开实施例提供的显示基板包括：第一驱动模式和第二驱动模式，第一驱动模式的刷新率小于第二驱动模式的刷新率，显示基板所显示内容包括多个显示帧，在第一驱动模式，显示帧包括：刷新帧和至少一个保持帧，显示基板包括：阵列排布的像素电路，像素电路包括：写入晶体管、阳极复位晶体管、沿第一方向延伸的数据信号线以及沿第二方向延伸的第一初始信号线；数据信号线与写入晶体管的第一极电连接，第一初始信号线与阳极复位晶体管的第一极电连接，第一方向与第二方向相交。数据信号线在保持帧提供第一数据信号，第一数据信号的电压值恒定，和/或第一初始信号线在刷新帧和保持帧提供第一初始信号，第一初始信号为交流信号。本公开实施例提供的显示基板通过数据信号线在保持帧提供第一数据信号，和/或第一初始信号线在刷新帧和保持帧提供第一初始信号，可以实现显示基板在第一驱动模式下的刷新帧和保持帧的动态平衡，消除显示基板的闪烁现象。
在一种示例性实施例中，数据信号线Data在刷新帧的部分时间段提供第二数据信号，其中，第一数据信号的电压值大于或者等于第二数据信号的电压值。
在一种示例性实施例中，部分时间段可以是刷新帧中第一扫描信号线Gate1的信号为有效电平信号的时间段。
当然，数据信号线Data在刷新帧可以多次重复或者持续更长时间。例如：部分时间段也可以是刷新帧中第一扫描信号线Gate1的信号为有效电平信号开启到刷新帧结束的时间段；或者，部分时间段也可以是刷新帧中第一扫描信号线Gate1的信号为有效电平信号开启到第一阶段P31开启而刷新帧未结束的时间段。例如：部分时间段的起始点是第一扫描信号线Gate1的信号为有效电平信号开启，部分时间段的终点位于第一阶段P31开启而刷新帧结束点之间。(例如图4到图8)
在一种示例性实施例中，数据信号线Data在刷新帧的其余部分时间不提供信号。其中，其余部分时间指的是刷新帧中第一扫描信号线Gate1的信号为无效电平信号的时间段。
当然，数据信号线Data在刷新帧的其余部分时间可以是刷新帧中数据信 号线Data不提供信号的时间段。
在一种示例性实施例中，第一初始信号的上升沿或者下降沿发生的时间与保持帧开始时间之间的时间差小于发光信号线为有效电平信号的持续时间。
在一种示例性实施例中，如图4至图7所示，第一初始信号可以包括：第一子初始信号VS1和第二子初始信号VS2。第一初始信号线在刷新帧提供第一子初始信号VS1，且在保持帧提供第二子初始信号VS2。
在一种示例性实施例中，如图4至图7所示，第二子初始信号VS2的平均电压值大于第一子初始信号VS1的平均电压值，也就是说，第二子初始信号VS2为高电平信号的持续时间大于第一子初始信号VS1为高电平信号的持续时间，第二子初始信号VS2为低电平信号的持续时间小于第一子初始信号VS1为低电平信号的持续时间
在一种示例性实施例中，第二子初始信号的平均电压值大于第一子初始信号的平均电压值，可以补足第五节点N5在刷新帧和保持帧的电压差值，使显示基板在保持帧的发光元件的启亮速度与刷新帧一致，可以避免低灰阶的低频闪烁问题。
在一种示例性实施例中，第一扫描信号线Gate1、第二扫描信号线Gate2、发光信号线EM、复位信号线Reset和第二初始信号线Vinit2沿第二方向延伸，第二电源线VSS和第一电源线VDD可以沿第一方向延伸。
在一种示例性实施例中，如图4至图7所示，第二初始信号线Vinit2在刷新帧和保持帧提供第二初始信号，第二初始信号为直流信号，且第二初始信号的电压值恒定。示例性地，第二初始信号的电压值可以小于第一子初始信号VS1的平均电压值。
在一种示例性实施例中，如图4至图7所示，刷新帧可以包括：依次发生的初始化阶段P1、数据写入阶段P2和刷新发光阶段P3。其中，刷新发光阶段P3包括：多个第一阶段P31以及多个第二阶段P32，第一阶段P31和第二阶段P32交替发生，第一个第一阶段发生在第一个第二阶段之前，图4至图7是以两个第一阶段和一个第二阶段为例进行说明的。
在一种示例性实施例中，第二数据信号在刷新帧发生的时间段为数据写 入阶段。
在一种示例性实施例中，第一初始信号的上升沿或者下降沿发生在刷新帧的最后一个阶段。其中，刷新帧的最后一个阶段为第一阶段P31或者还可以为第二阶段P32，图4至图7是以刷新帧的最后一个阶段为第一阶段P31为例进行说明的。
在一种示例性实施例中，初始化阶段P1和数据写入阶段P2发生的时间可以存在间隔，也可以不存在间隔，图4至图11是以初始化阶段P1和数据写入阶段P2发生的时间存在间隔为例进行说明的。
在一种示例性实施例中，如图4至图11所示，复位信号线Reset的信号在初始化阶段P1为有效电平信号，且在数据写入阶段P2和第一阶段P31为无效电平信号。其中，有效电平信号为使得晶体管导通的电平信号，即晶体管的开启电压信号，无效电平信号为使得晶体管截止的电平信号，即晶体管的关闭电压信号。
在一种示例性实施例中，如图4至图11所示，第一扫描信号线Gate1的信号在数据写入阶段P2为有效电平信号，且在初始化阶段P1和第一阶段P31为无效电平信号。
在一种示例性实施例中，如图4至图11所示，第二扫描信号线Gate2在初始化阶段P1和数据写入阶段P2为有效电平信号，且在第一阶段P31和第二阶段P32为无效电平信号。
在一种示例性实施例中，如图4至图11所示，发光信号线EM在初始化阶段P1、数据写入阶段P2和第二阶段P32为无效电平信号，且在第一阶段P31为有效电平信号。
在一种示例性实施例中，如图4至图11所示，第一阶段P31的持续时间等于发光信号线EM为有效电平信号的持续时间，第二阶段P32的持续时间等于发光信号线EM的信号为无效电平信号的持续时间。
在一种示例性实施例中，如图4至图11所示，保持帧可以包括：多个第三阶段P41以及多个第四阶段P42，第三阶段P41和第四阶段P42交替发生。图4至图7是以两个第三阶段和两个第四阶段为例进行说明的。
在一种示例性实施例中，如图4至图11所示，第二扫描信号线Gate2的信号在第三阶段P41和第四阶段P42为无效电平信号。
在一种示例性实施例中，如图4至图11所示，发光信号线EM的信号在第三阶段P41为无效电平信号，发光信号线EM的信号在第四阶段P42为有效电平信号。
在一种示例性实施例中，如图4至图11所示，第一扫描信号线Gate1和复位信号线Reset在第四阶段P42为低电平信号。
在一种示例性实施例中，如图4至图11所示，第三阶段P41的持续时间等于发光信号线EM的信号为无效电平信号的持续时间，第四阶段P42的持续时间等于发光信号线EM为有效电平信号的持续时间。
在一种示例性实施例中，如图4至图11所示，发光信号线EM在刷新发光阶段的最后一个阶段的信号与在保持帧的第一个阶段的信号互为反相信号，即当发光信号线EM在刷新发光阶段的最后一个阶段的信号为有效电平信号时，发光信号线EM在在保持帧的第一个阶段的信号为无效电平信号，当发光信号线EM在刷新发光阶段的最后一个阶段的信号为无效电平信号时，发光信号线EM在在保持帧的第一个阶段的信号为有效电平信号。
在一种示例性实施例中，刷新发光阶段的最后一个阶段可以为第一阶段，或者可以为第二阶段。当刷新发光阶段的最后一个阶段为第一阶段时，保持帧的第一个阶段为第三阶段，此时，第一个第三阶段发生在第一个第四阶段之前。当刷新发光阶段的最后一个阶段为第二阶段时，保持帧的第一个阶段为第四阶段，此时，第一个第四阶段发生在第一个第三阶段之前，图四至图7是以刷新发光阶段的最后一个阶段为第一阶段为例进行说明的。
在一种示例性实施例中，如图4至图11所示，第一个第三阶段P41可以包括：第一保持子阶段P410和第二保持子阶段P420。
在一种示例性实施例中，如图4至图11所示，第一保持子阶段P410发生在第二保持子阶段P420之前，第一保持子阶段P410和第二保持子阶段P420的持续时间之和小于发光信号线EM的信号为无效电平信号的持续时间。
在一种示例性实施例中，如图4至图11所示，复位信号线Reset的信号 在第一保持子阶段P410为有效电平信号，且在第一时间段内为无效电平信号，第一时间段为第一个第三阶段除了第一保持子阶段PP410之外的时间段。
在一种示例性实施例中，如图4至图11所示，第一扫描信号线Gate1的信号在第二保持子阶段P420为有效电平信号，且在第二时间段内为无效电平信号，第二时间段为第一个第三阶段除了第二保持子阶段之外的时间段。
在一种示例性实施例中，如图4至图11所示，复位信号线Reset的信号为有效电平信号的持续时间小于第二扫描信号线Gate2为有效电平信号的持续时间。
在一种示例性实施例中，如图4至图11所示，第一扫描信号线Gate1的信号为有效电平信号的持续时间小于第二扫描信号线Gate2为有效电平信号的持续时间。
在一种示例性实施例中，如图4至图11所示，复位信号线Reset的信号为有效电平信号的持续时间小于或者等于第一扫描信号线Gate1的信号为有效电平信号的持续时间。
在一种示例性实施例中，如图4至图11所示，第二扫描信号线Gate2的信号为有效电平信号的持续时间小于发光信号线EM的信号为无效电平信号的持续时间。
在一种示例性实施例中，如图4和图8所示，复位信号线Reset和第一扫描信号线Gate1的信号在第二阶段P32为无效电平信号。
在一种示例性实施例中，如图4和图8所示，复位信号线Reset和第一扫描信号线Gate1的信号在第二个第三阶段至第N个第三阶段为无效电平信号。
在一种示例性实施例中，以像素电路为图3A为例，结合图3A、图4至图7所示，与第一晶体管T1至第七晶体管T7为P型晶体管，第八晶体管T8为N型晶体管为例，说明一种示例性实施例提供的像素电路的工作过程，如图4所示，像素电路的工作过程可以包括：刷新帧的初始化阶段P1、数据写入阶段P2和刷新发光阶段P3；刷新发光阶段P3包括：多个第一阶段P31以及多个第二阶段P32，保持帧的第三阶段P41以及多个第四阶段P42，第 一个第三阶段P41包括：第一保持子阶段P410和第二保持子阶段P420。
初始化阶段P1，第一扫描信号线Gate1、第二扫描信号线Gate2和发光信号线EM的信号均为高电平信号，复位信号线Reset的信号为低电平信号。复位信号线Reset的信号为低电平信号，第一晶体管T1导通，第二初始信号线Vinit2的第二初始信号提供至第四节点N4，第七晶体管T7导通，第一初始信号线Vinit1的第一初始信号提供至第五节点N5，即发光元件L的第一极，对发光元件L的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件L不发光。第二扫描信号线Gate2的信号为高电平信号，第八晶体管T8导通，第四节点N4的信号提供至第一节点N1，第一节点N1的信号为低电平信号，对电容C进行初始化，清除电容C中原有数据电压。第一扫描信号线Gate1和发光信号线EM的信号为高电平信号，第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6截止，此阶段，发光元件L不发光。
数据写入阶段P2，第一扫描信号线Gate1的信号为低电平信号，复位信号线Reset、发光信号线EM和第二扫描信号线Gate2的信号为高电平信号，数据信号线Data输出数据电压。此阶段第一节点N1保持低电平信号，第三晶体管T3导通。第一扫描信号线Gate1的信号为低电平信号，第二晶体管T2和第四晶体管T4导通，第二扫描信号线Gate2的信号为高电平信号，第八晶体管T8导通。第二晶体管T2、第四晶体管T4和第八晶体管T8导通使得数据信号线Data输出的数据电压经过第三节点N3、导通的第三晶体管T3、第二节点N2、导通的第二晶体管T2、第四节点N4和导通的第八晶体管T8提供至第一节点N1，并将数据信号线Data输出的数据电压与第三晶体管T3的阈值电压之差充入电容C，直至第一节点N1的电压为Vd-|Vth|，Vd为数据信号线Data输出的数据电压，Vth为第三晶体管T3的阈值电压。复位信号线Reset和发光信号线EM的信号为高电平信号，第一晶体管T1、第七晶体管T7、第五晶体管T5和第六晶体管T6截止，此阶段，发光元件L不发光。
第一阶段P31，发光信号线EM和第二扫描信号线Gate2的信号为低电平信号，第一扫描信号线Gate1和复位信号线Reset的信号为高电平信号。 第一扫描信号线Gate1和复位信号线Reset的信号为高电平信号，第一晶体管T1、第二晶体管T2、第四晶体管T4和第七晶体管T7截止。第二扫描信号线Gate2的信号为低电平信号，第八晶体管T8截止。发光信号线EM的信号为低电平信号，第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向发光元件L的第一极提供驱动电压，驱动发光元件L发光，此阶段，第五节点N5的信号为高电平信号。
第二阶段P32，发光信号线EM、第一扫描信号线Gate1和复位信号线Reset的信号为高电平信号，第二扫描信号线Gate2的信号为低电平信号。第一晶体管T1至第八晶体管T8截止，此阶段第五节点N5保持高电平信号，驱动发光元件L发光。
第一保持子阶段P410，发光信号线EM和第一扫描信号线Gate1的信号为高电平信号，第二扫描信号线Gate2和复位信号线Reset的信号为低电平信号。复位信号线Reset的信号为低电平信号，第一晶体管T1导通，第二初始信号线Vinit2的第二初始信号提供至第四节点N4，第七晶体管T7导通，第一初始信号线Vinit1的第一初始信号提供至第五节点N5，第五节点N5为低电平信号，即发光元件L的第一极，对发光元件L的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件L不发光。第二扫描信号线Gate2的信号为低电平信号，第八晶体管T8截止，第四节点N4的信号不会提供至第一节点N1，第一节点N1保持低电平信号。第一扫描信号线Gate1和发光信号线EM的信号为高电平信号，第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6截止，此阶段，发光元件L不发光。
第二保持子阶段P420，发光信号线EM和复位信号线Reset的信号为高电平信号，第一扫描信号线Gate1和第二扫描信号线Gate2的信号为低电平信号。第一扫描信号线Gate1的信号为低电平信号，第二晶体管T2和第四晶体管T4导通，第二扫描信号线Gate2的信号为低电平信号，第八晶体管T8截止。复位信号线Reset和发光信号线EM的信号为高电平信号，第一晶体管T1、第七晶体管T7、第五晶体管T5和第六晶体管T6截止，第五节点N5 为低电平信号，此阶段，发光元件L不发光。
第四阶段P42，第一扫描信号线Gate1和复位信号线Reset的信号为高电平信号，发光信号线EM和第二扫描信号线Gate2的信号为低电平信号。第第一扫描信号线Gate1和复位信号线Reset的信号为高电平信号，第一晶体管T1、第七晶体管T7、第二晶体管T2、第四晶体管T4截止。第二扫描信号线Gate2的信号为低电平信号，第八晶体管T8截止，发光信号线EM的信号为低电平信号，第五晶体管T5和第六晶体管T6导通，此时，第三晶体管T3截止，发光元件L不发光，此阶段，第五节点N5为高电平信号。
除第一个第三阶段之外的第三阶段P41的工作过程与第二阶段P32的工作过程相同，本公开在此不再赘述。
在像素电路刷新帧的驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由控制极和第一极之间的电压差决定。由于第一节点N1的电压为Vd-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth) 2＝K*[(Vdd-Vd+|Vth|)-Vth] 2＝K*[(Vdd-Vd] 2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的控制极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线Data输出的数据电压，Vdd为第一电源端VDD输出的电源电压。
图4提供的像素电路的工作时序中，发光信号线EM的信号的频率大于第一扫描信号线Gate1的信号的频率，且大于复位信号线Reset的信号的频率。
在一种示例性实施例中，如图5所示，第二阶段P32可以包括：第一刷新子阶段P310。
在一种示例性实施例中，如图5所示，第一扫描信号线Gate1的信号在第二阶段P32为无效电平信号。
在一种示例性实施例中，如图5所示，复位信号线Reset的信号在第一刷新子阶段P310为有效电平信号，且在第三时间段为无效电平信号。其中，第三时间段为第二阶段除了第一刷新子阶段之外的时间段。
在一种示例性实施例中，如图5所示，第二个第三阶段至第N个第三阶段中任一第三阶段可以包括：第三保持子阶段P430。
在一种示例性实施例中，N大于或者等于2，N＝M/K，其中，M为显示基板的基准频率，K为显示基板在第一驱动模式下的刷新率，其中，基准频率为第二驱动模式的刷新率或者预设刷新率。其中，M可以为60Hz、120Hz或者240Hz，本公开对此不同任何限定。
示例性地，当M为60Hz，K为30Hz时，此时，N＝2(60/30)；当K为10Hz时，此时，N＝6；当M为120Hz，K为30Hz时，此时，N＝4，本公开对N的取值不作限定。
在一种示例性实施例中，如图5所示，第一扫描信号线Gate1的信号在第二个第三阶段至第N个第三阶段为无效电平信号。
在一种示例性实施例中，如图5所示，复位信号线Reset在第二个第三阶段至第N个第三阶段中的任一第三阶段中的第三保持子阶段P430为有效电平信号，且在第四时间段为无效电平信号。其中，第四时间段为第二个第三阶段至第N个第三阶段中的任一第三阶段除了第三保持子阶段之外的时间段。
在一种示例性实施例中，如图5所示，复位信号线Reset的信号为有效电平信号的频率等于发光信号线EM的信号为无效电平信号的频率。
在一种示例性实施例中，发光信号线EM的信号的频率取决于一帧内设置多少个脉冲。假设发光信号线EM的信号在一帧内设置x个脉冲，则EM频率满足基准频率与脉冲数量的乘积，例如当显示基板的基准频率为60Hz时，且x＝2，此时，发光信号线EM的信号的频率为120Hz。其中，发光信号线EM的信号的频率可以为发光信号线EM为有效电平信号的频率，或者可以为无效电平信号的频率。
在一种示例性实施例中，结合图3A和图5所示，与第一晶体管T1至第七晶体管T7为P型晶体管，第八晶体管T8为N型晶体管为例，说明一种示例性实施例提供的像素电路的工作过程，如图5所示，像素电路的工作过程可以包括：刷新帧的初始化阶段P1、数据写入阶段P2和刷新发光阶段P3；刷新发光阶段P3包括：多个第一阶段P31以及多个第二阶段P32，第二阶段 包括：第一刷新子阶段P310，保持帧的第三阶段P41以及多个第四阶段P42，第一个第三阶段P41包括：第一保持子阶段P410和第二保持子阶段P420，第二个第三阶段至第N个第三阶段中任一第三阶段可以包括：第三保持子阶段。
图5提供的像素电路的工作时序的初始化阶段P1、数据写入阶段P2、第一阶段P31、第一保持子阶段P410、第二保持子阶段P420和第四阶段P42分别与图4提供的像素电路的工作时序的初始化阶段P1、数据写入阶段P2、第一阶段P31、第一保持子阶段P410、第二保持子阶段P420和第四阶段P42的工作过程一致，本公开在此不再赘述。
图5提供的像素电路的工作时序与图4提供的像素电路的工作时序不同之处在于，图5提供的像素电路的工作时序中的第一刷新子阶段和第三保持子阶段。
在第一刷新子阶段，发光信号线EM和第一扫描信号线Gate1的信号为高电平信号，复位信号线Reset和第二扫描信号线Gate2的信号为低电平信号。复位信号线Reset的信号为低电平信号，第一晶体管T1导通，第二初始信号线Vinit2的第二初始信号提供至第四节点N4，第七晶体管T7导通，第一初始信号线Vinit1的第一初始信号提供至第五节点N5，第五节点N5为低电平信号，即发光元件L的第一极，对发光元件L的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件L不发光。第二扫描信号线Gate2的信号为低电平信号，第八晶体管T8截止，第四节点N4的信号不会提供至第一节点N1，第一节点N1保持低电平信号。第一扫描信号线Gate1和发光信号线EM的信号为高电平信号，第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6截止，此阶段，发光元件L不发光。
图5提供的像素电路的工作时序中的第三保持子阶段与图4提供的像素电路的工作时序中的第一保持子阶段的工作过程一致。
图5提供的像素电路的工作时序与图4提供的像素电路的工作时序不同之处在于，图5提供的像素电路的工作时序的复位信号线的信号的频率与发光信号线的信号的频率相同，使得发光元件发光的变化周期与发光信号线的 变化周期相同。即图5提供的像素电路的工作时序增大了发光元件的阳极的复位频率。
图5提供的像素电路的工作时序，通过增大发光元件的阳极的复位频率，减小发光元件的发光的变化周期，改善了显示基板在第一驱动模式下的闪烁问题，提升了显示基板的显示效果。
在一种示例性实施例中，如图6所示，第二阶段P32可以包括：第二刷新子阶段P320。
在一种示例性实施例中，如图6所示，复位信号线Reset的信号在第二阶段P320为无效电平信号。
在一种示例性实施例中，如图6所示，第一扫描信号线Gate1的信号在第二刷新子阶段P320为有效电平信号，且在第五时间段为无效电平信号，第五时间段为第二阶段除了第二刷新子阶段之外的时间段。
在一种示例性实施例中，如图6所示，第二个第三阶段至第N个第三阶段中任一第三阶段可以包括：第四保持子阶段P440。
在一种示例性实施例中，如图6所示，复位信号线Reset的信号在第二个第三阶段至第N个第三阶段为无效电平信号。
在一种示例性实施例中，如图6所示，第一扫描信号线Gate1在第二个第三阶段至第N个第三阶段中的任一第三阶段中的第四保持子阶段P440为有效电平信号，且在第六时间段为无效电平信号，第六时间段为第二个第三阶段至第N个第三阶段中的任一第三阶段除了第四保持子阶段之外的时间段。
在一种示例性实施例中，如图6所示，第一扫描信号线Gate1的信号为有效电平信号的频率等于发光信号线EM的信号为无效电平信号的频率，且大于复位信号线Reset的信号为有效电平信号的频率。
在一种示例性实施例中，结合图3和图6所示，与第一晶体管T1至第七晶体管T7为P型晶体管，第八晶体管T8为N型晶体管为例，说明一种示例性实施例提供的像素电路的工作过程，如图6所示，像素电路的工作过程可以包括：刷新帧的初始化阶段P1、数据写入阶段P2和刷新发光阶段P3；刷新发光阶段P3包括：多个第一阶段P31以及多个第二阶段P32，第二阶段 包括：第二刷新子阶段P320，保持帧的第三阶段P41以及多个第四阶段P42，第一个第三阶段P41包括：第一保持子阶段P410和第二保持子阶段P420，第二个第三阶段至第N个第三阶段中任一第三阶段可以包括：第四保持子阶段P420。
图6的初始化阶段P1、数据写入阶段P2、第一阶段P31、第一保持子阶段P410、第二保持子阶段P420和第四阶段P42分别与图4的初始化阶段P1、数据写入阶段P2、第一阶段P31、第一保持子阶段P410、第二保持子阶段P420和第四阶段P42的工作过程一致，本公开在此不再赘述。
图6提供的像素电路的工作时序与图4提供的像素电路的工作时序不同之处在于，图6提供的像素电路的工作时序中的第二刷新子阶段P320和第四保持子阶段P440。
在第二刷新子阶段P320，发光信号线EM和复位信号线Reset的信号为高电平信号，第一扫描信号线Gate1和第二扫描信号线Gate2的信号为低电平信号。第一扫描信号线Gate1的信号为低电平信号。第一扫描信号线Gate1的信号为低电平信号，第二晶体管T2和第四晶体管T4导通，第二扫描信号线Gate2的信号为低电平信号，第八晶体管T8截止。复位信号线Reset和发光信号线EM的信号为高电平信号，第一晶体管T1、第七晶体管T7、第五晶体管T5和第六晶体管T6截止。
在第四保持子阶段P440，发光信号线EM和复位信号线Reset的信号为高电平信号，第一扫描信号线Gate1和第二扫描信号线Gate2的信号为低电平信号。第一扫描信号线Gate1的信号为低电平信号。第一扫描信号线Gate1的信号为低电平信号，第二晶体管T2和第四晶体管T4导通，第二扫描信号线Gate2的信号为低电平信号，第八晶体管T8截止。复位信号线Reset和发光信号线EM的信号为高电平信号，第一晶体管T1、第七晶体管T7、第五晶体管T5和第六晶体管T6截止。
图6提供的像素电路的工作时序与图4提供的像素电路的工作时序不同之处在于，图6提供的像素电路的工作时序的第一扫描信号线Gate1的信号的频率与发光信号线的信号的频率相同，使得驱动晶体管的电极压差的变化周期与发光信号线的变化周期相同。即图6提供的像素电路的工作时序增大 了驱动晶体管的第一极的复位频率，
图6提供的像素电路的工作时序，通过增大驱动晶体管的第一极的复位频率，使得驱动晶体管的电极压差在不同阶段均相同，减少了驱动晶体管的特性变化的周期，改善了显示基板在第一驱动模式下的闪烁问题，提升了显示基板的显示效果。
在一种示例性实施例中，如图7所示，第二阶段P32可以包括：第一刷新子阶段P310和第三刷新子阶段P330。其中，第一刷新子阶段P310和第三刷新子阶段P330的持续时间之和小于第二阶段P32的持续时间。
在一种示例性实施例中，如图7所示，复位信号线Reset的信号在第一刷新子阶段P310为有效电平信号，在且第三时间段为无效电平信号，第三时间段为第二阶段除了第一刷新子阶段之外的时间段。
在一种示例性实施例中，如图7所示，第一扫描信号线Gate1在第三刷新子阶段P330为有效电平信号，且在第七时间段为无效电平信号，第七时间段为第二阶段除了第三刷新子阶段之外的时间段。
在一种示例性实施例中，如图7所示，第二个第三阶段至第N个第三阶段中任一第三阶段可以包括：第三保持子阶段P430和第五保持子阶段P450。，第三保持子阶段P430和第二保持子阶段P450的持续时间之和小于第三阶段的持续时间.
在一种示例性实施例中，如图7所示，复位信号线Reset的信号在第二个第三阶段至第N个第三阶段的第三保持子阶段P430为有效电平信号，且在第四时间段为无效电平信号，第四时间段为第二阶段除了第三保持子阶段之外的时间段。
在一种示例性实施例中，如图7所示，第一扫描信号线Gate1在第二个第三阶段至第N个第三阶段中的任一第三阶段中的第五保持子阶段P450为有效电平信号，且在第八时间段为无效电平信号，第八时间段为第二个第三阶段至第N个第三阶段中的任一第三阶段除了第五保持子阶段之外的时间段。
在一种示例性实施例中，如图7所示，Reset复位信号线的信号为有效电平信号的频率和第一扫描信号线的信号Gate1为有效电平信号的频率均等于 发光信号线的信号为无效电平信号的频率。
在一种示例性实施例中，结合图3和图7所示，与第一晶体管T1至第七晶体管T7为P型晶体管，第八晶体管T8为N型晶体管为例，说明一种示例性实施例提供的像素电路的工作过程，如图7所示，像素电路的工作过程可以包括：刷新帧的初始化阶段P1、数据写入阶段P2和刷新发光阶段P3；刷新发光阶段P3包括：多个第一阶段P31以及多个第二阶段P32，第二阶段包括：第一刷新子阶段P310和第三刷新子阶段P330，保持帧的第三阶段P41以及多个第四阶段P42，第一个第三阶段P41包括：第一保持子阶段P410和第二保持子阶段P420，第二个第三阶段至第N个第三阶段中任一第三阶段可以包括：第三保持子阶段P430和第五保持子阶段P450。
图7提供的像素电路的工作时序的初始化阶段P1、数据写入阶段P2、第一阶段P31、第一保持子阶段P410、第二保持子阶段P420和第四阶段P42分别与图4提供的像素电路的工作时序的初始化阶段P1、数据写入阶段P2、第一阶段P31、第一保持子阶段P410、第二保持子阶段P420和第四阶段P42的工作过程一致，本公开在此不再赘述。
图7提供的像素电路的工作时序与图4提供的像素电路的工作时序不同之处在于，图7提供的像素电路的工作时序的第一刷新子阶段、第三刷新子阶段、第三保持子阶段和第五保持子阶段。
图7提供的像素电路的工作时序的第一刷新子阶段的工作过程与图5提供的像素电路的工作时序的第一刷新子阶段的工作过程一致，本公开在此不再赘述。图7提供的像素电路的工作时序的第三保持子阶段的工作过程与图6提供的像素电路的工作时序的第三保持子阶段的工作过程一致，本公开在此不再赘述。
在第三刷新子阶段，发光信号线EM和复位信号线Reset的信号为高电平信号，第一扫描信号线Gate1和第二扫描信号线Gate2的信号为低电平信号。第一扫描信号线Gate1的信号为低电平信号。第一扫描信号线Gate1的信号为低电平信号，第二晶体管T2和第四晶体管T4导通，第二扫描信号线Gate2的信号为低电平信号，第八晶体管T8截止。复位信号线Reset和发光信号线EM的信号为高电平信号，第一晶体管T1、第七晶体管T7、第五晶 体管T5和第六晶体管T6截止，由于第一刷新子阶段对第五节点N5进行复位，第五节点N5为低电平信号。
在第五保持子阶段，发光信号线EM和复位信号线Reset的信号为高电平信号，第一扫描信号线Gate1和第二扫描信号线Gate2的信号为低电平信号。第一扫描信号线Gate1的信号为低电平信号。第一扫描信号线Gate1的信号为低电平信号，第二晶体管T2和第四晶体管T4导通，第二扫描信号线Gate2的信号为低电平信号，第八晶体管T8截止。复位信号线Reset和发光信号线EM的信号为高电平信号，第一晶体管T1、第七晶体管T7、第五晶体管T5和第六晶体管T6截止，由于第三保持子阶段对第五节点N5进行复位，第五节点N5为低电平信号。
图7提供的像素电路的工作时序与图4提供的像素电路的工作时序不同之处在于，图7的电极压差的第一扫描信号线Gate1的信号的频率与发光信号线的信号的频率相同，使得驱动晶体管的电极压差的变化周期与发光信号线的变化周期相同。图7的电极压差的复位信号线的信号的频率与发光信号线的信号的频率相同，使得发光元件发光的变化周期与发光信号线的变化周期相同。即图7提供的像素电路的工作时序不仅增大了驱动晶体管的第一极的复位频率，还增大了发光元件的第一极的复位频率。
图7提供的像素电路的工作时序，通过增大发光元件的阳极的复位频率，减小了发光元件的发光的变化周期，通过增大驱动晶体管的第一极的复位频率，减小了驱动晶体管的特性变化的周期，改善了显示基板在第一驱动模式下的闪烁问题，提升了显示基板的显示效果。
图6和图7提供的像素电路的工作时序使得降频延长时间可以不必是整帧，从而提高更多的频率选择。当刷新帧中的刷新发光阶段中的包括的第一阶段和第二阶段以及保持帧中的第三阶段和第四阶段包括的数量越多，显示基板可以提供的低频的选择就更多，可以使得显示基板适用于更多的频率变化。
在一种示例性实施例中，图3B提供的像素电路的工作时序图8至图11中的第一初始信号线Vinit1、第二初始信号线Vinit2、复位信号线Reset、第一扫描信号线Gate1、第二扫描信号线Gate2、数据信号线Data和发光信号 线EM的时序均与图3A提供的像素电路的工作时序图中的图4至图7中的第一初始信号线Vinit1、第二初始信号线Vinit2、复位信号线Reset、第一扫描信号线Gate1、第二扫描信号线Gate2、数据信号线Data和发光信号线EM的时序均相同，不同之处在于，图3B中第二扫描信号线Gate2为有效电平信号时，第二晶体管T2导通，复位信号线Reset为有效电平信号时，第一晶体管T1、第七晶体管T7和第八晶体管T8导通，以及第八晶体管T8导通之后，向第三节点N3提供的第三初始信号线的高电平信号。图8至图11是以第三初始信号线Vinit3的信号为高电平直流信号为例进行说明的。本公开对此并不做任何限定。
在一种示例性实施例中，第三初始信号线Vinit3提供的第三初始信号的电压值可以约为第一电源线VDD的信号的电压值。
在一种示例性实施例中，第三初始信号线Vinit3提供的第三初始信号的电压值与第一初始信号线Vinit1提供的第一初始信号的电压值不相同。
在一种示例性实施例中，第三初始信号线Vinit3提供的第三初始信号还可以为交流信号。例如：第三初始信号线Vinit3提供的第三初始信号的变化周期与第一初始信号线Vinit1提供的第一初始信号的变化周期保持一致。
本公开实施例通过的显示基板可以适用于任何分辨率的显示产品中。
本公开实施例还提供了一种显示装置，包括：显示基板。
显示基板为前述任一个实施例提供的显示基板，实现原理和实现效果类似在，在此不再赘述。
在一种示例性实施例中，显示装置可以为显示器、电视、手机、平板电脑、导航仪、数码相框、可穿戴显示产品具有任何显示功能的产品或者部件。
本公开实施例还提供了一种显示基板的驱动方法，设置为驱动显示基板，驱动方法包括：
在保持帧，数据信号线提供第一数据信号，和/或在刷新帧和保持帧，第一初始信号线提供第一初始信号。其中，第一数据信号为直流信号，且第一数据信号的电压值恒定，第一初始信号为交流信号。
显示基板为前述任一个实施例提供的显示基板，实现原理和实现效果类 似在，在此不再赘述。
本发明实施例附图只涉及本发明实施例涉及到的结构，其他结构可参考通常设计。
为了清晰起见，在用于描述本发明的实施例的附图中，层或微结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (24)

  1. 一种显示基板，包括：第一驱动模式和第二驱动模式，所述第一驱动模式的刷新率小于所述第二驱动模式的刷新率，所述显示基板所显示内容包括多个显示帧，在所述第一驱动模式，所述显示帧包括：刷新帧和至少一个保持帧；所述显示基板包括：阵列排布的像素电路，所述像素电路包括：数据信号线和第一初始信号线；
    所述数据信号线在所述保持帧提供第一数据信号，所述第一数据信号的电压值恒定，和/或所述第一初始信号线在所述刷新帧和所述保持帧提供第一初始信号，所述第一初始信号为交流信号。
  2. 根据权利要求1所述的显示基板，其中，所述数据信号线在所述刷新帧的部分时间段提供第二数据信号；
    所述第一数据信号的电压值大于或者等于所述第二数据信号的电压值。
  3. 根据权利要求1或2所述的显示基板，其中，所述第一初始信号包括：第一子初始信号和第二子初始信号；所述第一初始信号线在所述刷新帧提供第一子初始信号，且在保持帧提供第二子初始信号；
    所述第二子初始信号的平均电压值大于所述第一子初始信号的平均电压值。
  4. 根据权利要求1至3任一项所述的显示基板，其中，所述像素电路还包括：第二初始信号线；
    所述第二初始信号线在所述刷新帧和所述保持帧提供第二初始信号，所述第二初始信号为直流信号，且所述第二初始信号的电压值恒定。
  5. 根据权利要求1至3任一项所述的显示基板，其中，所述像素电路还包括：复位信号线、第一扫描信号线和发光信号线；
    所述刷新帧包括：初始化阶段、数据写入阶段和刷新发光阶段；所述刷新发光阶段包括：多个第一阶段以及多个第二阶段，所述第一阶段和所述第二阶段交替发生，第一个第一阶段发生在第一个第二阶段之前；
    所述复位信号线的信号在所述初始化阶段为有效电平信号，且在所述数 据写入阶段和所述第一阶段为无效电平信号；
    所述第一扫描信号线的信号在所述数据写入阶段为有效电平信号，且在所述初始化阶段和所述第一阶段为无效电平信号；
    所述发光信号线在所述初始化阶段、所述数据写入阶段和所述第二阶段为无效电平信号，且在所述第一阶段为有效电平信号；
    其中，所述有效电平信号为使得晶体管导通的电平信号，所述无效电平信号为使得晶体管截止的电平信号，所述第一阶段的持续时间等于所述发光信号线为有效电平信号的持续时间，所述第二阶段的持续时间等于所述发光信号线的信号为无效电平信号的持续时间。
  6. 根据权利要求5所述的显示基板，其中，所述保持帧包括：多个第三阶段以及多个第四阶段，所述第三阶段和所述第四阶段交替发生，所述发光信号线在刷新发光阶段的最后一个阶段的信号与在保持帧的第一个阶段的信号互为反相信号；
    所述发光信号线的信号在所述第三阶段为无效电平信号，且在所述第四阶段为有效电平信号；
    所述第一扫描信号线和所述复位信号线在所述第四阶段为低电平信号；
    所述第三阶段的持续时间等于所述发光信号线的信号为无效电平信号的持续时间，所述第四阶段的持续时间等于所述发光信号线为有效电平信号的持续时间。
  7. 根据权利要求6所述的显示基板，其中，第一个第三阶段包括：第一保持子阶段和第二保持子阶段，所述第一保持子阶段发生在第二保持子阶段之前，所述第一保持子阶段和所述第二保持子阶段的持续时间之和小于所述发光信号线的信号为无效电平信号的持续时间；
    所述复位信号线的信号在所述第一保持子阶段为有效电平信号，且在第一时间段内为无效电平信号，所述第一时间段为第一个第三阶段除了第一保持子阶段之外的时间段；
    所述第一扫描信号线的信号在所述第二保持子阶段为有效电平信号，且在第二时间段内为无效电平信号，所述第二时间段为第一个第三阶段除了第 二保持子阶段之外的时间段。
  8. 根据权利要求7所述的显示基板，其中，所述像素电路还包括：第二扫描信号线；
    所述第二扫描信号线在所述初始化阶段和所述数据写入阶段为有效电平信号，且在所述第一阶段和所述第二阶段为无效电平信号；
    所述第二扫描信号线的信号在所述第三阶段和所述第四阶段为无效电平信号；
    所述第二扫描信号线的信号为有效电平信号的持续时间小于所述发光信号线的信号为无效电平信号的持续时间。
  9. 根据权利要求5至7任一项所述的显示基板，其中，所述复位信号线的信号为有效电平信号的持续时间小于所述第二扫描信号线为有效电平信号的持续时间；
    所述第一扫描信号线的信号为有效电平信号的持续时间小于所述第二扫描信号线为有效电平信号的持续时间；
    所述复位信号线的信号为有效电平信号的持续时间小于或者等于所述第一扫描信号线的信号为有效电平信号的持续时间。
  10. 根据权利要求7或8所述的显示基板，其中，所述复位信号线和所述第一扫描信号线的信号在第二阶段为无效电平信号。
  11. 根据权利要求7或8所述的显示基板，其中，所述复位信号线和所述第一扫描信号线的信号在第二个第三阶段至第N个第三阶段为无效电平信号，N大于或者等于2，N＝M/K，其中，M为显示基板的基准频率，K为显示基板在第一驱动模式的刷新率，所述基准频率为第二驱动模式的刷新率或者预设刷新率。
  12. 根据权利要求7或8所述的显示基板，其中，所述第二阶段包括：第一刷新子阶段；
    所述第一扫描信号线的信号在所述第二阶段为无效电平信号；
    所述复位信号线的信号在所述第一刷新子阶段为有效电平信号，且在第三时间段为无效电平信号，所述第三时间段为第二阶段除了第一刷新子阶段 之外的时间段。
  13. 根据权利要求12所述的显示基板，其中，所述第二个第三阶段至第N个第三阶段中任一第三阶段包括：第三保持子阶段；
    所述第一扫描信号线的信号在所述第二个第三阶段至第N个第三阶段为无效电平信号；
    所述复位信号线在所述第二个第三阶段至第N个第三阶段中的任一第三阶段中的第三保持子阶段为有效电平信号，且在第四时间段为无效电平信号，所述第四时间段为所述第二个第三阶段至第N个第三阶段中的任一第三阶段除了第三保持子阶段之外的时间段。
  14. 根据权利要求13所述的显示基板，其中，所述复位信号线的信号为有效电平信号的频率等于所述发光信号线的信号为无效电平信号的频率。
  15. 根据权利要求7或8所述的显示基板，其中，所述第二阶段包括：第二刷新子阶段；
    所述复位信号线的信号在所述第二阶段为无效电平信号；
    所述第一扫描信号线的信号在所述第二刷新子阶段为有效电平信号，且在第五时间段为无效电平信号，所述第五时间段为第二阶段除了第二刷新子阶段之外的时间段。
  16. 根据权利要求15所述的显示基板，其中，所述第二个第三阶段至第N个第三阶段中任一第三阶段包括：第四保持子阶段；
    所述复位信号线的信号在所述第二个第三阶段至第N个第三阶段为无效电平信号；
    所述第一扫描信号线在所述第二个第三阶段至第N个第三阶段中任一第三阶段中的第四保持子阶段为有效电平信号，且在第六时间段为无效电平信号，所述第六时间段为所述第二个第三阶段至第N个第三阶段中的任一第三阶段除了第四保持子阶段之外的时间段。
  17. 根据权利要求16所述的显示基板，其中，所述第一扫描信号线的信号为有效电平信号的频率等于所述发光信号线的信号为无效电平信号的频率。
  18. 根据权利要求7或8所述的显示基板，其中，所述第二阶段包括： 第一刷新子阶段和第三刷新子阶段，所述第一刷新子阶段和所述第三刷新子阶段的持续时间之和小于所述第二阶段的持续时间；
    所述复位信号线的信号在所述第一刷新子阶段为有效电平信号，在且第三时间段为无效电平信号，所述第三时间段为第二阶段除了第一刷新子阶段之外的时间段；
    所述第一扫描信号线的信号在所述第三刷新子阶段为有效电平信号，且在第七时间段为无效电平信号，所述第七时间段为第二阶段除了第二刷新子阶段之外的时间段。
  19. 根据权利要求18所述的显示基板，其中，所述第二个第三阶段至第N个第三阶段中任一第三阶段包括：第三保持子阶段和第五保持子阶段，所述第三保持子阶段和所述第五保持子阶段的持续时间之和小于所述第三阶段的持续时间；
    所述复位信号线在所述第二个第三阶段至第N个第三阶段中的第三保持子阶段为有效电平信号，且在第四时间段为无效电平信号，所述第四时间段为所述第二个第三阶段至第N个第三阶段中的任一第三阶段除了第三保持子阶段之外的时间段；
    所述第一扫描信号线在所述第二个第三阶段至第N个第三阶段中任一第三阶段的第五保持子阶段为有效电平信号，且在第八时间段为无效电平信号，、所述第八时间段为所述第二个第三阶段至第N个第三阶段中的任一第三阶段除了第五保持子阶段之外的时间段。
  20. 根据权利要求19所述的显示基板，其中，所述复位信号线的信号为有效电平信号的频率和所述第一扫描信号线的信号为有效电平信号的频率均等于所述发光信号线的信号为无效电平信号的频率。
  21. 根据权利要求4所述的显示基板，还包括：发光元件，所述发光元件包括：阳极，所述像素电路还包括：写入晶体管、阳极复位晶体管、节点复位晶体管、补偿复位晶体管、补偿晶体管、第一发光控制晶体管、第二发光控制子晶体管、驱动晶体管、电容以及第一电源线，所述电容包括：第一极板和第二极板；
    所述数据信号线与所述写入晶体管的第一极电连接，所述第一初始信号线与所述阳极复位晶体管的第一极电连接，所述第二初始信号线与所述节点复位晶体管的第一极电连接，所述复位信号线分别与所述阳极复位晶体管和所述节点复位晶体管的控制极电连接，所述第一扫描信号线分别与所述补偿晶体管和所述写入晶体管的控制极电连接，所述第二扫描信号线与所述补偿复位晶体管的控制极电连接，所述发光信号线分别与所述第一发光控制晶体管和所述第二发光控制晶体管的控制极电连接；所述节点复位晶体管的第二极分别与补偿复位晶体管的第二极和补偿晶体管的第一极电连接，所述驱动晶体管的控制极分别与电容的第一极板和补偿复位晶体管的第一极电连接，所述驱动晶体管的第一极分别与写入晶体管的第二极和第一发光控制晶体管的第二极电连接，所述驱动晶体管的第二极分别与补偿晶体管的第二极和第二发光控制晶体管的第一极电连接，所述第一发光控制晶体管的第一极分别与第一电源线和电容的第二极板电连接，所述第二发光控制晶体管的第二极与阳极复位晶体管的第二极和发光元件的阳极电连接；
    所述补偿复位晶体管的晶体管类型与所述补偿晶体管、所述驱动晶体管、所述第一发光控制晶体管、所述第二发光控制晶体管、所述节点复位晶体管、所述写入晶体管和所述阳极复位晶体管的晶体管类型相反。
  22. 根据权利要求4所述的显示基板，还包括：发光元件，所述发光元件包括：阳极，所述像素电路还包括：写入晶体管、阳极复位晶体管、第一节点复位晶体管、第二节点复位晶体管、补偿晶体管、第一发光控制晶体管、第二发光控制子晶体管、驱动晶体管、电容和第三初始信号线，所述电容包括：第一极板和第二极板；
    所述数据信号线与所述写入晶体管的第一极电连接，所述第一初始信号线与所述阳极复位晶体管的第一极电连接，所述第二初始信号线与所述第一节点复位晶体管的第一极电连接，所述第三初始信号线与所述第二节点复位晶体管的第一极电连接，所述复位信号线分别与所述阳极复位晶体管、所述第一节点复位晶体管的控制极和所述第二节点复位晶体管的控制极电连接，所述第一扫描信号线与所述写入晶体管的控制极电连接，所述发光信号线分别与所述第一发光控制晶体管和所述第二发光控制晶体管的控制极电连接； 所述第一节点复位晶体管的第二极分别与所述电容的第一极板和补偿晶体管的第一极电连接，所述驱动晶体管的控制极与电容的第一极板电连接，所述驱动晶体管的第一极分别与写入晶体管的第二极、第一发光控制晶体管的第二极和第二节点复位晶体管的第二极电连接，所述驱动晶体管的第二极分别与补偿晶体管的第二极和第二发光控制晶体管的第一极电连接，所述第一发光控制晶体管的第一极分别与第一电源线和电容的第二极板电连接，所述第二发光控制晶体管的第二极与阳极复位晶体管的第二极和发光元件的阳极电连接；
    所述补偿晶体管的晶体管类型与所述驱动晶体管、所述第一发光控制晶体管、所述第二发光控制晶体管、所述第一节点复位晶体管、所述第二节点复位晶体管、所述写入晶体管和所述阳极复位晶体管的晶体管类型相反。
  23. 一种显示装置，包括：如权利要求1至22任一项所述的显示基板。
  24. 一种显示基板的驱动方法，设置为驱动如权利要求1至22任一项所述的显示基板，所述方法包括：
    在保持帧，数据信号线提供第一数据信号，所述第一数据信号为直流信号，且所述第一数据信号的电压值恒定，和/或在刷新帧和保持帧第一初始信号线提供第一初始信号，所述第一初始信号为交流信号。
CN202280001196.9A 2022-05-12 2022-05-12 显示基板及其驱动方法、显示装置 Pending CN117396944A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/092379 WO2023216175A1 (zh) 2022-05-12 2022-05-12 显示基板及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN117396944A true CN117396944A (zh) 2024-01-12

Family

ID=88729374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280001196.9A Pending CN117396944A (zh) 2022-05-12 2022-05-12 显示基板及其驱动方法、显示装置

Country Status (2)

Country Link
CN (1) CN117396944A (zh)
WO (1) WO2023216175A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349511B1 (ko) * 2017-08-08 2022-01-12 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN111968574B (zh) * 2020-09-03 2022-04-12 上海天马微电子有限公司 一种显示装置及驱动方法
CN115101013A (zh) * 2021-03-01 2022-09-23 上海天马微电子有限公司 显示面板及其驱动方法和显示装置
US20240105119A1 (en) * 2021-04-23 2024-03-28 Boe Technology Group Co., Ltd. Pixel Circuit, Driving Method Therefor, and Display Apparatus
CN113892132B (zh) * 2021-06-23 2022-08-09 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
EP4300474A4 (en) * 2021-07-30 2024-02-28 Boe Technology Group Co Ltd PIXEL CIRCUIT, CONTROL METHOD AND DISPLAY DEVICE
CN113889030B (zh) * 2021-09-29 2023-01-10 京东方科技集团股份有限公司 显示面板的驱动方法及显示装置
CN113903307B (zh) * 2021-10-21 2023-09-15 京东方科技集团股份有限公司 信号提供方法、信号提供模组和显示装置
CN113990259B (zh) * 2021-11-04 2023-10-20 京东方科技集团股份有限公司 像素驱动电路及显示面板
CN113990244B (zh) * 2021-11-10 2023-12-12 京东方科技集团股份有限公司 显示面板的驱动方法，显示驱动电路及显示装置
CN114038429B (zh) * 2021-11-24 2023-06-13 京东方科技集团股份有限公司 显示面板及驱动方法、显示装置

Also Published As

Publication number Publication date
WO2023216175A1 (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
CN109523956B (zh) 像素电路及其驱动方法、显示装置
US7365714B2 (en) Data driving apparatus and method of driving organic electro luminescence display panel
US11069298B2 (en) Driving circuit, display panel, driving method and display device
KR100489272B1 (ko) 유기 전계발광소자 및 그의 구동방법
WO2023005694A1 (zh) 像素电路及其驱动方法、显示面板
CN110021273B (zh) 像素电路及其驱动方法、显示面板
KR20040019207A (ko) 유기전계발광소자와 그의 구동장치 및 방법
CN109979394A (zh) 像素电路及其驱动方法、阵列基板及显示装置
CN113950715B (zh) 像素电路及其驱动方法、显示装置
CN110246459A (zh) 像素电路及其驱动方法、显示面板及显示装置
CN113889030B (zh) 显示面板的驱动方法及显示装置
CN112771600B (zh) 像素电路及其驱动方法、阵列基板及显示装置
WO2019052393A1 (en) PIXEL CIRCUIT, ITS CONTROL METHOD, AND DISPLAY APPARATUS
US11580897B2 (en) Pixel and display device including the same
CN113990244B (zh) 显示面板的驱动方法，显示驱动电路及显示装置
KR20070118451A (ko) 유기발광다이오드 표시소자
WO2022227485A1 (zh) 像素电路及其驱动方法、显示基板及显示装置
KR20070071524A (ko) 유기발광다이오드 표시소자의 구동방법 및 장치
CN117396944A (zh) 显示基板及其驱动方法、显示装置
KR102554380B1 (ko) 전계발광표시장치
WO2022217527A1 (zh) 显示面板及其控制方法、显示装置
WO2022222055A1 (zh) 像素电路及其驱动方法、显示面板及其驱动方法
US11769435B2 (en) Deformed display device
WO2023023957A1 (zh) 一种显示面板和显示装置
CN117711306A (zh) 显示基板及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination