CN115482778A - 收发器及驱动收发器的方法 - Google Patents

收发器及驱动收发器的方法 Download PDF

Info

Publication number
CN115482778A
CN115482778A CN202210441985.6A CN202210441985A CN115482778A CN 115482778 A CN115482778 A CN 115482778A CN 202210441985 A CN202210441985 A CN 202210441985A CN 115482778 A CN115482778 A CN 115482778A
Authority
CN
China
Prior art keywords
clock
training pattern
information
frequency information
clock training
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210441985.6A
Other languages
English (en)
Inventor
金铉秀
朴东愿
金俊达
闵庚律
裵钟晩
宋晙溶
陈泰荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115482778A publication Critical patent/CN115482778A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本公开提供一种收发器和驱动收发器的方法。收发器包括通过第一线和第二线彼此连接的发送器和接收器。所述发送器在第一模式中将具有第一电压范围的信号发送到所述第一线和所述第二线，并且在第二模式中将具有小于所述第一电压范围的第二电压范围的信号发送到所述第一线和所述第二线。在向所述接收器发送第(1‑1)有效载荷中，所述发送器在所述第一模式、所述第二模式和所述第一模式中被顺序地驱动，并且在所述第二模式中发送第一时钟训练图案和所述第(1‑1)有效载荷。所述接收器包括：时钟数据恢复电路，生成与接收的所述第一时钟训练图案相对应的第一时钟信号；以及寄存器，存储所述第一时钟训练图案的第一频率信息和第一相位信息。

Description

收发器及驱动收发器的方法
相关申请的交叉引用
本申请要求2021年6月14日提交的韩国专利申请第10-2021-0077052号的优先权以及由此产生的所有利益，该韩国专利申请的全部内容通过引用并入本文。
技术领域
本发明的实施例涉及一种收发器以及驱动收发器的方法。
背景技术
随着信息技术的发展，作为用户和信息之间的连接媒介的显示装置的重要性被强调。响应于此，诸如液晶显示装置和有机发光显示装置的显示装置的使用正在增加。
发明内容
通常，显示装置可以使用移动产业处理器接口(“MIPI”)协议来执行内部通信。此时，在使用MIPI协议时可能需要单独的时钟线。当存在时钟线时，存在物理/空间成本增加和功耗增加的缺点。
本发明的实施例提供一种能够减少时钟训练图案的锁定时间的收发器以及驱动所述收发器的方法。
在本发明的一实施例中，收发器包括：发送器和接收器，通过第一线和第二线彼此连接。所述发送器在第一模式中将具有第一电压范围的第一信号发送到所述第一线和所述第二线，并且在第二模式中将具有小于所述第一电压范围的第二电压范围的第二信号发送到所述第一线和所述第二线。在向所述接收器发送第(1-1)有效载荷中，所述发送器在所述第一模式、所述第二模式和所述第一模式中被顺序地驱动，并且在所述第二模式中发送第一时钟训练图案和所述第(1-1)有效载荷，并且所述接收器包括：时钟数据恢复电路，生成与从所述发送器发送到所述接收器的第一时钟训练图案相对应的第一时钟信号；以及寄存器，存储所述第一时钟训练图案的第一频率信息和第一相位信息。
在一实施例中，所述时钟数据恢复电路可以接收所述第一时钟训练图案和所述第(1-1)有效载荷，并且在预定时段之后接收第二时钟训练图案和第(1-2)有效载荷，并且所述时钟数据恢复电路可以生成与所述第二时钟训练图案相对应的第二时钟信号。
在一实施例中，所述时钟数据恢复电路可以通过所述第一频率信息和所述第一相位信息生成所述第一时钟信号。
在一实施例中，所述寄存器可以将所述第一频率信息和所述第一相位信息提供到所述时钟数据恢复电路，并且所述时钟数据恢复电路可以基于所述第一频率信息生成所述第二时钟训练图案的第二频率信息，并且基于所述第一相位信息生成第二相位信息。
在一实施例中，用于跟踪所述第二频率信息和所述第二相位信息中的至少一个的时间可以与用于跟踪所述第一频率信息和所述第一相位信息的时间不同。
在一实施例中，用于跟踪所述第二频率信息和所述第二相位信息中的至少一个的所述时间可以短于用于跟踪所述第一频率信息和所述第一相位信息的所述时间。
在一实施例中，所述时钟数据恢复电路可以接收所述第二时钟训练图案和所述第(1-2)有效载荷，并且在预定时段之后接收第三时钟训练图案和第(1-3)有效载荷。
在一实施例中，所述寄存器可以存储所述第二频率信息和所述第二相位信息，并且将所述第二频率信息和所述第二相位信息提供到所述时钟数据恢复电路，并且所述时钟数据恢复电路可以基于所述第二频率信息生成所述第三时钟训练图案的第三频率信息，并且基于所述第二相位信息生成所述第三时钟训练图案的第三相位信息。
在一实施例中，用于跟踪所述第三频率信息和所述第三相位信息中的至少一个的时间可以短于用于跟踪所述第一频率信息和所述第一相位信息的所述时间，并且可以不同于用于跟踪所述第二频率信息和所述第二相位信息的所述时间。
在一实施例中，所述寄存器可以存储所述第二时钟训练图案的第二相位信息，并且将所述第一频率信息和所述第二相位信息提供到所述时钟数据恢复电路，并且所述时钟数据恢复电路可以反映所述第一频率信息以将所述第一频率信息用作所述第三时钟训练图案的第三频率信息，并且基于所述第二相位信息生成所述第三时钟训练图案的第三相位信息。
在本发明的一实施例中，一种收发器包括：发送器，包含第一数据发送器；以及接收器，包含通过第一线和第二线连接到所述第一数据发送器的第一数据接收器。所述第一数据接收器包括：时钟数据恢复电路，生成与第一时钟训练图案相对应的第一时钟信号；以及寄存器，存储所述第一时钟训练图案的第一频率信息和第一相位信息。所述时钟数据恢复电路从所述第一数据发送器接收第一时钟训练图案和第(1-1)有效载荷，并且在预定时段之后接收第二时钟训练图案和第(1-2)有效载荷，并且用于跟踪所述第二时钟训练图案的第二频率信息和第二相位信息的时间短于用于跟踪所述第一频率信息和所述第一相位信息的时间。
在一实施例中，所述时钟数据恢复电路可以包括：频率计数器，对所述第一时钟训练图案的所述第一频率信息进行计数，并且将所述第一频率信息提供给所述寄存器；以及相位计数器，对所述第一时钟训练图案的所述第一相位信息和所述第(1-1)有效载荷进行计数，并且将所述第一相位信息提供给所述寄存器。
在一实施例中，在所述第二时钟训练图案中，所述寄存器可以将所述第一频率信息提供到所述频率计数器，并且所述频率计数器可以基于所述第一频率信息对来自所述第二时钟训练图案的所述第二频率信息进行计数。
在一实施例中，在所述第二时钟训练图案中，所述寄存器可以将所述第一相位信息提供到所述相位计数器，并且所述相位计数器可以基于所述第一相位信息对来自所述第二时钟训练图案的所述第二相位信息进行计数。
在一实施例中，所述时钟数据恢复电路可以从所述第一数据发送器接收所述第二时钟训练图案和所述第(1-2)有效载荷，并且在预定时段之后接收第三时钟训练图案和第(1-3)有效载荷，并且用于跟踪所述第三时钟训练图案的第三频率信息和第三相位信息的时间可以短于用于跟踪所述第一频率信息和所述第一相位信息的所述时间，并且可以不同于用于跟踪所述第二频率信息和所述第二相位信息的所述时间。
在一实施例中，在所述第三时钟训练图案中，所述寄存器可以将所述第二频率信息提供到所述频率计数器，并且所述频率计数器可以基于所述第二频率信息对所述第三频率信息进行计数。
在一实施例中，在所述第三时钟训练图案中，所述寄存器可以将所述第二相位信息提供到所述相位计数器，并且所述相位计数器可以基于所述第二相位信息对所述第三相位信息进行计数。
在一实施例中，在所述第三时钟训练图案中，所述寄存器可以将所述第一频率信息提供到所述频率计数器，并且所述频率计数器可以反映所述第一频率信息以将所述第一频率信息用作所述第三时钟训练图案的所述第三频率信息。
在本发明的一实施例中，一种驱动收发器的方法，所述收发器包括通过第一线和第二线连接的发送器和接收器，所述方法包括：在第一模式中，由所述发送器将具有第一电压范围的第一信号发送至所述第一线和所述第二线；在第二模式中，由所述发送器将具有小于所述第一电压范围的第二电压范围的第二信号发送到所述第一线和所述第二线；以及在所述第一模式中，由所述发送器将具有所述第一电压范围的所述信号顺序地发送到所述第一线和所述第二线。在向所述接收器发送第(1-1)有效载荷和所述第(1-2)有效载荷中，所述发送器在所述第二模式中向所述接收器发送第一时钟训练图案和第(1-1)有效载荷，并且在预定时段之后向所述接收器发送第二时钟训练图案和第(1-2)有效载荷。所述方法还包括在接收所述第一时钟训练图案和所述第(1-1)有效载荷之后的预定时段之后，由所述接收器接收所述第二时钟训练图案和所述第(1-2)有效载荷，并且用于跟踪所述第二时钟训练图案的第二频率信息和第二相位信息的时间短于用于跟踪所述第一时钟训练图案的第一频率信息和第一相位信息的时间。
在一实施例中，所述接收器可以在接收所述第二时钟训练图案和所述第(1-2)有效载荷之后的预定时段之后接收第三时钟训练图案和第(1-3)有效载荷，并且用于跟踪所述第三时钟训练图案的第三频率信息和第三相位信息的时间可以短于用于跟踪所述第一频率信息和所述第一相位信息的所述时间，并且可以不同于用于跟踪所述第二频率信息和所述第二相位信息的所述时间。
在一实施例中，当跟踪当前时钟训练图案的频率信息和相位信息中的至少一个时，由于使用了在前时钟训练图案的频率信息和相位信息中的至少一个，因此可以缩短用于跟踪当前时钟训练图案的频率信息和相位信息中的至少一个的锁定时间。
因此，在一实施例中，可以通过恢复时钟训练图案来缩短用于生成时钟信号的时间。
实施例中的效果不受上述示例内容的限制，并且在说明书中包括更多的各种效果。
附图说明
本发明的上述和其他特征将通过参考附图更详细地描述本发明的实施例而变得更加明显，其中：
图1和图2是示出收发器的实施例的图；
图3和图4是示出图1和图2中所示的发送器的操作的实施例的图；
图5是示出接收器的操作的实施例的图；
图6是示出接收器的配置的实施例的图；
图7是示出时钟数据恢复电路和寄存器的实施例的图；
图8和图9是示出时钟数据恢复电路的操作的实施例的图；
图10和图11是示出时钟数据恢复电路的操作的实施例的图；
图12和图13是示出接收器的效果的实施例的图；
图14是示意性地示出显示装置的实施例的图；
图15是示出图14中包含的像素的电路图；以及
图16是示出驱动图15中所示的像素的方法的时序图。
具体实施方式
本发明的实施例可以以各种方式进行修改并且具有各种形式。因此，具体实施例将在附图中示出并且将在说明书中进行详细描述。然而，应当理解的是，本公开并不旨在限于所公开的具体形式，并且本公开包括在本发明的精神和技术范围内的所有修改、等同物和替换。
术语“第一”和“第二”等可以用于描述各种组件，但组件不应受术语的限制。术语仅用于将一个组件与另一组件区分开来的目的。在不脱离本发明的范围的情况下，例如，第一组件可以被称为第二组件，并且类似地，第二组件也可以被称为第一组件。除非上下文另有明确说明，否则单数表达包括复数表达。
应当理解的是，在本申请中，使用“包括”或“具有”等术语来指定存在说明书中描述的特征、数量、步骤、操作、组件、部件，或其组合，但不排除存在或附加一个或多个其他特征、数量、步骤、操作、组件、部件或其组合的可能性。
考虑到所讨论的测量和与特定数量的测量相关联的误差(即，测量系统的局限性)，如本文所使用的“大约”或“近似”包括所陈述的值，并且表示在由本领域普通技术人员所确定的特定值的可接受偏差范围内。例如，“大约”可以表示在一个或多个标准偏差之内，或者例如在所陈述的值的±30％、±20％、±10％或±5％之内。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明所属的本领域普通技术人员通常理解的相同含义。还将理解的是，除非在此明确定义，否则术语(诸如那些在通用词典中定义的术语)应解释为具有与它们在相关领域和本发明的上下文中的含义相一致的含义，并且不应解释为理想化或过于形式化的意义。
下面结合与本发明的实施例相关的附图对本发明的实施例中的收发器进行说明。
图1和图2是示出收发器的实施例的图。
参照图1和图2，实施例中的收发器TSCV可以包括发送器TXD和接收器RXD。
发送器TXD可以包括发送控制器TXC、第一数据发送器TX1和编码器ENC。接收器RXD可以包括接收控制器RXC、第一数据接收器RX1、解码器DEC和延迟电路。
第一数据发送器TX1可以通过第一线dp1和第二线dn1连接到第一数据接收器RX1。第一数据发送器TX1和第一数据接收器RX1也可以称为第一数据信道。第一数据发送器TX1和第一数据接收器RX1可以对应于开放系统互连(“OSI”)7层模型的物理层和数据链路层，可以对应于传输控制协议/互联网协议(“TCP/IP”)的网络接口，或者可以对应于移动产业处理器接口(“MIPI”)协议的物理层。MIPI协议的物理层可以根据诸如D-PHY、C-PHY和M-PHY的各种预定规范进行配置。在下文中，以根据MIPI协议的物理层之中的D-PHY规范配置第一数据发送器TX1和第一数据接收器RX1的情况为例进行描述。
发送控制器TXC和接收控制器RXC可以对应于OSI 7层模型的网络层和传输层，或者可以对应于TCP/IP协议的因特网和传输，或者可以对应于MIPI协议的协议层。MIPI协议的协议层可以根据诸如显示器串行接口(“DSI”)和相机串行接口(“CSI”)的各种预定义的规范来配置。在下文中，将其中根据MIPI协议的协议层之中的DSI规范配置发送控制器TXC和接收控制器RXC的情况作为示例进行描述。
发送控制器TXC、第一数据发送器TX1和编码器ENC可以在硬件中彼此分开配置，或者可以具有其中两个或多个在硬件中集成的配置。发送控制器TXC、第一数据发送器TX1和编码器ENC可以在软件中彼此分开配置，或者可以具有其中两个或多个在软件中集成的配置。在一实施例中，发送器TXD可以配置为另一控制器(例如，应用处理器(“AP”)、图形处理单元(“GPU”)或中央处理单元(“CPU”)等)的一部分(硬件或软件)，或者可以配置为独立的硬件(例如，发送专用集成电路(“IC”))。
接收控制器RXC、第一数据接收器RX1、解码器DEC和延迟电路可以在硬件中彼此分开，或者可以具有其中两个或多个在硬件中集成的配置。接收控制器RXC、第一数据接收器RX1、解码器DEC和延迟电路可以在软件中彼此分开配置，或者可以具有其中两个或多个在软件中集成的配置。在一实施例中，接收器RXD可以配置为另一控制器(例如，时序控制器(“TCON”)、TCON嵌入式驱动器IC(“TED”)或驱动器IC(“D-IC”)等)的一部分(硬件或软件)，或者可以配置为独立的硬件(例如，接收专用IC)。
发送控制器TXC可以将包括第三有效载荷Payload(参照图3)(即，原始有效载荷)的第一数据Data1提供到编码器ENC。编码器ENC可以对第一数据Data1进行编码以生成包括第一有效载荷(即，编码有效载荷)的第一编码数据eData1，并且将第一编码数据eData1提供到第一数据发送器TX1。第一数据发送器TX1可以通过根据预定协议在第一编码数据eData1之前和之后添加其他数据来发送其他数据。
第一数据接收器RX1可以使用第一编码数据eData1来生成时钟信号并且基于生成的时钟信号对通过第一线dp1和第二线dn1接收的数据进行采样。在一实施例中，例如，第一数据接收器RX1可以包括时钟数据恢复电路CDR(参照图6)、解串器DES(参照图6)或寄存器REG(参照图6)等。第一数据接收器RX1可以向解码器DEC提供包括与第一编码数据eData1的第一有效载荷相同的第一有效载荷的第二编码数据eData2。解码器DEC可以对第二编码数据eData2进行解码以生成包括与第一数据Data1的有效载荷相同的有效载荷的第二数据Data2，并且将第二数据Data2提供到接收控制器RXC。
第一数据接收器RX1可以根据协议生成必要的多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS。此时，延迟电路可以将多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS延迟一解码时间，并且将多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS提供到接收控制器RXC。在本文中，解码时间可以是解码器DEC对第二编码数据eData2进行解码以生成第二数据Data2所需的时间。
另外，控制信号RxByteClkHS可以是用于通知字节单元的数据发送器的时钟信号。在一实施例中，例如，控制信号RxByteClkHS可以指示针对控制信号RxByteClkHS的每一个周期发送第二数据Data2的一个字节。另外，控制信号RxByteClkHS可以是用于接收控制器RXC中的数据处理的时钟信号。在一实施例中，例如，控制信号RxByteClkHS可以是用于解串器DES(参照图6)之后的数据处理的整个系统时钟。
作为示例，图1的收发器TSCV配置有一个数据信道，但是如图2中所示，收发器TSCV可以配置有多个数据信道(例如，四个数据信道)。
参照图2，发送器TXD可以包括第二数据发送器TX2、第三数据发送器TX3和第四数据发送器TX4以及对应的编码器ENCb、ENCc和ENCd。接收器RXD可以包括第二数据接收器RX2、第三数据接收器RX3和第四数据接收器RX4以及对应的解码器DECb、DECc和DECd。另外，接收器RXD可以包括控制信号生成器和延迟电路。
第二数据发送器TX2可以通过第一线dp2和第二线dn2连接到第二数据接收器RX2。第二数据发送器TX2和第二数据接收器RX2也可以称为第二数据信道。第三数据发送器TX3可以通过第一线dp3和第二线dn3连接到第三数据接收器RX3。第三数据发送器TX3和第三数据接收器RX3也可以称为第三数据信道。第四数据发送器TX4可以通过第一线dp4和第二线dn4连接到第四数据接收器RX4。第四数据发送器TX4和第四数据接收器RX4也可以称为第四数据信道。多个数据信道可以彼此独立地发送和接收数据。
由于编码器ENCb、ENCc和ENCd对数据Data1b、Data1c和Data1d进行编码以生成编码数据eData1b、eData1c和eData1d的操作与编码器ENC的操作基本上相同，因此省略重复描述。
由于解码器DECb、DECc和DECd对编码数据eData2b、eData2c和eData2d进行解码以生成数据Data2b、Data2c和Data2d的操作与解码器DEC的操作基本上相同，因此省略重复描述。
控制信号生成器可以使用由第二数据接收器RX2、第三数据接收器RX3和第四数据接收器RX4接收的数据来生成控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS。在一实施例中，例如，控制信号生成器可以对准由第二数据接收器RX2、第三数据接收器RX3和第四数据接收器RX4接收的数据的时序，并且基于对准的数据生成控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS。
延迟电路可以将多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS延迟一解码时间并且将多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS提供到接收控制器RXC。在本文中，解码时间可以是解码器DEC、DECb、DECc和DECd对第二编码数据eData2、eData2b、eData2c和eData2d进行解码以生成第二数据Data2、Data2b、Data2c和Data2d所需的时间。在一实施例中，例如，当解码器DEC、DECb、DECc和DECd的解码时间彼此不同时，延迟电路可以基于最慢的解码时间来延迟多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS。
在下文中，将参照图3至图4描述发送器TXD(参照图1)。
图3和图4是示出图1和图2中所示的发送器的操作的图。
参照图3，编码器ENC可以接收包括第三有效载荷Payload的第一数据Data1。编码器ENC可以对第三有效载荷Payload进行编码以生成第一有效载荷ePayload，并且在第一有效载荷ePayload之前和之后添加数据以生成第一编码数据eData1。在一实施例中，例如，第一编码数据eData1可以顺序地包括时钟训练图案CLK-T、起始图案STP、第一有效载荷ePayload和结束图案EDP。
时钟训练图案CLK-T可以包括时钟信息。接收器RXD可以通过时钟信息生成具有预定频率和预定相位的时钟信号。在一实施例中，例如，时钟训练图案CLK-T可以是其中一个1和一个0重复的图案(例如，01010101…)。由接收器RXD的时钟数据恢复电路生成的时钟信号的频率和相位可能会因外部因素(噪声或温度等)而发生不希望的变化。接收器RXD可以使用时钟训练图案CLK-T来校正时钟信号的频率和相位。在另一实施例中，时钟训练图案CLK-T可以重复地包括多个连续的0和多个连续的1(例如，00001111000001111…)。在一实施例中，由时钟训练图案CLK-T指示的频率信息和相位信息可以根据多个连续0的数量或多个连续1的数量而变化。
起始图案STP可以是通知第一有效载荷ePayload的发送起始的图案。起始图案STP可以是处于编码状态的第一有效载荷ePayload可以不包括的图案，即，起始图案STP可以是禁止用于第一有效载荷ePayload的图案。在一实施例中，例如，起始图案STP可以配置为24b'011100_000000_111111_110001'。
第一有效载荷ePayload可以包括时钟信息。在一实施例中，例如，当第三有效载荷Payload中存在许多连续的0或许多连续的1时，由于信号的转变可能很小，因此在第一数据接收器RX1中可能无法充分地执行时钟信号的相位校正，并且可能会出现时钟信号的偏差。因此，编码器ENC可以执行编码使得相比于第三有效载荷Payload，第一有效载荷ePayload的转变次数(从0变化到1或者从1变化到0)更大。编码器ENC可以执行编码，使得第一有效载荷ePayload周期性地具有预定规则的比特。
结束图案EDP可以是通知第一有效载荷ePayload的发送结束的图案。在一实施例中，例如，结束图案EDP可以配置为24b'011100_111111_000000_110001'。例如，结束图案EDP可以是处于编码状态的第一有效载荷ePayload可以不包括的图案，即，结束图案EDP可以是禁止用于第一有效载荷ePayload的图案。
第一数据发送器TX1可以接收包括第一有效载荷ePayload的第一编码数据eData1。第一数据发送器TX1可以通过根据预定协议在第一编码数据eData1之前和之后添加其他数据来发送其他数据。在一实施例中，例如，当预定协议是MIPI协议时，第一数据发送器TX1可以顺序地发送图案HS-zero、图案HS-sync、第一编码数据eData1、图案HS-trail和图案HS-exit。
参照图4，发送器TXD(具体地，第一数据发送器TX1)可以在第一模式mode1中将具有第一电压范围vr1的信号发送到第一线dp1和第二线dn1。发送器TXD可以在第二模式mode2中将具有小于第一电压范围vr1的第二电压范围vr2的信号发送到第一线dp1和第二线dn1。
在一实施例中，例如，第一电压范围vr1的上限可以大于第二电压范围vr2的上限，并且第一电压范围vr1的下限可以小于第二电压范围vr2的下限。当MIPI协议应用于收发器TSCV时，第一模式mode1可以是低功率(“LP”)模式，并且第二模式mode2可以是高速(“HS”)模式。
在第一模式mode1中，第一线dp1和第二线dn1可以以单端方法使用。即，在第一模式mode1中发送到第一线dp1和第二线dn1中的每一个的信号可以彼此相同或不同。在第二模式mode2中，第一线dp1和第二线dn1可以以差分方法使用。即，在第二模式mode2中发送到第一线dp1和第二线dn1中的每一个的信号彼此不同。第一线dp1可以是正极线，并且第二线dn1可以是负极线。
在将第一有效载荷ePayload发送到接收器RXD中，发送器TXD可以在第一模式mode1、第二模式mode2和第一模式mode1中被顺序地驱动，并且发送器TXD可以在第二模式mode2中发送时钟训练图案CLK-T和第一有效载荷ePayload。
为了通知从第一模式mode1切换到第二模式mode2，发送器TXD可以将预定义的图案(例如，图案LP-11、图案LP-01和图案LP-00)发送到第一线dp1和第二线dn1。
在一实施例中，例如，发送器TXD可以在时间点t1c之前将施加到第一线dp1和第二线dn1的信号保持为逻辑高电平(即，图案LP-11)。当信号的电压电平大于预定义的第一阈值电压电平时，可以确定信号的电压电平为逻辑高电平，并且当信号的电压电平小于预定义的第二阈值电压电平时，可以确定信号的电压电平为逻辑低电平。接下来，在时间点t1c处，发送器TXD可以将第一线dp1的信号改变为逻辑低电平并且将第二线dn1的信号保持为逻辑高电平(即，图案LP-01)。接下来，在时间点t2c处，发送器TXD可以将第一线dp1的信号保持为逻辑低电平，并且将第二线dn1的信号改变为逻辑低电平(即，图案LP-00)。
接下来，在第二模式mode2中，发送器TXD可以顺序地发送上述图案HS-zero、图案HS-sync、第一编码数据eData1、图案HS-trail和图案HS-exit。在一实施例中，例如，发送器TXD可以在时段t3c到t4c期间发送图案HS-zero，在时段t4c到t5c期间发送图案HS-sync，在时段t5c到t6c期间发送时钟训练图案CLK-T，在时段t6c到t7c期间发送起始图案STP，在时段t7c到t8c期间发送第一有效载荷ePayload，在时段t8c到t9c期间发送结束图案EDP，在时段t9c到t10c期间发送图案HS-trail，并且在时间点t10c之后发送图案HS-exit。
图案HS-zero可以是用于在从第一模式mode1进入第二模式mode2之后通知等待时段的图案。在一实施例中，例如，图案HS-zero可以是其中重复0的图案。
图案HS-sync可以是通知第一编码数据eData1的发送起始的图案。在一实施例中，例如，图案HS-sync可以具有0xB8h的值或00011101的值。
图案HS-trail可以是通知第一编码数据eData1的发送结束的图案。图案HS-trail可以是其中重复与第一编码数据eData1的最后数据相反的值的图案。在一实施例中，例如，当第一编码数据eData1的最后数据(比特)是0时，图案HS-trail可以是其中重复1的图案。在一实施例中，例如，当第一编码数据eData1的最后数据(比特)是1时，图案HS-trail可以是其中重复0的图案。
图案HS-exit可以是通知第二模式mode2结束并且第一模式mode1起始的图案。图案HS-exit可以不包括预定比特，而是可以是其中电压被增加到超过第二电压范围vr2的转变图案。从时间点t10c到时间点t12c图案HS-exit可以被发送。
发送器TXD可以从时间点t11c将施加到第一线dp1和第二线dn1的信号改变为逻辑高电平(即，图案LP-11)。因此，发送器TXD可以通知第二模式mode2结束并且第一模式mode1起始。
接收器RXD可以使用时钟训练图案CLK-T和第一有效载荷ePayload来生成时钟信号。第一数据接收器RX1可以包括时钟数据恢复电路CDR(参见图6和图7)，并且可以使用时钟训练图案CLK-T生成具有预定频率和相位的时钟信号。另外，第一数据接收器RX1可以使用第一编码数据eData1连续校正时钟信号的相位以防止时钟信号的偏差。第一数据接收器RX1可以使用生成的时钟信号对接收的数据进行采样。因此，在所示实施例中，可以提供能够使用MIPI协议进行通信而无需时钟线的收发器TSCV。
在下文中，参照图5至图6描述接收器RXD(参照图1)。
图5是图示接收器的操作的实施例的图，并且图6是图示接收器的配置的实施例的图。在下文中，将参照图1至图4一起描述本发明。
参照图5，第一数据接收器RX1可以将接收的数据之中包括第一有效载荷ePayload的第二编码数据eData2提供到解码器DEC。
解码器DEC可以将第二编码数据eData2(即，第一有效载荷ePayload)进行解码以生成第二数据Data2，并且将生成的第二数据Data2提供到接收控制器RXC。第二数据Data2可以包括第二有效载荷Payload和虚设图案Dummy。第二有效载荷Payload与由发送控制器TXC提供的第一数据Data1的第三有效载荷Payload(参照图3)相同。
虚设图案Dummy可以由编码器ENC预先编码以嵌入在第一有效载荷ePayload中，或者可以由解码器DEC添加。虚设图案Dummy可以是其中重复相同值的数据。在一实施例中，例如，当第二有效载荷Payload的最后值为0时，虚设图案Dummy是其中重复1的数据，并且当第二有效载荷Payload的最后值为1时，虚设图案Dummy可以是其中重复0的数据。因此，由于由图1的接收控制器RXC接收的第二数据Data2的格式(有效载荷和虚设图案Dummy)与根据进一步包括单独的时钟线的比较例的收发器的由接收控制器接收的第二数据的格式(有效载荷和附加信息)相同，具有即使从收发器TSCV移除时钟线也不希望改变MIPI协议接口的优点。
与第二数据Data2的情况类似，由接收器RXD(特别地，第一数据接收器RX1)生成的多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS的格式可以与由接收器RXD(特别地，第一数据接收器RX1)生成的多个控制信号RxActiveHS、RxValidHS、RxSyncHS和RxByteClkHS的格式相同。因此，在所示实施例中，具有即使从收发器TSCV移除时钟线也不希望改变MIPI协议接口的优点。
参照图6，第一数据接收器RX1可以包括时钟数据恢复电路CDR、解串器DES、寄存器REG和数据接收控制器DRX。
时钟数据恢复电路CDR可以生成与接收的时钟训练图案CLK-T相对应的时钟信号。即，时钟数据恢复电路CDR可以生成接收的训练图案的频率信息FI和相位信息PI。
在一实施例中，例如，时钟数据恢复电路CDR可以接收第一时钟训练图案CLK-T1(参照图8)，通过第一时钟训练图案CLK-T1的第一频率信息FI1(参照图7)和第一相位信息PI1(参照图7)生成第一时钟信号，接收第二时钟训练图案CLK-T2(参照图8)，使用第二时钟训练图案CLK-T2的第二频率信息FI2(参照图7)和第二相位信息PI2(参照图7)生成第二时钟信号，接收第三时钟训练图案CLK-T3(参照图13)，并且使用第三时钟训练图案CLK-T3的第三频率信息FI3(参照图7)和第三相位信息PI3(参照图7)生成第三时钟信号。
时钟数据恢复电路CDR可以将时钟训练图案CLK-T的频率信息FI和相位信息PI存储在寄存器REG中，并且从寄存器REG接收存储的频率信息FI和相位信息PI。即，时钟数据恢复电路CDR可以将第一时钟训练图案CLK-T1(参照图8)的第一频率信息FI1(参照图7)和第一相位信息PI1(参照图7)存储在寄存器REG中，并且然后当生成时钟训练图案CLK-T的频率信息FI和相位信息PI时，可以使用存储在寄存器REG中的频率信息FI和相位信息PI。
在一实施例中，例如，时钟数据恢复电路CDR可以基于第一频率信息生成第二时钟训练图案CLK-T2(参照图8)的第二频率信息FI2(参照图7)，并且可以基于第一相位信息PI1(参照图7)生成第二时钟训练图案CLK-T2的第二相位信息PI2(参照图7)。另外，时钟数据恢复电路CDR可以基于第二频率信息FI2生成第三时钟训练图案CLK-T3(参照图13)的第三频率信息FI3(参照图7)，并且可以基于第二相位信息PI2生成第三时钟训练图案CLK-T3的第三相位信息PI3(参照图7)。
在一实施例中，时钟数据恢复电路CDR可以使用第一频率信息FI1(参照图7)作为第三时钟训练图案CLK-T3(参照图13)的第三频率信息FI3(参照图7)，并且可以基于第二相位信息PI2(参照图7)生成第三时钟训练图案CLK-T3的第三相位信息PI3(参照图7)。
解串器DES可以将从相位检测器PD(参照图7)输出的数据转换成总线信号并且输出总线信号。在一实施例中，例如，解串器DES可以将从相位检测器PD输出的数据转换为2:24的总线信号。
寄存器REG可以存储从时钟数据恢复电路CDR提供的时钟训练图案CLK-T的频率信息FI和相位信息PI，并且将时钟训练图案CLK-T的频率信息FI和相位信息PI再次提供到时钟数据恢复电路CDR。
在一实施例中，例如，寄存器REG可以存储第一时钟训练图案CLK-T1(参照图8)的第一频率信息FI1(参照图7)和第一相位信息PI1(参照图7)，并且允许通过将第二时钟训练图案CLK-T2(参照图8)中的第一时钟训练图案CLK-T1的第一频率信息FI1和第一相位信息PI1提供到时钟数据恢复电路CDR来生成第二时钟训练图案CLK-T2的第二频率信息FI2(参照图7)和第二相位信息PI2(参照图7)。因此，用于跟踪第二时钟训练图案CLK-T2的第二频率信息FI2和第二相位信息PI2中的至少一个的时间(即，锁定时间)，可以短于用于跟踪第一时钟训练图案CLK-T1的第一频率信息FI1和第一相位信息PI1的时间(即，锁定时间)。
另外，寄存器REG可以允许通过将第三时钟训练图案CLK-T3(参照图13)中的第二时钟训练图案CLK-T2(参照图8)的第二频率信息FI2(参照图7)和第二相位信息PI2(参照图7)提供到时钟数据恢复电路CDR来生成第三时钟训练图案CLK-T3(参照图13)的第三频率信息FI3(参照图7)和第三相位信息PI3(参照图7)。因此，用于跟踪第三时钟训练图案CLK-T3(参照图13)的第三频率信息FI3和第三相位信息PI3中的至少一个的锁定时间可以短于第一时钟训练图案CLK-T1(参照8)的锁定时间，并且可以不同于第二时钟训练图案CLK-T2的锁定时间。
在一实施例中，寄存器REG可以允许通过将第三时钟训练图案CLK-T3(参照图13)中的第一频率信息FI1(参照图7)和第二相位信息PI2(参照图7)提供到时钟数据恢复电路CDR来使第一频率信息FI1(参照图7)用作第三时钟训练图案CLK-T3的第三频率信息FI3(参照图7)，并且可以允许基于第二相位信息PI2生成第三时钟训练图案CLK-T3的第三相位信息PI3。这可以在诸如在预定时段中施加到时钟数据恢复电路CDR的电压或温度的外部因素对应于不影响时钟数据恢复电路CDR的性能变化的程度时应用。
数据接收控制器DRX可以是能够与接收控制器RXC执行接收的模拟逻辑。数据接收控制器DRX可以包括在第一数据接收器RX1中。数据接收控制器DRX可以与接收控制器RXC执行PHY协议接口PPI通信。
在下文中，将参照图7至图11详细描述时钟数据恢复电路CDR。
图7是示出时钟数据恢复电路和寄存器的实施例的图，图8和图9是示出时钟数据恢复电路的操作的实施例的图，并且图10和图11是示出时钟数据恢复电路的操作的实施例的图。在下文中，参照图1至图6一起描述本发明的实施例。
参照图7，时钟数据恢复电路CDR可以包括均衡器EQ、相位检测器PD、抽取器DECI、频率计数器FCON、相位计数器PCON、第一数模转换器DAC1、第二数模转换器DAC2、第三数模转换器DAC3和压控振荡器VCO。
均衡器EQ可以均衡输入的第一编码数据eData1。当输入数据失真时，均衡器EQ可以强调或减少预定频带。在一实施例中，例如，均衡器EQ可以实施为连续时间线性均衡器(“CTLE”)，但本发明不限于此。
相位检测器PD可以比较通过均衡器EQ提供的数据和通过压控振荡器VCO提供的时钟信号之间的相位和频率中的至少一个。在一实施例中，例如，相位检测器PD可以实施为差分bang-bang相位检测器(“BBPD”)，但本发明不限于此。
抽取器DECI可以通过从相位检测器PD提供的比较值来执行向上/向下数字化。
频率计数器FCON可以通过检测时钟训练图案CLK-T的边缘来对频率信息FI进行计数。频率计数器FCON可以根据频率计数结果生成频率计数信号。此时，通过反映在前时钟训练图案的频率计数结果，频率计数器FCON可以根据当前时钟训练图案的频率计数结果来生成频率计数信号。
频率计数器FCON可以将来自第一时钟训练图案CLK-T1计数的结果(例如，第一频率信息FI1)提供到寄存器REG。寄存器REG可以存储来自第一时钟训练图案CLK-T1计数的第一计数结果(例如，第一频率信息FI1)，并且针对第二时钟训练图案CLK-T2将第一计数结果(例如，第一频率信息FI1)提供到频率计数器FCON。此后，在第二时钟训练图案CLK-T2中，频率计数器FCON可以基于从寄存器REG提供的第一计数结果(例如，第一频率信息FI1)，通过计数来自第二时钟训练图案CLK-T2的频率信息来更新频率计数结果(例如，第二频率信息FI2)。即，频率计数器FCON可以通过将第二时钟训练图案CLK-T2的频率计数结果添加到第一计数结果(例如，第一频率信息FI1)来生成第二频率信息FI2。
具体地，为了生成第二频率信息FI2，频率计数器FCON可以通过从相位检测器PD提供的向上/向下信号UP/DN来控制施加到压控振荡器VCO的信号(或电压)。在一实施例中，例如，当由第一时钟训练图案CLK-T1从压控振荡器VCO初始输出的值大约为2吉赫兹(GHz)并且施加到时钟数据恢复电路CDR的第二时钟训练图案CLK-T2的值大约为3GHz时，相位检测器PD可以将向上信号提供到频率计数器FCON，并且频率计数器FCON可以控制输出到压控振荡器VCO的信号(或电压)增加。
此外，频率计数器FCON可以将对第二时钟训练图案CLK-T2的第二计数结果(例如，第二频率信息FI2)提供到寄存器REG。寄存器REG可以存储从第二时钟训练图案CLK-T2计数的第二计数结果(例如，第二频率信息FI2)，并且针对第三时钟训练图案CLK-T3将第二计数结果(例如，第二频率信息FI2)提供到频率计数器FCON。此后，在第三时钟训练图案CLK-T3中，频率计数器FCON可以通过基于从寄存器REG提供的第二计数结果(例如，第二频率信息FI2)对第三时钟训练图案CLK-T3中的频率信息FI进行计数来更新到第三频率信息FI3。即，频率计数器FCON可以通过将第三时钟训练图案CLK-T3的频率计数结果添加到第二计数结果(例如，第二频率信息FI2)来生成第三频率信息FI3。
寄存器REG可以不存储第二计数结果(例如，第二频率信息FI2)，并且可以针对第三时钟训练图案CLK-T3将第一计数结果(例如，第一频率信息FI1)提供到频率计数器FCON。这可以在诸如在预定时段中施加到时钟数据恢复电路CDR的电压或温度的等外部因素对应于不影响时钟数据恢复电路CDR的性能变化的程度时应用。
相位计数器PCON可以对第一有效载荷ePayload的时钟训练图案CLK-T和相位信息PI进行计数。相位计数器PCON可以根据相位计数结果生成相位计数信号。此时，相位计数器PCON可以通过反映在前时钟训练图案的相位计数结果，根据当前时钟训练图案的相位计数结果生成相位计数信号。
相位计数器PCON可以将从第一时钟训练图案CLK-T1计数的结果提供到寄存器REG。寄存器REG可以存储从第一时钟训练图案CLK-T1计数的第一计数结果(例如，第一相位信息PI1)，并且针对第二时钟训练图案CLK-T2将第一计数结果(例如，第一相位信息PI1)提供到相位计数器PCON。此后，在第二时钟训练图案CLK-T2中，相位计数器PCON可以基于从寄存器REG提供的第一计数结果(例如，第一相位信息PI1)，通过对来自第二时钟训练图案CLK-T2的相位信息进行计数来更新相位计数结果(例如，第二相位信息PI2)。即，相位计数器PCON可以通过将第二时钟训练图案CLK-T2的相位计数结果添加到第一计数结果(例如，第一相位信息PI1)来生成第二相位信息PI2。
具体地，为了生成第二相位信息PI2，相位计数器PCON可以通过从相位检测器PD提供的向上/向下信号UP/DN来控制施加到压控振荡器VCO的信号(或电压)。
另外，相位计数器PCON可以将对第二时钟训练图案CLK-T2的第二计数结果(例如，第二相位信息PI2)提供到寄存器REG。寄存器REG可以存储从第二时钟训练图案CLK-T2计数的第二计数结果(例如，第二相位信息PI2)，并且针对第三时钟训练图案CLK-T3将第二计数结果(例如，第二相位信息PI2)提供到相位计数器PCON。此后，在第三时钟训练图案CLK-T3中，相位计数器PCON可以基于从寄存器REG提供的第二计数结果(例如，第二相位信息PI2)通过对第三时钟训练图案CLK-T3中的相位信息进行计数来更新到第三相位信息PI3。即，相位计数器PCON可以通过将第三时钟训练图案CLK-T3的相位计数结果添加到第二计数结果(例如，第二相位信息PI2)来生成第三相位信息PI3。
第一数模转换器DAC1可以将从相位检测器PD输出的数据转换成模拟电压并且将模拟电压提供到压控振荡器VCO。在一实施例中，例如，第一数模转换器DAC1可以将第一有效载荷ePayload转换为模拟电压并且将模拟电压提供到压控振荡器VCO。
第二数模转换器DAC2可以将从频率计数器FCON输出的数据转换成模拟电压并且将模拟电压提供到压控振荡器VCO。在一实施例中，例如，第二数模转换器DAC2可以将与频率计数信号相对应的数据转换为模拟电压并且将模拟电压提供到压控振荡器VCO。
第三数模转换器DAC3可以将从相位计数器PCON输出的数据转换成模拟电压并且将模拟电压提供到压控振荡器VCO。在一实施例中，例如，第三数模转换器DAC3可以将与相位计数信号相对应的数据转换为模拟电压并且将模拟电压提供到压控振荡器VCO。
压控振荡器VCO可以从第一数模转换器DAC1、第二数模转换器DAC2和第三数模转换器DAC3中的每一个接收电压，生成其频率根据输入电压的幅值而改变的输出信号，并且将输出信号提供到相位检测器PD。
参照图8至图11，时钟数据恢复电路CDR可以接收第一时钟训练图案CLK-T1和第(1-1)有效载荷ePayload1。在接收第(1-1)有效载荷ePayload1之后的预定时段(例如，空闲时段Idle)之后，时钟数据恢复电路CDR可以接收第二时钟训练图案CLK-T2和第(1-2)有效载荷ePayload2。
时钟数据恢复电路CDR可以跟踪来自第一时钟训练图案CLK-T1的频率信息(频率跟踪)。跟踪的来自第一时钟训练图案CLK-T1的频率信息也可以称为第一频率计数结果(或第一频率信息FI1)。此时，可以使频率计数器FCON和第二数模转换器DAC2启用。
时钟数据恢复电路CDR的频率计数器FCON可以生成第一频率计数结果，并且在第一时间点tt1a处，频率计数器FCON可以将第一频率计数结果(或第一频率信息FI1)存储在寄存器REG中。这里，用于跟踪第一频率信息FI1直到第一时间点tt1a的时间也可以称为第一频率锁定时间LT1a。
时钟数据恢复电路CDR可以跟踪来自第一时钟训练图案CLK-T1的相位信息(相位跟踪)。跟踪的来自第一时钟训练图案CLK-T1的相位信息也可以称为第一相位计数结果(或第一相位信息PI1)。此时，可以使相位计数器PCON和第三数模转换器DAC3启用。另外，可以使对第一有效载荷ePayload(或第(1-1)有效载荷ePayload1)进行转换的第一数模转换器DAC1启用。
时钟数据恢复电路CDR的相位计数器PCON(参照图7)可以生成第一相位计数结果(或第一相位信息PI1)，并且在第二时间点tt2a处，相位计数器PCON可以将第一相位计数结果(或者第一相位信息PI1)提供到寄存器REG(参照图7)。由于在第一时钟训练图案CLK-T1之后接收的第(1-1)有效载荷ePayload1可以包括第一时钟训练图案CLK-T1的相位信息，因此相位计数器PCON可以生成第一相位计数结果(或第一相位信息PI1)，并且在接收第(1-1)有效载荷ePayload1之后的第二时间点tt2a处，将第一相位计数结果(或第一相位信息PI1)存储在寄存器REG中。在本文中，从第一时间点tt1a到第二时间点tt2a用于跟踪第一相位信息PI1的时间也可以称为第一锁相时间LT2a。
在经过空闲时段Idle之后，在第三时间点tt3a，时钟数据恢复电路CDR可以从寄存器REG(参照图7)加载第一频率计数结果(或第一频率信息FI1)。
时钟数据恢复电路CDR可以跟踪来自第二时钟训练图案CLK-T2的频率信息(或第二频率信息FI2)(频率跟踪)。跟踪的来自第二时钟训练图案CLK-T2的频率信息也可以称为第二频率计数结果(或第二频率信息FI2)。此时，可以使频率计数器FCON(参照图7)和第二数模转换器DAC2(参照图7)启用。
时钟数据恢复电路CDR的频率计数器FCON(参照图7)可以生成第二频率计数结果(或第二频率信息FI2)，并且在第四时间点tt4a处，频率计数器FCON可以将第二频率计数结果(或第二频率信息FI2)存储在寄存器REG中。在本文中，从第三时间点tt3a到第四时间点tt4a用于跟踪第二频率信息FI2的时间也可以称为第二频率锁定时间LT3a。此时，由于频率计数器FCON基于第一时钟训练图案CLK-T1的第一频率信息FI1跟踪第二时钟训练图案CLK-T2的频率信息，所以频率计数器FCON可以在比第一时钟训练图案CLK-T1的跟踪时间短的时间期间生成来自第二时钟训练图案CLK-T2的第二频率计数结果(或第二频率信息FI2)。
在一实施例中，在跟踪当前时钟训练图案的频率信息时，由于使用在前时钟训练图案的频率信息，可以缩短用于跟踪当前时钟训练图案的频率信息的时间。因此，在一实施例中，可以缩短时钟训练图案的锁定时间。
可以存储第二频率计数结果(或第二频率信息FI2)，并且在第五时间点tt5a处，时钟数据恢复电路CDR可以从寄存器REG(参照图7)加载第一相位计数结果(或第一相位信息PI1)。
时钟数据恢复电路CDR可以跟踪来自第二时钟训练图案CLK-T2的相位信息(相位跟踪)。跟踪的来自第二时钟训练图案CLK-T2的相位信息也可以称为第二相位计数结果(或第二相位信息PI2)。此时，可以使相位计数器PCON(参照图7)和第三数模转换器DAC3(参照图7)启用。另外，可以使转换第一有效载荷ePayload(或第(1-2)有效载荷ePayload2)的第一数模转换器DAC1(参照图7)启用。
时钟数据恢复电路CDR的相位计数器PCON(参照图7)可以生成第二相位计数结果(或第二相位信息PI2)，并且在第六时间点tt6a处，相位计数器PCON可以将第二相位计数结果(或者第二相位信息PI2)存储在寄存器REG(参照图7)中。与从第一时钟训练图案CLK-T1生成的第一相位计数结果(或第一相位信息PI1)类似，由于第(1-2)有效载荷ePayload2包括第二时钟训练图案CLK-T2的相位信息，所以在接收第(1-2)有效载荷ePayload2之后在第六时间点tt6a处，相位计数器PCON可以生成第二相位计数结果(或第二相位信息PI2)，并且将第二相位计数结果(或第二相位信息PI2)存储在寄存器REG中。此时，从第五时间点tt5a到第六时间点tt6a用于跟踪第二相位信息PI2的时间也可以称为第二锁相时间LT4a。
此时，在比第一时钟训练图案CLK-T1的第一相位信息PI1的跟踪时间短的时间期间，相位计数器PCON(参照图7)可以生成第二相位计数结果(或第二相位信息PI2)。
在一实施例中，在跟踪当前时钟训练图案的相位信息时，由于使用在前时钟训练图案的相位计数结果，所以可以缩短用于跟踪当前时钟训练图案的相位信息的时间。因此，在一实施例中，可以缩短时钟训练图案的锁定时间。
参照图10和图11，实施例中的时钟数据恢复电路CDR可以将第一时钟训练图案CLK-T1的第一频率计数结果(或第一频率信息FI1)用作第一时钟训练图案CLK-T1之后的时钟训练图案CLK-T的频率信息FI(参照图7)。由于图10类似于图8中所示的图，并且在下文中，为了避免重复描述，主要描述不同之处。
在空闲时段Idle中，当施加到时钟数据恢复电路CDR的诸如电压和温度的外部因素对应于不影响时钟数据恢复电路CDR的性能变化的程度时，时钟数据恢复电路CDR可以在后续时钟训练图案的频率信息中使用第一时钟训练图案CLK-T1的频率信息。
具体地，时钟数据恢复电路CDR的频率计数器FCON(参照图7)可以生成第一频率计数结果(或第一频率信息FI1)，并且在第一时间点tt1b处，频率计数器FCON可以将第一频率计数结果(或第一频率信息FI1)存储在寄存器REG中。在本文中，用于跟踪第一频率信息FI1直到第一时间点tt1b的时间也可以称为第一频率锁定时间LT1b。
时钟数据恢复电路CDR的相位计数器PCON(参照图7)可以生成第一相位计数结果(或第一相位信息PI1)，并且在第二时间点tt2b处，相位计数器PCON可以将第一相位计数结果(或者第一相位信息PI1)提供到寄存器REG(参照图7)。这里，从第一时间点tt1b到第二时间点tt2b用于跟踪第一相位信息PI1的时间也可以称为第一锁相时间LT2b。
在经过空闲时段Idle之后，在第三时间点tt3b处，时钟数据恢复电路CDR可以从寄存器REG(参照图7)加载第一频率计数结果(或第一频率信息FI1)和第一相位计数结果(或第一相位信息PI1)。因此，在一实施例中，由于第一频率信息FI1被用作第二频率信息FI2而不跟踪第二时钟训练图案CLK-T2的频率信息，所以用于跟踪第二时钟训练图案CLK-T2的第二频率锁定时间LT3b可以缩短。
时钟数据恢复电路CDR的相位计数器PCON(参照图7)可以生成第二相位计数结果(或第二相位信息PI2)，并且在第四时间点tt4b处，相位计数器PCON可以将第二相位计数结果(或者第二相位信息PI2)存储在寄存器REG(参照图7)中。这里，从第三时间点tt3b到第四时间点tt4b用于跟踪第二相位信息PI2的时间也可以称为第二锁相时间LT4b。
此时，在比第一时钟训练图案CLK-T1的第一相位信息PI1的跟踪时间短的时间期间，相位计数器PCON可以生成来自第二时钟训练图案CLK-T2的第二相位计数结果(或第二相位信息PI2)。即，在一实施例中，在跟踪当前时钟训练图案的相位信息时，由于使用了在前时钟训练图案的相位计数结果，所以可以缩短用于跟踪当前时钟训练图案的相位信息的锁定时间。
另外，在一实施例中，由于第一时钟训练图案CLK-T1的第一频率计数结果(或第一频率信息FI1)用于第一时钟训练图案CLK-T1之后的时钟训练图案CLK的频率信息FI(参照图7)中，所以可以缩短用于通过恢复时钟训练图案CLK生成时钟信号的时间。
在下文中，参照图12至图13描述实施例中的接收器RXD(参照图1)的效果。
图12和图13是示出接收器的效果的实施例的图。在下文中，参照图1至图11一起描述本发明的实施例。
参照图12，在一实施例中，时钟数据恢复电路CDR可以接收第一时钟训练图案CLK-T1和第(1-1)有效载荷ePayload1。在接收第(1-1)有效载荷ePayload1之后经过预定时段(例如，空闲时段Idle)之后，时钟数据恢复电路CDR可以接收第二时钟训练图案CLK-T2和第(1-2)有效载荷ePayload2。在一实施例中，发送器TXD可以在发送第一时钟训练图案CLK-T1和第(1-1)有效载荷ePayload1之后经过预定时段(例如，空闲时段Idle)之后，将第二时钟训练图案CLK-T2和第(1-2)有效载荷ePayload2发送到接收器RXD，但本发明不限于此，并且预定时段可以不同于空闲时段Idle。
时钟数据恢复电路CDR可以在第一时间tr1期间跟踪第一时钟训练图案CLK-T1的相位和频率信息。这里，第一时间tr1可以对应于用于锁定第一频率信息和第一相位信息中的至少一个的时间。即，第一时间tr1可以包括参照图8描述的第一频率锁定时间LT1a和第一锁相时间LT2a的一部分。
此后，时钟数据恢复电路CDR可以在第二时间tr2期间跟踪第二时钟训练图案CLK-T2的相位和频率信息中的至少一个。这里，第二时间tr2可以对应于第二频率信息FI2和第二相位信息PI2中的至少一个的锁定时间。即，第二时间tr2可以包括参照图8描述的第二频率锁定时间LT3a和第二锁相时间LT4a的一部分，或者可以包括参照图10描述的第二锁相时间LT4b的一部分。
用于跟踪第二时钟训练图案CLK-T2的相位和频率信息中的至少一个的第二时间tr2可以短于用于跟踪第一时钟训练图案CLK-T1的相位和频率信息中的至少一个的第一时间tr1。第二时钟训练图案CLK-T2的锁定时间可以短于第一时钟训练图案CLK-T1的锁定时间。即，在一实施例中，可以缩短时钟训练图案的锁定时间。
参照图13，在一实施例中，时钟数据恢复电路CDR可以接收第(1-2)有效载荷ePayload2，并且在经过预定时段(例如，空闲时段Idle)之后，时钟数据恢复电路CDR可以接收第三时钟训练图案CLK-T3和第(1-3)有效载荷ePayload3。在一实施例中，第(1-2)有效载荷ePayload2和第三时钟训练图案CLK-T3之间的空闲时段Idle可以与第(1-1)有效载荷ePayload1和第二时钟训练图案CLK-T2之间的空闲时段Idle相同或不同。
时钟数据恢复电路CDR可以在第二时间tr2期间跟踪第二时钟训练图案CLK-T2的相位和频率信息。此后，时钟数据恢复电路CDR可以在第三时间tr3期间跟踪第三时钟训练图案CLK-T3的相位和频率信息。
用于跟踪第三时钟训练图案CLK-T3的相位和频率信息中的至少一个的第三时间tr3可以短于用于跟踪第一时钟训练图案CLK-T1的相位和频率信息中的至少一个的第一时间tr1。第三时钟训练图案CLK-T3的锁定时间可以短于第一时钟训练图案CLK-T1的锁定时间，并且可以不同于第二时钟训练图案CLK-T2的锁定时间。即，在一实施例中，可以缩短时钟训练图案的锁定时间。
在一实施例中，在跟踪当前时钟训练图案的相位和频率信息中的至少一个时，由于使用了在前时钟训练图案的相位和频率计数结果中的至少一个，所以可以缩短用于跟踪当前时钟训练图案的相位和频率信息中的至少一个的时间。即，可以缩短时钟训练图案的锁定时间。
在下文中，参照图14描述可以应用收发器TSCV(参照图1)的显示装置。
图14是示意性地示出显示装置的实施例的图。
参照图14，显示装置可以包括时序控制器11、数据驱动器12、扫描驱动器13、像素单元14和发射驱动器15。每个功能单元是集成到一个IC中、集成到多个IC中还是设置(例如，安装)在显示基底上，可以根据显示装置的规格进行各种配置。
时序控制器11和数据驱动器12可以集成到一个IC中，并且可以配置为一个显示驱动器210。此时，显示驱动器210也可以称为上述的TED(TCON嵌入式驱动IC)。根据类型，显示驱动器210还可以包括扫描驱动器13和发射驱动器15中的至少一个。
处理器9可以对应于GPU、CPU或AP等中的至少一个。处理器9可以对应于上述发送器TXD。时序控制器11、数据驱动器12或显示驱动器210可以对应于上述接收器RXD(参照图1)。
时序控制器11可以从处理器9接收每个显示帧周期的灰度和时序信号。时序信号可以包括垂直同步信号、水平同步信号或数据使能信号等。
垂直同步信号的每个循环可以对应于每个显示帧周期。水平同步信号的每个循环可以对应于每个水平周期。灰度可以响应于数据使能信号的脉冲在每个水平周期中以水平线单位供应。水平线可以表示连接到相同扫描线和发射线的像素PXij(例如，像素行)。
时序控制器11可以渲染灰度以对应于显示装置的规格。在一实施例中，例如，处理器9可以为每个单位点提供红色灰度、绿色灰度和蓝色灰度。在一实施例中，例如，当像素单元14具有RGB条纹结构时，像素PXij可以与每个灰度一一对应。在这种情况下，可以不希望渲染灰度。然而，例如，当像素单元14具有
Figure BDA0003614326230000261
结构时，由于像素PXij由相邻的单元点共享，所以像素PXij可以不与每个灰度一一对应。在这种情况下，可以需要渲染灰度。渲染或未渲染的灰度可以将数据控制信号提供到数据驱动器12。另外，时序控制器11可以将数据控制信号提供到数据驱动器12。另外，时序控制器11可以将扫描控制信号提供到扫描驱动器13并且可以将发射控制信号提供到发射驱动器15。
数据驱动器12可以使用从时序控制器11接收的灰度和数据控制信号来生成待提供到数据线DL1、DL2、DL3和DL4至DLn的数据电压(即，数据信号)。这里，n可以是大于0的自然数。
扫描驱动器13可以使用从时序控制器11接收的扫描控制信号(例如，时钟信号或扫描起始信号等)来生成待提供到扫描线SL0、SL1和SL2至SLm的扫描信号。这里，m可以是大于0的自然数。扫描驱动器13可以将具有导通电平的脉冲的扫描信号顺序地供应到扫描线SL0至SLm。扫描驱动器13可以包括以移位寄存器的形式配置的扫描级。扫描驱动器13可以根据时钟信号的控制以将作为导通电平的脉冲形式的扫描开始信号顺序地发送到下一扫描级的方法来生成扫描信号。
发射驱动器15可以使用从时序控制器11接收的发射控制信号(例如，时钟信号、发射停止信号等)来生成待提供到发射线EL1、EL2和EL3至ELo的发射信号。这里，o可以是大于0的自然数。发射驱动器15可以将具有截止电平的脉冲的发射信号顺序地供应到发射线EL1、EL2和EL3至ELo。发射驱动器15可以包括以移位寄存器的形式配置的发射级。发射驱动器15可以根据时钟信号的控制以将作为截止电平的脉冲形式的发射停止信号顺序地传送到下一发射级的方法生成发射信号。
像素单元14包括像素PXij。每个像素PXij可以连接到相应的数据线、扫描线和发射线。这里，i可以是大于0且等于或小于m的整数，并且j可以是大于0且等于或小于n的整数。像素PXij可以包括发射第一颜色光的像素PXij、发射第二颜色光的像素PXij和发射第三颜色光的像素PXij。第一颜色、第二颜色和第三颜色可以是不同的颜色。在一实施例中，例如，第一颜色可以是红色、绿色和蓝色中的一种，第二颜色可以是红色、绿色和蓝色之中的第一颜色以外的一种颜色，并且第三颜色可以是红色、绿色和蓝色之中的第一颜色和第二颜色以外的一种颜色。在另一实施例中，可以使用品红色、青色和黄色来代替红色、绿色和蓝色作为第一颜色至第三颜色。
在下文中，参照图15和图16描述包括在图14中的像素PXij。
图15是示出图14中包含的像素的电路图，并且图16是图示驱动图14所示像素的方法的时序图。
参照图15，像素PXij包括晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst和发光元件LD。
在下文中，以由P型晶体管构成的电路为例进行描述。然而，本领域技术人员将能够通过区分施加到栅极端子的电压的极性来设计由N型晶体管组成的电路。类似地，本领域技术人员将能够设计由P型晶体管和N型晶体管的组合构成的电路。P型晶体管被统称为其中当栅极电极和源极电极之间的电压差在负方向上增加时电流量增加的晶体管。N型晶体管被统称为其中当栅极电极和源极电极之间的电压差在正方向上增加时电流量增加的晶体管。在一实施例中，晶体管可以被配置为各种形式，诸如薄膜晶体管(“TFT”)、场效应晶体管(“FET”)和双极结型晶体管(“BJT”)。
第一晶体管T1可以包括连接到第一节点N1的栅极电极、连接到第二节点N2的第一电极、以及连接到第三节点N3的第二电极。第一晶体管T1也可以称为驱动晶体管。
第二晶体管T2可以包括连接到扫描线SLi1的栅极电极、连接到数据线DLj的第一电极、以及连接到第二节点N2的第二电极。第二晶体管T2也可以称为扫描晶体管。
第三晶体管T3可以包括连接到扫描线SLi2的栅极电极、连接到第一节点N1的第一电极、以及连接到第三节点N3的第二电极。第三晶体管T3也可以称为二极管连接晶体管。
第四晶体管T4可以包括连接到扫描线SLi3的栅极电极、连接到第一节点N1的第一电极、以及连接到初始化线INTL的第二电极。第四晶体管T4也可以称为栅极初始化晶体管。
第五晶体管T5可以包括连接到第i发射线ELi的栅极电极、连接到第一电源线ELVDDL的第一电极、以及连接到第二节点N2的第二电极。第五晶体管T5也可以称为发射晶体管。在另一实施例中，第五晶体管T5的栅极电极可以连接到与连接到第六晶体管T6的栅极电极的发射线不同的发射线。
第六晶体管T6可以包括连接到第i发射线ELi的栅极电极、连接到第三节点N3的第一电极、以及连接到发光元件LD的阳极的第二电极。第六晶体管T6也可以称为发射晶体管。在另一实施例中，第六晶体管T6的栅极电极可以连接到与连接到第五晶体管T5的栅极电极的发射线不同的发射线。
第七晶体管T7可以包括连接到扫描线SLi4的栅极电极、连接到初始化线INTL的第一电极、以及连接到发光元件LD的阳极的第二电极。第七晶体管T7也可以称为发光元件初始化晶体管。
存储电容器Cst的第一电极可以连接到第一电源线ELVDDL，并且第二电极可以连接到第一节点N1。
发光元件LD的阳极可以连接到第六晶体管T6的第二电极并且阴极可以连接到第二电源线ELVSSL。发光元件LD可以是发光二极管。在一实施例中，发光元件LD可以由有机发光元件(有机发光二极管)、无机发光元件(无机发光二极管)或量子点/阱发光元件(量子点/阱发光二极管)等组成。发光元件LD可以发射第一颜色、第二颜色和第三颜色中的任何一种颜色的光。另外，尽管在示出的实施例中在每个像素中仅提供一个发光元件LD，但在其他实施例中，也可以在每个像素中提供多个发光元件。此时，多个发光元件可以串联、并联或串并联等连接。
可以向第一电源线ELVDDL供应第一电源电压，可以向第二电源线ELVSSL供应第二电源电压，并且可以向初始化线INTL供应初始化电压。在一实施例中，例如，第一电源电压可以大于第二电源电压。在一实施例中，例如，初始化电压可以等于或大于第二电源电压。在一实施例中，例如，初始化电压可以对应于可以提供的数据电压之中的最小尺寸的数据电压。在另一实施例中，例如，初始化电压的尺寸可以小于可以提供的数据电压的尺寸。
参照图16，在下文中，为了描述方便，假设扫描线SLi1、SLi2和SLi4是第i条扫描线SLi，并且扫描线SLi3是第(i-1)条扫描线SL(i-1)。然而，扫描线SLi1、SLi2、SLi3和SLi4的连接关系可以是不同的。在一实施例中，例如，扫描线SLi4可以是第(i-1)条扫描线或第(i+1)条扫描线。
首先，将截止电平(逻辑高电平)的发射信号施加到第i发射线ELi，将用于第(i-1)像素的数据电压DATA(i-1)j施加到数据线DLj，并且将导通电平(逻辑低电平)的扫描信号施加到扫描线SLi3。逻辑电平的高/低可以根据晶体管是P型还是N型而变化。
此时，由于将截止电平的扫描信号施加到扫描线SLi1和SLi2，所以第二晶体管T2截止并且防止数据电压DATA(i-1)j输入到像素PXij。
此时，由于第四晶体管T4导通，第一节点N1连接到初始化线INTL，并且初始化第一节点N1的电压。由于将截止电平的发射信号施加到发射线ELi，截止晶体管T5和T6，并且防止了根据初始化电压应用工艺的不必要的发光元件LD的发光。
接下来，将用于第i像素PXij的数据电压DATAij施加到数据线DLj，并且将导通电平的扫描信号施加到第i扫描线SLi1和SLi2。因此，晶体管T2、T1、T3导通，并且数据线DLj和第一节点N1彼此电连接。因此，通过将从数据电压DATAij减去第一晶体管T1的阈值电压获得的补偿电压施加到存储电容器Cst的第二电极(即，第一节点N1)，并且存储电容器Cst保持与第一电源电压和补偿电压的差值相对应的电压。这样的时段也可以称为阈值电压补偿时段或数据写入时段。
另外，当扫描线SLi4是第i条扫描线时，由于第七晶体管T7导通，发光元件LD的阳极与初始化线INTL彼此连接，并且发光元件LD被初始化为与初始化电压和第二电源电压之间的电压差相对应的电荷量。
此后，随着将导通电平的发射信号施加到第i发射线ELi，晶体管T5和T6可以导通。因此，可以提供连接第一电源线ELVDDL、第五晶体管T5、第一晶体管T1、第六晶体管T6、发光元件LD和第二电源线ELVSSL的驱动电流路径。
流向第一晶体管T1的第一电极和第二电极的驱动电流量根据保持在存储电容器Cst中的电压来调整。发光元件LD以与驱动电流量相对应的亮度发光。发光元件LD发光直到将截止电平的发光信号施加到发射线ELi。
当发射信号是导通电平时，接收相应的发射信号的像素PXij可以在显示状态中。因此，其中发射信号是导通电平的时段也可以称为发射时段EP(或发射允许时段)。另外，当发射信号是截止电平时，接收相应的发射信号的像素PXij可以在非显示状态中。因此，其中发射信号是截止电平的时段也可以称为非发射时段NEP(或发射不允许时段)。
参照图16描述的非发射时段NEP用于防止像素PXij在初始化时段和数据写入时段期间以不希望的亮度发光。
可以在维持写入像素PXij中的数据的同时(例如，一帧周期)附加地提供一个或多个非发射时段NEP。这可以是用于通过减少像素PXij的发射时段EP来有效地表现低灰度，或者用于平滑地模糊图像的运动。
图14至图16的显示装置、像素PXij和驱动显示装置的方法是用于示出上述收发器TSCV的一种应用实施例，并且本发明不限于此实施例(参照图1)。在一实施例中，例如，收发器TSCV可以用于处理器9和包括在显示装置中的相机装置之间的通信，或者可以用于处理器9和触摸传感器(和其他传感器)之间的通信。
尽管已经参照上述优选实施例描述了本发明，但是本领域技术人员或具有本领域公知知识的人员将理解在不背离描述的权利要求中描述的本发明的精神和技术领域的情况下可以对本发明进行各种修改和改变。
因此，本发明的技术范围不应限于说明书的详细描述中描述的内容，而应由权利要求限定。

Claims (20)

1.一种收发器，其中，所述收发器包括：
发送器和接收器，通过第一线和第二线彼此连接，所述接收器包括：
时钟数据恢复电路；以及
寄存器，
其中，所述发送器在第一模式中将具有第一电压范围的第一信号发送到所述第一线和所述第二线，并且在第二模式中将具有小于所述第一电压范围的第二电压范围的第二信号发送到所述第一线和所述第二线，
在向所述接收器发送第(1-1)有效载荷中，所述发送器在所述第一模式、所述第二模式和所述第一模式中被顺序地驱动，并且在所述第二模式中将第一时钟训练图案和所述第(1-1)有效载荷发送到所述接收器，所述时钟数据恢复电路生成与从所述发送器发送到所述接收器的所述第一时钟训练图案相对应的第一时钟信号；并且
所述寄存器存储所述第一时钟训练图案的第一频率信息和第一相位信息。
2.根据权利要求1所述的收发器，其中，所述时钟数据恢复电路接收所述第一时钟训练图案和所述第(1-1)有效载荷，并且在预定时段之后接收第二时钟训练图案和第(1-2)有效载荷，并且
所述时钟数据恢复电路生成与所述第二时钟训练图案相对应的第二时钟信号。
3.根据权利要求2所述的收发器，其中，所述时钟数据恢复电路通过所述第一频率信息和所述第一相位信息生成所述第一时钟信号。
4.根据权利要求3所述的收发器，其中，所述寄存器将所述第一频率信息和所述第一相位信息提供到所述时钟数据恢复电路，并且
所述时钟数据恢复电路基于所述第一频率信息生成所述第二时钟训练图案的第二频率信息，并且基于所述第一相位信息生成第二相位信息。
5.根据权利要求4所述的收发器，其中，用于跟踪所述第二频率信息和所述第二相位信息中的至少一个的时间与用于跟踪所述第一频率信息和所述第一相位信息的时间不同。
6.根据权利要求5所述的收发器，其中，用于跟踪所述第二频率信息和所述第二相位信息中的至少一个的所述时间短于用于跟踪所述第一频率信息和所述第一相位信息的所述时间。
7.根据权利要求6所述的收发器，其中，所述时钟数据恢复电路接收所述第二时钟训练图案和所述第(1-2)有效载荷，并且在预定时段之后接收第三时钟训练图案和第(1-3)有效载荷。
8.根据权利要求7所述的收发器，其中，所述寄存器存储所述第二频率信息和所述第二相位信息，并且将所述第二频率信息和所述第二相位信息提供到所述时钟数据恢复电路，并且
所述时钟数据恢复电路基于所述第二频率信息生成所述第三时钟训练图案的第三频率信息，并且基于所述第二相位信息生成所述第三时钟训练图案的第三相位信息。
9.根据权利要求8所述的收发器，其中，用于跟踪所述第三频率信息和所述第三相位信息中的至少一个的时间短于用于跟踪所述第一频率信息和所述第一相位信息的所述时间，并且不同于用于跟踪所述第二频率信息和所述第二相位信息的所述时间。
10.根据权利要求7所述的收发器，其中，所述寄存器存储所述第二时钟训练图案的第二相位信息，并且将所述第一频率信息和所述第二相位信息提供到所述时钟数据恢复电路，并且
所述时钟数据恢复电路反映所述第一频率信息以将所述第一频率信息用作所述第三时钟训练图案的第三频率信息，并且基于所述第二相位信息生成所述第三时钟训练图案的第三相位信息。
11.一种收发器，其中，所述收发器包括：
发送器，包含第一数据发送器；以及
接收器，包含通过第一线和第二线连接到所述第一数据发送器的第一数据接收器，所述第一数据接收器包括：
时钟数据恢复电路，生成与第一时钟训练图案相对应的第一时钟信号；以及
寄存器，存储所述第一时钟训练图案的第一频率信息和第一相位信息，
其中，所述时钟数据恢复电路从所述第一数据发送器接收第一时钟训练图案和第(1-1)有效载荷，并且在预定时段之后接收第二时钟训练图案和第(1-2)有效载荷，并且
用于跟踪所述第二时钟训练图案的第二频率信息和第二相位信息的时间短于用于跟踪所述第一频率信息和所述第一相位信息的时间。
12.根据权利要求11所述的收发器，其中，所述时钟数据恢复电路包括：
频率计数器，对所述第一时钟训练图案的所述第一频率信息进行计数，并且将所述第一频率信息提供到所述寄存器；以及
相位计数器，对所述第一时钟训练图案的所述第一相位信息和所述第(1-1)有效载荷进行计数，并且将所述第一相位信息提供到所述寄存器。
13.根据权利要求12所述的收发器，其中，在所述第二时钟训练图案中，所述寄存器将所述第一频率信息提供到所述频率计数器，并且所述频率计数器基于所述第一频率信息对来自所述第二时钟训练图案的所述第二频率信息进行计数。
14.根据权利要求13所述的收发器，其中，在所述第二时钟训练图案中，所述寄存器将所述第一相位信息提供到所述相位计数器，并且所述相位计数器基于所述第一相位信息对来自所述第二时钟训练图案的所述第二相位信息进行计数。
15.根据权利要求14所述的收发器，其中，所述时钟数据恢复电路从所述第一数据发送器接收所述第二时钟训练图案和所述第(1-2)有效载荷，并且在预定时段之后接收第三时钟训练图案和第(1-3)有效载荷，并且
用于跟踪所述第三时钟训练图案的第三频率信息和第三相位信息的时间短于用于跟踪所述第一频率信息和所述第一相位信息的所述时间，并且不同于用于跟踪所述第二频率信息和所述第二相位信息的所述时间。
16.根据权利要求15所述的收发器，其中，在所述第三时钟训练图案中，所述寄存器将所述第二频率信息提供到所述频率计数器，并且所述频率计数器基于所述第二频率信息对所述第三频率信息进行计数。
17.根据权利要求16所述的收发器，其中，在所述第三时钟训练图案中，所述寄存器将所述第二相位信息提供到所述相位计数器，并且所述相位计数器基于所述第二相位信息对所述第三相位信息进行计数。
18.根据权利要求15所述的收发器，其中，在所述第三时钟训练图案中，所述寄存器将所述第一频率信息提供到所述频率计数器，并且所述频率计数器反映所述第一频率信息以将所述第一频率信息用作所述第三时钟训练图案的所述第三频率信息。
19.一种驱动收发器的方法，所述收发器包括通过第一线和第二线连接的发送器和接收器，其中，所述方法包括：
在第一模式中，由所述发送器将具有第一电压范围的第一信号发送到所述第一线和所述第二线；
在第二模式中，由所述发送器将具有小于所述第一电压范围的第二电压范围的第二信号发送到所述第一线和所述第二线；以及
在所述第一模式中，由所述发送器将具有所述第一电压范围的所述第一信号顺序地发送到所述第一线和所述第二线，
其中，在向所述接收器发送第(1-1)有效载荷和第(1-2)有效载荷中，所述发送器在所述第二模式中向所述接收器发送第一时钟训练图案和第(1-1)有效载荷，并且在预定时段之后向所述接收器发送第二时钟训练图案和第(1-2)有效载荷，
所述方法还包括：在接收所述第一时钟训练图案和所述第(1-1)有效载荷之后的预定时段之后，由所述接收器接收所述第二时钟训练图案和所述第(1-2)有效载荷，并且
其中，用于跟踪所述第二时钟训练图案的第二频率信息和第二相位信息的时间短于用于跟踪所述第一时钟训练图案的第一频率信息和第一相位信息的时间。
20.根据权利要求19所述的方法，其中，所述接收器在接收所述第二时钟训练图案和所述第(1-2)有效载荷之后的预定时段之后接收第三时钟训练图案和第(1-3)有效载荷，并且
用于跟踪所述第三时钟训练图案的第三频率信息和第三相位信息的时间短于用于跟踪所述第一频率信息和所述第一相位信息的所述时间，并且不同于用于跟踪所述第二频率信息和所述第二相位信息的所述时间。
CN202210441985.6A 2021-06-14 2022-04-25 收发器及驱动收发器的方法 Pending CN115482778A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0077052 2021-06-14
KR1020210077052A KR20220167849A (ko) 2021-06-14 2021-06-14 송수신기 및 그 구동 방법

Publications (1)

Publication Number Publication Date
CN115482778A true CN115482778A (zh) 2022-12-16

Family

ID=81386832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210441985.6A Pending CN115482778A (zh) 2021-06-14 2022-04-25 收发器及驱动收发器的方法

Country Status (4)

Country Link
US (2) US11677536B2 (zh)
EP (1) EP4120236A1 (zh)
KR (1) KR20220167849A (zh)
CN (1) CN115482778A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345359A (zh) * 2020-03-03 2021-09-03 硅工厂股份有限公司 用于驱动显示装置的数据处理装置、数据驱动装置和系统
KR20220167851A (ko) * 2021-06-14 2022-12-22 삼성디스플레이 주식회사 송수신 장치 및 그 구동 방법
TWI757212B (zh) * 2021-07-13 2022-03-01 瑞昱半導體股份有限公司 具有快速追鎖及頻寬穩定機制的時脈資料恢復電路及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190931B2 (en) * 2003-09-29 2007-03-13 Intel Corporation Receiver calibration apparatus, method, and system
KR100574980B1 (ko) 2004-04-26 2006-05-02 삼성전자주식회사 빠른 주파수 락을 위한 위상 동기 루프
KR100915387B1 (ko) 2006-06-22 2009-09-03 삼성전자주식회사 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치
KR20080011527A (ko) 2006-07-31 2008-02-05 주식회사 하이닉스반도체 클럭 및 데이터 복원장치 및 그 제어방법
EP2227965B1 (en) 2009-02-25 2012-05-30 PURAC Biochem BV Method for improving the sensory properties and resistance of food and drink products to micro-organisms
JP4766128B2 (ja) * 2009-02-27 2011-09-07 ソニー株式会社 スレーブ装置、スレーブ装置の時刻同期化方法および電子機器システム
EP2526691A4 (en) * 2010-01-21 2014-07-16 Rambus Inc PROTOCOL FOR DATA TRANSMISSION VIA A COMMUNICATION LINK
KR102071573B1 (ko) 2013-06-13 2020-03-02 삼성전자주식회사 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법
KR102166908B1 (ko) * 2014-02-13 2020-10-19 삼성전자주식회사 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
US10007639B2 (en) * 2015-04-08 2018-06-26 Microsemi Semiconductor Ulc PLL system with master and slave devices
KR101671018B1 (ko) 2015-04-22 2016-10-31 (주)이즈미디어 스큐 자동 보정 방법 및 장치
KR102429907B1 (ko) 2015-11-06 2022-08-05 삼성전자주식회사 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법
US10587491B1 (en) * 2016-12-27 2020-03-10 Amazon Technologies, Inc. Testing computer networks in real time
KR102391480B1 (ko) 2017-11-06 2022-04-29 삼성디스플레이 주식회사 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치
KR102392336B1 (ko) 2017-11-15 2022-04-28 삼성전자주식회사 디스플레이 구동 장치 및 이를 포함하는 디스플레이 시스템
KR101938674B1 (ko) 2017-11-27 2019-01-15 주식회사 아나패스 위상 고정 루프 및 지연 고정 루프
KR102546646B1 (ko) 2018-08-28 2023-06-23 매그나칩 반도체 유한회사 오실레이터 주파수 컨트롤러를 포함하는 디스플레이 구동 ic
KR102366556B1 (ko) 2018-10-11 2022-02-22 매그나칩 반도체 유한회사 동작 주파수를 조절할 수 있는 디스플레이 구동 ic 및 그 동작 주파수 조절 방법

Also Published As

Publication number Publication date
US20230327845A1 (en) 2023-10-12
US11677536B2 (en) 2023-06-13
EP4120236A1 (en) 2023-01-18
KR20220167849A (ko) 2022-12-22
US20220399986A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
CN115482778A (zh) 收发器及驱动收发器的方法
US11488548B2 (en) Backlight system, display device including the backlight system and method of transferring data in the backlight system
EP4105774A1 (en) Transceiver, driving method thereof, and display system including the transceiver
KR102126545B1 (ko) 표시 장치의 인터페이스 장치 및 방법
KR20180003163A (ko) Oled 표시 장치
CN112532236A (zh) 时钟数据恢复电路
CN114078439A (zh) 显示装置及其驱动方法
US20220399915A1 (en) Transceiver and method of driving the same
US8319758B2 (en) Interface system and flat panel display using the same
US20220397932A1 (en) Data receiver, display device including the same, and method of receiving data
US11558080B1 (en) Transceiver device and method of driving the same
US20230170997A1 (en) Transceiver
US11876515B2 (en) Transceiver and method of driving the same
TWI789826B (zh) 顯示裝置的資料介面裝置和方法
US11798495B2 (en) Display device including a timing controller to supply an adjustment option value through a data clock signal line and a method of driving the same
US11799696B2 (en) Transceiver and driving method thereof
US20230318860A1 (en) Transmitter and transceiver including the same
EP4254396A1 (en) Transceiver device, display system including the same, and method of driving transceiver device
KR102223496B1 (ko) 표시장치
KR101957739B1 (ko) 표시장치 및 그 구동방법
KR20230139957A (ko) 송수신기 및 그 구동 방법
CN116153237A (zh) 显示装置和驱动显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication