CN115473558A - 信号中转电路、方法及电子设备 - Google Patents

信号中转电路、方法及电子设备 Download PDF

Info

Publication number
CN115473558A
CN115473558A CN202110653778.2A CN202110653778A CN115473558A CN 115473558 A CN115473558 A CN 115473558A CN 202110653778 A CN202110653778 A CN 202110653778A CN 115473558 A CN115473558 A CN 115473558A
Authority
CN
China
Prior art keywords
signal
circuit
frequency
phase
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110653778.2A
Other languages
English (en)
Other versions
CN115473558B (zh
Inventor
张刚建
彭辉
许锐生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hytera Communications Corp Ltd
Original Assignee
Hytera Communications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hytera Communications Corp Ltd filed Critical Hytera Communications Corp Ltd
Priority to CN202110653778.2A priority Critical patent/CN115473558B/zh
Publication of CN115473558A publication Critical patent/CN115473558A/zh
Application granted granted Critical
Publication of CN115473558B publication Critical patent/CN115473558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Relay Systems (AREA)

Abstract

本申请公开了一种信号中转电路、方法及电子设备，信号中转电路包括：信号接收电路，用于接收第一信号；信号发射电路；锁相环电路，分别连接信号接收电路和信号发射电路，锁相环电路用于在第一时间段向信号接收电路输出用于与第一信号混频的本振信号，在第二时间段对基于第一信号生成的第二信号进行调频以得到调频信号并向信号发射电路输出调频信号；信号发射电路用于发射调频信号；其中，第一时间段和第二时间段不同，调频信号的频率与第一信号的频率处于同一频段范围。上述方案，能够利用同一锁相环电路实现信号的同频段中转。

Description

信号中转电路、方法及电子设备
技术领域
本申请涉及通信技术领域，特别是涉及一种信号中转电路、方法及电子设备。
背景技术
一般地，终端的通信距离有限，当有的终端移动出发射终端的覆盖范围或在有效边缘地带活动，常常会出现信号弱或没有信号的情况，这时该终端很可能接收不到发射终端发出的信号。此时，能够用于中转信号的设备的出现有效地扩大了终端的有效通信范围。信号中转设备的工作方式是先接收发射终端发出的信号，再将该信号转发出去，从而达到扩大终端的有效通信范围的目的。其中，现有的信号中转设备若想要中转接收到的信号，需要使用至少两个锁相环电路，即在接收发射终端发出的信号过程中需要使用至少一个锁相环电路，而在转发该信号的过程中还必须使用另外的锁相环电路，而且这两个接收和转发这两个过程中使用的锁相环电路均不同，即所有锁相环电路输出的本振信号的频率不一样。这种需要使用多个锁相环电路才能实现信号中转的方式存在的问题包括锁相环电路越多，PCB(Printed Circuit Board，印制线路板)面积势必很大，不利于信号中转设备的小型化设计，整体而言成本比较高。
发明内容
本申请至少提供一种信号中转电路、方法及电子设备。
本申请第一方面提供了一种信号中转电路，包括：信号接收电路，用于接收第一信号；信号发射电路；锁相环电路，分别连接信号接收电路和信号发射电路，锁相环电路用于在第一时间段向信号接收电路输出用于与第一信号混频的本振信号，在第二时间段对基于第一信号生成的第二信号进行调频以得到调频信号并向信号发射电路输出调频信号；信号发射电路用于发射调频信号；其中，第一时间段和第二时间段不同，调频信号的频率与第一信号的频率处于同一频段范围。
其中，调频信号的频率为本振信号的频率；和/或，锁相环电路输出的本振信号的频率与第一信号的频率之间的差值小于或等于7.5KHZ。
其中，信号中转电路还包括开关，开关的第一端连接锁相环电路，开关的第二端用于输入第二信号，其中，开关在第一时间段处于断开状态以使第二信号无法输入至锁相环电路，开关在第二时间段处于导通状态以使第二信号输入至锁相环电路。
其中，在第一时间段中起始的第一预设时间内，开关由导通状态切换为断开状态，在第一时间段中结束的第二预设时间内，开关由断开状态切换为导通状态；和/或，开关为受控开关；信号中转电路还包括与开关的第二端连接的滤波电路，开关的第二端通过滤波电路输入第二信号。
其中，锁相环电路包括压控振荡器和鉴相器，压控振荡器的其中一个输入端连接鉴相器的输出端，另一输入端用于在第一时间段不输入第二信号且在第二时间段输入第二信号，压控振荡器的输出端分别连接信号接收电路和信号发射电路，压控振荡器用于在第一时间段生成本振信号并输出至信号接收电路，在第二时间段对第二信号进行调频并将调频信号输出至信号发射电路。
其中，压控振荡器的数量为多个，不同压控振荡器产生的信号的频率范围不同，信号中转电路选择与第一信号的频率匹配的压控振荡器，以执行在第一时间段生成本振信号以及在第二时间段对第二信号进行调频。
其中，信号中转电路还包括处理电路，处理电路用于基于第一信号生成第二信号，信号发射电路包括第一发送子电路和第二发送子电路，第一发送子电路分别连接处理电路和锁相环电路，用于将处理电路生成的第二信号输出至锁相环电路，第二发送子电路连接锁相环电路，用于发射锁相环电路生成的调频信号。
其中，第一发送子电路包括分别与处理电路和锁相环电路连接的数模转换电路；第二发送子电路包括依序连接的放大电路和功放电路，放大电路还与锁相环电路连接，以输入调频信号；信号接收电路包括混频器以及滤波器，滤波器的输入端连接混频器的输出端，混频器用于将锁相环电路输出的本振信号与第一信号进行混频得到混频信号，滤波器用于对混频信号中的本振信号进行过滤。
本申请第二方面提供了一种信号中转方法，应用于如第一方面所述的信号中转电路，方法包括：控制锁相环电路在第一时间段生成用于信号接收电路接收到的第一信号混频的本振信号；在信号接收电路对混频得到的信号进行解调后，对解调得到的信息进行重编码，得到第二信号；在第二时间段控制第二信号输入至锁相环电路，以使锁相环电路对第二信号进行调频得到调频信号并输出至信号发射电路进行发射；其中，第一信号的频率和调频信号的频率处于同一频段范围。
本申请第三方面提供了一种电子设备，包括如上述第一方面所述的信号中转电路；和/或包括处理器和通信电路，处理器连接通信电路，用于实现上述信号中转方法。
上述方案，通过锁相环电路分别连接信号接收电路和信号发射电路，使得能够对接收信号进行锁频，并对基于该接收信号生成的发射信号进行调频，使得接收信号与调频信号处于同一频段范围，实现了利用一个锁相环电路进行同频中转的效果，故减少了PCB板的面积，有利于中转设备的小型化设计。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本申请的实施例，并与说明书一起用于说明本申请的技术方案。
图1是本申请信号中转电路一实施例的第一结构示意图；
图2是本申请信号中转电路一实施例中的第二结构示意图；
图3是本申请信号中转方法一实施例的流程示意图；
图4是本申请电子设备一实施例的第一结构示意图；
图5是本申请电子设备一实施例的第二结构示意图。
具体实施方式
下面结合说明书附图，对本申请实施例的方案进行详细说明。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本申请。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。此外，本文中的“多”表示两个或者多于两个。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
请参阅图1和图2，图1是本申请信号中转电路一实施例的第一结构示意图，图2是本申请信号中转电路一实施例中的第二结构示意图。具体而言，如图1和图2所示，信号中转电路10包括信号接收电路100、信号发射电路300以及锁相环电路200。其中，信号接收电路100能够用于接收信号，信号发射电路300能够用于发射信号。具体地，信号接收电路100用于接收第一信号。
其中，锁相环电路200分别连接信号接收电路100和信号发射电路300。其中，锁相环电路200用于在第一时间段向信号接收电路100输出用于与第一信号混频的本振信号。以及锁相环电路200还用于在第二时间段对基于第一信号生成的第二信号进行调频以得到调频信号，并向信号发射电路300输出调频信号。其中，锁相环电路200输出的信号在第一时间段输出到信号接收电路100，第二时间段输出到信号发射电路300。不存在第一时间段锁相环电路200输出的信号输出到信号发射电路300中。其中，信号发射电路300能够用于发射该调频信号。这里第一时间段和第二时间段不同，例如，在时分多址的通信方式中，第一时间段为接收时隙，而第二时间段是在接收时隙之后的发射时隙，其中，第一时间段和第二时间段可以是连续的，也可以是非连续的。本公开实施例中，调频信号的频率与第一信号的频率处于同一频段范围。也就是通过本公开实施例提供的信号中转电路10能够实现同频中转信号，这里的同频中转并非一定是是严格意义上的第一信号的频率与调频信号的频率相等，还有可能是第一信号的频率和调频信号的频率能够处于同一频段范围。
上述方案，通过锁相环电路200分别连接信号接收电路100和信号发射电路300，使得能够对接收信号进行锁频，并对基于该接收信号生成的发射信号进行调频，使得接收信号与调频信号处于同一频段范围，实现了利用一个锁相环电路200进行同频中转的效果，减少了PCB板的面积，有利于信号中转设备的小型化设计。
一些公开实施例中，调频信号的频率为锁相环电路200中本振信号的频率。即锁相环电路200对基于第一信号生成的第二信号进行调频，实际上就是将第二信号的频率调制到为本振信号的频率上。可选地，锁相环电路200输出的本振信号的频率与第一信号的频率之间的差值小于或等于7.5KHZ，例如7.5KHZ、4.5KHZ、0等等。其中，当锁相环电路200输出的本振信号的频率与第一信号的频率之间的差值为0时，也就是本振信号与第一信号进行混频之后的信号的频率等于0，即直接将第一信号转换为基带信号进行后续的处理，因此，这种直接将第一信号转换为基带信号进行处理的方式为零中频接收电路。此时，锁相环电路200对第二信号进行调频得到的调频信号的频率与第一信号的频率相等。除此之外，调频信号的频率与第一信号的频率差值等于本振信号的频率与第一信号频率的差值。进一步地，考虑到接收侧的抗干扰指标，所以对于第一信号的接收，本公开实施例采用低中频方案，即混频之后信号的频率为低中频。
通过将锁相环电路200输出的本振信号与第一信号的频率之差大于0且小于或等于7.5KHZ能够提高接收信号的抗干扰指标。或者锁相环电路200输出的本振信号与第一信号的频率之差等于0，使得调频信号的频率等于第一信号的频率，即同频中转的效果更好。
其中，锁相环电路200包括压控振荡器220和鉴相器210。其中压控振荡器220的其中一个输入端连接鉴相器210的输出端。另一输入端用于在第一时间段不输入第二信号且在第二时间段内输入第二信号。也就是说在处于信号接收过程中时，压控振荡器220不会有第二信号输入，而在信号发射过程中，压控振荡器220会有第二信号的输入。压控振荡器220的输出端分别连接信号接收电路100和信号发射电路300。压控振荡器220用于在第一时间段生成本振信号并输出至信号接收电路100，在第二时间段对第二信号进行调频并将调频信号输出至信号发射电路300。
进一步地，锁相环电路200还包括环路滤波器230以及低通滤波器240。其中环路滤波器230设置在鉴相器210和压控振荡器220之间，用于对鉴相器210的输出进行滤波。低通滤波器240设置在压控振荡器220和鉴相器210之间，用于对压控振荡器220的输出进行滤波。其中，低通滤波器240的输出还进一步与信号接收电路100和信号发射电路300连接，用于将压控振荡器220输出的信号滤波之后输出到信号接收电路100或信号发射电路300。当然，锁相环电路200中还可包括分频器(图未示)。其中，分频器可设置在低通滤波器240与鉴相器210之间，当然，在鉴相器210的另一输入端也可设置分频器，即鉴相器210的两个输入端均可分别设置有分频器。其中，分频器的原理和作用与一般的分频器无异，此处不做过多叙述。整个锁相环电路200的工作过程如下，鉴相器210用于鉴别输入的晶振参考信号和压控振荡器220输出的本振信号之间的相位差，并输出误差电压，其中，误差电压中的噪声和干扰成分被低通性质的环路滤波器230滤除，形成压控振荡器220的控制电压。其中，控制电压作用于压控振荡器220的结果是将本振信号的频率拉向晶振参考信号的频率，当两个频率相等时，锁相环电路200的本振信号的频率保持稳定。
一些公开实施例中，压控振荡器220的数量为多个，例如，两个、三个及以上均可。不同压控振荡器220产生的信号的频率范围不同，信号中转电路10选择与第一信号的频率匹配的压控振荡器220，以执行第一时间段生成本振信号以及在第二时间段对第二信号进行调频。本公开实施例中压控振荡器220的数量为2个，在同一时刻使用其中一个压控振荡器220产生本振信号以便同第一信号进行混频或对第二信号进行调频。具体选择哪个压控振荡器220，可根据接收信号的频率确定。通过设置多个压控振荡器220，使得锁相环电路200能够覆盖更多的频率范围，从而使得信号中转电路10能够支持中转的信号频率范围更广。
其中，信号中转电路10还包括开关400。开关400的第一端连接锁相环电路200，开关400的第二端用于输入第二信号，其中，开关400在第一时间段处于断开状态以使第二信号无法输入至锁相环电路200。当然，在开关400处于断开状态时，无论是否是基于第一信号产生的第二信号，均无法输入至锁相环，也就是任意需要调频并发射出去的信号均无法输入到锁相环电路200。具体地，开关400的第一端用于连接压控振荡器220的其中一个输入端，用于将第二信号输入锁相环电路200，开关的第二端用于输入第二信号，当开关处于导通状态时，第二信号能够从开关的第二端传输至开关的第一端，开关处于断开状态时，第二信号无法从开关的第二端传输至开关的第一端。通过此种方式，使得在第一时间段还在接收信号的过程中，第二信号无法进入锁相环电路200，以免发射信号对正在接收的信号造成干扰。其中，开关400在第二时间段处于导通状态以使第二信号输入至锁相环电路200。也就是在信号发射过程中，开关400导通，以便第二信号能够进入锁相环中进行调频。可选地，在第一时段中起始的第一预设时间内，开关400由导通状态切换为断开状态，在第一时间段中结束的第二预设时间内，开关400由断开状态切换为导通状态。本公开实施例中，采用时分多址的方式进行通信，其中一个时帧包括一个接收时隙和一个发射时隙，其中每个时隙各占30ms。每个时隙起始的1.5ms和结束前的1.5ms为准备时间，其中，发射时隙的准备时间需要用于配置功率曲线和温度检测等操作，所以同频中转接收和发射频点的切换只能在接收时隙的准备时间内进行。其中，本公开实施例中提到的第一时间段中起始的第一预设时间指的是接收时隙中起始的1.5ms，而第一时间段中结束的第二预设时间指的是接收时隙中结束前的1.5ms。
本公开实施例中，开关400为受控开关400。即，通过控制信号控制开关400状态的切换。例如，开关400可以是模拟开关400。开关400的形式可以是单刀双掷开关400，例如TS5A3159DCKR。开关400的IN接口用于连接控制信号，控制开关400中的NO端或NC端连接COM端。本公开实施例中，开关400的NC端用于接地，NO端用于输入第二信号。也就是只有NO端与COM端连接时，第二信号才能够通过开关400进入锁相环电路200进行调频。其中，这里COM端连接压控振荡器的其中一个输入端，即此处的COM端为开关的第一端。而NO端则可以看做是开关的第二端。其中，信号中转电路10还包括与开关400的第二端连接的滤波电路。开关400的第二端通过滤波电路输入第二信号。通过在将第二信号输入锁相环电路200进行调频之前，先将其进行滤波处理，使得信号更加平滑，减少第二信号中的杂波或干扰信号。
其中，信号中转电路10还包括处理电路500。其中，处理电路500中包括MCU(Microcontroller Unit，微控制单元)或DSP(Digital Signal Process，数字信号处理)芯片。处理电路500用于基于第一信号生成第二信号，信号发射电路300包括第一发送子电路310和第二发送子电路320。第一发送子电路310分别连接处理电路500和锁相环电路200，用于将处理电路500生成的第二信号输出至锁相环电路200。第二发送子电路320连接锁相环电路200，用于发射锁相环电路200生成的调频信号。
其中，第一发送子电路310包括数字转模拟电路311，其中数字转模拟电路311的作用主要是将数字信号转换为模拟信号。其中，数字转模拟电路311中的输入包括串行时钟输入、串行数据输入以及帧同步输入。通过这三个输入到数字转模拟电路311中能够实现数字信号转换为模拟信号。其中，第二发送子电路320包括依序连接的放大电路321和功放电路322。其中，这里的放大电路321指的是可调放大器，功放电路322指的是功率放大器。其中，放大电路321连接锁相环电路200的输出端。即调频信号依次经过放大电路321以及功放电路322之后发射出去。
其中，信号接收电路100包括混频器110以及滤波器120，滤波器120的输入端连接混频器110的输出端，混频器110用于将锁相环电路200输出的本振信号与第一信号进行混频得到混频信号。滤波器120用于对混频信号中的本振信号进行过滤，防止本振信号进入到处理电路500中对第一信号的处理造成干扰。在滤波器120的输出端连接模拟转数字电路130，用于将模拟信号转换为数字信号以便对信号进行后续处理。除此之外，信号接收电路100还包括可调滤波器140以及低噪声放大器150。其中，低噪声放大器150分别连接可调滤波器140以及混频器110。其中，可调滤波器140能够用于对干扰信号进行过滤。低噪声放大器150能够提高第一信号的信噪比。具体可调滤波器140以及低噪声放大器150的作用可参照一般的接收电路，此处不再赘述。当然，在信号接收或发射过程中所需要的器件本公开实施例中并未全部予以说明，为保证正常的信号接收和发射，本公开实施例中未指出的器件或电路请参考一般做法，此处不再赘述。
上述方案，通过锁相环电路200分别连接信号接收电路100和信号发射电路300，使得能够对接收信号进行锁频，并对基于该接收信号生成的发射信号进行调频，使得接收信号与调频信号处于同一频段范围，实现了利用一个锁相环电路200进行同频中转的效果，故减少了PCB板的面积，有利于中转设备的小型化设计。
经实验，本公开实施例提供的信号中转电路10接收误码率、平移键控误差与单工模式基本相同。并且经过信号中转之后，发射终端的通信距离基本能够扩大一倍左右。
本公开实施例所提出的信号中转电路10可以适用于专网通信领域、公网通信领域中的宽带系统。其他实施例中，也可适用于窄带系统。因此，关于本公开实施例提出的信号中转电路10的适用场景不限。
其中，信号中转电路10可以应用于基站、服务器或其它处理设备。当然，在另一些实施例中，信号中转电路10还可应用于终端设备，其中，终端设备可以为：用户设备(UserEquipment，UE)、对讲机、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字处理(Personal Digital Assistant，PDA)、手持设备、计算设备、车载设备、可穿戴设备等。
请参阅图3，图3是本申请信号中转方法一实施例的流程示意图。
如图3所示，本公开实施例提供的信号中转方法包括以下步骤：
S11：控制锁相环电路在第一时间段生成用于信号接收电路接收到的第一信号混频的本振信号。
本公开实施例所提供的信号中转电路应用于如上一实施例所提供的信号中转电路。其中，该信号中转电路中锁相环电路分别连接信号接收电路和信号发射电路。其中，锁相环电路用于在第一时间段向信号接收电路输出用于与第一信号混频的本振信号，还用于在第二时间段对基于第一信号生成的第二信号进行调频以得到调频信号，并向信号发射电路输出调频信号。如上所述，第一时间段为接收时隙，本振信号的频率与第一信号的频率之差小于或等于7.5KHZ。也就是本振信号与第一信号混频之后得到的信号的频率小于或等于7.5KHZ。
S12：在信号接收电路对混频得到的信号进行解调后，对解调得到的信息进行重编码，得到第二信号。
其中，这里提到的解调得到的信息指的是经过解调、解码等一系列操作之后得到的信息。对解调得到的信息进行重编码，得到第二信号。其中，本公开实施例对信号进行编解码的过程可以参照一般的编解码过程，此处不再赘述。
S13：在第二时间段控制第二信号输入至锁相环电路，以使锁相环电路对第二信号进行调频得到调频信号并输出至信号发射电路进行发射。其中，第一信号的频率与调频信号的频率处于同一频段范围。
其中，第二时间段和第一时间段不同。具体地，在第一时间段结束前的第二预设时间段内控制开关的状态由断开状态切换为导通状态，因此，可以将第二信号输入至锁相环电路中。其中，锁相环电路通过将第二信号的频率调整到本振信号的频率，实现对第二信号的调频操作。
上述方案，通过锁相环电路分别连接信号接收电路和信号发射电路，使得能够对接收信号进行锁频，并对基于该接收信号生成的发射信号进行调频，使得接收信号与调频信号处于同一频段范围，实现了利用一个锁相环电路进行同频中转的效果，故减少了PCB板的面积，有利于中转设备的小型化设计。
信号中转方法可以是由基站、服务器或其它处理设备执行。当然，在另一些实施例中，信号中转方法的执行主体还可以是终端设备，其中，终端设备可以为：用户设备(UserEquipment，UE)、对讲机、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字处理(Personal Digital Assistant，PDA)、手持设备、计算设备、车载设备、可穿戴设备等。在一些可能的实现方式中，该信号中转方法可以通过处理器调用存储器中存储的计算机可读指令的方式来实现。
请参阅图4，图4是本申请电子设备一实施例的第一结构示意图。电子设备1包括上述信号中转电路实施例中提供的信号中转电路10。
具体信号中转电路的结构请参见信号中转电路实施例，此处不再赘述。
上述方案，通过锁相环电路分别连接信号接收电路和信号发射电路，使得能够对接收信号进行锁频，并对基于该接收信号生成的发射信号进行调频，使得接收信号与调频信号处于同一频段范围，实现了利用一个锁相环电路进行同频中转的效果，减少了PCB板的面积，有利于中转设备的小型化设计。
请参阅图5，图5是本申请电子设备一实施例的第二结构示意图。电子设备2包括通信电路111和处理器222，处理器222连接通信电路111，用于实现上述任一信号中转方法实施例中的步骤。
基站50通过对通信电路111接收到的信号按照上述任一信号中转方法实施例中的步骤进行处理，可以对接收信号中的干扰信号起到抑制效果，从而可以通过对处理之后的信号进行解码得到更为准确的原始信号。其中，原始信号指的是终端侧发送的信号。
具体而言，处理器222还可以称为CPU(Central Processing Unit，中央处理单元)。处理器222可能是一种集成电路芯片，具有信号的处理能力。处理器222还可以是通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(ApplicationSpecific Integrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable GateArray,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。另外，处理器222可以由集成电路芯片共同实现。
上述方案，通过锁相环电路分别连接信号接收电路和信号发射电路，使得能够对接收信号进行锁频，并对基于该接收信号生成的发射信号进行调频，使得接收信号与调频信号处于同一频段范围，实现了利用一个锁相环电路进行同频中转的效果，减少了PCB板的面积，有利于中转设备的小型化设计。
上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性、机械或其它的形式。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施方式方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (10)

1.一种信号中转电路，其特征在于，包括：
信号接收电路，用于接收第一信号；
信号发射电路；
锁相环电路，分别连接所述信号接收电路和所述信号发射电路，所述锁相环电路用于在第一时间段向所述信号接收电路输出用于与所述第一信号混频的本振信号，在第二时间段对基于所述第一信号生成的第二信号进行调频以得到调频信号并向所述信号发射电路输出所述调频信号；所述信号发射电路用于发射所述调频信号；
其中，所述第一时间段和第二时间段不同，所述调频信号的频率与所述第一信号的频率处于同一频段范围。
2.根据权利要求1所述的信号中转电路，其特征在于，
所述调频信号的频率为所述本振信号的频率；
和/或，所述锁相环电路输出的本振信号的频率与所述第一信号的频率之间的差值小于或等于7.5KHZ。
3.根据权利要求1所述的信号中转电路，其特征在于，
所述信号中转电路还包括开关，所述开关的第一端连接所述锁相环电路，所述开关的第二端用于输入所述第二信号，其中，所述开关在第一时间段处于断开状态以使所述第二信号无法输入至所述锁相环电路，所述开关在第二时间段处于导通状态以使所述第二信号输入至所述锁相环电路。
4.根据权利要求3所述的信号中转电路，其特征在于，
在所述第一时间段中起始的第一预设时间内，所述开关由导通状态切换为断开状态，在所述第一时间段中结束的第二预设时间内，所述开关由断开状态切换为导通状态；
和/或，所述开关为受控开关；所述信号中转电路还包括与所述开关的第二端连接的滤波电路，所述开关的第二端通过所述滤波电路输入所述第二信号。
5.根据权利要求1所述的信号中转电路，其特征在于，
所述锁相环电路包括压控振荡器和鉴相器，所述压控振荡器的其中一个输入端连接所述鉴相器的输出端，另一输入端用于在所述第一时间段不输入第二信号且在所述第二时间段输入所述第二信号，所述压控振荡器的输出端分别连接所述信号接收电路和所述信号发射电路，所述压控振荡器用于在第一时间段生成所述本振信号并输出至所述信号接收电路，在第二时间段对所述第二信号进行调频并将所述调频信号输出至所述信号发射电路。
6.根据权利要求5所述的信号中转电路，其特征在于，
所述压控振荡器的数量为多个，不同所述压控振荡器产生的信号的频率范围不同，所述信号中转电路选择与所述第一信号的频率匹配的所述压控振荡器，以执行在第一时间段生成所述本振信号以及在第二时间段对所述第二信号进行调频。
7.根据权利要求1所述的信号中转电路，其特征在于，
所述信号中转电路还包括处理电路，所述处理电路用于基于所述第一信号生成第二信号，所述信号发射电路包括第一发送子电路和第二发送子电路，所述第一发送子电路分别连接所述处理电路和锁相环电路，用于将所述处理电路生成的所述第二信号输出至所述锁相环电路，所述第二发送子电路连接所述锁相环电路，用于发射所述锁相环电路生成的调频信号。
8.根据权利要求7所述的信号中转电路，其特征在于，所述第一发送子电路包括分别与所述处理电路和锁相环电路连接的数模转换电路；
所述第二发送子电路包括依序连接的放大电路和功放电路，所述放大电路还与所述锁相环电路连接，以输入所述调频信号；
所述信号接收电路包括混频器以及滤波器，所述滤波器的输入端连接所述混频器的输出端，所述混频器用于将所述锁相环电路输出的本振信号与所述第一信号进行混频得到混频信号，所述滤波器用于对混频信号中的本振信号进行过滤。
9.一种信号中转方法，其特征在于，应用于如权利要求1-8任一项所述的信号中转电路，所述方法包括：
控制锁相环电路在第一时间段生成用于信号接收电路接收到的第一信号混频的本振信号；
在所述信号接收电路对所述混频得到的信号进行解调后，对解调得到的信息进行重编码，得到第二信号；
在所述第二时间段控制所述第二信号输入至所述锁相环电路，以使所述锁相环电路对所述第二信号进行调频得到调频信号并输出至信号发射电路进行发射；
其中，所述第一信号的频率和所述调频信号的频率处于同一频段范围。
10.一种电子设备，其特征在于，包括如权利要求1至8任一项所述的信号中转电路；
和/或包括存储器和处理器，所述处理器用于执行所述存储器中存储的程序指令，以实现权利要求9所述的方法。
CN202110653778.2A 2021-06-11 2021-06-11 信号中转电路、方法及电子设备 Active CN115473558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110653778.2A CN115473558B (zh) 2021-06-11 2021-06-11 信号中转电路、方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110653778.2A CN115473558B (zh) 2021-06-11 2021-06-11 信号中转电路、方法及电子设备

Publications (2)

Publication Number Publication Date
CN115473558A true CN115473558A (zh) 2022-12-13
CN115473558B CN115473558B (zh) 2023-07-18

Family

ID=84363791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110653778.2A Active CN115473558B (zh) 2021-06-11 2021-06-11 信号中转电路、方法及电子设备

Country Status (1)

Country Link
CN (1) CN115473558B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918380A (ja) * 1995-06-28 1997-01-17 Nec Kansai Ltd 時分割無線通信機
JPH11355138A (ja) * 1998-06-10 1999-12-24 Hitachi Ltd Ｐｌｌ回路及びそれを用いた無線通信端末装置
JP2002353849A (ja) * 2001-05-25 2002-12-06 Alps Electric Co Ltd 送受信共用ｐｌｌ回路
JP2010034709A (ja) * 2008-07-25 2010-02-12 Panasonic Electric Works Co Ltd 無線中継装置
CN102255604A (zh) * 2011-05-26 2011-11-23 北京恒际通科技发展有限公司 多路信号变频传输器
CN102457297A (zh) * 2010-10-19 2012-05-16 中国科学院微电子研究所 一种无线收发机
CN103107826A (zh) * 2013-02-26 2013-05-15 海能达通信股份有限公司 一种多时隙收发信机及其规避同频干扰的方法
CN103209004A (zh) * 2013-04-07 2013-07-17 海能达通信股份有限公司 一种多时隙收发信机
CN103281098A (zh) * 2013-05-16 2013-09-04 海能达通信股份有限公司 用于tdma系统的多时隙收发信机及多时隙通信方法
US20150288371A1 (en) * 2014-04-08 2015-10-08 Dialog Semiconductor B.V. Fast Settling Phase Locked Loop (PLL) with Optimum Spur Reduction
CN209642644U (zh) * 2018-12-26 2019-11-15 鹤壁天海电子信息系统有限公司 一种频率源及通信设备
CN112887987A (zh) * 2019-11-29 2021-06-01 海能达通信股份有限公司 一种信号传输方法及相关设备

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918380A (ja) * 1995-06-28 1997-01-17 Nec Kansai Ltd 時分割無線通信機
JPH11355138A (ja) * 1998-06-10 1999-12-24 Hitachi Ltd Ｐｌｌ回路及びそれを用いた無線通信端末装置
JP2002353849A (ja) * 2001-05-25 2002-12-06 Alps Electric Co Ltd 送受信共用ｐｌｌ回路
JP2010034709A (ja) * 2008-07-25 2010-02-12 Panasonic Electric Works Co Ltd 無線中継装置
CN102457297A (zh) * 2010-10-19 2012-05-16 中国科学院微电子研究所 一种无线收发机
CN102255604A (zh) * 2011-05-26 2011-11-23 北京恒际通科技发展有限公司 多路信号变频传输器
CN103107826A (zh) * 2013-02-26 2013-05-15 海能达通信股份有限公司 一种多时隙收发信机及其规避同频干扰的方法
CN103209004A (zh) * 2013-04-07 2013-07-17 海能达通信股份有限公司 一种多时隙收发信机
CN103281098A (zh) * 2013-05-16 2013-09-04 海能达通信股份有限公司 用于tdma系统的多时隙收发信机及多时隙通信方法
US20150288371A1 (en) * 2014-04-08 2015-10-08 Dialog Semiconductor B.V. Fast Settling Phase Locked Loop (PLL) with Optimum Spur Reduction
CN209642644U (zh) * 2018-12-26 2019-11-15 鹤壁天海电子信息系统有限公司 一种频率源及通信设备
CN112887987A (zh) * 2019-11-29 2021-06-01 海能达通信股份有限公司 一种信号传输方法及相关设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HARUYA ISHIZAKI: "FDM-based wireless source synchronous 15-Mbps TRx with PLL-less receiver and 1-mm on-chip integrated antenna for 1.25-cm touch-and-proceed communication", 《2010 SYMPOSIUM ON VLSI CIRCUITS》 *
张微成: "应用于无线通信的全数字锁相环技术", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Also Published As

Publication number Publication date
CN115473558B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
EP0920729B1 (en) Apparatus and method for receiving a modulated radio frequency signal
US5825813A (en) Transceiver signal processor for digital cordless communication apparatus
JP4499739B2 (ja) マルチモードおよびマルチバンドｒｆ送受信機ならびに関連する通信方法
JP3754709B2 (ja) Ｕｈｆ領域で動作する無線送受信機たとえばコードレステレフォンの周波数を処理する集積可能な回路
EP1225715B1 (en) Transmitter, receiver, and method
WO1998008300A9 (en) Apparatus and method for receiving a modulated radio frequency signal
JPH1032520A (ja) ２つの周波数帯域の無線周波数信号を送受信する送受信装置
CN103329441A (zh) 多频段收发机中的本振生成和分配
WO2003069792A1 (fr) Procede de communication radio et systeme permettant d'etablir une communication parmi une pluralite de terminaux de communication radio
US6370361B1 (en) Transceiver with a receive/transmit fast switch function
JP2012109700A (ja) 受信装置、受信方法、及び、電子機器
EP1303919B1 (en) System and apparatus for a direct conversion receiver and transmitter
CN103209004B (zh) 一种多时隙收发信机
JP3672189B2 (ja) 無線信号受信装置及び復調処理回路
US7978789B2 (en) Frequency shift keying modulator and applications thereof
US5553317A (en) Quadrature modulator for TDMA/TDD radio communication apparatus
WO2016174805A1 (ja) 無線アクセスシステム及びその制御方法
KR100186586B1 (ko) 이동 통신시스템의 주파수 발생장치 및 방법
US20090304044A1 (en) Frequency-hopping arrangement
CN115473558B (zh) 信号中转电路、方法及电子设备
US20060116085A1 (en) VLIF transmitter for Bluetooth
CN118251840A (zh) 一种锁相环、射频收发机及通信设备
CN112689961A (zh) 一种接收装置、发射装置及信号处理方法
CN219372427U (zh) 收发机及通信设备
KR20020000895A (ko) 통신 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant