CN115472622A - 组对结构非易失性存储器的制作方法 - Google Patents
组对结构非易失性存储器的制作方法 Download PDFInfo
- Publication number
- CN115472622A CN115472622A CN202211124306.9A CN202211124306A CN115472622A CN 115472622 A CN115472622 A CN 115472622A CN 202211124306 A CN202211124306 A CN 202211124306A CN 115472622 A CN115472622 A CN 115472622A
- Authority
- CN
- China
- Prior art keywords
- material layer
- substrate
- forming
- grid
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 49
- 238000003860 storage Methods 0.000 claims abstract description 96
- 238000005192 partition Methods 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000000227 grinding Methods 0.000 claims abstract description 8
- 238000012545 processing Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 143
- 238000002347 injection Methods 0.000 claims description 29
- 239000007924 injection Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 239000007943 implant Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 2
- 239000007772 electrode material Substances 0.000 abstract description 14
- 238000001259 photo etching Methods 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种组对结构非易失性存储器的制作方法。该制作方法中，首先在基底的上表面上形成多个分隔墙，然后在基底上形成覆盖基底和分隔墙的栅极材料层，再研磨去除部分栅极材料层，使得栅极材料层的上表面平坦且露出分隔墙的顶面，接着对栅极材料层进行图形化处理，在每个分隔墙的两侧分别形成第一栅极和第二栅极，其中，一个分隔墙两侧的第一栅极和第二栅极属于同一个组对存储单元，组对存储单元的第一存储管包括第一栅极，组对存储单元的第二存储管包括第二栅极。该制作方法利用分隔墙分隔形成第一栅极和第二栅极，避免了光刻的分辨能力的限制，可以缩小组对存储单元中两个栅极之间的间距，减少组对存储单元占用的芯片面积。
Description
技术领域
本发明涉及存储器技术领域，特别涉及一种组对结构非易失性存储器的制作方法。
背景技术
图1为一种组对结构非易失性存储器的布局图(layout图)。图2为图1中椭圆虚线框内一个组对存储单元的架构图。如图1至图2所示，非易失性存储器中的一个组对存储单元包括电连接的第一存储管T1和第二存储管T2，第一存储管T1和第二存储管T2均为非易失性存储管，可以独立存储两个字节。同一个组对存储单元的第一存储管T1和第二存储管T2之间通过扩散区域A(Diffusion Region)连接，扩散区域A如图1中的矩形虚线框所示。
图3为图1中一个组对存储单元沿BC线所示方向的剖面示意图。如图1和图3所示，同一个组对存储单元的两个存储管均为传统的源漏对称结构，具体的，第一存储管T1的栅极100两侧和第二存储管T2的栅极100两侧的基底中均形成有完整并对称的标准工艺中轻掺杂漏区101(N-LDD)和N+源漏注入区102(S/D N+注入区)，扩散区域A包括位于中心的N+源漏注入区102和位于边缘的轻掺杂漏区101。尽管如此无需引入新的工艺步骤，但需要组对连接的两个存储管的栅极间距a较大，使得组对存储单元面积较大，单位bit存储面积较大，在同样存储容量的情况下，成本较高。此外，现有的逻辑工艺，在每个技术节点，受制于光刻的分辨能力，要求组对存储单元中两个存储管的栅极之间要保持一定的距离，如此也使得组对存储单元面积较大。
发明内容
本发明提供一种组对结构非易失性存储器的制作方法，能够在不影响组对存储单元特征的前提下，减少组对存储单元占用的芯片面积，增加晶圆产出芯片的数量，降低单颗芯片的生产成本。
本发明针对的组对结构非易失性存储器包括多个组对存储单元，每个所述组对存储单元包括电连接的第一存储管和第二存储管。所述组对结构非易失性存储器的制作方法包括：
提供基底；
在所述基底的上表面上形成多个分隔墙；
在所述基底上形成栅极材料层，所述栅极材料层覆盖所述基底的上表面以及覆盖所述分隔墙的顶面和侧壁；
研磨去除部分所述栅极材料层，使得所述栅极材料层的上表面平坦且露出所述多个分隔墙的顶面；以及
对所述栅极材料层进行图形化处理，以在每个所述分隔墙的两侧分别形成第一栅极和第二栅极；其中，一个所述分隔墙两侧的第一栅极和第二栅极属于同一个所述组对存储单元，所述组对存储单元的第一存储管包括位于所述分隔墙一侧的第一栅极，所述组对存储单元的第二存储管包括位于所述分隔墙另一侧的第二栅极。
可选的，在所述基底上形成多个分隔墙的方法包括：在所述基底上表面上形成第一材料层；在所述第一材料层上形成多个侧墙结构；以所述多个侧墙结构为掩模，刻蚀所述第一材料层形成多个所述分隔墙；去除所述侧墙结构。
可选的，在所述第一材料层上形成多个侧墙结构的方法包括：在所述第一材料层上形成第二材料层；在所述第二材料层上形成第三材料层；在所述第三材料层中形成多个第一开口，所述多个第一开口露出所述第二材料层的上表面；在所述第三材料层上形成侧墙材料层，所述侧墙材料层覆盖所述第三材料层的上表面、所述多个第一开口的侧壁、以及所述多个第一开口露出的第二材料层的上表面；刻蚀去除所述第三材料层上表面上的侧墙材料层以及所述第二材料层上表面上的部分侧墙材料层，保留所述多个第一开口侧壁上的侧墙材料层作为所述多个侧墙结构。
可选的，所述制作方法包括：所述在所述基底的上表面上形成多个分隔墙之后、所述在所述基底上形成栅极材料层之前，在所述基底上形成第一介电层，所述第一介电层覆盖所述基底的上表面以及覆盖所述分隔墙的顶面和侧壁；其中，后续所述第一栅极和所述第二栅极覆盖的第一介电层分别作为所述第一存储管和所述第二存储管的电荷陷阱层。
可选的，对所述栅极材料层进行图形化处理的方法包括：在所述栅极材料层上形成图形化的光刻胶层，所述图形化的光刻胶层覆盖所述多个分隔墙的顶面；以所述图形化的光刻胶层为掩模，刻蚀所述栅极材料层，在每个所述分隔墙的两侧分别形成第一栅极和第二栅极；以及去除所述图形化的光刻胶层。
可选的，所述制作方法包括：对所述栅极材料层进行图形化处理之后，去除所述多个分隔墙，在所述多个分隔墙的位置形成多个凹槽；在所述多个凹槽底部对应的基底中形成多个第一注入区；其中，每一个所述组对存储单元包括一个所述第一注入区，同一个所述组对存储单元中的第一存储管和第二存储管通过所述第一注入区电连接。
可选的，所述对所述栅极材料层进行图形化处理之后、所述去除所述多个分隔墙之前，所述制作方法包括：在所述第一栅极和所述第二栅极远离所述分隔墙的一侧的基底中均形成轻掺杂漏区；在所述第一栅极远离所述分隔墙的侧壁上形成第一侧墙，以及在所述第二栅极远离所述分隔墙的侧壁上形成第二侧墙；在所述第一侧墙远离所述第一栅极的一侧的基底中以及在所述第二侧墙远离所述第二栅极的一侧的基底中均形成源漏注入区。
可选的，所述制作方法包括：所述在所述多个凹槽底部对应的基底中形成多个第一注入区之后，在所述基底上形成绝缘层，所述绝缘层覆盖所述第一栅极的顶面和所述第二栅极的顶面，所述绝缘层还覆盖所述多个凹槽的开口且未填满所述多个凹槽，使得所述多个凹槽中具有空隙。
可选的，通过调整沉积所述绝缘层的工艺条件，使得所述多个凹槽中具有空隙。
可选的，提供的所述基底中形成有注入阱，所述多个第一注入区形成在所述注入阱的顶部。
本发明提供的组对结构非易失性存储器的制作方法中，首先在基底的上表面上形成多个分隔墙，然后形成覆盖所述基底的上表面以及覆盖所述分隔墙的顶面和侧壁的栅极材料层，再研磨去除部分所述栅极材料层，使得栅极材料层的上表面平坦且露出所述多个分隔墙的顶面，接着对所述栅极材料层进行图形化处理，在每个所述分隔墙的两侧分别形成第一栅极和第二栅极。也就是说，该制作方法利用分隔墙分隔栅极材料层，以实现分隔第一栅极和第二栅极的目的，从而避免了光刻的分辨能力的限制，使得同一组对存储单元中的第一栅极和第二栅极之间的间距较小，例如使得该间距小于光刻的分辨能力，进而可以在不影响组对存储单元特征的前提下，减少组对存储单元占用的芯片面积，增加晶圆产出芯片的数量，降低单颗芯片的生产成本。
附图说明
图1为一种组对结构非易失性存储器的布局图。
图2为图1中椭圆虚线框内一个组对存储单元的架构图。
图3为图1中一个组对存储单元沿BC线所示方向的剖面示意图。
图4为本发明一实施例的组对结构非易失性存储器的制作方法的流程图。
图5至图26为本发明一实施例的组对结构非易失性存储器的制作方法的分步骤结构示意图。
附图标记说明：
(图1)100-栅极；101-轻掺杂漏区；102-源漏注入区；
(图5至图26)200-基底；201-氧化薄膜；202-第一材料层；202a-分隔墙；203-第二材料层；204-第三材料层；205-图形化的第一光刻胶层；206-第一开口；207-侧墙材料层；207a-侧墙结构；208-第一介电层；209-栅极材料层；209a-第一栅极；209b-第二栅极；210-图形化的第二光刻胶层；211-轻掺杂漏区；212a-第一侧墙；212b-第二侧墙；213-源漏注入区；214-硅化物阻挡层；215-金属硅化物；216-凹槽；217-第一注入区；218-绝缘层；219-空隙；220-接触插塞。
具体实施方式
在介绍本发明的组对结构非易失性存储器的制作方法之前，首先介绍本发明针对的组对结构非易失性存储器。如图1和图2所示，所述组对结构非易失性存储器包括多个组对存储单元，每个组对存储单元包括电连接的第一存储管T1和第二存储管T2，第一存储管T1和第二存储管T2均为非易失性存储管。对于一个组对存储单元，如图2所示，第一存储管T1的第一源漏极与位线BLm连接，第一存储管T1的第二源漏极与第二存储管T2的第一源漏极连接，第二存储管T2的第二源漏极与位线BLm+1连接，第一存储管T1的栅极与字线WLn连接，第二存储管T2的栅极与字线WLn+1连接。在对一组对存储单元进行读取操作时，作为示例，读取第一存储管T1时，第二存储管T2作为第一存储管T1的选择管；读取第二存储管T2时，第一存储管T1作为第二存储管T2的选择管。
发明人研究发现，对于本发明针对的组对结构非易失性存储器的架构来说，只要确保同一组对存储单元的两个存储管之间电连接，同一个组对存储单元的的两个存储管的栅极之间的间距越小越好，且可以不受现有逻辑工艺节点设计规范(design rule)的制约，只要能够做到物理和电性隔离即可。因此，本申请发明人提出一种组对结构非易失性存储器的制作方法，能够在不影响组对存储单元特征的前提下，减少组对存储单元占用的芯片面积，增加晶圆产出芯片的数量，降低单颗芯片的生产成本。
以下结合附图和具体实施例对本发明提出的组对结构非易失性存储器的制作方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图4为本发明一实施例的组对结构非易失性存储器的制作方法的流程图。如图4所示，所述组对结构非易失性存储器的制作方法包括：
S1，提供基底；
S2，在所述基底的上表面上形成多个分隔墙；
S3，在所述基底上形成栅极材料层，所述栅极材料层覆盖所述基底的上表面以及覆盖所述分隔墙的顶面和侧壁；
S4，研磨去除部分所述栅极材料层，使得所述栅极材料层的上表面平坦且露出所述多个分隔墙的顶面；
S5，对所述栅极材料层进行图形化处理，以在每个所述分隔墙的两侧分别形成第一栅极和第二栅极；其中，一个所述分隔墙两侧的第一栅极和第二栅极属于同一个所述组对存储单元，所述组对存储单元的第一存储管包括位于所述分隔墙一侧的第一栅极，所述组对存储单元的第二存储管包括位于所述分隔墙另一侧的第二栅极。
图5至图26为本发明一实施例的组对结构非易失性存储器的制作方法的分步骤结构示意图。以下结合图4、图5至图26对本实施例的组对结构非易失性存储器的制作方法进行说明。
本实施例中，步骤S1提供的基底中已经形成有注入阱(图中未示出)和浅沟槽隔离结构(图中未示出)，组对结构非易失性存储器中的组对存储单元形成在所述注入阱的范围内。
如图5所示，基底200的上表面上可以形成有氧化薄膜201，氧化薄膜201可以覆盖基底200的上表面。所述氧化薄膜201可以是氧化硅层。所述基底200可以是硅基底，但不限于此。基底200还可以为锗基底、硅锗基底、绝缘体上硅(Silicon On Insulator，SOI)或绝缘体上锗(Germanium On Insulator，GOI)等。
执行步骤S2，如图15所示，在所述基底200的上表面上形成多个分隔墙202a。在所述基底200上形成多个分隔墙202a的方法可以包括子步骤S21至S24。
执行子步骤S21，如图6所示，在所述基底200上表面上形成第一材料层202，第一材料层202实际可以位于氧化薄膜201上且覆盖氧化薄膜201。
本实施例中，所述第一材料层202的材料可以为氧化硅，但不限于此。在其它实施例中，第一材料层202的材料可以为氮化硅(Si3O4)或氮氧化硅(SiON)。
执行子步骤S22，如图13所示，在所述第一材料层202上形成多个侧墙结构207a。
具体的，如图7所示，在所述第一材料层202上形成第二材料层203，所述第二材料层203覆盖第一材料层202。
如图8所示，在所述第二材料层203上形成第三材料层204，第三材料层204覆盖第二材料层203。
本实施例中，第二材料层203作为第三材料层204的刻蚀停止层。所述第二材料层203的材料与第一材料层202和第三材料层204的材料均不同。本实施例中，第二材料层203的材料可以为氮化硅，但不限于此。所述第三材料层204的材料可以为氧化硅，但不限于此。
如图10所示，在所述第三材料层204中形成多个第一开口206，所述多个第一开口206露出所述第二材料层203的上表面。
在所述第三材料层204中形成多个第一开口206的方法可以包括：如图9所示，在第三材料层204上形成图形化的第一光刻胶层205；如图9和图10所示，以图形化的第一光刻胶层205为掩模，刻蚀所述第三材料层204直至露出第二材料层203的上表面，在第三材料层204中形成多个第一开口206；再去除图形化的第一光刻胶层205。
形成图形化的第一光刻胶层205的方法可以包括：在第三材料层204上形成第一光刻胶层，对第一光刻胶层进行曝光和显影，形成图形化的第一光刻胶层205。图形化的第一光刻胶层205与第三材料层204之间还可以形成有抗反射层(图中未示出)，如此在对第一光刻胶层进行曝光时，可以减少光的反射，有助于提高图形化的第一光刻胶层205的图形精度。
如图11所示，在所述第三材料层204上形成侧墙材料层207，所述侧墙材料层207覆盖所述第三材料层204的上表面、所述多个第一开口206的侧壁、以及所述多个第一开口206露出的第二材料层203的上表面。
如图12所示，刻蚀去除所述第三材料层204上表面上的侧墙材料层207以及所述第二材料层203上表面上的部分侧墙材料层207，保留所述多个第一开口206侧壁上的侧墙材料层作为所述多个侧墙结构207a。
需要说明的是，可以通过调整侧墙材料层207的厚度、以及调整侧墙材料层207的刻蚀条件来调整侧墙结构207a的尺寸(例如宽度)。
如图13所示，可以采用湿法刻蚀工艺去除所述第三材料层204。
执行子步骤S23，如图14所示，以所述多个侧墙结构207a为掩模，刻蚀所述第一材料层202形成多个所述分隔墙202a，且可以继续向下刻蚀氧化薄膜201，直至露出基底200的上表面。
在以所述多个侧墙结构207a为掩模，刻蚀所述第一材料层202形成多个所述分隔墙202a的过程中，可以首先以侧墙结构207a为掩模刻蚀第二材料层203，再继续向下刻蚀第一材料层202形成分隔墙202a。
执行子步骤S24，如图15所示，去除所述侧墙结构207a。在去除侧墙结构207a之后，继续向下刻蚀去除侧墙结构207a下方的第二材料层203，直至露出分隔墙202a的顶面。
接着，执行步骤S3，如图16所示，在所述基底200上形成栅极材料层209，所述栅极材料层209覆盖所述基底200的上表面以及覆盖所述分隔墙202a的顶面和侧壁。
本实施例中，所述栅极材料层209的材料可以为多晶硅，但不限于此。在其它实施例中，栅极材料层209还可以是金属材料层。
在基底200上形成栅极材料层209之前，如图16所示，在基底200上形成第一介电层208，第一介电层208覆盖基底200的上表面以及覆盖分隔墙202a的顶面和侧壁，栅极材料层覆盖在第一介电层208上。所述第一介电层208可以为ONO层，例如包括自下而上堆叠的氧化硅层、氮化硅层和氧化硅层。
执行步骤S4，如图17所示，研磨去除部分所述栅极材料层209，使得所述栅极材料层209的上表面平坦且露出所述多个分隔墙202a的顶面。需要说明的是，在研磨栅极材料层209的过程中，可以研磨去除分隔墙202a的部分厚度。
接着，执行步骤S5，如图18和图19所示，对所述栅极材料层209进行图形化处理，以在每个所述分隔墙202a的两侧分别形成第一栅极209a和第二栅极209b；其中，一个分隔墙202a两侧的第一栅极209a和第二栅极209b属于同一个组对存储单元，所述组对存储单元的第一存储管包括位于分隔墙202a一侧的第一栅极209a，所述组对存储单元的第二存储管包括位于分隔墙202a另一侧的第二栅极209b。
需要说明的是，本实施例中，侧墙结构207a通过刻蚀侧墙材料层207且保留第一开口206侧壁上的侧墙材料层形成，侧墙结构207a的尺寸不受到光刻的分辨能力的限制，使得侧墙结构207a的宽度(即关键尺寸)较小，分隔墙202a是以侧墙结构207a为掩模刻蚀形成，从而分隔墙202a的宽度也不受到光刻分辨能力的限制，获得的分隔墙202a的宽度也较小，进而使得同一组对存储单元中，由所述分隔墙202a分隔的第一栅极209a和第二栅极209b之间的间距较小，如此可以减少组对存储单元占用的芯片面积，增加晶圆产出芯片的数量，降低单颗芯片的生产成本。
本实施例中，对所述栅极材料层209进行图形化处理的方法可以包括：如图18所示，在所述栅极材料层209上形成图形化的第二光刻胶层210，所述图形化的第二光刻胶层210覆盖所述多个分隔墙202a的顶面；如图19所示，以所述图形化的第二光刻胶层210为掩模，刻蚀所述栅极材料层209，在每个所述分隔墙202a的两侧分别形成第一栅极209a和第二栅极209b；再去除所述图形化的第二光刻胶层210。
如图19所示，在对栅极材料层209进行图形化处理结束后，还可以继续向下刻蚀第一介电层208，直至露出所述基底200的上表面。所述第一栅极209a和所述第二栅极209b下方保留的第一介电层208分别作为第一存储管和第二存储管的电荷陷阱层。
在去除所述图形化的第二光刻胶层210之后，如图20所示，在所述第一栅极209a和所述第二栅极209b远离所述分隔墙202a的一侧的基底中均形成轻掺杂漏区211(LDD)。
如图21所示，在所述第一栅极209a远离所述分隔墙202a的侧壁上形成第一侧墙212a，以及在所述第二栅极209b远离所述分隔墙202a的侧壁上形成第二侧墙212b；在所述第一侧墙212a远离所述第一栅极209a的一侧的基底中以及在所述第二侧墙212b远离所述第二栅极209b的一侧的基底中均形成源漏注入区213。
本实施例中，轻掺杂漏区211和源漏注入区213均通过离子注入的工艺形成。基底200中的注入阱(图中未示出)可以为P型，轻掺杂漏区211和源漏注入区213均可以为N型，且轻掺杂漏区211和源漏注入区213均形成在注入阱的顶部，但不限于此。所述注入阱可以为N型，所述掺杂漏区211和所述源漏注入区213均可以为P型。
在形成源漏注入区213之后，如图22所示，在基底200上形成硅化物阻挡层214(SAB)，硅化物阻挡层214毯式的覆盖在基底200上。硅化物阻挡层214包括氧化物层和覆盖氧化物层的氮化物层。
如图23所示，研磨去除第一栅极209a和第二栅极209b顶面上的硅化物阻挡层214，露出第一栅极209a和第二栅极209b的顶面。接着，在第一栅极209a和第二栅极209b的顶面上形成金属硅化物215。
如图24所示，去除所述多个分隔墙202a，在所述多个分隔墙202a的位置形成多个凹槽216；通过离子注入工艺在所述多个凹槽216底部对应的基底中形成多个第一注入区217。其中，每一个所述组对存储单元包括一个所述第一注入区217，同一个所述组对存储单元中的第一存储管和第二存储管通过所述第一注入区217电连接。参考图23和图24所示，在去除分隔墙202a的过程中，分隔墙202a下方的氧化薄膜201可能会被损耗去除。
本实施例中，第一注入区217可以为N型，但不限于此。第一注入区217形成在注入阱的顶部。
本实施例中，由于分隔墙202a的宽度较小，从而去除分隔墙202a后形成的凹槽216的宽度较小，进而从凹槽216向基底200进行离子注入形成的第一注入区217的宽度较小，如此能够在不影响组对存储单元特征的前提下，减少组对存储单元占用的芯片面积。
如图24所示，在形成第一注入区217之后，可以去除硅化物阻挡层214。其中，当硅化物阻挡层214包括氧化物层和覆盖氧化物层的氮化物层时，可以仅去除硅化物层214中的氮化物层；硅化物层214中的氧化物层可以作为去除氮化物层的阻挡层，避免在去除氮化物层时损伤基底。
如图25所示，在所述多个凹槽216底部对应的基底中形成多个第一注入区217之后，在基底200上形成绝缘层218，绝缘层218覆盖所述第一栅极209a的顶面和所述第二栅极209b的顶面，所述绝缘层218还覆盖所述多个凹槽216的开口且未填满所述多个凹槽216，使得所述多个凹槽216中具有空隙219(Airgap)。在同一组对存储单元的第一栅极209a和第二栅极209b之间的凹槽216中形成空隙219，可以减小同一个组对存储单元中两个存储管的栅极之间的耦合效应。
所述绝缘层218的材料可以为氧化硅，但不限于此。可以采用化学气相沉积(CVD)工艺形成所述绝缘层218。本实施例中，由于凹槽216的宽度较小，通过调整沉积绝缘层218的工艺条件，容易使得凹槽216中具有空隙219。
如图26所示，在绝缘层218中形成接触插塞220(Contact)，接触插塞220位于源漏注入区213的基底上方。其中，接触插塞220与基底200之间可以形成金属硅化物(图中未示出)。本实施例中，组对存储单元的电路架构与图2相同。作为示例，参考图2和图26所示，第一栅极209a侧边的源漏注入区213可以与位线BLm连接，第二栅极209b侧边的源漏注入区213与位线BLm+1连接，第一栅极209a与字线WLn连接，第二栅极209b与字线WLn+1连接。
本实施例的组对结构非易失性存储器的制作方法中，首先在基底200的上表面上形成多个分隔墙202a，然后形成覆盖所述基底200的上表面以及覆盖所述分隔墙202a的顶面和侧壁的栅极材料层209，再研磨去除部分所述栅极材料层209，使得栅极材料层209的上表面平坦且露出所述多个分隔墙202a的顶面，接着对所述栅极材料层209进行图形化处理，以在每个所述分隔墙202a的两侧分别形成第一栅极209a和第二栅极209b。也就是说，该制作方法利用分隔墙202a分隔栅极材料层209，以实现分隔第一栅极209a和第二栅极209b的目的，从而避免了光刻的分辨能力的限制，使得同一组对存储单元中的第一栅极209a和第二栅极209b之间的间距较小，例如使得该间距小于光刻的分辨能力，进而可以在不影响组对存储单元特征的前提下，减少组对存储单元占用的芯片面积，增加晶圆产出芯片的数量，降低单颗芯片的生产成本。
本实施例还提供一种组对结构非易失性存储器。组对结构非易失性存储器可以利用上述的组对结构非易失性存储器的制作方法制成。
具体的，组对结构非易失性存储器包括多个组对存储单元，每个所述组对存储单元包括组对的第一存储管和第二存储管。参考图26所示，所述组对结构非易失性存储器包括基底200以及位于所述基底200上的多个第一栅极209a和多个第二栅极209b。
所述基底200中形成有多个第一注入区217；每一个所述组对存储单元包括一个所述第一注入区217；同一所述组对存储单元中，所述第一存储管包括位于所述第一注入区217一侧的第一栅极209a，所述第二存储管包括位于所述第一注入区217另一侧的第二栅极209b，所述第一存储管和所述第二存储管通过所述第一注入区217电连接。
所述基底200上形成有绝缘层218，所述绝缘层218覆盖所述多个第一栅极209a的顶面和所述多个第二栅极209b的顶面；同一个组对存储单元的第一栅极209a和第二栅极209b之间具有凹槽216，所述凹槽216中具有空隙219，所述绝缘层218覆盖所述凹槽216的开口且未填满所述凹槽216。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种组对结构非易失性存储器的制作方法，所述组对结构非易失性存储器包括多个组对存储单元，每个所述组对存储单元包括电连接的第一存储管和第二存储管，其特征在于，所述制作方法包括：
提供基底；
在所述基底的上表面上形成多个分隔墙；
在所述基底上形成栅极材料层，所述栅极材料层覆盖所述基底的上表面以及覆盖所述分隔墙的顶面和侧壁；
研磨去除部分所述栅极材料层，使得所述栅极材料层的上表面平坦且露出所述多个分隔墙的顶面；以及
对所述栅极材料层进行图形化处理，以在每个所述分隔墙的两侧分别形成第一栅极和第二栅极；其中，一个所述分隔墙两侧的第一栅极和第二栅极属于同一个所述组对存储单元，所述组对存储单元的第一存储管包括位于所述分隔墙一侧的第一栅极，所述组对存储单元的第二存储管包括位于所述分隔墙另一侧的第二栅极。
2.如权利要求1所述的制作方法，其特征在于，在所述基底上形成多个分隔墙的方法包括：
在所述基底上表面上形成第一材料层；
在所述第一材料层上形成多个侧墙结构；
以所述多个侧墙结构为掩模，刻蚀所述第一材料层形成多个所述分隔墙；以及
去除所述侧墙结构。
3.如权利要求2所述的制作方法，其特征在于，在所述第一材料层上形成多个侧墙结构的方法包括：
在所述第一材料层上形成第二材料层；
在所述第二材料层上形成第三材料层；
在所述第三材料层中形成多个第一开口，所述多个第一开口露出所述第二材料层的上表面；
在所述第三材料层上形成侧墙材料层，所述侧墙材料层覆盖所述第三材料层的上表面、所述多个第一开口的侧壁、以及所述多个第一开口露出的第二材料层的上表面；以及
刻蚀去除所述第三材料层上表面上的侧墙材料层以及所述第二材料层上表面上的部分侧墙材料层，保留所述多个第一开口侧壁上的侧墙材料层作为所述多个侧墙结构。
4.如权利要求1所述的制作方法，其特征在于，所述制作方法包括：
所述在所述基底的上表面上形成多个分隔墙之后、所述在所述基底上形成栅极材料层之前，在所述基底上形成第一介电层，所述第一介电层覆盖所述基底的上表面以及覆盖所述分隔墙的顶面和侧壁；
其中，后续所述第一栅极和所述第二栅极覆盖的第一介电层分别作为所述第一存储管和所述第二存储管的电荷陷阱层。
5.如权利要求1所述的制作方法，其特征在于，对所述栅极材料层进行图形化处理的方法包括：
在所述栅极材料层上形成图形化的光刻胶层，所述图形化的光刻胶层覆盖所述多个分隔墙的顶面；
以所述图形化的光刻胶层为掩模，刻蚀所述栅极材料层，在每个所述分隔墙的两侧分别形成第一栅极和第二栅极；以及
去除所述图形化的光刻胶层。
6.如权利要求1所述的制作方法，其特征在于，所述制作方法包括：
对所述栅极材料层进行图形化处理之后，去除所述多个分隔墙，在所述多个分隔墙的位置形成多个凹槽；
在所述多个凹槽底部对应的基底中形成多个第一注入区；其中，每一个所述组对存储单元包括一个所述第一注入区，同一个所述组对存储单元中的第一存储管和第二存储管通过所述第一注入区电连接。
7.如权利要求6所述的制作方法，其特征在于，所述对所述栅极材料层进行图形化处理之后、所述去除所述多个分隔墙之前，所述制作方法包括：
在所述第一栅极和所述第二栅极远离所述分隔墙的一侧的基底中均形成轻掺杂漏区；
在所述第一栅极远离所述分隔墙的侧壁上形成第一侧墙，以及在所述第二栅极远离所述分隔墙的侧壁上形成第二侧墙；
在所述第一侧墙远离所述第一栅极的一侧的基底中以及在所述第二侧墙远离所述第二栅极的一侧的基底中均形成源漏注入区。
8.如权利要求6所述的制作方法，其特征在于，所述制作方法包括：
所述在所述多个凹槽底部对应的基底中形成多个第一注入区之后，在所述基底上形成绝缘层，所述绝缘层覆盖所述第一栅极的顶面和所述第二栅极的顶面，所述绝缘层还覆盖所述多个凹槽的开口且未填满所述多个凹槽，使得所述多个凹槽中具有空隙。
9.如权利要求8所述的制作方法，其特征在于，通过调整沉积所述绝缘层的工艺条件，使得所述多个凹槽中具有空隙。
10.如权利要求6所述的制作方法，其特征在于，提供的所述基底中形成有注入阱，所述多个第一注入区形成在所述注入阱的顶部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211124306.9A CN115472622B (zh) | 2022-09-15 | 2022-09-15 | 组对结构非易失性存储器的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211124306.9A CN115472622B (zh) | 2022-09-15 | 2022-09-15 | 组对结构非易失性存储器的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115472622A true CN115472622A (zh) | 2022-12-13 |
| CN115472622B CN115472622B (zh) | 2023-07-18 |
Family
ID=84333888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211124306.9A Active CN115472622B (zh) | 2022-09-15 | 2022-09-15 | 组对结构非易失性存储器的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115472622B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116648071A (zh) * | 2023-07-27 | 2023-08-25 | 上海领耐半导体技术有限公司 | 组对结构非易失性存储器及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901811A (zh) * | 2009-04-21 | 2010-12-01 | 旺宏电子股份有限公司 | 于二晶体管nor结构中的能隙工程电荷捕捉存储器 |
| CN104425500A (zh) * | 2013-08-30 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | Sonos非挥发性存储器及其制造方法 |
| CN105070718A (zh) * | 2015-08-18 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 一种降低sonos存储器串联电阻的方法 |
| CN108172581A (zh) * | 2017-12-26 | 2018-06-15 | 上海华力微电子有限公司 | 一种带sonos结构的晶体管及其制造方法 |
-
2022
- 2022-09-15 CN CN202211124306.9A patent/CN115472622B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901811A (zh) * | 2009-04-21 | 2010-12-01 | 旺宏电子股份有限公司 | 于二晶体管nor结构中的能隙工程电荷捕捉存储器 |
| CN104425500A (zh) * | 2013-08-30 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | Sonos非挥发性存储器及其制造方法 |
| CN105070718A (zh) * | 2015-08-18 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 一种降低sonos存储器串联电阻的方法 |
| CN108172581A (zh) * | 2017-12-26 | 2018-06-15 | 上海华力微电子有限公司 | 一种带sonos结构的晶体管及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116648071A (zh) * | 2023-07-27 | 2023-08-25 | 上海领耐半导体技术有限公司 | 组对结构非易失性存储器及其制作方法 |
| CN116648071B (zh) * | 2023-07-27 | 2023-10-20 | 上海领耐半导体技术有限公司 | 组对结构非易失性存储器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115472622B (zh) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308622B1 (ko) | 디램 셀 캐패시터 및 제조 방법 | |
| US7611941B1 (en) | Method for manufacturing a memory cell arrangement | |
| KR100990599B1 (ko) | 반도체 장치의 제조 방법 및 그에 따라 제조된 반도체 장치 | |
| CN115440737B (zh) | 组对结构非易失性存储器件及其制作方法 | |
| US6211012B1 (en) | Method of fabricating an ETOX flash memory | |
| KR100673673B1 (ko) | Ｄｒａｍ 셀 장치 및 그 제조 방법 | |
| US20060065922A1 (en) | Semiconductor memory with vertical charge-trapping memory cells and fabrication | |
| KR100335121B1 (ko) | 반도체 메모리 소자 및 그의 제조 방법 | |
| CN115472622B (zh) | 组对结构非易失性存储器的制作方法 | |
| US7170128B2 (en) | Multi-bit nanocrystal memory | |
| US7491998B2 (en) | One time programmable memory and the manufacturing method thereof | |
| KR100669347B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR19980028402A (ko) | 디램(dram) 셀의 구조 및 그 제조 방법 | |
| CN110246841B (zh) | 半导体元件及其制作方法 | |
| JP4056523B2 (ja) | Ｓｒａｍデバイスの製造方法 | |
| KR0123781B1 (ko) | Eprom 반도체 장치 및 이의 형성방법 | |
| US11195841B2 (en) | Integrated circuit and method for manufacturing the same | |
| KR20000043890A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| CN213026125U (zh) | 半导体存储装置 | |
| US20210226026A1 (en) | Memory device and method for manufacturing the same | |
| CN118317609A (zh) | 组对结构非易失性存储器的制作方法 | |
| KR100519163B1 (ko) | 플래쉬 메모리 소자의 제조 방법_ | |
| CN114141709A (zh) | 半导体器件及其制备方法、三维存储器及存储系统 | |
| KR20010063426A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100314731B1 (ko) | 멀티비트플래쉬메모리장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 119, 17th Floor, Science and Technology Innovation Building, No. 777 Zhongguan West Road, Zhuangshi Street, Zhenhai District, Ningbo City, Zhejiang Province, 315201 Patentee after: Ningbo Lingkai Semiconductor Technology Co.,Ltd. Address before: Room 109, Building 1, No. 1818-2, Wenyi West Road, Yuhang District, Hangzhou, Zhejiang 310030 Patentee before: Hangzhou Lingkai Semiconductor Technology Co.,Ltd. |
|
| CP03 | Change of name, title or address |