CN115469798A - 存储装置及操作存储装置的方法 - Google Patents
存储装置及操作存储装置的方法 Download PDFInfo
- Publication number
- CN115469798A CN115469798A CN202210023960.4A CN202210023960A CN115469798A CN 115469798 A CN115469798 A CN 115469798A CN 202210023960 A CN202210023960 A CN 202210023960A CN 115469798 A CN115469798 A CN 115469798A
- Authority
- CN
- China
- Prior art keywords
- lifetime
- memory
- level
- memory block
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
- G06F3/0649—Lifecycle management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本技术涉及一种存储装置。根据本技术,一种控制包括多个存储块的存储器装置的存储器控制器可以包括操作控制器和寿命信息控制器。操作控制器可以控制存储器装置以从主机接收写入请求并且对多个存储块之中的所选择存储块执行写入操作。寿命信息控制器可以基于所选择存储块的擦除和写入计数来生成包括所选择存储块的寿命级别的寿命信息。
Description
相关申请的交叉引用
本申请要求于2021年6月11日提交的申请号为10-2021-0076160的韩国专利申请的优先权,该韩国专利申请通过引用整体并入本文。
技术领域
本公开涉及一种电子装置,并且更具体地,涉及一种存储装置及操作存储装置的方法。
背景技术
存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可以包括存储数据的存储器装置和控制该存储器装置的存储器控制器。存储器装置被划分为易失性存储器装置和非易失性存储器装置。
易失性存储器装置是仅当供电时存储数据而当电力被切断时丢失所存储的数据的装置。易失性存储器装置包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器装置是即使电力被切断也不会丢失数据的装置。非易失性存储器装置包括只读存储器(ROM)、可编程存储器(PROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、闪速存储器等。
发明内容
本公开的实施例提供一种具有提高的存储器寿命管理性能的存储装置及操作存储装置的方法。
根据本公开的实施例,一种控制包括多个存储块的存储器装置的存储器控制器可以包括操作控制器和寿命信息控制器。操作控制器可以从主机接收写入请求并且控制存储器装置以对多个存储块之中的所选择存储块执行写入操作。寿命信息控制器可以基于所选择存储块的擦除和写入计数来生成包括所选择存储块的寿命级别的寿命信息。
根据本公开的实施例,一种操作控制包括多个存储块的存储器装置的存储器控制器的方法可以包括:从主机接收写入请求;基于多个存储块之中的所选择存储块的擦除和写入计数来生成包括所选择存储块的寿命级别的寿命信息;并且向存储器装置提供用于将写入数据和寿命信息存储在所选择存储块中的编程命令。
根据本公开的实施例,一种存储装置可以包括存储器装置和存储器控制器,存储器装置包括多个存储块。存储器控制器可以控制存储器装置以根据从主机接收的请求对多个存储块之中的所选择存储块执行操作,基于寿命确定参考以及所选择存储块的擦除和写入计数来生成包括所选择存储块的寿命级别的寿命信息,并且向主机提供寿命信息以及对请求的响应。
根据本公开的实施例,一种控制器的操作方法,该操作方法包括:响应于来自主机的请求,控制存储器装置以访问包括在存储器装置中的存储块,并且向主机提供关于存储块的其余擦除/写入(EW)计数的信息以及对请求的响应。当其余EW计数小于主机设置的阈值时,该信息包括其余EW计数不足的警报信号。
根据本技术,提供了一种具有提高的存储器寿命管理性能的存储装置及其操作方法。
附图说明
图1是示出根据本公开的实施例的存储装置的示图。
图2是示出根据本公开的实施例的图1的存储器装置的结构的示图。
图3是示出根据本公开的实施例的图2的存储器单元阵列的示图。
图4是示出根据本公开的实施例的图3的存储块的示图。
图5是示出根据本公开的实施例的主机与存储装置之间的请求和响应的示图。
图6是示出根据本公开的实施例的寿命级别(lifetime level)函数的示图。
图7是示出根据本公开的实施例的寿命级别表的示图。
图8是示出根据本公开的实施例的存储装置的操作的流程图。
图9是示出根据本公开的实施例的存储装置的操作的流程图。
图10是示出根据本公开的实施例的存储装置的操作的流程图。
图11是示出根据本公开的实施例的存储装置的操作的流程图。
图12是示出根据本公开的实施例的图1的存储器控制器的另一实施例的示图。
图13是示出应用了根据本公开的实施例的存储装置的存储卡系统的框图。
图14是示出应用了根据本公开的实施例的存储装置的固态驱动器(SSD)系统的框图。
图15是示出应用了根据本公开的实施例的存储装置的用户系统的框图。
具体实施方式
仅示出根据本说明书中公开的构思的实施例的特定结构或功能描述以描述根据本公开的构思的实施例。根据本公开的构思的实施例可以以各种形式实施并且不应被解释为限于本说明书中描述的实施例。
图1是示出根据本公开的实施例的存储装置的示图。
参照图1,存储装置50可以包括存储器装置100和控制存储器装置的操作的存储器控制器200。存储装置50是在诸如以下的主机300的控制下存储数据的装置:移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统。
根据作为与主机300通信的方法的主机接口,存储装置50可以被制造为各种类型的存储装置中的一种。例如,存储装置50可以被配置为诸如以下的各种类型的存储装置中的任意一种:SSD、MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡,SD、迷你SD和微型SD形式的安全数字卡,通用串行总线(USB)存储装置,通用闪存(UFS)装置,个人计算机存储卡国际协会(PCMCIA)卡型存储装置,外围组件互连(PCI)卡型存储装置,高速PCI(PCI-e或PCIe)卡型存储装置,紧凑型闪存(CF)卡,智能媒体卡和记忆棒。
存储装置50可以被制造为各种类型的封装中的任意一种。例如,存储装置50可以被制造为诸如以下的各种类型的封装形式中的任意一种:堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)或者晶圆级堆叠封装(WSP)。
存储器装置100可以存储数据。存储器装置100在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列,该存储器单元阵列包括存储数据的多个存储器单元。
存储器单元中的每一个可以被配置为存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)或存储四个数据位的四层单元(QLC)。
存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可以包括多个页面。在实施例中,页面可以是将数据存储在存储器装置100中或者读取存储器装置100中存储的数据的单位。
存储块可以是擦除数据的单位。在实施例中,存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、第四代低功率双倍数据速率(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)等。在本说明书中,为了方便描述,存储器装置100是NAND闪速存储器。
存储器装置100被配置为从存储器控制器200接收命令和地址,并且访问存储器单元阵列的、由地址选择的区域。也就是说,存储器装置100对由地址选择的区域执行由命令指示的操作。例如,存储器装置100可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作期间,存储器装置100可以将数据编程到由地址选择的区域中。在读取操作期间,存储器装置100可以从由地址选择的区域读取数据。在擦除操作期间,存储器装置100可以擦除存储在由地址选择的区域中的数据。
存储器控制器200控制存储装置50的整体操作。
当将电力施加到存储装置50时,存储器控制器200可以运行固件(FW)。当存储器装置100为闪速存储器装置时,存储器控制器200可以运行诸如闪存转换层(FTL)的固件以控制主机300与存储器装置100之间的通信。
在实施例中,存储器控制器200可以从主机300接收数据和逻辑块地址(LBA),并且将逻辑块地址(LBA)转换为物理块地址(PBA),物理块地址(PBA)指示待存储存储器装置100中包括的数据的存储器单元的地址。
存储器控制器200可以响应于主机300的请求而控制存储器装置100以执行编程操作、读取操作或擦除操作。在编程操作期间,存储器控制器200可以向存储器装置100提供写入命令、物理块地址和数据。在读取操作期间,存储器控制器200可以向存储器装置100提供读取命令和物理块地址。在擦除操作期间,存储器控制器200可以向存储器装置100提供擦除命令和物理块地址。
在实施例中,无论来自主机300的请求如何,存储器控制器200都可以生成命令、地址和数据并且将其传输到存储器装置100。例如,存储器控制器200可以向存储器装置100提供命令、地址和数据以执行后台操作,诸如用于损耗均衡的编程操作和用于垃圾收集的编程操作。
在实施例中,存储器控制器200可以控制至少两个存储器装置100。在这种情况下,存储器控制器200可以根据交错法来控制存储器装置100以提高操作性能。交错法可以是用于使至少两个存储器装置100的操作时段重叠的操作方法。
在实施例中,存储器控制器200可以控制存储器装置100以根据从主机300接收的请求对多个存储块之中的所选择存储块执行操作。存储器控制器200可以基于寿命确定参考以及所选择存储块的擦除和写入计数来生成包括所选择存储块的寿命级别的寿命信息。存储器控制器200可以响应于从主机300接收的请求向主机300提供寿命信息。
存储器控制器200可以基于从主机300接收的寿命参考设置命令来设置寿命确定参考和警报级别。寿命确定参考可以是用于基于存储块的擦除和写入计数来确定存储块的寿命级别的参考。警报级别可以是确定存储块的寿命处于警报状态的阈值寿命级别。在实施例中,寿命确定参考可以包括寿命级别表和寿命级别函数中的至少一个。
当存储器控制器200没有从主机300接收到寿命参考设置命令时,存储器控制器200可以将寿命确定参考和警报级别设置为预设默认值。
存储器控制器200可以基于寿命确定参考以及所选择存储块的擦除和写入计数来确定所选择存储块的寿命级别。当所选择存储块的寿命级别大于或等于警报级别时,存储器控制器200可以向主机300提供包括所选择存储块的寿命级别和指示所选择存储块的寿命处于警报状态的标志的寿命信息。
在实施例中,存储器控制器200可以包括操作控制器210和寿命信息控制器220。
操作控制器210可以接收来自主机300的请求,并且控制存储器装置100以根据该请求来执行操作。操作控制器210可以向主机300提供对请求的响应。
例如,操作控制器210可以控制存储器装置100以根据从主机300接收的写入请求对多个存储块之中的所选择存储块执行写入操作。操作控制器210可以控制存储器装置100以将与写入请求相对应的写入数据和包括所选择存储块的寿命级别的寿命信息存储在所选择存储块中。存储器装置100可以将写入数据存储在所选择存储块的主要区域中,并且将寿命信息存储在备用区域中。操作控制器210可以响应于写入请求向主机300提供寿命信息。
操作控制器210可以控制存储器装置100以根据从主机300接收的读取请求对多个存储块之中的所选择存储块执行读取操作。操作控制器210可以控制存储器装置100以读取所选择存储块的主要区域中存储的目标数据和备用区域中存储的寿命信息。操作控制器210可以响应于读取请求向主机300提供目标数据和寿命信息。
寿命信息控制器220可以基于从主机300接收的寿命参考设置命令,设置寿命确定参考以及包括寿命级别表和寿命级别函数中的至少一个的警报级别。当寿命信息控制器220没有从主机300接收到寿命参考设置命令时,寿命信息控制器220可以将寿命确定参考和警报级别设置为预设默认值。
寿命信息控制器220可以基于寿命确定参考以及所选择存储块的擦除和写入计数来确定所选择存储块的寿命级别。
例如,寿命信息控制器220可以基于寿命级别表中包括的多个区间之中的、所选择存储块的擦除和写入计数所属的区间来确定寿命级别。寿命级别表可以包括分别与由多个参考值划分的多个区间相对应的多个寿命级别。再例如,寿命信息控制器220可以通过将所选择存储块的擦除和写入计数代入包括存储块的最大擦除和写入计数的寿命级别函数来确定寿命级别。
确定寿命级别的方法不限于本实施例。可以通过应用由主机300设置所选择存储块的擦除和写入计数的方法来不同地确定寿命级别。
寿命信息控制器220可以基于寿命确定参考以及所选择存储块的擦除和写入计数来生成包括所选择存储块的寿命级别的寿命信息。当所选择存储块的寿命级别大于或等于警报级别时,寿命信息控制器220可以生成包括所选择存储块的寿命级别和指示所选择存储块的寿命处于警报状态的标志的寿命信息。
主机300可以使用诸如以下的各种通信标准或接口中的至少一种来与存储装置50通信:通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)以及低负载DIMM(LRDIMM)。
在实施例中,主机300可以基于从存储器控制器200接收的寿命信息来确定其中存储数据的所选择存储块的可靠性。基于从存储器控制器200接收的标志,主机300可以知道存储数据的所选择存储块的寿命处于警报状态。主机300可以根据所选择存储块的标志和可靠性来备份所选择存储块中存储的数据或者限制对所选择存储块的访问次数。
图2是示出根据本公开的实施例的图1的存储器装置的结构的示图。
参照图2,存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL连接到地址解码器121。多个存储块BLK1至BLKz通过位线BL1至BLm连接到读取和写入电路123。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施例中,多个存储器单元可以是非易失性存储器单元。多个存储器单元之中连接到同一字线的存储器单元可以被定义为一个物理页面。也就是说,存储器单元阵列110配置有多个物理页面。根据本公开的实施例,存储器单元阵列110中包括的多个存储块BLK1至BLKz中的每一个可以包括多个虚设单元。虚设单元中的至少一个可以串联连接在漏极选择晶体管与存储器单元之间以及源极选择晶体管与存储器单元之间。
存储器装置100的存储器单元中的每一个可以被配置为存储一个数据位的SLC、存储两个数据位的MLC、存储三个数据位的TLC或存储四个数据位的QLC。
外围电路120可以包括地址解码器121、电压生成器122、读取和写入电路123、数据输入/输出电路124以及感测电路125。
外围电路120驱动存储器单元阵列110。例如,外围电路可以驱动存储器单元阵列110以执行编程操作、读取操作和擦除操作。
地址解码器121通过行线RL连接到存储器单元阵列110。行线RL可以包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的实施例,字线可以包括普通字线和虚设字线。根据本公开的实施例,行线RL可以进一步包括管道选择线。
地址解码器121被配置为响应于控制逻辑130的控制而操作。地址解码器121从控制逻辑130接收地址ADDR。
地址解码器121被配置为对所接收的地址ADDR的块地址进行解码。地址解码器121根据经解码的块地址在存储块BLK1至BLKz之中选择至少一个存储块。地址解码器121被配置为对所接收的地址ADDR的行地址进行解码。地址解码器121可以根据经解码的行地址在所选择存储块的字线之中选择至少一条字线。地址解码器121可以将从电压生成器122接收的操作电压Vop施加到所选择字线。
在编程操作期间,地址解码器121可以将编程电压施加到所选择的字线,并且将电平小于编程电压的电平的通过电压施加到未选择字线。在编程验证操作期间,地址解码器121可以将验证电压施加到所选择字线,并且将电平大于验证电压的电平的验证通过电压施加到未选择字线。
在读取操作期间,地址解码器121可以将读取电压施加到所选择字线,并且将电平大于读取电压的电平的读取通过电压施加到未选择字线。
根据本公开的实施例,以存储块为单位执行存储器装置100的擦除操作。在擦除操作期间输入到存储器装置100的地址ADDR包括块地址。地址解码器121可以对块地址进行解码并且根据经解码的块地址选择至少一个存储块。在擦除操作期间,地址解码器121可以将接地电压施加到输入到所选择存储块的字线。
根据本公开的实施例,地址解码器121可以被配置为对所传送的地址ADDR中的列地址进行解码。经解码的列地址可以被传送到读取和写入电路123。作为示例,地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的组件。
电压生成器122被配置为通过使用供应到存储器装置100的外部电源电压来生成多个操作电压Vop。电压生成器122响应于控制逻辑130的控制而操作。
在实施例中,电压生成器122可以通过调节外部电源电压来生成内部电源电压。由电压生成器122生成的内部电源电压用作存储器装置100的操作电压。
在实施例中,电压生成器122可以使用外部电源电压或内部电源电压来生成多个操作电压Vop。电压生成器122可以被配置为生成存储器装置100中所需的各种电压。例如,电压生成器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压和多个未选择读取电压。
为了生成具有各种电压电平的多个操作电压Vop,电压生成器122可以包括接收内部电压多个泵浦电容器(pumping capacitor),并且响应于控制逻辑130而选择性地激活多个泵浦电容器以生成多个操作电压Vop。
多个生成的操作电压Vop可以通过地址解码器121被供应到存储器单元阵列110。
读取和写入电路123包括第一页面缓冲器PB1至第m页面缓冲器PBm。第一页面缓冲器PB1至第m页面缓冲器PBm分别通过第一位线BL1至第m位线BLm连接到存储器单元阵列110。第一页面缓冲器PB1至第m页面缓冲器PBm响应于控制逻辑130的控制而操作。
第一页面缓冲器PB1至第m页面缓冲器PBm与数据输入/输出电路124通信数据DATA。在编程时,第一页面缓冲器PB1至第m页面缓冲器PBm通过数据输入/输出电路124和数据线DL来接收待存储的数据DATA。
在编程操作期间,当编程电压被施加到所选择字线时,第一页面缓冲器PB1至第m页面缓冲器PBm可以通过位线BL1至BLm将待存储的数据DATA,即通过数据输入/输出电路124接收的数据DATA,传送到所选择存储器单元。根据所传送的数据DATA对所选择页面的存储器单元进行编程。连接到施加了编程允许电压(例如,接地电压)的位线的存储器单元可以具有增加的阈值电压。可以保持连接到施加了编程禁止电压(例如,电源电压)的位线的存储器单元的阈值电压。在编程验证操作期间,第一页面缓冲器PB1至第m页面缓冲器PBm通过位线BL1到BLm从所选择存储器单元读取存储器单元中存储的数据DATA。
在读取操作期间,读取和写入电路123可以通过位线BL从所选择页面的存储器单元读取数据DATA,并且将所读取的数据DATA存储在第一页面缓冲器PB1至第m页面缓冲器PBm中。
在擦除操作期间,读取和写入电路123可以使位线BL浮置。在实施例中,读取和写入电路123可以包括列选择电路。
数据输入/输出电路124通过数据线DL连接到第一页面缓冲器PB1至第m页面缓冲器PBm。数据输入/输出电路124响应于控制逻辑130的控制而操作。
数据输入/输出电路124可以包括接收输入数据DATA的多个输入/输出缓冲器(未示出)。在编程操作期间,数据输入/输出电路124从外部控制器(未示出)接收待存储的数据DATA。在读取操作期间,数据输入/输出电路124将从读取和写入电路123中包括的第一页面缓冲器PB1至第m页面缓冲器PBm传送的数据DATA输出到外部控制器。
在读取操作或验证操作期间,感测电路125可以响应于由控制逻辑130生成的允许位VRYBIT的信号而生成参考电流,并且可以将从读取和写入电路123接收的感测电压VPB与由参考电流生成的参考电压进行比较,将通过信号或失败信号输出到控制逻辑130。
控制逻辑130可以连接到地址解码器121、电压生成器122、读取和写入电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以被配置为控制存储器装置100的全部操作。控制逻辑130可以响应于从外部装置传送的命令CMD而操作。
控制逻辑130可以响应于命令CMD和地址ADDR而生成各种信号以控制外围电路120。例如,控制逻辑130可以响应于命令CMD和地址ADDR而生成操作信号OPSIG、地址ADDR、读取和写入电路控制信号PBSIGNALS以及允许位VRYBIT。控制逻辑130可以将操作信号OPSIG输出到电压生成器122,将地址ADDR输出到地址解码器121,将读取和写入电路控制信号PBSIGNALS输出到读取和写入电路123,并且将允许位VRYBIT输出到感测电路125。另外,控制逻辑130可以响应于由感测电路125输出的通过信号PASS/失败信号FAIL来确定验证操作是通过还是失败。
图3是示出根据本公开的实施例的图2的存储器单元阵列110的示图。
参照图3,第一存储块BLK1至第z存储块BLKz共同连接到第一位线BL1至第m位线BLm。在图3中,为了便于描述,示出多个存储块BLK1至BLKz中的第一存储块BLK1中包括的元件,并且省略其余存储块BLK2至BLKz中的每一个中包括的元件。将理解的是,其余存储块BLK2至BLKz中的每一个与第一存储块BLK1类似地配置。
存储块BLK1可以包括多个单元串CS1_1至CS1_m,其中m是正整数。第一单元串CS1_1至第m单元串CS1_m分别连接到第一位线BL1至第m位线BLm。第一单元串CS1_1至第m单元串CS1_m中的每一个包括漏极选择晶体管DST、串联连接的多个存储器单元MC1至MCn以及源极选择晶体管SST,其中n为正整数。
第一单元串CS1_1至第m单元串CS1_m中的每一个中包括的漏极选择晶体管DST的栅极端子连接到漏极选择线DSL1。第一单元串CS1_1至第m单元串CS1_m中的每一个中包括的第一存储器单元MC1至第n存储器单元MCn的栅极端子分别连接到第一字线WL1至第n字线WLn。第一单元串CS1_1至第m单元串CS1_m中的每一个中包括的源极选择晶体管SST的栅极端子连接到源极选择线SSL1。
为了便于描述,将参考多个单元串CS1_1至CS1_m中的第一单元串CS1_1来描述单元串的结构。然而,将理解的是,其余单元串CS1_2至CS1_m中的每一个与第一单元串CS1_1类似地配置。
第一单元串CS1_1中包括的漏极选择晶体管DST的漏极端子连接到第一位线BL1。第一单元串CS1_1中包括的漏极选择晶体管DST的源极端子连接到第一单元串CS1_1中包括的第一存储器单元MC1的漏极端子。第一存储器单元MC1至第n存储器单元MCn彼此串联连接。第一单元串CS1_1中包括的源极选择晶体管SST的漏极端子连接到第一单元串CS1_1中包括的第n存储器单元MCn的源极端子。第一单元串CS1_1中包括的源极选择晶体管SST的源极端子连接到公共源极线CSL。在实施例中,公共源极线CSL可以共同连接到第一存储块BLK1至第z存储块BLKz。
图2中的行线RL中包括漏极选择线DSL1、第一字线WL1至第n字线WLn以及源极选择线SSL1。漏极选择线DSL1、第一字线WL1至第n字线WLn以及源极选择线SSL1由地址解码器121控制。公共源极线CSL由控制逻辑130控制。第一位线BL1至第m位线BLm由读取和写入电路123控制。
图4是示出根据本公开的实施例的图3的存储块的示图。
参照图4,存储块可以包括存储用户数据的主要区域和存储元信息的备用区域。元信息可以是用于管理用户数据的信息,并且可以包括映射信息、擦除和写入计数信息、读取计数信息、寿命信息等。
在实施例中,备用区域可以是存储块中包括的多个页面之中的一些页面。在另一实施例中,备用区域可以是页面中的每一个的一部分。划分主要区域和备用区域的参考不限于本实施例。
图5是示出根据本公开的实施例的主机与存储装置之间的请求和响应的示图。
参照图5,在S1中,主机可以设置存储装置中包括的存储块的寿命确定参考和警报级别。在各个实施例中,主机可以仅设置存储块的寿命确定参考。警报级别可以根据主机的选择来选择性地设置。
寿命确定参考可以包括寿命级别表或寿命级别函数。存储装置可以基于从主机接收的寿命参考设置命令来设置寿命确定参考和警报级别。当没有从主机接收到寿命参考设置命令时,存储装置可以将寿命确定参考和警报级别设置为预设默认值。
在S3中,主机可以向存储装置提供请求。该请求可以是写入请求或读取请求。存储装置可以根据从主机接收的请求对所选择存储块执行操作。存储装置可以基于所选择存储块的擦除和写入计数以及寿命确定参考来确定所选择存储块的寿命级别。存储装置可以生成包括寿命级别的寿命信息。
在S5中,存储装置可以响应于从主机接收的请求提供所选择存储块的寿命信息。
在S7中,如在S3中,主机可以向存储装置提供请求。当所选择存储块的寿命级别大于或等于警报级别时,存储装置可以生成包括标志的寿命信息,该标志指示所选择存储块的寿命处于警报状态。
在S9中,存储装置可以向主机提供寿命信息,该寿命信息包括标志和所选择存储块的寿命级别以及对从主机接收的请求的响应。
图6是示出根据本公开的实施例的寿命级别函数的示图。
参照图6,寿命级别函数可以包括存储块的最大擦除和写入计数。存储块的最大擦除和写入计数可以根据存储块的类型而变化。例如,在SLC和MLC的情况下,可以不同地设置最大擦除和写入计数。
当将存储块的擦除和写入计数代入寿命级别函数时,可以确定存储块的寿命级别。可以应用向上取整、向下取整、四舍五入、高斯函数等,使得寿命级别函数仅具有整数值。
在图6中,寿命级别函数可以是一阶线性函数。然而,寿命级别函数不限于本实施例并且可以根据主机的请求而设置为非线性函数、多项式函数、指数函数等各种数学方程式。
在图6中,可以确定存储块的寿命级别在1到N之间,其中N为大于或等于2的自然数,N代表最大寿命级别,这是预先确定的。警报级别可以是K,其中K是大于1且小于或等于N的自然数。当存储块的寿命级别大于或等于警报级别时,存储装置可以向主机提供指示存储块的寿命处于警报状态的标志。
图7是示出根据本公开的实施例的寿命级别表的示图。
参照图7,寿命级别表包括多个寿命级别1至N,其中N为大于或等于2的自然数,分别对应于由多个参考值Ref_1至Ref_N-1划分的多个区间。
可以根据主机的请求而不同地设置多个参考值Ref_1至Ref_N-1。
存储块的寿命级别可以确定与寿命级别表中包括的多个区间之中的、存储块的擦除和写入计数所属的区间相对应的寿命级别。在实施例中,多个参考值Ref_1至Ref_N-1之中的最大参考值Ref_N-1可以是存储块的最大擦除和写入计数。
警报级别可以是K,其中K是大于1且小于或等于N的自然数。当存储块的寿命级别大于或等于警报级别时,存储装置可以向主机提供指示存储块的寿命处于警报状态的标志。
图8是示出根据本公开的实施例的存储装置的操作的流程图。
参照图8,在操作S801中,存储装置可以确定是否从主机接收到寿命参考设置命令。作为确定的结果,当从主机接收到寿命参考设置命令时,操作进行到操作S803,而当没有接收到寿命参考设置命令时,操作进行到操作S805。
在操作S803中,存储装置可以基于寿命参考设置命令来设置寿命确定参考和警报级别。寿命确定参考可以确定寿命级别表和寿命级别函数中的至少一个。
在操作S805中,存储装置可以将寿命确定参考和警报级别设置为默认值。该默认值可以是在制造过程步骤中预设的初始值。
图9是示出根据本公开的实施例的存储装置的操作的流程图。
参照图9,在操作S901中,存储装置可以从主机接收写入请求。
在操作S903中,存储装置可以根据写入请求将写入数据和寿命信息存储在所选择存储块中。寿命信息可以包括存储块的寿命级别。
在操作S905中,存储装置可以向主机提供寿命信息以及对主机的写入请求的响应。
图10是示出根据本公开的实施例的存储装置的操作的流程图。
参照图10,在操作S1001中,存储装置可以从主机接收读取请求。
在操作S1003中,存储装置可以根据读取请求来读取所选择存储块中存储的数据和寿命信息。
在操作S1005中,存储装置可以向主机提供寿命信息以及对主机的读取请求的响应(即,读取数据)。
图11是示出根据本公开的实施例的存储装置的操作的流程图。
参照图11,在操作S1101中,存储装置可以从主机接收请求。该请求可以是写入请求或读取请求。
在操作S1103中,存储装置可以根据请求对所选择存储块执行操作。
在操作S1105中,存储装置可以确定所选择存储块的寿命级别是否大于或等于警报级别。作为确定的结果,当寿命级别大于或等于警报级别时,操作进行到操作S1107,而当寿命级别小于警报级别时,操作进行到操作S1109。
在操作S1107中,存储装置可以响应于来自主机的请求,向主机提供包括所选择存储块的寿命级别和指示所选择的存储块的寿命处于警报状态的标志的寿命信息。
在操作S1109中,存储装置可以响应于主机的请求,向主机提供包括所选择存储块的寿命级别的寿命信息。
图12是示出根据本公开的实施例的图1的存储器控制器的另一示例的示图。
参照图12,存储器控制器1000连接到主机和存储器装置。存储器控制器1000被配置为响应于来自主机的请求而访问存储器装置。例如,存储器控制器1000被配置为控制存储器装置的写入操作、读取操作、擦除操作和后台操作。存储器控制器1000被配置为提供存储器装置与主机之间的接口。存储器控制器1000被配置为驱动用于控制存储器装置的固件。
存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误校正电路(ECC电路)1030、主机接口1040、缓冲器控制器1050、存储器接口1060以及总线1070。
总线1070可以被配置为提供存储器控制器1000的组件之间的通道。
处理器1010可以控制存储器控制器1000的全部操作并且可以执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信并且通过存储器接口1060与存储器装置通信。另外,处理器1010可以通过缓冲器控制器1050与存储器缓冲器1020通信。处理器1010可以通过将存储器缓冲器1020用作工作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。
处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以通过闪存转换层(FTL)将主机提供的逻辑块地址(LBA)转换为物理块地址(PBA)。闪存转换层(FTL)可以接收逻辑块地址(LBA)并且使用映射表将逻辑块地址(LBA)转换为物理块地址(PBA)。根据映射单位,闪存转换层的地址映射方法可以包括各种方法。代表性的地址映射方法包括页面映射方法、块映射方法和混合映射方法。
处理器1010可以被配置为使从主机接收的数据随机化。例如,处理器1010可以使用随机化种子来使从主机接收的数据随机化。经随机化的数据作为待存储的数据被提供到存储器装置110,并且被编程到存储器单元阵列。
处理器1010被配置为在读取操作期间使从存储器装置接收的数据去随机化。例如,处理器1010可以使用去随机化种子使从存储器装置接收的数据去随机化。经去随机化的数据可以输出到主机。
在实施例中,处理器1010可以通过驱动软件或固件来执行随机化和去随机化。
存储器缓冲器1020可以用作处理器1010的工作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010运行的代码和命令。存储器缓冲器1020可以存储由处理器1010处理的数据。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC电路1030可以执行错误校正。ECC电路1030可以基于待通过存储器接口1060而写入存储器装置的数据来执行错误校正编码(ECC编码)。可以通过存储器接口1060将经错误校正编码的数据传送到存储器装置。ECC电路1030可以对通过存储器接口1060从存储器装置接收的数据执行错误校正编码(ECC编码)。例如,ECC电路1030可以包括在存储器接口1060中作为存储器接口1060的组件。
主机接口1040被配置为在处理器1010的控制下与外部主机通信。主机接口400可以被配置为使用诸如以下的各种通信标准或接口中的至少一种来执行通信:通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(高速PCI)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)以及低负载DIMM(LRDIMM)。
缓冲器控制器1050被配置为在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060被配置为在处理器1010的控制下与存储器装置通信。存储器接口1060可以通过通道与存储器装置通信命令、地址和数据。
例如,存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制器1050。
例如,处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从设置在存储器控制器1000内部的非易失性存储器装置(例如,只读存储器)加载代码。作为另一示例,处理器1010可以通过存储器接口1060从存储器装置加载代码。
例如,存储器控制器1000的总线1070可以被划分为控制总线和数据总线。数据总线可以被配置为在存储器控制器1000内传输数据,而控制总线可以被配置为在存储器控制器1000内传输诸如命令和地址的控制信息。数据总线和控制总线可以相互分离,并且可以互不干扰或互不影响。数据总线可以连接到主机接口1040、缓冲器控制器1050、ECC电路1030和存储器接口1060。控制总线可以连接到主机接口1040、处理器1010、缓冲器控制器1050、存储器缓冲器1202和存储器接口1060。
图13是示出应用了根据本公开的实施例的存储装置的存储器卡系统的框图。
参照图13,存储卡系统2000包括存储器控制器2100、存储器装置2200和连接器2300。
存储器控制器2100连接到存储器装置2200。存储器控制器2100被配置为访问存储器装置2200。例如,存储器控制器2100可以被配置为控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100被配置为提供存储器装置2200与主机之间的接口。存储器控制器2100被配置为驱动用于控制存储器装置2200的固件。存储器控制器2100可以与参照图1描述的存储器控制器200相同地实施。
例如,存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理器、主机接口、存储器接口和ECC电路的组件。
存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以根据特定通信标准与外部装置(例如,主机)通信。例如,存储器控制器2100被配置为通过诸如以下的各种通信标准或接口中的至少一种与外部装置通信:通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-e或PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙以及NVMe。例如,连接器2300可以由上述各种通信标准中的至少一种来定义。
例如,存储器装置2200可以由诸如以下的各种非易失性存储器元件配置:电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。
存储器控制器2100和存储器装置2200可以集成到一个半导体装置中以配置存储卡。例如,存储器控制器2100和存储器装置2200可以集成到一个半导体装置中以配置诸如以下的存储卡:PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)和通用闪存(UFS)。
图14是示例性地示出应用了根据本公开的实施例的存储装置的固态驱动器(SSD)系统的框图。
参照图14,SSD系统3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001与主机3100交换信号SIG,并且通过电源连接器3002接收电力PWR。SSD 3200包括SSD控制器3210、多个闪速存储器3221至322n、辅助电源3230和缓冲存储器3240。
根据本公开的实施例,SSD控制器3210可以执行参照图1描述的存储器控制器200的功能。
SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个闪速存储器3221至322n。例如,信号SIG可以是基于主机3100和SSD3200之间的接口的信号。例如,信号SIG可以是由诸如以下的接口中的至少一种限定的信号:通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-e或PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙以及NVMe。
辅助电源3230通过电源连接器3002连接到主机3100。辅助电源3230可以接收来自主机3100的电力PWR并且可以给电源充电。当来自主机3100的电力供应不平稳时,辅助电源3230可以向SSD 3200提供电力。例如,辅助电源3230可以位于SSD 3200中或者可以位于SSD3200外部。例如,辅助电源3230可以位于主板上,并且可以向SSD 3200提供辅助电力。
缓冲存储器3240作为SSD 3200的缓冲存储器操作。例如,缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪速存储器3221至322n接收的数据,或者可以临时存储闪速存储器3221至322n的元数据(例如,映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器,或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
图15是示出应用了根据本公开的实施例的存储装置的用户系统的框图。
参照图15,用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以驱动用户系统4000中包括的组件、操作系统(OS)、用户程序等。例如,应用处理器4100可以包括控制用户系统4000中包括的组件的控制器、接口、图形引擎等。应用处理器4100可以被设置为片上系统(SoC)。
存储器模块4200作为用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器操作。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性存储器,或诸如FRAM、ReRAM、MRAM和PRAM的非易失性存储器。例如,应用处理器4100和存储器模块4200可以基于堆叠封装(POP)被封装并且被设置为一个半导体封装。
网络模块4300可以与外部装置通信。例如,网络模块4300可以支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进、WiMAX、WLAN、UWB、蓝牙和Wi-Fi的无线通信。例如,网络模块4300可以包括在应用处理器4100中。
存储模块4400可以存储数据。例如,存储模块4400可以存储从应用处理器4100接收的数据。可选地,存储模块4400可以将存储在存储模块4400中的数据传输到应用处理器4100。例如,存储模块4400可以被实施为诸如以下的非易失性半导体存储器元件:相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存和三维NAND闪存。例如,存储模块4400可以被设置为可移动存储装置(可移动驱动器),诸如存储卡和用户系统4000的外部驱动器。
例如,存储模块4400可以包括多个非易失性存储器装置,并且多个非易失性存储器装置可以以与参照图1描述的存储器装置100相同地操作。存储模块4400可以以与参照图1描述的存储装置50相同地操作。
用户接口4500可以包括用于向应用处理器4100输入数据或指令或者用于将数据输出到外部装置的接口。例如,用户接口4500可以包括诸如以下的用户输入接口:键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括诸如以下的用户输出接口:液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监控器。
虽然已经参考具体实施例描述了存储装置及其操作方法,但是这些仅仅是示例,本公开不限于此,并且应当根据本说明书中公开的基本构思被解释为具有最广泛的范围。本领域技术人员可以通过组合和替换所公开的实施例来实施未详细说明的实施例,但是这些也不脱离本公开的范围。另外,本领域技术人员可以容易地改变或修改基于本说明书所公开的实施例,并且显而易见的是,这些改变或修改也落入本公开和所附权利要求书的范围内。此外,可以组合实施例以形成额外的实施例。
Claims (21)
1.一种存储器控制器,所述存储器控制器控制包括多个存储块的存储器装置,所述存储器控制器包括:
操作控制器,从主机接收写入请求,并且控制所述存储器装置以对所述多个存储块之中的所选择存储块执行写入操作;以及
寿命信息控制器,基于所选择存储块的擦除和写入计数来生成包括所述所选择存储块的寿命级别的寿命信息。
2.根据权利要求1所述的存储器控制器,其中所述操作控制器进一步向所述主机提供所述寿命信息以及对所述写入请求的响应。
3.根据权利要求1所述的存储器控制器,其中所述操作控制器控制所述存储器装置以执行将与所述写入请求相对应的写入数据和所述选择存储块的寿命信息存储在所述所选择存储块中的写入操作。
4.根据权利要求3所述的存储器控制器,其中所述操作控制器进一步从所述主机接收读取请求,并且控制所述存储器装置以执行读取与所述读取请求相对应的目标数据和存储在所述所选择存储块中的寿命信息的读取操作。
5.根据权利要求4所述的存储器控制器,其中所述操作控制器进一步向所述主机提供所述寿命信息以及作为对所述读取请求的响应的所述目标数据。
6.根据权利要求1所述的存储器控制器,其中所述寿命信息控制器进一步响应于从所述主机提供的寿命参考设置命令设置警报级别和寿命确定参考,所述寿命确定参考包括寿命级别表和寿命级别函数中的至少一个。
7.根据权利要求6所述的存储器控制器,
其中所述寿命级别表包括分别与由多个参考值划分的多个区间相对应的多个寿命级别,并且
其中所述寿命信息控制器进一步基于所述多个区间之中的、所述所选择存储块的擦除和写入计数所属的区间来确定所述所选择存储块的寿命级别。
8.根据权利要求6所述的存储器控制器,
其中所述寿命级别函数包括存储块的最大擦除和写入计数,并且
其中所述寿命信息控制器进一步通过将所述所选择存储块的擦除和写入计数代入所述寿命级别函数来确定所述所选择存储块的寿命级别。
9.根据权利要求6所述的存储器控制器,其中当所述寿命级别大于或等于所述警报级别时,所述寿命信息控制器生成所述寿命信息,所述寿命信息包括指示所述所选择存储块的寿命处于警报状态的标志。
10.一种操作存储器控制器的方法,所述存储器控制器控制包括多个存储块的存储器装置,所述方法包括:
从主机接收写入请求;
基于所述多个存储块之中的所选择存储块的擦除和写入计数,生成包括所述所选择存储块的寿命级别的寿命信息;并且
向所述存储器装置提供将写入数据和所述寿命信息存储在所述所选择存储块中的编程命令。
11.根据权利要求10所述的方法,进一步包括向所述主机提供所述寿命信息以及对所述写入请求的响应。
12.根据权利要求11所述的方法,进一步包括:
从所述主机接收读取请求;
提供读取存储在所述所选择存储块中的所述寿命信息和目标数据的读取命令;并且
向所述主机提供所述寿命信息以及作为对所述读取请求的响应的所述目标数据。
13.根据权利要求10所述的方法,进一步包括响应于从所述主机提供的寿命参考设置命令设置警报级别和寿命确定参考,所述寿命确定参考包括寿命级别表和寿命级别函数中的至少一个。
14.根据权利要求13所述的方法,其中生成所述寿命信息包括基于所述寿命确定参考以及所述所选择存储块的擦除和写入计数来确定所述所选择存储块的寿命级别。
15.根据权利要求14所述的方法,
其中所述寿命级别表包括分别与由多个参考值划分的多个区间相对应的多个寿命级别,并且
其中所述确定所述寿命级别包括基于所述多个区间之中的、所述所选择存储块的擦除和写入计数所属的区间来确定所述寿命级别。
16.根据权利要求14所述的方法,
其中所述寿命级别函数包括存储块的最大擦除和写入计数,并且
其中确定所述寿命级别包括通过将所述所选择存储块的擦除和写入计数代入所述寿命级别函数来确定所述寿命级别。
17.根据权利要求13所述的方法,其中生成所述寿命信息包括当所述寿命级别大于或等于所述警报级别时,生成所述寿命信息,所述寿命信息包括指示所述所选择存储块的寿命处于警报状态的标志。
18.一种存储装置,包括:
存储器装置,包括多个存储块;以及
存储器控制器:
控制所述存储器装置以根据从主机提供的请求对所述多个存储块之中的所选择存储块执行操作,
基于寿命确定参考以及所选择存储块的擦除和写入计数来生成包括所述所选择存储块的寿命级别的寿命信息,并且
向所述主机提供所述寿命信息以及对所述请求的响应。
19.根据权利要求18所述的存储装置,其中所述存储器控制器进一步:
响应于从所述主机提供的寿命参考设置命令设置警报级别和所述寿命确定参考,所述寿命确定参考包括寿命级别表和寿命级别函数中的至少一个,并且
基于所述所选择存储块的擦除和写入计数来确定所述所选择存储块的寿命级别。
20.根据权利要求19所述的存储装置,其中当所述寿命级别大于或等于所述警报级别时,所述存储器控制器生成所述寿命信息,所述寿命信息包括指示所述所选择存储块的寿命处于警报状态的标志。
21.一种控制器的操作方法,所述操作方法包括:
响应于来自主机的请求,控制存储器装置以访问包括在所述存储器装置中的存储块;并且
向所述主机提供关于所述存储块的其余擦除/写入计数即其余EW计数的信息以及对所述请求的响应,
其中当所述其余EW计数小于所述主机设置的阈值时,所述信息包括所述其余EW计数不足的警报信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2021-0076160 | 2021-06-11 | ||
KR1020210076160A KR20220167077A (ko) | 2021-06-11 | 2021-06-11 | 저장 장치 및 그 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115469798A true CN115469798A (zh) | 2022-12-13 |
Family
ID=84363720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210023960.4A Pending CN115469798A (zh) | 2021-06-11 | 2022-01-11 | 存储装置及操作存储装置的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11960765B2 (zh) |
KR (1) | KR20220167077A (zh) |
CN (1) | CN115469798A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240019429A (ko) * | 2022-08-04 | 2024-02-14 | 에스케이하이닉스 주식회사 | 스토리지 장치 및 이를 포함하는 전자 장치와 그 동작 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4073799B2 (ja) * | 2003-02-07 | 2008-04-09 | 株式会社ルネサステクノロジ | メモリシステム |
EP2069939B1 (en) | 2006-09-28 | 2013-01-02 | SanDisk Technologies Inc. | End of life recovery and resizing of memory cards |
KR20090000192A (ko) | 2007-01-29 | 2009-01-07 | 삼성전자주식회사 | 유효기간 및/ 또는 인듀어런스 데이터를 알려주는 전자시스템 및 그 방법 |
JP5661313B2 (ja) * | 2010-03-30 | 2015-01-28 | キヤノン株式会社 | 記憶装置 |
US8543758B2 (en) * | 2011-05-31 | 2013-09-24 | Micron Technology, Inc. | Apparatus including memory channel control circuit and related methods for relaying commands to logical units |
JP6313245B2 (ja) * | 2014-09-09 | 2018-04-18 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10528287B2 (en) * | 2015-10-09 | 2020-01-07 | Sony Corporation | Memory, memory controller, storage apparatus, information processing system, and control method for tracking erase count and rewrite cycles of memory pages |
US10921984B2 (en) * | 2017-06-14 | 2021-02-16 | Western Digital Technologies, Inc. | Protection of user data in data storage devices using preemptive health reporting |
US11789616B2 (en) * | 2020-12-01 | 2023-10-17 | Western Digital Technologies, Inc. | Storage system and method for dynamic allocation of secondary backup blocks |
US11842080B2 (en) * | 2021-04-27 | 2023-12-12 | Micron Technology, Inc. | Memory device health evaluation at a host device |
-
2021
- 2021-06-11 KR KR1020210076160A patent/KR20220167077A/ko unknown
- 2021-11-22 US US17/532,789 patent/US11960765B2/en active Active
-
2022
- 2022-01-11 CN CN202210023960.4A patent/CN115469798A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20220167077A (ko) | 2022-12-20 |
US20220398040A1 (en) | 2022-12-15 |
US11960765B2 (en) | 2024-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11543984B2 (en) | Memory controller, storage device and operating method thereof | |
US11449417B2 (en) | Memory controller performing host-aware performance booster mode and method of operating the same | |
CN112905502A (zh) | 存储装置及其操作方法 | |
US20190324670A1 (en) | Storage device and operating method thereof | |
CN111352855B (zh) | 具有提高的映射更新速度的存储装置及其操作方法 | |
KR20200066882A (ko) | 저장 장치 및 그 동작 방법 | |
CN114443507A (zh) | 存储器系统及其操作方法 | |
KR20200114009A (ko) | 메모리 컨트롤러 및 그 동작 방법 | |
KR20200091199A (ko) | 저장 장치, 저장 장치를 포함하는 컴퓨팅 시스템 및 그 동작 방법 | |
KR20210090439A (ko) | 메모리 컨트롤러 및 그 동작 방법 | |
CN114115708A (zh) | 存储装置及其操作方法 | |
KR20240118051A (ko) | 저장 장치 및 그 동작 방법 | |
CN114398295A (zh) | 存储装置及其操作方法 | |
CN111258931A (zh) | 存储器控制器及操作该存储器控制器的方法 | |
CN111506515B (zh) | 存储器控制器及其操作方法 | |
KR20220064101A (ko) | 저장 장치 및 그 동작 방법 | |
US11960765B2 (en) | Storage device and method of operating the same | |
CN113555054A (zh) | 存储装置及其操作方法 | |
CN113126895A (zh) | 存储装置及其操作方法 | |
CN112783435A (zh) | 存储设备和操作存储设备的方法 | |
CN112199037A (zh) | 存储器控制器及其操作方法 | |
US11500768B2 (en) | Storage device performing garbage collection and method of operating the same | |
US11688464B2 (en) | Storage device and method of operating the same | |
KR20220169397A (ko) | 컴퓨팅 시스템 및 그 동작 방법 | |
CN117149051A (zh) | 存储器控制器及操作存储器控制器的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |