CN115460803A - 一种盲槽内金属包边的碱性电阻印制板及其制备方法 - Google Patents

一种盲槽内金属包边的碱性电阻印制板及其制备方法 Download PDF

Info

Publication number
CN115460803A
CN115460803A CN202211155038.7A CN202211155038A CN115460803A CN 115460803 A CN115460803 A CN 115460803A CN 202211155038 A CN202211155038 A CN 202211155038A CN 115460803 A CN115460803 A CN 115460803A
Authority
CN
China
Prior art keywords
copper
plating
etching
blind
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211155038.7A
Other languages
English (en)
Inventor
郑伟生
齐国栋
周德良
徐梦云
房鹏博
刘斌斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GCI Science and Technology Co Ltd
Zhuhai GCI Science and Technology Co Ltd
CETC Potevio Science and Technology Co Ltd
Original Assignee
GCI Science and Technology Co Ltd
Zhuhai GCI Science and Technology Co Ltd
CETC Potevio Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GCI Science and Technology Co Ltd, Zhuhai GCI Science and Technology Co Ltd, CETC Potevio Science and Technology Co Ltd filed Critical GCI Science and Technology Co Ltd
Priority to CN202211155038.7A priority Critical patent/CN115460803A/zh
Publication of CN115460803A publication Critical patent/CN115460803A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种盲槽内金属包边的碱性电阻印制板及其制备方法，包括以下步骤：提供电阻基板和覆铜芯板，并将电阻基板和覆铜芯板剪切成生产所需的尺寸规格；对电阻基板进行铣槽，得到一盲槽，并对盲槽进行金属化；在盲槽的侧边上镀包边铜层，进行光成像、蚀刻以及对盲槽镀侧边保护层，得到带有包边铜层盲槽的电阻基板；将带有包边铜层盲槽的电阻基板和覆铜芯板通过半固化片进行压合，得到一复合板；对复合板进行光成像、镀铜、镀锡以及蚀刻，得到碱性电阻印制板。本发明用于解决当印制线路板结合了盲槽、电阻以及侧边制作时，无成熟制作工艺的技术问题，从而达到制作出盲槽+电阻+金属包边类设计的印制线路板的目的。

Description

一种盲槽内金属包边的碱性电阻印制板及其制备方法
技术领域
本发明涉及印刷线路板技术领域，具体涉及一种盲槽内金属包边的碱性电阻印制板及其制备方法。
背景技术
随着PCB(Printed Circuit Board，印制电路板)向体积小、重量轻、立体安装以及高连接可靠性的方向发展，挠性印制电路板发展迅猛，并开始向刚挠结合印制板的方向发展,因此刚挠结合印制板是PCB产业未来的主要增长点之一。
盲槽设计也是印制电路板常规的产品类型之一，盲槽主要用于安装元器件、固定产品、提高产品总体集成度以及用于屏蔽信号。传统的盲槽印制电路板的层压阻胶工艺，是借助阻胶材料对层间粘结片的流胶进行阻止，使得流胶被阻断，从而保证盲槽底部线路完整、无溢胶至其他线路表面影响线路焊接。
当印制板向集成化，体积小型化方向发展，内嵌电阻印制板应运而生，采用合金充当电阻材料，已实现相应需求的电阻阻值；由于大多数活泼金属耐碱不耐酸，因此当电阻设计于印制板时，需根据其特性进行针对性处理。采用酸制作线路，再用强碱蚀刻铜做单独电阻制作。
金属侧边化为行业内制作屏蔽用常用手段，采用侧边与接地同连的原理，保证过程网络包覆化。然而从制作角度而言，金属侧边化的设计要求制作过程中需做好防护措施，避免侧边受到攻击，使得侧边往往以全覆盖的形式进行制作。
当PCB板结合了盲槽、电阻以及侧边制作，则需要针对各种特征分别进行实现并将其整合。目前没有成熟的制作工艺在实现盲槽及电阻制作的同时，实现对不同盲槽侧边金属化或全系侧边金属化。
发明内容
为了克服现有技术的不足，本发明提供一种盲槽内金属包边的碱性电阻印制板及其制备方法，用于解决当印制线路板结合了盲槽、电阻以及侧边制作时，无成熟制作工艺的技术问题，从而达到制作出盲槽+电阻+金属包边类设计的印制线路板的目的。
为解决上述问题，本发明所采用的技术方案如下：
一种盲槽内金属包边的碱性电阻印制板的制备方法，包括以下步骤：
提供电阻基板和覆铜芯板，并将所述电阻基板和所述覆铜芯板剪切成生产所需的尺寸规格；
对所述电阻基板进行铣槽，得到一盲槽，并对所述盲槽进行金属化；
在所述盲槽的侧边上镀包边铜层，进行光成像、蚀刻以及对所述盲槽镀侧边保护层，得到带有包边铜层盲槽的电阻基板；
将所述带有包边铜层盲槽的电阻基板和所述覆铜芯板通过半固化片进行压合，得到一复合板；
对所述复合板进行光成像、镀铜、镀锡以及蚀刻，得到所述碱性电阻印制板。
作为本发明优选的实施方式，在进行光成像、蚀刻以及对所述盲槽镀侧边保护层时，包括：
在所述电阻基板的覆铜层上附着干膜并进行光成像，得到第一线路图形；
根据所述第一线路图形蚀刻所述覆铜层，露出下方的电阻膜后，再对所述电阻膜进行蚀刻，退去干膜；
对所述盲槽镀侧边保护层，在电阻位置附着干膜并进行光成像，得到第二线路图形；
根据所述第二线路图形对所述电阻基板的芯板进行蚀刻后，退去干膜，得到带有包边铜层盲槽的电阻基板。
作为本发明优选的实施方式，在对所述复合板进行光成像、镀铜、镀锡以及蚀刻时，包括：
在所述复合板的覆铜芯板上钻出通孔，并对所述通孔进行金属化；
对所述复合板进行全板电镀增铜后，附着干膜，进行光成像，得到第三线路图形；
对所述复合板进行镀铜和镀锡，再次附着干膜，进行光成像，得到第四线路图形；
根据所述第四线路图形进行退锡，露出下方的镀铜层，并对部分裸露的镀铜层进行蚀刻；
根据所述第三线路图形进行蚀刻，同时对剩余所述裸露的镀铜层进行蚀刻，完成蚀刻后，退去剩余的锡和干膜，得到所述碱性电阻印制板。
作为本发明优选的实施方式，在得到所述碱性电阻印制板时，包括：
对所述复合板的盲槽内以及包边位置进行退锡，得到盲槽内以及包边位置裸露的镀铜层，对60-80％所述裸露的镀铜层进行蚀刻后，根据所述第三线路图形进行蚀刻，同时对剩余20-40％所述裸露的镀铜层进行蚀刻。
作为本发明优选的实施方式，在得到所述碱性电阻印制板时，还包括：
使用酸性的药水去除所述复合板上的锡；
使用强氧化性的药水根据所述第三线路图形进行蚀刻以及对所述裸露的镀铜层进行蚀刻；
使用强碱性的药水退去所述复合板上的干膜。
作为本发明优选的实施方式，在根据所述第二线路图形对所述电阻基板的芯板进行蚀刻时，包括：
判断所述侧边保护层与所述电阻基板的板面是否有连接；
若是，则判断是否有超过0.1mm的连接；
若是，则采用干膜掩边保护所述侧边保护层；
若所述侧边保护层与所述电阻基板的板面无连接或者连接不超过0.1mm，则对包边槽进行填胶，保护所述侧边保护层。
作为本发明优选的实施方式，所述镀锡工艺参数为：铜厚4OZ-6OZ时，镀锡电流密度为10-14ASF，镀锡时间5-10分钟；铜厚7OZ-9OZ时，镀锡电流密度为15-20ASF，镀锡时间7-9分钟；铜厚9OZ-12OZ时，镀锡电流密度为16-20ASF，镀锡时间10-15分钟。
作为本发明优选的实施方式，所述侧边镀保护层为侧边镀金层。
作为本发明优选的实施方式，所述侧边镀金层的工艺参数为：电流密度为5-6ASF，时间为120-150秒，镀金层厚度为0.045-0.095μm。
一种盲槽内金属包边的碱性电阻印制板，由上述的方法制备而成。
相比现有技术，本发明的有益效果在于：
(1)本发明对盲槽镀侧边保护层以及根据侧边保护层与电阻基板板面的连接情况采用干膜掩边或填胶做进一步的保护，从而实现对盲槽的有效保护；
(2)本发明可实现盲槽+电阻+金属包边类设计的印制线路板的制作；
(3)本发明所提供的制备方法操作简便，可实现性高。
下面结合附图和具体实施方式对本发明作进一步详细说明。
附图说明
图1-是本发明实施例的盲槽内金属包边的碱性电阻印制板的制备方法步骤图；
图2-是本发明实施例的带有包边铜层盲槽的电阻基板制备过程图；
图3-是本发明实施例的盲槽内金属包边的碱性电阻印制板的结构示意图。
附图标号说明：1、电阻基板；2、覆铜芯板；3、芯板；4、覆铜层；5、电阻膜；6、半固化片。
具体实施方式
本发明提供的盲槽内金属包边的碱性电阻印制板的制备方法，如图1和图3所示，包括以下步骤：
步骤S1：提供电阻基板1和覆铜芯板2，并将电阻基板1和覆铜芯板2剪切成生产所需的尺寸规格；
步骤S2：对电阻基板1进行铣槽，得到一盲槽，并对所述盲槽进行金属化；
步骤S3：在盲槽的侧边上镀包边铜层，进行光成像、蚀刻以及对盲槽镀侧边保护层，得到带有包边铜层盲槽的电阻基板1；
步骤S4：将带有包边铜层盲槽的电阻基板1和覆铜芯板2通过半固化片6进行压合，得到一复合板；
步骤S5：对复合板进行光成像、镀铜、镀锡以及蚀刻，得到碱性电阻印制板。
常规电阻薄膜线路制作类的设计通常有上下两层金属覆盖层作信号屏蔽，以避免信号流失不集中，故而电阻薄膜层通常为设置在内层设计。当存在阶梯线路设计，即同一个印制线路板上存在多种层次线路，且线路间存在互连的情况，此为行业内的盲槽设计。设计若同时存在电阻薄膜线路与阶梯线路，线路制作与结构设计上的组合，需在保证线路制作的同时兼顾结构的实现。实际上，涉及线路屏蔽的设计会存在侧边需有金属，以保证最大化的信号集中。因此实现盲槽+电阻+金属包边类设计的印制线路板的制作具有重大意义。通过本发明提供的碱性电阻印制板的制备方法即可有效实现盲槽+电阻+金属包边类设计的印制线路板的制作。
进一步地，光成像要经过前处理、附膜、曝光以及显影等步骤。前处理的具体过程由酸洗→溢流水洗→磨板→加压水洗→HF水洗→中检→微蚀→溢流水洗→烘干等子工序组成。它的目的是除去铜箔表面的氧化物，同时暴露出游离于干膜和铜箔界面间有一定活性的铜表面。而影响结合力的因素有接触表面积、接触角和界面化学作用力(包括分子间的范德华力、极性键力等)，对此需要通过前处理制造出一定的表面微观粗糙度，从而保证干膜与铜箔表面之间有良好的附着力。
经过前处理后的PCB板最好立即附膜，若放置时间超过4h，应重新进行清洁处理再行附膜，附膜的过程具体由设置干膜→开启电源开关→调节温度→调节压力→开始附膜→切膜→静置等子工序组成。
附膜注意事项：
(1)附膜前，必须将基板放置在110±5℃的烘箱中烘10min～15min，以去除板面及孔内的潮气，确保附膜前板面是干燥的；
(2)附膜后基板需要静置冷却15min以上才能曝光，目的是使干膜完全与板面贴合，使其完全硬化。
曝光工序是由开启总电源→打开冷却水及气阀→打开主电源→进入操作主界面→进灯源系统→能量设置→抽真空→赶气→曝光→取板→静置等子工序组成。
在上述步骤S3中，如图2所示，在进行光成像、蚀刻以及对盲槽镀侧边保护层时，包括：
在电阻基板1的覆铜层4上附着干膜并进行光成像，得到第一线路图形；
根据第一线路图形蚀刻覆铜层4，露出下方的电阻膜5后，再对电阻膜5进行蚀刻，退去干膜；
对盲槽镀侧边保护层，在电阻位置附着干膜并进行光成像，得到第二线路图形；
根据第二线路图形对电阻基板1的芯板3进行蚀刻后，退去干膜，得到带有包边铜层盲槽的电阻基板1。
进一步地，电阻基板1包括芯板3、分别设置在芯板3上下表面的覆铜层4以及位于覆铜层4和芯板3之间的电阻膜5。
进一步地，由于电阻膜5不可进行碱性钝化，故采用酸性药水进行蚀刻。
本发明将电阻膜5埋置于印制板的内部具有以下的优点：
(1)能够有效地改善印制板的电气性能，可根据具体线路所需的特性阻抗值选择合适的匹配电阻值，使用埋置电阻技术将其集成到传输信号的端接处，使电阻到信号线的距离缩小到最短，获得最佳的匹配效果，同时，由于减少了导通孔以及引出和引入导线，从可以减少信号串扰、噪音和电磁干扰；
(2)可以提高印制板的可靠性能，由于把电阻埋置到印制板内部，从而可以减少焊盘和焊接点，并且还能避免外部条件对电阻的影响，例如：机械振动冲击、受潮、污染、腐蚀气体等对其的影响；
(3)能够有力地促进印制板向高密度化方向发展，把占据大量印制板表面积的无源元件埋置到内部，可以减少导通孔和连接线的同时，还可以使印制板的设计表面积增加，增加了印制板的布线自由度，缩短了互联导线的长度，减少了印制板的层数和尺寸，从而有利于提高印制板的密度。
在上述步骤S5中，在对复合板进行光成像、镀铜、镀锡以及蚀刻时，包括：
在复合板的覆铜芯板2上钻出通孔，并对通孔进行金属化；
对复合板进行全板电镀增铜后，附着干膜，进行光成像，得到第三线路图形；
对复合板进行镀铜和镀锡，再次附着干膜，进行光成像，得到第四线路图形；
根据第四线路图形进行退锡，露出下方的镀铜层，并对部分裸露的镀铜层进行蚀刻；
根据第三线路图形进行蚀刻，同时对剩余裸露的镀铜层进行蚀刻，完成蚀刻后，退去剩余的锡和干膜，得到碱性电阻印制板。
全板电镀铜的目的在于：保护刚沉积的薄铜层，防止薄铜层氧化后被酸浸蚀掉，因此通过电镀将薄铜层加厚到一定程度，从而提高铜层的耐腐蚀性。
在本发明中，全板电镀铜采用的槽液主要成分有硫酸铜和硫酸，并采用高酸低铜的配方，从而保证了电镀时板面厚度分布的均匀性和对深孔小孔的深镀能力。
进一步地，本发明采用酸性镀锡工艺，主要由亚锡盐、硫酸和有机添加剂组成，该工艺具有电流效率高、沉积速度快、整平性能好、外观持久光亮、抗碱蚀性强等特点。
进一步地，本发明在对复合板进行镀铜和镀锡时，采用酸性硫酸铜镀液进行镀铜；
更进一步地，酸性硫酸盐铜镀液包括硫酸铜(CuSO4)、硫酸(H2SO4)、盐酸(主要作用是氯离子)以及有机添加剂等。该酸性硫酸铜镀液具有分散能力和深镀能力好、电流效率高、成本较低等优点。
进一步地，覆铜芯板2包括芯板3和分别设置在芯板3上下表面的覆铜层4。
进一步地，在得到碱性电阻印制板时，包括：
对复合板的盲槽内以及包边位置进行退锡，得到盲槽内以及包边位置裸露的镀铜层，对60-80％裸露的镀铜层进行蚀刻后，根据第三线路图形进行蚀刻，同时对剩余20-40％裸露的镀铜层进行蚀刻。
更进一步地，在得到碱性电阻印制板时，还包括：
使用酸性的药水去除复合板上的锡；
使用强氧化性的药水根据第三线路图形进行蚀刻以及对裸露的镀铜层进行蚀刻；
使用强碱性的药水退去复合板上的干膜。
在上述步骤S3中，在根据第二线路图形对电阻基板1的芯板3进行蚀刻时，包括：
判断侧边保护层与电阻基板1的板面是否有连接；
若是，则判断是否有超过0.1mm的连接；
若是，则采用干膜掩边保护侧边保护层；
若侧边保护层与电阻基板1的板面无连接或者连接不超过0.1mm，则对包边槽进行填胶，保护侧边保护层。
进一步地，采用干膜掩边，在超过0.1mm的连接的情况下，能有效保证蚀刻药水不会接触到侧边保护层。
进一步地，对包边槽进行填胶，在无连接或者不超过0.1mm的情况下，能有效保证在蚀刻过程中无蚀刻药水从侧边保护层的侧边流入。
在上述步骤S5中，镀锡工艺参数为：铜厚4OZ-6OZ时，镀锡电流密度为10-14ASF，镀锡时间5-10分钟；铜厚7OZ-9OZ时，镀锡电流密度为15-20ASF，镀锡时间7-9分钟；铜厚9OZ-12OZ时，镀锡电流密度为16-20ASF，镀锡时间10-15分钟。
进一步地，本发明采用硫酸亚锡为锡源，在铜表面获得含有Cu6Sn5金属间化合物的锡镀层。通过对锡镀层进行电化学测试，采用上述工艺参数以及采用硫酸亚锡为锡源得到的锡镀层，可有效保护铜层。
在上述步骤S3中，侧边镀保护层为侧边镀金层。
进一步地，侧边镀金层的工艺参数为：电流密度为5-6ASF，时间为120-150秒，镀金层厚度为0.045-0.095μm。
本发明采用镀金层作为侧边保护层，从而利用金具有良好的导电性、较小的接触电阻和良好的化学稳定性等的特点，以达到良好的电气连接性能并对盲槽的侧边实现有效的保护。
本发明通过上述的工艺参数能获得性能良好的镀金层。
本发明提供的盲槽内金属包边的碱性电阻印制板，由上述的方法制备而成。
相比现有技术，本发明的有益效果在于：
(1)本发明对盲槽镀侧边保护层以及根据侧边保护层与电阻基板板面的连接情况采用干膜掩边或填胶做进一步的保护，从而实现对盲槽的有效保护；
(2)本发明可实现盲槽+电阻+金属包边类设计的印制线路板的制作；
(3)本发明所提供的制备方法操作简便，可实现性高。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (10)

1.一种盲槽内金属包边的碱性电阻印制板的制备方法，其特征在于，包括以下步骤：
提供电阻基板和覆铜芯板，并将所述电阻基板和所述覆铜芯板剪切成生产所需的尺寸规格；
对所述电阻基板进行铣槽，得到一盲槽，并对所述盲槽进行金属化；
在所述盲槽的侧边上镀包边铜层，进行光成像、蚀刻以及对所述盲槽镀侧边保护层，得到带有包边铜层盲槽的电阻基板；
将所述带有包边铜层盲槽的电阻基板和所述覆铜芯板通过半固化片进行压合，得到一复合板；
对所述复合板进行光成像、镀铜、镀锡以及蚀刻，得到所述碱性电阻印制板。
2.根据权利要求1所述的盲槽内金属包边的碱性电阻印制板的制备方法，其特征在于，在进行光成像、蚀刻以及对所述盲槽镀侧边保护层时，包括：
在所述电阻基板的覆铜层上附着干膜并进行光成像，得到第一线路图形；
根据所述第一线路图形蚀刻所述覆铜层，露出下方的电阻膜后，再对所述电阻膜进行蚀刻，退去干膜；
对所述盲槽镀侧边保护层，在电阻位置附着干膜并进行光成像，得到第二线路图形；
根据所述第二线路图形对所述电阻基板的芯板进行蚀刻后，退去干膜，得到带有包边铜层盲槽的电阻基板。
3.根据权利要求1所述的盲槽内金属包边的碱性电阻印制板的制备方法，其特征在于，在对所述复合板进行光成像、镀铜、镀锡以及蚀刻时，包括：
在所述复合板的覆铜芯板上钻出通孔，并对所述通孔进行金属化；
对所述复合板进行全板电镀增铜后，附着干膜，进行光成像，得到第三线路图形；
对所述复合板进行镀铜和镀锡，再次附着干膜，进行光成像，得到第四线路图形；
根据所述第四线路图形进行退锡，露出下方的镀铜层，并对部分裸露的镀铜层进行蚀刻；
根据所述第三线路图形进行蚀刻，同时对剩余所述裸露的镀铜层进行蚀刻，完成蚀刻后，退去剩余的锡和干膜，得到所述碱性电阻印制板。
4.根据权利要求3所述的盲槽内金属包边的碱性电阻印制板的制备方法，其特征在于，在得到所述碱性电阻印制板时，包括：
对所述复合板的盲槽内以及包边位置进行退锡，得到盲槽内以及包边位置裸露的镀铜层，对60-80％所述裸露的镀铜层进行蚀刻后，根据所述第三线路图形进行蚀刻，同时对剩余20-40％所述裸露的镀铜层进行蚀刻。
5.根据权利要求3或4所述的盲槽内金属包边的碱性电阻印制板的制备方法，其特征在于，在得到所述碱性电阻印制板时，还包括：
使用酸性的药水去除所述复合板上的锡；
使用强氧化性的药水根据所述第三线路图形进行蚀刻以及对所述裸露的镀铜层进行蚀刻；
使用强碱性的药水退去所述复合板上的干膜。
6.根据权利要求2所述的盲槽内金属包边的碱性电阻印制板的制备方法，其特征在于，在根据所述第二线路图形对所述电阻基板的芯板进行蚀刻时，包括：
判断所述侧边保护层与所述电阻基板的板面是否有连接；
若是，则判断是否有超过0.1mm的连接；
若是，则采用干膜掩边保护所述侧边保护层；
若所述侧边保护层与所述电阻基板的板面无连接或者连接不超过0.1mm，则对包边槽进行填胶，保护所述侧边保护层。
7.根据权利要求1或3所述的盲槽内金属包边的碱性电阻印制板的制备方法，其特征在于，所述镀锡工艺参数为：铜厚4OZ-6OZ时，镀锡电流密度为10-14ASF，镀锡时间5-10分钟；铜厚7OZ-9OZ时，镀锡电流密度为15-20ASF，镀锡时间7-9分钟；铜厚9OZ-12OZ时，镀锡电流密度为16-20ASF，镀锡时间10-15分钟。
8.根据权利要求1或2所述的盲槽内金属包边的碱性电阻印制板的制备方法，其特征在于，所述侧边镀保护层为侧边镀金层。
9.根据权利要求8所述的盲槽内金属包边的碱性电阻印制板的制备方法，其特征在于，所述侧边镀金层的工艺参数为：电流密度为5-6ASF，时间为120-150秒，镀金层厚度为0.045-0.095μm。
10.一种盲槽内金属包边的碱性电阻印制板，其特征在于，由权利要求1-9任一项所述的方法制备而成。
CN202211155038.7A 2022-09-21 2022-09-21 一种盲槽内金属包边的碱性电阻印制板及其制备方法 Pending CN115460803A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211155038.7A CN115460803A (zh) 2022-09-21 2022-09-21 一种盲槽内金属包边的碱性电阻印制板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211155038.7A CN115460803A (zh) 2022-09-21 2022-09-21 一种盲槽内金属包边的碱性电阻印制板及其制备方法

Publications (1)

Publication Number Publication Date
CN115460803A true CN115460803A (zh) 2022-12-09

Family

ID=84306481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211155038.7A Pending CN115460803A (zh) 2022-09-21 2022-09-21 一种盲槽内金属包边的碱性电阻印制板及其制备方法

Country Status (1)

Country Link
CN (1) CN115460803A (zh)

Similar Documents

Publication Publication Date Title
US8633400B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US8436252B2 (en) Printed wiring board and method for manufacturing the same
US8661665B2 (en) Method for manufacturing multilayer printed wiring board
CN100475005C (zh) 具有充填导电孔构造的多层印刷布线板
US8314348B2 (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP2005109306A (ja) 電子部品パッケージおよびその製造方法
WO1999020090A1 (fr) Plaquette a circuit imprime multicouche, son procede de fabrication et composition resineuse de remplissage de trous traversants
KR101882530B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
CN102084731A (zh) 印刷电路板及其制造方法
JP2007235164A (ja) 多層プリント配線板
JP3075484B2 (ja) プリント配線板の製造方法
CN115460803A (zh) 一种盲槽内金属包边的碱性电阻印制板及其制备方法
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
JP2001110939A (ja) 半導体パッケージ用基板とその製造方法
JP2011216519A (ja) 配線基板の製造方法
JP3987781B2 (ja) 配線基板の製造方法
KR100688697B1 (ko) 패키지 기판의 제조방법
JPH11307936A (ja) 多層プリント配線板
JP6098118B2 (ja) 多層プリント配線板およびその製造方法
JP4803060B2 (ja) 電子部品内蔵基板、電子モジュール、電子機器および電子部品内蔵基板の製造方法
KR20120048983A (ko) 인쇄회로기판 제조방법
JPH0637429A (ja) フレキシブル印刷配線板の製造方法
JP2004311463A (ja) 半導体装置用テープキャリアおよびその製造方法
JP2011159695A (ja) 半導体素子搭載用パッケージ基板及びその製造方法
JP2016219728A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination