CN115454188A - 低功耗供电电路 - Google Patents

低功耗供电电路 Download PDF

Info

Publication number
CN115454188A
CN115454188A CN202211140623.XA CN202211140623A CN115454188A CN 115454188 A CN115454188 A CN 115454188A CN 202211140623 A CN202211140623 A CN 202211140623A CN 115454188 A CN115454188 A CN 115454188A
Authority
CN
China
Prior art keywords
mos tube
power supply
mos
voltage
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211140623.XA
Other languages
English (en)
Other versions
CN115454188B (zh
Inventor
陆秦龙
白胜天
徐红如
李曙光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Yingruichuang Electronic Technology Co Ltd
Original Assignee
Nanjing Yingruichuang Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Yingruichuang Electronic Technology Co Ltd filed Critical Nanjing Yingruichuang Electronic Technology Co Ltd
Priority to CN202211140623.XA priority Critical patent/CN115454188B/zh
Publication of CN115454188A publication Critical patent/CN115454188A/zh
Application granted granted Critical
Publication of CN115454188B publication Critical patent/CN115454188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561Voltage to current converters
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本申请涉及一种低功耗供电电路。包括:电源电路;第一MOS管,第一MOS管的漏极用于与电源电路连接,第一MOS管的栅极和源极短接,用于将流经第一MOS管的电流限制在第一预设值以下,其中,第一MOS管的导通阈值电压为零;第二MOS管,第二MOS管的漏极与第一MOS管的源极连接,第二MOS管的漏极和栅极短接,用于将第一MOS管的栅极电压固定为第二预设值,以使第一MOS管工作在饱和区;供电输出电路,分别与电源电路、第二MOS管的栅极、第二MOS管的源极连接。本申请通过设置第一MOS管,将整个电路的电流限制的很小,而通过设置第二MOS管,保证了第一MOS管能够稳定的正常工作,从而使得整个供电电路的功耗极低。

Description

低功耗供电电路
技术领域
本申请涉及电子电路技术领域,特别是涉及一种低功耗供电电路。
背景技术
随着集成电路技术的发展,手机、电脑等电子设备的工作频率和集成度越来越高,而随之带来的也是集成电路的功耗越来越大。而电子设备通常是由充电电池进行供电的,电池的容量有限,因此,需要电源管理电路来保证电子设备的合理供电并且电源管理电路的功耗需要尽量的低。而LDO(low dropout regulator,低压差线性稳压器)电路作为电源管理电路中的关键部分,对于超低功耗的应用领域,需要满足低功耗需求的LDO电路,因此,如何提供低功耗的LDO电路,是目前需要解决的问题。
发明内容
基于此,有必要针对上述技术问题,提供一种工作电流极低,从而功耗也极低的低功耗供电电路。
一种低功耗供电电路,包括:电源电路;第一MOS管,所述第一MOS管的漏极用于与所述电源电路连接,所述第一MOS管的栅极和源极短接,用于将流经所述第一MOS管的电流限制在第一预设值以下,其中,所述第一MOS管的导通阈值电压为零;第二MOS管,所述第二MOS管的漏极与所述第一MOS管的源极连接,所述第二MOS管的漏极和栅极短接,用于将所述第一MOS管的栅极电压固定为第二预设值,以使所述第一MOS管工作在饱和区;供电输出电路,分别与所述电源电路、所述第二MOS管的栅极、所述第二MOS管的源极连接,用于基于流经所述第一MOS管的电流、所述第二MOS管的栅极电压,将所述电源电路的供电电压转换为设定值输出。
在其中一个实施例中,所述供电输出电路包括第三MOS管、第四MOS管、第一电阻模块、第二电阻模块,所述第三MOS管的漏极与所述第二MOS管的源极连接,所述第三MOS管的栅极与所述第一电阻模块的第一端连接,所述第三MOS管的源极与参考地连接,所述第一电阻模块的第二端与所述第四MOS管的源极连接,所述第四MOS管的栅极与所述第二MOS管的源极连接,所述第四MOS管的漏极与所述电源电路连接,所述第二电阻模块的第一端与所述第一电阻模块的第一端连接,所述第二电阻模块的第二端与所述参考地连接,其中:所述第三MOS管,用于基于流经所述第一MOS管的电流,在所述第三MOS管的栅极输出基准电压;所述第一电阻模块和所述第二电阻模块用于对所述基准电压进行分压,以在所述第一电阻模块的第二端输出第一供电电压;所述第四MOS管,用于基于所述第一供电电压,在所述第四MOS管的栅极输出反馈电压,调整所述基准电压,以使所述第一供电电压维持在预设范围内。
在其中一个实施例中,所述第一电阻模块包括:多个级联的第五MOS管,上一级的第五MOS管的漏极与下一级的第五MOS管的源极连接,最上一级的第五MOS管的源极与所述第四MOS管的源极连接,最下一级的第五MOS管的漏极与所述第三MOS管的栅极连接,其中,所述第五MOS管为PMOS管,各所述第五MOS管的栅极和漏极短接。
在其中一个实施例中,所述第二电阻模块包括:多个级联的第五MOS管,上一级的第五MOS管的漏极与下一级的第五MOS管的源极连接,最上一级的第五MOS管的源极与所述第一电阻模块的第一端连接,最下一级的第五MOS管的漏极与所述参考地连接,其中,所述第五MOS管为PMOS管,各所述第五MOS管的栅极和漏极短接。
在其中一个实施例中,所述供电输出电路还包括:第一稳压电容,所述第一稳压电容的第一端与所述第一电阻模块的第一端连接,所述第一稳压电容的第二端与所述第一电阻模块的第二端连接,用于对所述第一供电电压进行滤波。
在其中一个实施例中,所述供电输出电路还包括:第二稳压电容,所述第二稳压电容的第一端与所述第四MOS管的栅极连接,所述第二稳压电容的第二端与所述参考地连接,用于对所述反馈电压进行滤波。
在其中一个实施例中,所述供电输出电路还包括:第六MOS管、电阻,所述第六MOS管的栅极与所述第二电阻模块中的一个第五MOS管的源极连接,所述第六MOS管的源极与所述电阻的第一端连接,所述电阻的第二端与所述参考地连接;所述第六MOS管的漏极用于输出偏置电流。
在其中一个实施例中,所述供电输出电路包括:第七MOS管,所述第七MOS管的栅极与所述第二MOS管的栅极连接,所述第七MOS管的漏极与所述电源电路连接,所述第七MOS管的源极用于输出第二供电电压,其中,所述第七MOS管的导通程度由所述第二MOS管的栅极电压确定。
在其中一个实施例中,所述电源电路包括:第八MOS管,所述第八MOS管的源极用于与外部电源连接,所述第八MOS管的栅极用于接收使能控制信号,所述第八MOS管的漏极与所述第一MOS管的漏极连接,其中,所述第八MOS管为PMOS管。
在其中一个实施例中,所述第一MOS管的沟道的宽长比小于预设阈值。
上述低功耗供电电路,通过设置电源电路,为整个供电电路提供了电能,通过设置第一MOS管,并且第一MOS管的栅极和源极短接,从而能够将第一MOS管的导通程度限制在最小,从而使得流经第一MOS管的电流最小,并且第一MOS管的导通阈值电压为零,从而即使第一MOS管的导通程度限制在最小第一MOS管仍然可以导通,从而限制了流经第一MOS管的电流,将其限制在第一预设值以下。第二MOS管的漏极和栅极短接,从而能够将第二MOS管的漏极和栅极固定为相同值,并且第二MOS管的漏极与第一MOS管的源极连接,而第一MOS管的栅极和源极短接,从而第一MOS管的栅极电压等于第二MOS管的漏极电压,而由于流经第二MOS管的电流值被第一MOS管限制了,因此第二MOS管的漏极电压也是固定的,从而固定了第一MOS管的栅极电压,而将第一MOS管的栅极电压固定为第二预设值,从而使得第一MOS管工作在饱和区,从而保证第一MOS管的正常工作。而供电输出电路能够被第一MOS管所限制的电流和第二MOS管所限制的电压所控制,从而使得供电输出电路能够将电源电路的供电电压转换为设定值输出,从而实现供电的效果。通过设置第一MOS管,将整个电路的电流限制的很小,而通过设置第二MOS管,保证了第一MOS管能够稳定的正常工作,从而使得整个供电电路的功耗极低。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一个实施例中低功耗供电电路的结构示意图;
图2为另一个实施例中低功耗供电电路的结构示意图;
图3为又一个实施例中低功耗供电电路的结构示意图;
图4为又一个实施例中低功耗供电电路的结构示意图;
图5为又一个实施例中低功耗供电电路的结构示意图;
图6为又一个实施例中低功耗供电电路的结构示意图;
图7为又一个实施例中低功耗供电电路的结构示意图。
附图标记说明:10-电源电路,20-第一MOS管,21-第二MOS管,30-供电输出电路,31-第三MOS管,32-第四MOS管,33-第一电阻模块,34-第二电阻模块,35-第七MOS管,100-参考地,36-第五MOS管,37-第一稳压电容,38-第二稳压电容,39-第六MOS管,40-电阻,11-第八MOS管。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
可以理解,本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。
需要说明的是,当一个元件被认为是“连接”另一个元件时,它可以是直接连接到另一个元件,或者通过居中元件连接另一个元件。此外,以下实施例中的“连接”,如果被连接的对象之间具有电信号或数据的传递,则应理解为“电连接”、“通信连接”等。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
在一个实施例中,如图1所示,提供了一种低功耗供电电路,包括:电源电路10、第一MOS管20、第二MOS管21、供电输出电路30。其中:
第一MOS管20的漏极用于与电源电路10连接,第一MOS管20的栅极和源极短接,用于将流经第一MOS管20的电流限制在第一预设值以下,其中,第一MOS管20的导通阈值电压为零。
具体地,第一MOS管20的栅极和源极短接,从而能够将第一MOS管20的导通程度限制在最小,从而使得流经第一MOS管20的电流最小,并且第一MOS管20的导通阈值电压为零,从而即使第一MOS管20的导通程度限制在最小第一MOS管20仍然可以导通,从而限制了流经第一MOS管20的电流,将其限制在第一预设值以下。
示例性地,第一MOS管20为耗尽管(native MOS,native Metal OxideSemiconductor Field Effect Transistor)。且第一MOS管20的沟道的宽长比小于预设阈值,由于第一MOS管20的宽长比很小,从而将流经第一MOS管20的电流限制的很小(nA级的电流)。
第二MOS管21的漏极与第一MOS管20的源极连接,第二MOS管21的漏极和栅极短接,用于将第一MOS管20的栅极电压固定为第二预设值,以使第一MOS管20工作在饱和区。
具体地,第二MOS管21的漏极和栅极短接,从而能够将第二MOS管21的漏极和栅极固定为相同值,并且第二MOS管21的漏极与第一MOS管20的源极连接,而第一MOS管20的栅极和源极短接,从而第一MOS管20的栅极电压等于第二MOS管21的漏极电压,而由于流经第二MOS管21的电流值被第一MOS管20限制了,因此第二MOS管21的漏极电压也是固定的,从而固定了第一MOS管20的栅极电压,而将第一MOS管20的栅极电压固定为第二预设值,从而使得第一MOS管20工作在饱和区,从而保证第一MOS管20的正常工作。而第二预设值即为加在第一MOS管20的栅极从而使得第一MOS管20工作在饱和区的电压值。
示例性地,第二MOS管21为低压管,由于低压管的面积更小且反应速度更快、成本更低,第二MOS管21的工作电流极小,因此采用低压管即可。
供电输出电路30分别与电源电路10、第二MOS管21的栅极、第二MOS管21的源极连接,用于基于流经第一MOS管20的电流、第二MOS管21的栅极电压,将电源电路10的供电电压转换为设定值输出。
具体地,供电输出电路30中的电流被第一MOS管20限制,而供电输出电路30的供电电压是不变的,而功耗是由电压和电流来决定的,从而电压不变,而电流被限制的极小,从而供电输出电路30的功耗极低。
在本实施例中,通过设置电源电路10,为整个供电电路提供了电能,通过设置第一MOS管20,并且第一MOS管20的栅极和源极短接,从而能够将第一MOS管20的导通程度限制在最小,从而使得流经第一MOS管20的电流最小,并且第一MOS管20的导通阈值电压为零,从而即使第一MOS管20的导通程度限制在最小第一MOS管20仍然可以导通,从而限制了流经第一MOS管20的电流,将其限制在第一预设值以下。第二MOS管21的漏极和栅极短接,从而能够将第二MOS管21的漏极和栅极固定为相同值,并且第二MOS管21的漏极与第一MOS管20的源极连接,而第一MOS管20的栅极和源极短接,从而第一MOS管20的栅极电压等于第二MOS管21的漏极电压,而由于流经第二MOS管21的电流值被第一MOS管20限制了,因此第二MOS管21的漏极电压也是固定的,从而固定了第一MOS管20的栅极电压,而将第一MOS管20的栅极电压固定为第二预设值,从而使得第一MOS管20工作在饱和区,从而保证第一MOS管20的正常工作。而供电输出电路30能够被第一MOS管20所限制的电流和第二MOS管21所限制的电压所控制,从而使得供电输出电路30能够将电源电路10的供电电压转换为设定值输出,从而实现供电的效果。通过设置第一MOS管20,将整个电路的电流限制的很小,而通过设置第二MOS管21,保证了第一MOS管20能够稳定的正常工作,从而使得整个供电电路的功耗极低。
在一个实施例中,如图2所示,供电输出电路30包括第三MOS管31、第四MOS管32、第一电阻模块33、第二电阻模块34,第三MOS管31的漏极与第二MOS管21的源极连接,第三MOS管31的栅极与第一电阻模块33的第一端连接,第三MOS管31的源极与参考地100连接,第一电阻模块33的第二端与第四MOS管32的源极连接,第四MOS管32的栅极与第二MOS管21的源极连接,第四MOS管32的漏极与电源电路10连接,第二电阻模块34的第一端与第一电阻模块33的第一端连接,第二电阻模块34的第二端与参考地100连接,其中:
第三MOS管31,用于基于流经第一MOS管20的电流,在第三MOS管31的栅极输出基准电压。
具体地,第三MOS管31漏极流入的电流,即为流经第一MOS管20的电流,第三MOS管31栅极的电压值即由流经第一MOS管20的电流确定。并且可以通过调整第三MOS管31自身的规格,调整基准电压。
示例性地,第三MOS管31为高压管,用来保证第三MOS管31的稳定工作。
第一电阻模块33和第二电阻模块34用于对基准电压进行分压,以在第一电阻模块33的第二端输出第一供电电压。
具体地,第二电阻模块34的第二端与参考地100连接,从而第一电阻模块33和第二电阻模块34之间会对基准电压进行分压,通过调整分压的比例,即可调整第一供电电压的大小。
第四MOS管32,用于基于第一供电电压,在第四MOS管32的栅极输出反馈电压,调整基准电压,以使第一供电电压维持在预设范围内。
具体地,第四MOS管32的源极处是第一供电电压,由于MOS管的栅极和源极的电压成正比,而栅极和漏极的电压成反比,因此,若第一供电电压变大,则第四MOS管32的栅极电压会变大,进而第三MOS管31的漏极电压变大,进而第三MOS管31的栅极电压变小,从而基准电压变小,导致第一供电电压变小,实现了对第一供电电压的反馈调节,使得第一供电电压被维持在预设范围内。同理,第一供电电压变小时,反馈调节逻辑相同。而由于第一供电电压在反馈调节的作用下维持稳定,因此可以用来给对电源抖动敏感的模拟电路供电。
示例性地,第四MOS管32为耗尽管,导通阈值电压为零,从而不会截止,能够持续的对基准电压进行反馈调节。
示例性地,参考地100可以为零电势点。
在本实施例中,通过设置第三MOS管31、第四MOS管32、第一电阻模块33、第二电阻模块34,实现了第一供电电压的输出,能够输出需要的第一供电电压,并且还能够对第一供电电压进行反馈调节,保持第一供电电压的稳定,避免电路电流波动(例如数字电路的翻转而造成的电流抖动)而影响第一供电电压。
在一个实施例中,如图3所示,第一电阻模块33包括:多个级联的第五MOS管36。上一级的第五MOS管36的漏极与下一级的第五MOS管36的源极连接,最上一级的第五MOS管36的源极与第四MOS管32的源极连接,最下一级的第五MOS管36的漏极与第三MOS管31的栅极连接。具体地,第五MOS管36为PMOS管,各第五MOS管36的栅极和漏极短接。将PMOS管的栅极和漏极短接,从而PMOS管可以看成一个电阻。
示例性地,第五MOS管36为低压管,从而面积小、反应速度快、成本低。
在本实施例中,通过设置多个级联的PMOS第五MOS管36,并且将每个第五MOS管36的栅极和漏极短接,从而第五MOS管36可等效为电阻,而采用第五MOS管36作为电阻使用,相比起直接使用电阻,其电阻精度更高,并且整个供电电路中的所有MOS管会存在同样的偏差(例如阈值电压同时增大),因此,采用第五MOS管36作为电阻使用也能够使得整个电路中的各个器件更加匹配,具备同样的偏移变化,使得电路输出的供电电压更加精准。
在一个实施例中,请继续参见图3,第二电阻模块34包括:多个级联的第五MOS管36,上一级的第五MOS管36的漏极与下一级的第五MOS管36的源极连接,最上一级的第五MOS管36的源极与第一电阻模块33的第一端连接,最下一级的第五MOS管36的漏极与参考地100连接,其中,第五MOS管36为PMOS管,各第五MOS管36的栅极和漏极短接。
示例性地,如图4所示,第五MOS管36的衬底可以和源极连接,从而使得衬底电压和源极电压相同,能够消除第五MOS管36的体效应,使得第五MOS管36的导通阈值电压稳定。
在本实施例中,同上述实施例相同,第二电阻模块34同样可以包括多个级联的第五MOS管36。
在一个实施例中,如图5所示,供电输出电路30还包括:第一稳压电容37,第一稳压电容37的第一端与第一电阻模块33的第一端连接,第一稳压电容37的第二端与第一电阻模块33的第二端连接,用于对第一供电电压进行滤波。
示例性地,第一稳压电容37为MOM(Metal-Oxide-Metal,金属连线)电容。
在本实施例中,通过设置第一稳压电容37,能够起到隔离的作用,对电路进行稳压隔离,从而提高电路的电源抑制比,使得输出的第一供电电压不会受到电路中的抖动的影响,使得第一供电电压更加精准。
在一个实施例中,请继续参见图5,供电输出电路30还包括:第二稳压电容38,第二稳压电容38的第一端与第四MOS管32的栅极连接,第二稳压电容38的第二端与参考地100连接,用于对反馈电压进行滤波。
示例性地,第二稳压电容38为MOM(Metal-Oxide-Metal,金属连线)电容和MOS电容的组合,从而使得第二稳压电容38的面积更小,成本更低。
在本实施例中,通过设置第二稳压电容38,能够起到隔离的作用,对电路进行稳压隔离,从而提高电路的电源抑制比,使得反馈电压不会受到电路中的抖动的影响,使得反馈电压更加精准。
在一个实施例中,如图6所示,供电输出电路30还包括:第六MOS管39、电阻40,第六MOS管39的栅极与第二电阻40模块34中的一个第五MOS管36的源极连接,第六MOS管39的源极与电阻40的第一端连接,电阻40的第二端与参考地100连接。第六MOS管39的漏极用于输出偏置电流。
具体地,电阻40可以为低温漂电阻40,从而更加稳定。
示例性地,第六MOS管39为耗尽管,导通阈值电压为零,从而第六MOS管39的栅极电压和源极电压可以看作相等,并等于所连接的第五MOS管36上的分压,从而偏置电流即为第六MOS管39的源极电压除以电阻40的阻值。
示例性地,第六MOS管39的漏极用于与模拟电路中的基带放大器连接,而基带放大器需要偏置电流才能正常工作,从而第六MOS管39的漏极用于输出偏置电流以为基带放大器供电。
在本实施例中,通过设置第六MOS管39和电阻40,从而能够输出偏置电流,偏置电流的大小可以通过调节第六MOS管39和电阻40来调节。
在一个实施例中,请继续参见图2-6任一附图,供电输出电路30包括:第七MOS管35,第七MOS管35的栅极与第二MOS管21的栅极连接,第七MOS管35的漏极与电源电路10连接,第七MOS管35的源极用于输出第二供电电压,其中,第七MOS管35的导通程度由第二MOS管21的栅极电压确定。
示例性地,第七MOS管35的衬底也可以和源极连接,从而使得衬底电压和源极电压相同,能够消除第七MOS管35的体效应,使得第七MOS管35的导通阈值电压更稳定。
示例性地,第七MOS管35为DNW(Deep N-Well,深N阱)管,DNW管的衬底可以和源级相接,消除体效应对电路的影响,从而能够隔绝外界的干扰信号,更加稳定。
在本实施例中,通过设置第七MOS管35,能够从第七MOS管35的源极输出第二供电电压,第二供电电压能够用于为数字电路进行供电,而第七MOS管35的栅极电压被第二MOS管21固定住,从而第七MOS管35的导通程度是稳定的,能够输出稳定的第二供电电压。
在一个实施例中,如图7所示,电源电路10包括:第八MOS管11,第八MOS管11的源极用于与外部电源连接,第八MOS管11的栅极用于接收使能控制信号,第八MOS管11的漏极与第一MOS管20的漏极连接,其中,第八MOS管11为PMOS管。
在本实施例中,通过设置第八MOS管11作为开关使用,从而能够通过使能控制信号,控制第八MOS管11是否导通,进而控制供电电路是否开始工作。
在本说明书的描述中,参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种低功耗供电电路,其特征在于,包括:
电源电路;
第一MOS管,所述第一MOS管的漏极用于与所述电源电路连接,所述第一MOS管的栅极和源极短接,用于将流经所述第一MOS管的电流限制在第一预设值以下,其中,所述第一MOS管的导通阈值电压为零;
第二MOS管,所述第二MOS管的漏极与所述第一MOS管的源极连接,所述第二MOS管的漏极和栅极短接,用于将所述第一MOS管的栅极电压固定为第二预设值,以使所述第一MOS管工作在饱和区;
供电输出电路,分别与所述电源电路、所述第二MOS管的栅极、所述第二MOS管的源极连接,用于基于流经所述第一MOS管的电流、所述第二MOS管的栅极电压,将所述电源电路的供电电压转换为设定值输出。
2.根据权利要求1所述的供电电路,其特征在于,所述供电输出电路包括第三MOS管、第四MOS管、第一电阻模块、第二电阻模块,所述第三MOS管的漏极与所述第二MOS管的源极连接,所述第三MOS管的栅极与所述第一电阻模块的第一端连接,所述第三MOS管的源极与参考地连接,所述第一电阻模块的第二端与所述第四MOS管的源极连接,所述第四MOS管的栅极与所述第二MOS管的源极连接,所述第四MOS管的漏极与所述电源电路连接,所述第二电阻模块的第一端与所述第一电阻模块的第一端连接,所述第二电阻模块的第二端与所述参考地连接,其中:
所述第三MOS管,用于基于流经所述第一MOS管的电流,在所述第三MOS管的栅极输出基准电压;
所述第一电阻模块和所述第二电阻模块用于对所述基准电压进行分压,以在所述第一电阻模块的第二端输出第一供电电压;
所述第四MOS管,用于基于所述第一供电电压,在所述第四MOS管的栅极输出反馈电压,调整所述基准电压,以使所述第一供电电压维持在预设范围内。
3.根据权利要求2所述的供电电路,其特征在于,所述第一电阻模块包括:
多个级联的第五MOS管,上一级的第五MOS管的漏极与下一级的第五MOS管的源极连接,最上一级的第五MOS管的源极与所述第四MOS管的源极连接,最下一级的第五MOS管的漏极与所述第三MOS管的栅极连接,其中,所述第五MOS管为PMOS管,各所述第五MOS管的栅极和漏极短接。
4.根据权利要求2所述的供电电路,其特征在于,所述第二电阻模块包括:
多个级联的第五MOS管,上一级的第五MOS管的漏极与下一级的第五MOS管的源极连接,最上一级的第五MOS管的源极与所述第一电阻模块的第一端连接,最下一级的第五MOS管的漏极与所述参考地连接,其中,所述第五MOS管为PMOS管,各所述第五MOS管的栅极和漏极短接。
5.根据权利要求2-4任一项所述的供电电路,其特征在于,所述供电输出电路还包括:
第一稳压电容,所述第一稳压电容的第一端与所述第一电阻模块的第一端连接,所述第一稳压电容的第二端与所述第一电阻模块的第二端连接,用于对所述第一供电电压进行滤波。
6.根据权利要求2-4任一项所述的供电电路,其特征在于,所述供电输出电路还包括:
第二稳压电容,所述第二稳压电容的第一端与所述第四MOS管的栅极连接,所述第二稳压电容的第二端与所述参考地连接,用于对所述反馈电压进行滤波。
7.根据权利要求4所述的供电电路,其特征在于,所述供电输出电路还包括:第六MOS管、电阻,所述第六MOS管的栅极与所述第二电阻模块中的一个第五MOS管的源极连接,所述第六MOS管的源极与所述电阻的第一端连接,所述电阻的第二端与所述参考地连接;
所述第六MOS管的漏极用于输出偏置电流。
8.根据权利要求1所述的供电电路,其特征在于,所述供电输出电路包括:
第七MOS管,所述第七MOS管的栅极与所述第二MOS管的栅极连接,所述第七MOS管的漏极与所述电源电路连接,所述第七MOS管的源极用于输出第二供电电压,其中,所述第七MOS管的导通程度由所述第二MOS管的栅极电压确定。
9.根据权利要求1所述的供电电路,其特征在于,所述电源电路包括:
第八MOS管,所述第八MOS管的源极用于与外部电源连接,所述第八MOS管的栅极用于接收使能控制信号,所述第八MOS管的漏极与所述第一MOS管的漏极连接,其中,所述第八MOS管为PMOS管。
10.根据权利要求1所述的供电电路,其特征在于,所述第一MOS管的沟道的宽长比小于预设阈值。
CN202211140623.XA 2022-09-20 2022-09-20 低功耗供电电路 Active CN115454188B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211140623.XA CN115454188B (zh) 2022-09-20 2022-09-20 低功耗供电电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211140623.XA CN115454188B (zh) 2022-09-20 2022-09-20 低功耗供电电路

Publications (2)

Publication Number Publication Date
CN115454188A true CN115454188A (zh) 2022-12-09
CN115454188B CN115454188B (zh) 2023-10-20

Family

ID=84305702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211140623.XA Active CN115454188B (zh) 2022-09-20 2022-09-20 低功耗供电电路

Country Status (1)

Country Link
CN (1) CN115454188B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064238A (ja) * 2002-07-25 2004-02-26 Toshiba Microelectronics Corp 半導体集積回路
CN104049668A (zh) * 2014-07-11 2014-09-17 南京芯力微电子有限公司 低压差线性稳压器
CN104102266A (zh) * 2014-07-11 2014-10-15 南京芯力微电子有限公司 基准电压产生电路
CN106020322A (zh) * 2016-08-04 2016-10-12 电子科技大学 一种低功耗cmos基准源电路
CN108227809A (zh) * 2018-01-09 2018-06-29 电子科技大学 一种基于亚阈区mos分压的高电源抑制比基准电路
CN108983858A (zh) * 2018-07-25 2018-12-11 南京微盟电子有限公司 一种高电源抑制比耗尽基准电压源

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064238A (ja) * 2002-07-25 2004-02-26 Toshiba Microelectronics Corp 半導体集積回路
CN104049668A (zh) * 2014-07-11 2014-09-17 南京芯力微电子有限公司 低压差线性稳压器
CN104102266A (zh) * 2014-07-11 2014-10-15 南京芯力微电子有限公司 基准电压产生电路
CN106020322A (zh) * 2016-08-04 2016-10-12 电子科技大学 一种低功耗cmos基准源电路
CN108227809A (zh) * 2018-01-09 2018-06-29 电子科技大学 一种基于亚阈区mos分压的高电源抑制比基准电路
CN108983858A (zh) * 2018-07-25 2018-12-11 南京微盟电子有限公司 一种高电源抑制比耗尽基准电压源

Also Published As

Publication number Publication date
CN115454188B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
KR100405747B1 (ko) 반도체 집적회로
US7893671B2 (en) Regulator with improved load regulation
US6879142B2 (en) Power management unit for use in portable applications
US9030186B2 (en) Bandgap reference circuit and regulator circuit with common amplifier
US5760652A (en) Integrated circuit device
US7541787B2 (en) Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor
US20180329440A1 (en) Voltage Regulator and Method for Providing an Output Voltage with Reduced Voltage Ripple
US7262662B2 (en) Operational amplifier
US20080007323A1 (en) Systems and methods forminimizing static leakage of an integrated circuit
CN103376816A (zh) 低压差调压器
US7126319B2 (en) Low leakage CMOS power mux
CN110737298A (zh) 一种参考电压产生电路
Jeon et al. 300 mA LDO Using 0.94 μA I Q With an Additional Feedback Path for Buffer Turn-off Under Light-Load Conditions
CN115328245A (zh) 偏置电流产生电路
US7161339B2 (en) High voltage power management unit architecture in CMOS process
CN115454188A (zh) 低功耗供电电路
CN113741616B (zh) 带隙基准电压源
CN114510113A (zh) 一种射频前端芯片的偏置电压产生电路
US10095251B1 (en) Voltage regulating circuit
US20240036595A1 (en) Low-dropout voltage regulator circuit and corresponding method of operation
CN112650345B (zh) 半导体装置
CN117277783B (zh) 一种应用于ac-dc电源驱动芯片启动电路的ldo电路
CN113258878B (zh) 振荡器
Kamel et al. Comparative Design of NMOS and PMOS Capacitor-less Low Dropout Voltage Regulators (LDOs) Suited for SoC Applications
US20230280774A1 (en) Ldo output power-on glitch removal circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant