CN115440678A - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN115440678A
CN115440678A CN202111187588.2A CN202111187588A CN115440678A CN 115440678 A CN115440678 A CN 115440678A CN 202111187588 A CN202111187588 A CN 202111187588A CN 115440678 A CN115440678 A CN 115440678A
Authority
CN
China
Prior art keywords
package
dielectric
pattern
semiconductor die
thermal interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111187588.2A
Other languages
English (en)
Inventor
谢秉颖
郑礼辉
王卜
卢思维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/401,296 external-priority patent/US12033912B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115440678A publication Critical patent/CN115440678A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装结构包括第一/第二/第三封装组件、上覆于第一封装组件并相对于第二封装组件的热界面材料结构、设置在第三封装组件上并通过热界面材料结构与第一封装组件热耦合的散热组件。第一封装组件包括多个半导体管芯和包封半导体管芯的绝缘包封体，第二封装组件插设于第一和第三封装组件之间，并且半导体管芯与第三封装组件通过第二封装组件电性耦合。热界面材料结构包括介电挡坝及包括导电材料的多个导热构件，导热构件设置在被介电挡坝所围住的区域内并上覆于半导体管芯。另提供封装结构的制造方法。

Description

封装结构及其制造方法
技术领域
本发明的实施例是有关于一种封装结构及其制造方法，具体来说是有关于一种包括具有介电挡坝的热界面材料结构的封装结构及其制造方法。
背景技术
随着电子产品不断地微型化，封装结构的散热已成为封装技术的重要议题。在一些实施例中，热界面材料(thermal interface material)可设置在半导体管芯的背侧和散热器之间。在这样的安排下，根据所使用的热界面材料类型，可能会发生损坏。举例来说，由于散热器、半导体管芯和热界面材料之间热膨胀系数(coefficient of thermalexpansion)的差异，可能会产生热机械应力。此外，裂缝可能会出现在刚性型的热界面材料本身里面或出现在半导体管芯中，而油膏型的热界面材料可能会在温度循环期间出现热效能的下降。因此，不断努力开发形成具有更好的可靠度和效能的封装结构的新机制。
发明内容
根据一些实施例，封装结构包括第一封装组件、插设于所述第一封装组件和第三封装组件之间的第二封装组件、上覆于所述第一封装组件并相对于所述第二封装组件的热界面材料结构、以及设置在所述第三封装组件上并通过所述热界面材料结构与所述第一封装组件热耦合的散热组件。第一封装组件包括多个半导体管芯和包封所述半导体管芯的绝缘包封体。所述半导体管芯与所述第三封装组件通过所述第二封装组件电性耦合。所述热界面材料结构包括介电挡坝及多个导热构件，所述导热构件包括导电材料，并且上覆于所述半导体管芯的所述导热构件设置在被所述介电挡坝所围住的区域内。
根据一些实施例，封装结构包括封装衬底、装置封装、热界面材料结构和设置在所述封装衬底上并将所述装置封装容纳在其中的散热组件。所述装置封装包括耦合到中介物并由绝缘包封体包封的多个半导体管芯。所述封装衬底与所述半导体管芯通过和所述中介物电性耦合。所述热界面材料结构包括在空间上彼此分离并上覆于所述半导体管芯的多个导热构件。所述装置封装与所述散热组件通过所述热界面材料结构热耦合。
根据一些实施例，封装结构中的制造方法至少包括以下步骤。将装置封装耦合到封装衬底，其中所述装置封装包括被绝缘包封体包封并电性耦合到所述封装衬底的多个半导体管芯。在与所述封装衬底相对的所述装置封装上形成第一介电图案，其中所述第一介电图案包括对应于所述装置封装的所述半导体管芯的多个开口。在所述装置封装的所述半导体管芯上和所述第一介电图案的所述开口中形成导热材料。将散热组件放置在所述装置封装和所述封装衬底之上，所述散热组件接触所述第一介电图案和所述导热材料。对所述第一介电图案和所述导热材料执行热处理工艺以形成将所述散热组件耦合到所述装置封装的热界面材料结构。
附图说明
结合附图阅读以下详细描述会最佳地理解本公开的各方面。应注意，根据业界中的标准惯例，各个特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各个特征的尺寸。
图1A-1E是根据一些实施例的制造封装结构的各个阶段的示意性剖视图。
图1F是根据一些实施例的封装结构的示意性剖视图。
图2A是根据一些实施例在图1B中所示出的结构的示意性俯视图。
图2B是根据一些实施例在图1C中所示出的结构的示意性俯视图。
图2C是根据一些实施例在图1D中所示出的虚线框A的示意性放大图。
图2D是根据一些实施例在图1D中所示出的虚线框B的示意性放大图。
图3是根据一些实施例的封装结构的另一个实施方式的一部分的示意性放大图。
图4A是根据一些实施例在图1C中所示出的结构的另一个实施方式的示意性俯视图。
图4B是根据一些实施例的封装结构的另一个实施方式的一部分的示意性放大图。
图5是根据一些实施例在图1C中所示出的结构的另一个实施方式的示意性俯视图。
图6A-6C是根据一些实施例的制造封装结构的各个阶段的示意性剖视图。
图7是根据一些实施例在图6C中所示出的虚线框C的示意图性放大图。
图8A是根据一些实施例的封装结构的示意性剖视图。
图8B是根据一些实施例在图8A中所示出的虚线框D的示意性放大图。
图9A-9B是根据一些实施例的制造封装结构的各个阶段的示意性剖视图。
图10是根据一些实施例的封装结构的示意性剖视图。
[附图标号说明]
10：装置封装；
10t、120a、420s：上表面；
40：第四封装组件；
45：装置连接件；
50：第五封装组件；
100：第一封装组件；
110：半导体管芯；
110D、LD：侧向尺寸；
110a、200a：第一侧；
110b、200b：第二侧；
110s、300s、410s、430s、SW：侧壁；
112：管芯连接件；
114：内连线层；
116、214：半导体衬底；
120：绝缘包封体；
200：第二封装组件；
211：导电端子；
212：内连线结构；
216：导电穿孔；
218、312a：导电图案；
300：第三封装组件；
300b：底侧；
300t：顶侧；
305：掩模层；
311：接触垫；
312：迹线层；
312b：导通孔；
312c：介电层；
320：外部端子；
400A、400A’、400B、400C、400D、400E、400F：热界面材料结构；
405、410、410’：导电层；
410T、420T、420T’、430T、510T：厚度；
420、420’、610、620：第一介电构件；
420A、420B、420C：第一介电图案；
420IW、420IW’、420i：内侧壁；
420OW、510s：外侧壁；
420m：下表面；
420p、620p：外突出部；
420q：内突出部；
430、430’、630：导热构件；
430A、430B、430C、630A：导电材料图案；
510：第二介电构件；
510A：第二介电图案；
520：封盖；
520e：端部；
620b：底面；
620t：顶面；
A、B、C、D：虚线框；
GP1：侧向距离；
GP2、GP3：间隙；
OP1、OP2、OP3：开口；
PS1、PS1’、PS2、PS3、PS4、PS5：封装结构；
R1：第一区；
R2：第二区；
R3：第三区；
U1、U2、U3：点胶单元；
UF1、UF2：底胶层。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的多个不同实施例或实例。下文描述组件和布置的特定实例以简化本公开。当然，这些仅是实例且并不希望为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征与第二特征直接接触地形成的实施例，并且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开可在各个实例中重复附图标记和/或字母。此重复是出于简化及清楚的目的，并且本身并不指示所论述的各种实施例及/或配置之间的关系。
此外，为易于描述如图式中所示的一个元件或特征与另一(些)元件或特征的关系，可在本文中使用例如“在…下面(beneath)”、“在…下方(below)”、“下部(lower)”、“在…上方(above)”、“上部(upper)”等空间相对术语。除图式中所描绘的定向以外，空间相对术语意图涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，并且本文中所使用的空间相对描述词同样地可相应地进行解释。
本揭露也可以包括其他特征及工艺。举例来说，可以包括测试结构以辅助3D封装或3DIC装置的验证测试。举例来说，测试结构可以包括形成在重布线层中或衬底上的测试垫，测试垫可以用来测试3D封装或3DIC，使用探针及/或探针卡等。验证测试可以在中间结构以及最终结构上进行。另外，本文中所揭露的结构及方法可以与结合了已知良好管芯的中间验证的测试方法合并使用，以提高良率并降低成本。
图1A-1E是根据一些实施例的制造封装结构的各个阶段的示意性剖视图，图2A是根据一些实施例在图1B中所示出的结构的示意性俯视图，图2B是根据一些实施例在图1C中所示出的结构的示意性俯视图，图2C是根据一些实施例在图1D中所示出的虚线框A的示意性放大图，并且图2D是根据一些实施例在图1D中所示出的虚线框B的示意性放大图。
参照图1A，第一封装组件100可设置在第二封装组件200上，第一封装组件100和第二封装组件200的叠层可安装在第三封装组件300上且第二封装组件200插设于第一封装组件100和第三封装组件300之间。在一些实施例中，第一封装组件100和第二封装组件200可统称为装置封装10。举例来说，第一封装组件100包括并排设置并被绝缘包封体120包封的多个半导体管芯110。在一些实施例中，半导体管芯110通过第二封装组件200彼此电性耦合。
各个半导体管芯110可包括面向第二封装组件200的第一侧110a、与第一侧110a相对的第二侧110b以及连接到第一侧110a和第二侧110b的侧壁110s。在一些实施例中，半导体管芯110包括分布在第一侧110a的管芯连接件112(例如微型凸块(micro-bump)、具有或不具有顶盖层的金属柱、受控塌陷芯片连接(controlled collapse chip connection，C4)凸块、或其类似物)以用于与第二封装组件200电气连接。各个半导体管芯110可包括(或可不包括)内连线层114，其用于将形成在半导体衬底116上/中的有源/无源装置(未示出)连接到管芯连接件112。半导体衬底116可指一或多种半导体材料，其包括但不限于块材硅、半导体晶片、硅锗衬底、绝缘层覆硅(silicon-on-insulator，SOI)衬底或其类似物。可使用其他半导体材料包括第三族、第四族和第五族元素。在一些实施例中，内连线层114包括多个介电子层、形成在介电子层中的金属线以及形成在上面的和下面的金属线之间的导通孔。须注意的是，此处所示的半导体管芯110的架构和数量仅用于说明目的，根据产品的需求可采用任何其他的半导体管芯的架构和数量。
继续参照图1A，在一些实施例中，各个半导体管芯110可具有单一功能(例如逻辑管芯、处理器管芯(如中央处理单元(central processing unit，CPU)管芯、图形处理单元(graphics processing unit，GPU)管芯、专用集成电路(application-specificintegrated circuit，ASIC)管芯等)、内存管芯(如动态随机存取内存(dynamic random-access memory，DRAM)管芯、静态随机存取内存(static random-access memory，SRAM)管芯、堆叠式内存模块、高带宽内存(high-bandwidth memory，HBM)管芯等)、射频管芯、混合信号管芯、输入输出(I/O)管芯、其组合及/或其类似物)。举例来说，半导体管芯110可形成在装置晶片(未示出)中，所述装置晶片包括不同的管芯区，所述管芯区被单体化而形成多个装置管芯。在单体化之后，半导体管芯110安装在第二封装组件200的预定的位置上。在一些实施例中，半导体管芯110可具有不同的尺寸(如占用区域面积)并且具有不同的功能。举例来说，半导体管芯110中的至少一个可形成为具有多种功能的管芯堆叠(如系统芯片(system-on-chip)或其类似物)。举例来说，半导体管芯110包括一个接口模块，所述接口模块将处理器模块桥接到内存模块并在它们之间转换指令。作为另一种选择，半导体管芯110可具有相同/相似的尺寸。根据产品需求，可使用其他类型的半导体管芯。
在一些实施例中，绝缘包封体120至少沿着半导体管芯110中的侧壁110s延伸作为保护。绝缘包封体120可以是或可包括模制化合物、环氧树脂、成型底胶(moldingunderfill)及/或其类似物，并可应用压缩成型、转注成形等方式。举例来说，绝缘包封体120形成在第二封装组件200之上，并且半导体管芯110可被绝缘包封体120掩埋或覆盖。在一些实施例中，将绝缘包封体120减薄以暴露出半导体管芯110的背面(如第二侧110b)。减薄工艺可通过化学机械研磨(chemical-mechanical polishing，CMP)工艺、研磨工艺、刻蚀工艺、其组合及/或其类似者来进行。在一些实施例中，在减薄工艺之后，绝缘包封体120的上表面120a和半导体管芯110的背面(如第二侧110b)可以是大致上齐平的。
在一些实施例中，底胶层UF1形成在各个半导体管芯110和第二封装组件200的间隙之间以侧向地覆盖管芯连接件116和第二封装组件200的电气连接。在一些实施例中，在第二封装组件200和已倒装芯片安装至第二封装组件200的半导体管芯110之间点上足量的底胶材料，并且底胶层UF1的一部分可爬升到至少部分覆盖半导体管芯110的侧壁110s。绝缘包封体120可在形成底胶层UF1之后形成，而使得未被底胶层UF1遮蔽的半导体管芯110的侧壁110的其余部分可被绝缘包封体120所覆盖。作为另一种选择，省略底胶层UF1，而半导体管芯110和第二封装组件200之间的间隙可被绝缘包封体120所覆盖。
继续参照图1A，可在半导体管芯110的背面(如第二侧110b)上形成导电层410。在一些实施例中，导电层410形成在半导体管芯110上并延伸以覆盖绝缘包封体120的上表面120a。根据一些实施例，导电层410可被称为背侧金属层。在一些实施例中，在执行单体化工艺以将装置封装10彼此分离之前，导电层410先形成在第一封装组件100上。作为另一种选择，导电层410在单体化成装置封装10之后才形成。导电层410可以包括钛(Ti)、铜(Cu)、镍(Ni)、钒(V)、铝(Al)、钴(Co)、金(Au)、银(Ag)、不锈钢、或具有相对高热导率的其他合适的导电材料。导电层410可以是或可包括一层或多层导电材料。举例来说，导电层410任选地包括晶种材料子层(如钛/铜薄层)，其允许随后沉积的导电材料黏附于其上。在一些实施例中，导电层410由化学气相沉积(chemical-vapor deposition，CVD)、等离子体增强型化学气相沉积(plasma enhanced CVD，PECVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)、电镀、蒸发、溅镀及/或其他合适的工艺。举例来说、导电层410中的厚度410T在约
Figure BDA0003299915340000081
Figure BDA0003299915340000082
和约5微米(μm)的范围之间。作为另一种选择，导电层410可形成为上覆于半导体管芯110的零星的导电图案，或者如稍后将在其他实施例中所描述的可省略导电层410。
继续参照图1A，第二封装组件200可包括(或可不包括)有源装置及/或无源装置。在一些实施例中，第二封装组件200作为中介物。举例来说，第二封装组件200包括在第二封装组件200的第一侧200a上的内连线结构212。内连线结构212可包括多个介电层、嵌入在介电层中的导电图案、以及内连两个垂直相邻层的导电图案的导通孔。在一些其他实施例中，内连线结构形成在与第一侧200a相对的第二侧200b以用于电性连接半导体管芯110。作为另一种选择，内连线结构形成在第一侧200a和第二侧200b。在一些实施例中，第二封装组件200包括分布在第一侧200a并连接内连线结构212和第三封装组件300的多个导电端子211。导电端子211可以是或可包括受控塌陷芯片连接(C4)凸块、金属柱、化学镀镍钯浸金(electroless nickel-electroless palladium-immersion gold，ENEPIG)技术所形成的凸块、焊球、球栅阵列(ball-grid-array，BGA)连接件及/或其类似物。
在一些实施例中，内连线结构212形成在半导体衬底214上。半导体衬底214的材料可类似于半导体衬底116的材料或可由其他合适的材料形成。第二封装组件200可包括穿透半导体衬底214的多个导电穿孔216以在半导体衬底214的相对两侧之间提供垂直电气连接。举例来说，导电穿孔216电性连接到内连线结构212的导电图案并且朝向第一封装组件100延伸，以连接在第二封装组件200的第二侧200b的导电图案218(如接触垫)。第一封装组件110的管芯连接件112可与导电图案218的一侧物理和电性接触，而导电穿孔216连接到导电图案218的另一侧。第二封装组件200可选地包括形成在半导体衬底214上的介电层以覆盖导电图案218(如接触垫)用以作为保护，而绝缘包封体120(和底胶层UF1，如果有底胶层UF1的话)可形成在介电层上。
在一些其他实施例中，第二封装组件200形成为扇出型重布线结构，其中可省略半导体衬底214和导电穿孔216或可用其他一或多个内连线层代替。在这种情况下，第一封装组件和第二封装组件统称为集成扇出型封装。须注意的是，此处所示的第二封装组件200仅用于说明目的，并可在第二封装组件200中布置更多或更少的组件。在一些实施例中，第二封装组件200和设置在其上的第一封装组件100以晶片形式形成，然后通过单体化工艺而被单体化，从而将第一封装组件和第二封装组件的叠层分离成多个装置封装10。以此方式，第一封装组件100的外侧壁与第二封装组件200的外侧壁是大致上齐平的。举例来说，在单体化之后所得的包括第一封装组件100和第二封装组件200的装置封装10具有边缘，所述边缘由内连线结构212、半导体衬底214和绝缘包封体120的连续侧壁SW所形成。
仍参照图1A，第三封装组件300可与第二封装组件200的导电端子211物理和电性接触。举例来说，在单体化之后，所得的装置封装10可通过回焊工艺或其他合适的一或多种技术来安装到第三封装组件300的顶侧300t上。在一些实施例中，底胶层UF2形成在第二封装组件200和第三封装组件300的间隙之间，以包围导电端子211作为保护。在一些实施例中，点上足量的底胶材料，并且底胶层UF2的一部分可爬升到至少部分覆盖第二封装组件200的侧壁SW甚至覆盖到第一封装组件100。作为另一种选择，省略底胶层UF2。
在一些实施例中，第三封装组件300包括接触垫311用以使导电端子211着落于其上。可选地形成掩模层305(如阻焊层或其类似物)以部分覆盖接触垫311以防止桥接并保护下面的导电图案。举例来说，接触垫311形成在迹线层312上，所述迹线层312包括嵌入于介电层312c中的导电图案312a(如导线和导垫)和导通孔312b。在一些实施例中，第三封装组件300是层压封装衬底，其中导电图案嵌入在层压介电层中。在一些实施例中，第三封装组件300是增层封装衬底，其包括核心层(未示出；例如BT树脂、FR-4、陶瓷、玻璃、塑料、胶带、增层膜或其他支撑材料)、增层在核心层的相对两侧上的导电图案、以及穿过核心层以连接在核心层的相对两侧上的导电图案的穿孔。在一些实施例中，具体取决于产品的要求，封装衬底是多层电路板(如印刷电路板(printed circuit board，PCB))或其他类型的衬底。
仍参照图1A，包括第二封装组件200和第一封装组件100的装置封装10可布置在第三封装组件300的第一区R1中。在一些实施例中，第四封装组件40接合到第三封装组件300的第二区R2内，其中第一区R1可被第二区R2包围。第四封装组件40可以是或可包括集成无源装置(integrated passive device，IPD)、集成电压调节器(integrated voltageregulator，IVR)、有源组件及/或其类似物。在一些实施例中，第四封装组件40通过着落在第三封装组件300的接触垫311上的装置连接件45而安装在第三封装组件300上。可使用第三和第四封装组件之间的其他类型的连接。须注意的是，图1A示出两个第四封装组件40仅用于说明目的，第四封装组件40的数量和架构不构成对本揭露的限制。
参照图1B并进一步参照图2A，可在第一封装组件100之上形成具有开口OP1的第一介电图案420A。在一些实施例中，第一介电图案420A通过点胶单元U1(如打印机、注射器、泵机台等)而被分配在导电层410的指定的区域上。由点胶单元U1所提供的材料可以是固态、油膏、凝胶等形式。在一些实施例中，第一介电图案420A为带有开口OP1的黏合膜并可通过适合的贴膜工艺来形成以物理性地黏附到导电层410。第一介电图案420A的材料可以是或可包括一或多种聚合物材料如聚酰亚胺(polyimide，PI)、聚苯并恶唑(polybenzoxazole，PBO)、环氧基材料、二氧化硅基材料(silica-based material)、丙烯酸基材料(acrylic-based material)等。在一些实施例中，第一介电图案420A可以是或可包括光敏性材料、层压材料或热黏合材料等。应注意的是，任何合适的介电材料、任何合适的应用方法和任何合适的厚度都可用于第一介电图案420A。
导电层410可部分地被第一介电图案420A覆盖并实体地插设于绝缘包封体120和第一介电图案420A之间。第一介电图案420A的开口OP1可以可触及的方式显露出导电层410的部分。开口OP1的尺寸可对应于下面的半导体管芯110。在一些实施例中，每一个开口OP1对应于任一个半导体管芯110。各个开口OP1的开口尺寸(如侧向尺寸LD)可对应于下面的半导体管芯110的侧向尺寸110D(如长度或宽度)。在一些实施例中，侧向尺寸LD大致上与下面的半导体管芯110的侧向尺寸110D相等。作为另一种选择，各个开口OP1的侧向尺寸LD大致上大于或小于下面的半导体管芯110的侧向尺寸110D。在其他实施例中，开口OP1具有相同的尺寸。作为另一种选择，开口尺寸可小于半导体管芯及/或半导体管芯中的至少一个可对应于多于一个开口。
继续参照图1B，可在第三封装组件300上形成第二介电图案510A。第二介电图案510A的材料可类似于第一介电图案420A的材料。举例来说，第二介电图案510A包括具有黏性凝胶或液态材料的热黏合剂。可使用其他类型的黏合剂。在一些实施例中，第一介电图案420A和第二介电图案510A在相同的步骤中通过点胶单元U1由相同的材料形成。作为另一种选择，第一介电图案420A和第二介电图案510A由不同的介电材料形成。第二介电图案510A可在第一介电图案420A形成之前先形成或之后才形成。第二介电图案510A的厚度510T可大致上与第一介电图案420A的厚度420T相同(或不同)，其取决于产品的需求而不解释为对本公开的限制。
在一些实施例中，第二介电图案510A形成在第三封装组件300的掩模层305的任何期望的区域上，所述区域允许随后安装的组件黏附于其上。举例来说，第二介电图案510A形成在第三区R3内，其中第一区R1可以是第三封装组件300的中心区，第三区R3可以是第三封装组件300的外围区，并且第二区R2可以在第一区R1和第三区R3之间。在一些实施例中，第二介电图案510A的外侧壁510s可从第三封装组件300的外侧壁300s侧向地偏移侧向距离GP1。侧向距离GP1可以是非0的，并可根据设计需求而采用任何合适的值。第二介电图案510A可形成为沿着围绕第三封装组件300的顶侧300t的周边的环。举例来说，装置封装10和第四封装组件40可被第二介电图案510A大致上包围。
在一些实施例中，第二介电图案510A形成为带有间隙GP2的不连续的环，如图2A所示。举例来说，第二介电图案510A具有形成部分的环状的多个侧边，并且侧边的末端可通过间隙GP2彼此间隔开，以便在接下来的封盖连接步骤期间排气。作为另一种选择，第二介电图案510A可形成为连续的环。须注意的是，图1B所示的第二介电图案510A的形状和架构仅用于说明目的，并不构成对本公开的限制。
参照图1C并进一步参照图2B，导电材料图案430A可形成在第一介电图案420A的开口OP1内以与导电层410接触。导电材料图案430A可被视为包含金属的热界面材料，所述包含金属的热界面材料与导电层410物理性和热接触。举例来说，导电层410有助于将导电材料图案430A连接到各个半导体管芯110的背面(如图1A中所示的第二侧110b)。在一些实施例中，导电材料图案430A是含焊料的层。举例来说，导电材料图案430A包括银、铜、锡、金属合金、其组合或具有相对高热导率的任何合适的材料。在一些实施例中，导电材料图案430A具有大于约40W/m·K的热导率甚至是大于50W/m·K的热导率。举例来说，导电材料图案430A的热导率的范围大约在50W/m·K到250W/m·K之间。
导电材料图案430A可包括黏性凝胶或液态材料(如银膏或焊料膏及/或其类似物)并可用点胶单元U2通过点胶工艺(dispensing process)来形成。在一些实施例中，由导电膏(如银膏、焊料膏等)制成的导电材料图案430A在一温度下加热至足够的时间以将导电颗粒烧结(sinter)成一体的导电层。在烧结过程中，所述一体的导电层(如银层)与下面的导电层410接合。导电材料图案430A可由任何合适的沉积工艺形成或将导电图案附接到导电层410。
在一些实施例中，在导电材料图案430A的形成过程中，第一介电图案420A起到了挡坝结构的作用，以防止导电材料图案430A扩散或溢出。在导电材料图案430A形成之后，导电材料图案430A的厚度430T可小于(或大致上等于)第一介电图案420A的厚度420T。在导电层410是含铜的层而导电材料图案430A是含焊料的层的一些实施例中，金属间化合物(intermetallic compound)IMC可形成在导电层410和导电材料图案430A之间。金属间化合物IMC可存在或可不存在，其取决于导电层410和导电材料图案430A的材料和量，因此，金属间化合物IMC在图1C中显示为虚线以表示其可形成也可不形成。
参照图1D并参照图1C，封盖520可贴合到装置封装10和第三封装组件300。在放置封盖520之后，第三封装组件300和封盖520可定义出空腔，装置封装10在所述空腔内耦合到第三封装组件300。在一些实施例中，封盖520大致上小于第三封装组件300，尽管在其他实施例中，封盖520具有与第三封装组件300大致上相似的尺寸。应注意的是，根据产品的需求，封盖520在可行的情况下可采用各种形状和尺寸。封盖520可以是刚性的足以保护装置封装10和第三封装组件300。在一些实施例中，封盖520可抵消由装置封装10和第三封装组件300之间的热膨胀系数(coefficients of thermal expansion，CTE)引起的失配所施加的力。
在一些实施例中，封盖520配置为从装置封装10所产生的热量散布到更大的面积及/或散发来自装置封装10的热量。封盖520可以是通过例如放置工艺而放置在装置封装10之上的散热组件(如散热件、散热器、或其类似物)。封盖520的材料可以是或可包括铜、铝、金、钢、不锈钢、金属合金、其组合及/或具有高热导率的其他合适的材料。在一些实施例中，封盖520是一体成型的组件。作为另一种选择，封盖520包括不止一个构件，所述构件可以是相同或不同的材料，举例来说，封盖可包括黏附到第三封装组件的加强件以及黏附到所述加强件的上部板件。
在一些实施例中，一旦放置了封盖520之后，便可执行接合步骤(例如热)。无论是通过加热及/或其他方式，封盖520的接合可能需要于存在及/或不存在压缩应力及/或合适的机械应力的情况下硬化导电材料图案430A、第一介电图案420A和第二介电图案510A。举例来说，夹具(未示出)用于在封盖520和第三封装组件300之间施加力。作为另一种选择，夹合力可被替换，其取决于采用何种方式将力施加到封盖520上。举例来说，封盖520可朝向导电材料图案430A、第一介电图案420A和第二介电图案510A施压，使得导电材料图案430A和第一介电图案420A将装置封装10物理性地连接到封盖520，并使第二介电图案510A将第三封装组件300物理性地连接到封盖520。
在一些实施例中，在接合期间，热处理工艺(如固化或其类似者)在约150℃和约200℃之间的工艺温度下进行约1小时至约3小时的持续时间。举例来说，在对封盖520施加力的过程中，将第一介电图案420A和第二介电图案510A固化(cure)并固体化(solidify)，以分别形成第一介电构件420和第二介电构件510。在一些实施例中，在相同的步骤期间，导电材料图案430A被固化而形成多个导热构件430。作为另一种选择，根据所使用的一或多种导电材料的类型对导电材料图案430A分别进行热处理。
继续参照图1D并进一步参照图2C，在接合完成之后，可通过导热构件430将装置封装10的第一封装组件100热耦合到封盖520。举例来说，各个导热构件430将上面的封盖520金属键合到下面的导电层410。在一些实施例中，金属间化合物IMC形成在封盖520和导热构件430之间。金属间化合物IMC可存在也可不存在于导热构件430的相对两侧，因此，在此处将金属间化合物IMC绘示为虚线。第一介电构件420可围绕各个导热构件430的周边以将它们保持在预定的区域内。取决于第一介电构件420的材料，第一介电构件420可利于封盖520和第一封装组件100之间的热耦接。导电层410、第一介电构件420和导热构件430可统称为热界面材料(thermal interface material，TIM)结构400A，所述热界面材料结构400A插设于封盖520和装置封装10之间以增强两者之间的热耦接。
仍参照图1D和图2C，在压在封盖520上的压力下，第一介电图案420A变形，并且在形成之后，第一介电构件420可具有从约10μm到约200μm的厚度420T’范围。第一介电构件420的厚度420T’可以是第一介电构件420的插设于封盖520和导电层410之间的部分。第一介电构件420的其他部分可具有更大的厚度，因为第一介电构件420的外围可延伸以覆盖装置封装10甚至覆盖到底胶层UF2，将于后续描述其他实施例。举例来说，第一介电构件420可具有延伸超过导电层410的边界的外突出部420p。在一些实施例中，在压在封盖520上的压力下，第一介电图案420A倾向于向外突出超过装置封装10及/或导电层410所定义的范围。在一些实施例中，外突出部420p向下延伸以覆盖导电层410的侧壁410s。外突出部420p可(或可不)超出导电层410的侧壁410s以覆盖装置封装10的侧壁SW的至少一部分(如绝缘包封体120的侧壁)。第一介电构件420的剖面形状可包括但不限于椭圆形、卵形、矩形、带有轻微弯曲侧的矩形、带有两个凸形弯曲侧的矩形或其他拉长的形状。举例来说，第一介电构件420的外侧壁420OW是曲率的绝对值大于0的曲面。
在一些实施例中，第一介电图案420A向内突出以与导电材料图案430A邻接。举例来说，第一介电构件420具有内突出部420q，所述内突出部420q与外突出部420p相对并侧向地朝导热构件430延伸。物理连接到导热构件430的第一介电构件420的内侧壁420IW可包括具有曲率的绝对值大于0的弯曲的轮廓。在一些实施例中，内侧壁420IW的曲率可与外侧壁420OW的曲率不同。在剖视图，各个导热构件430的侧壁430s和第一介电构件420的内侧壁420IW可以是凸面和凹面的搭配并可彼此互补。
仍参照图1D并进一步参照图2D，在接合完成之后，第三封装组件300可通过第二介电构件510物理性地耦合到封盖520。根据第二介电构件510的材料，封盖520可通过第二介电构件510热耦合到第三封装组件300。在一些实施例中，封盖520压入第二介电图案510A中，封盖520的至少端部520e可嵌入第二介电构件510中。在一些实施例中，只有端部520e的下表面附着在第二介电构件510上。在一些实施例中，在压在封盖520上的压力下，第二介电构件510变形以向外延展超过封盖520的端部520e的宽度。第二介电构件510的外侧壁510s可以是具有曲率的绝对值大于0的曲面。在一些实施例中，封盖520和下面的第二介电构件510位于由第三封装组件300的侧壁300s所定义的边界内。
参照图1E，多个外部端子320可形成在第三封装组件300的底侧300b上。装置封装10可通过第三封装组件300电性耦合到外部端子320。外部端子320可着落在分布在第三封装组件300的底侧300b的接合垫上。第三封装组件300和外部端子320可统称为封装衬底。外部端子320可以是或可包括焊球、球栅阵列(ball grid array，BGA)、金属柱或其他合适的连接件，并可由导电材料制成，例如焊料、铜、金、银、金属合金、其组合或其他合适的导电材料。在一些实施例中，外部端子320被配置为电性耦合到外部系统(未示出)并向/从外部系统传输信号(及/或电力)。举例来说，外部端子320是在附接封盖520之后形成的，因此用于形成外部端子320的工艺所产生的热量可通过封盖520消散。作为另一种选择，可在附接封盖520之前形成外部端子320，或可省略外部端子320。
在一些实施例中，第五封装组件50电性耦合到第三封装组件300的底侧300b且在外部端子320的阵列旁边。举例来说，第五封装组件50使用表面黏着技术(surface mounttechnology，SMT)工艺或其他合适的一或多种技术安装在第三封装组件300上。在一些实施例中，第五封装组件50被称为表面黏着装置，其包括一个或多个无源组件(如电容、电阻器、传感器等或其组合)。第五封装组件50可不包括(或可包括)例如晶体管的有源装置。作为另一种选择，省略第五封装组件50。须说明的是，此处所示的第五封装组件50的数量和架构仅用于说明目的，并不构成对本公开的限制。第五封装组件50可在形成外部端子320之前或之后安装到第三封装组件300上。至此，封装结构PS1的制造大致上完成。
继续参照图1E，封装结构PS1包括热界面材料结构400A，其用于减少封盖520和装置封装10之间可发生的热阻。热界面材料结构400A包括用于连接封盖520的导热构件430和上覆于装置封装10的导电层410并且还在封盖520和下面的结构之间提供有效的导热路径。侧向地环绕导热构件430并插设于封盖520和上覆于装置封装10的导电层410之间的第一介电构件420可作为挡坝结构以将导热构件430彼此隔离。第一介电构件420可以是可靠的黏着层以将封盖520黏附到下面的结构。在一些实施例中，第一介电构件420作为缓冲层，以用于吸收封盖520和装置封装10之间的热机械应力。可以理解的是，刚性型的热界面材料(例如焊料)可能无法吸收封盖520和装置封装10之间的热机械应力，因此，在热循环的过程中，分层(delamination)或裂缝可能会出现在刚性型的热界面材料中。通过将导热构件430形成为独立分离的组件并将第一介电构件420形成为缓冲层以包围导热构件430，可获得具有良好散热效率和可靠度的封装结构PS1。
图1F是根据一些实施例的封装结构的示意性剖视图。图1F中所示的封装结构PS1’可类似于图1E中所示的封装结构PS1，类似的参考标号用于表示类似组件，为简洁起见可省略详细的描述。参照图1F和参照图1E，封装结构PS1和PS1’之间的区别包括热界面材料结构400A’的第一介电构件610。
在一些实施例中，第一介电构件610从封盖520和导电层410之间的间隙延伸并覆盖沿装置封装10的侧壁到底胶层UF2的至少一部分。举例来说，当形成如图1B所述的第一介电图案时，介电材料可通过点胶单元点在底胶层UF2和导电层410的顶面上。以此方式，热界面材料结构400A’的第一介电构件610可覆盖装置封装10的上部侧壁，而底胶层UF2覆盖装置封装10的下部侧壁。
图3是根据一些实施例的封装结构的另一个实施方式的一部分的示意性放大图。图3所示的结构可类似于图2C所示的结构，并且使用相同的附图标号来表示相同的组件。参照图3并进一步参照图2C，图2C和图3中所示的结构的差异包括热界面材料结构400B的第一介电构件620。举例来说，导电层410、第一介电构件620和导热构件430统称为热界面材料结构400B，其中第一介电构件620是由带有开口的片材制成。片材可以是或可包括复合聚合物片材，其包括添加剂(如石墨、碳奈米管(carbon nanotube，CNT)、或其类似物)。可使用其他合适的附着膜。在一些实施例中，片材附着在导电层410上以形成第一介电图案，然后导电材料图案形成在片材的开口内。在封盖520的接合期间，片材可被挤压以向外突出超过下面的结构。
继续参照图3，第一介电构件620包括外突出部620p，所述外突出部620p侧向地延伸超过下面的导电层410的侧壁。第一介电构件620的外突出部620p可在远离相邻的导热构件430的方向上延伸。举例来说，外突出部620p可向下悬着而不物理性地接触封盖520及/或底层结构。在一些实施例中，第一介电构件620的顶面620t的外围(如外突出部620p的顶面)在空间上与封盖520分隔开。第一介电构件620的底面620b外围(如外突出部620p的底面)可从下面的结构的范围延伸并可与导电层410的侧壁410s和装置封装10的侧壁SW在空间上分隔开。根据一些实施例，任何合适的剖面形状(如带有一或多个略微弯曲的侧边的矩形、带有两个凸形弯曲侧边的矩形、椭圆形、卵形或其类似者)可用于实现第一介电构件620。
图4A是根据一些实施例在图1C中所示出的结构的另一个实施方式的示意性俯视图，而图4B是根据一些实施例的封装结构的另一个实施方式的一部分的示意性放大图。图4A中所示的结构可类似于图2B中所示的结构，图4B中所示的结构可类似于图2C中所示的结构，并且类似的参考标号用于表示类似的组件。
参照图4A并进一步参照图1C和2B，图4A和2B所示结构的区别在于第一介电图案420B的开口尺寸可小于图2B所示的第一介电图案420A的尺寸。在一些实施例中，第一介电图案420B的开口OP2排列在半导体管芯110所定义的范围内的所期望的位置，如俯视图所示。须注意的是，半导体管芯110以虚线绘示是表示那些半导体管芯110是设置在第一介电图案420B的下面。设置在第一介电图案420B的开口OP2内的导电材料图案430B可位于各个半导体管芯110正上方上。举例来说，在俯视图中，导电材料图案430B的表面积小于由相应的半导体管芯110的范围所定义的面积。导电材料图案430B的材料可类似于前面段落中所描述的导电材料图案430A的材料，为简洁起见而不再重复细节。
参照图4B并进一步参照图4A和图2C，封盖520可通过过热界面材料结构400C接合到装置封装10。热界面材料结构400C可包括导电层410、上覆于导电层410的导热构件430’和与导热构件430’邻接的第一介电构件420’。举例来说，在形成如图4A中所示的第一介电图案420B和导电材料图案430B之后，封盖520通过前面段落中所描述的方法设置在其上。在封盖520的附接过程中，第一介电图案420B被挤压变形而形成第一介电构件420’。第一介电构件420’可类似于图2C中所描述的第一介电构件420，为简洁起见而不再重复详细描述。
第一介电构件420’和420的区别在于相对于半导体管芯110的侧壁110来说，第一介电构件420’的边界位置。举例来说，第一介电构件420’的内侧壁420IW’位于半导体管芯110所定义的范围之上和之内。作为另一种选择，第一介电构件的内侧壁可与半导体管芯的侧壁大致上齐平，或可从半导体管芯的侧壁侧向地偏移，其取决于产品的需求。须说明的是，第一介电构件的开口尺寸不构成对本公开的限制，只要形成在开口中的所得的导热构件有效地散热并减少装置封装10的热阻。
图5是根据一些实施例在图1C中所示出的结构的另一个实施方式的示意性俯视图。图5中所示的结构可类似于图4A中所示的结构，并且使用相同的附图标号来表示相同的组件。参照图5并进一步参照图4A，图5和图4A所示结构的区别包括第一介电图案420C的开口的配置。举例来说，第一介电图案420C提供具有圆形俯视图形状的开口OP3。须注意的是，第一介电图案420C的开口可具有任何俯视形状，其包括例如矩形、正方形、圆形、椭圆形、多边形及其组合等。开口OP3和半导体管芯110可一一对应或可不一一对应。举例来说，形成多于个一开口OP3对应于半导体管芯110中较大的一个。
在一些实施例中，开口OP3部分地或完全地位在对应于半导体管芯110的热点区上。举例来说，热量可能被限制在装置封装的一些区域内，从而导致局部温度尖峰，那些区则被称为热点区。导电材料图案430C可形成在开口OP3中以位于半导体管芯110的热点区的正上方。以此方式，由导电材料图案430C形成的导热构件可在装置封装和封盖之间提供有效的热传导。导电材料图案430C的材料可与前面段落中所描述的导电材料图案430A的材料相似，为简洁起见而不再重复细节。可理解的是，开口的形状、数量和架构仅用于说明目的，可实施其他的形状、数量、架构以满足特定应用的设计标准。
图6A-6C是根据一些实施例的制造封装结构的各个阶段的示意性剖视图，图7是根据一些实施例在图6C中所示出的虚线框C的示意图性放大图。除非另有说明，这些实施例中的材料和组件的形成方法和在前面段落中的实施例中用相同的参考标号表示的组件本质上是一样的。
参照图6A，图6A中所示的结构与图1B中所示的结构相似，除了导电层410’是共形地形成在第一介电图案420A上。举例来说，第一介电图案420A在形成导电层410’之前就先形成。在一些实施例中，第一介电图案420A直接形成在装置封装10的上表面10t上，其中上表面10t可以是与有源表面(例如在图中标记的第二封装组件200的第一侧200a)相对的非有源表面。举例来说，第一介电图案420A形成在绝缘包封体120的上表面120a上，并且第一介电图案420A的开口OP1可以可触及的方式暴露出各个半导体管芯110的背面(例如第二侧110b)的至少一部分。应当理解的是，第一介电图案420A可以用本公开其他处所描述的其他的第一介电图案来代替。第二介电图案510A可以在与形成第一介电图案420A的相同的步骤中形成在第三封装组件300上。作为另一种选择，可以在形成第一介电图案420A之前或之后形成第二介电图案510A。
在一些实施例中，在形成第一介电图案420A之后，导电层410’可使用例如溅镀或其他合适的工艺形成在第一介电图案420A上。导电层410’的材料可类似于图1A中所描述的导电层410。举例来说，导电层410’可形成在各个开口OP1中以与各个半导体管芯110的背面(例如第二侧110b)直接接触。在一些实施例中，导电层410’可毯覆式地覆盖第一介电图案420A的内侧壁420i并可进一步延伸以覆盖第一介电图案420A的上表面420s。
参照图6B，导电材料图案430A可形成在导电层410’上并在第一介电图案420A的开口OP1内。导电材料图案430A的材料和形成工艺可与图1C中所描述的导电材料图案430A的材料和形成工艺相似，为简洁起见而不再重复详细描述。导电层410’可在厚度方向上插设于装置封装10的导电材料图案430A和半导体管芯110之间。在一些实施例中，导电层410’在长度(或宽度)方向上插设于导电材料图案430A和第一介电图案420A之间。
参照图6C和图7，提供了封装结构PS2。举例来说，在形成导电材料图案430A之后，后续的工艺可类似于图1D-1E中所描述的工艺。封盖520可放置在第三封装组件300的顶侧300t上并通过第二介电图案510A所形成的第二介电构件510来与第三封装组件300的顶侧300t黏合。举例来说，热界面材料结构400D包括导电层410’、由第一介电图案420A形成的第一介电构件420以及由导电材料图案430A形成的导热构件430。导热构件430可热介接和物理性地介接封盖520和装置封装10两者。在一些实施例中，导电层410’和上覆的第一介电构件420也提供了封盖520和装置封装10之间足够的附着力。安装封盖520之后，外部端子320和第五封装组件50可选地形成在第三封装组件300的底侧300b上。
继续参照图7，在封盖520的接合期间，第一介电图案420A被挤压变形而形成具有突出部的第一介电构件420(如在图2C中所描述的420p和420q)。形成在第一介电构件420的内侧壁420IW上的导电层410’可变形成在剖视图中有曲线轮廓并与第一介电构件420的内侧壁420IW共形。在一些实施例中，在安装封盖520之后，导电层410’插设在封盖520和第一介电构件420的上表面420s之间。在一些实施例中，第一介电构件420的外突出部420p在剖视图中可有一个圆角侧并可超出导电层4100’而与封盖520直接接触并覆盖装置封装10的侧壁SW。作为另一种选择，第一介电构件由片材聚合物所制成，并且第一介电构件的突出部可因重力而垂下，如图3所示。在一些实施例中，第一介电构件420替换为图1F中所示的第一介电构件610。
图8A是根据一些实施例的封装结构的示意性剖视图，图8B是根据一些实施例在图8A中所示出的虚线框D的示意性放大图。图8A中所示的封装结构PS3可类似于图6C中所示的封装结构PS2，图8B中所示的放大图可类似于图7中所示的放大图，为简洁起见而不再重复详细描述。类似的参考标号用于表示类似的组件。
参照图8A-8B并进一步参照图6C和图7，封装结构PS3和封装结构PS2的区别包括热界面材料结构400E的架构。举例来说，热界面材料结构400E包括第一介电构件420、设置在第一介电构件420的开口OP1中的导热构件430、以及共形地设置在开口OP1中以将各个导热构件430与第一介电构件420分开的导电层405。在一些实施例中，在形成导电层405时，第一介电图案的上表面被掩模层(未示出)覆盖，使得导电层405可共形地形成在第一介电图案的开口中。可在第一介电图案的开口中形成导电材料图案之前去除掩模层。作为另一种选择，在导电材料图案形成之后和将封盖520接合到装置封装10之前，去除掩模层。
在一些实施例中，封装结构PS3的导电层405只在第一介电构件420的开口形成，因此第一介电构件420的内侧壁420IW和半导体管芯110的背面(例如第二侧110b)被导电层405覆盖。第一介电构件420的上表面420s可与封盖520直接接触，并且第一介电构件420的下表面420m可与装置封装10中下面的第一封装组件100的绝缘包封体120直接接触。在一些实施例中，第一介电构件的下表面可进一步延伸以与半导体管芯的背面的部分物理性地接触。在一些实施例中，第一介电构件420替换为图1F中所示的第一介电构件610。但第一介电构件可用本公开中其他地方所描述的任一个第一介电构件代替。
图9A-9B是根据一些实施例的制造封装结构的各个阶段的示意性剖视图。除非另有说明，这些实施例中的材料和组件的形成方法和在前面段落中的实施例中用相同的参考标号表示的组件本质上是一样的。
参照图9A并进一步参照图1B，图9A中所示的结构可类似于图1B中所示的结构，除了省略图1B中的导电层410，并且导电材料图案630A的材料与图1B的导电材料图案430A的材料不同。举例来说，第一介电图案420A形成在装置封装10的上表面10t上。在一些实施例中，第一介电图案420A与绝缘包封体120的上表面120a直接接触。第一介电图案420A可进一步延伸以与半导体管芯110的背面(例如第二侧110b)的至少一部分物理性地接触。半导体管芯110的背面(例如第二侧110b)的其余部分可通过第一介电图案420A的开口OP1被可触及地显露出来。
在形成第一介电图案420A之后，可在第一介电图案420A的开口OP1中形成导电材料图案630A。举例来说，可选择性地在被开口OP1显露出来的半导体管芯110的背面(例如第二侧110b)上执行清洁工艺，为导电材料图案630A做准备。导电材料图案630A可以是或可包括任何合适的热界面材料以提供热界面。举例来说，导电材料图案630A由金属接口组成物制成，其包括镓、铟、锡、铋、银、铅及/或其合金等。导电材料图案630A可包括金属(或金属合金)以外的材料，例如石墨或其类似物。举例来说，导电材料图案630A的黏度(viscosity)的范围从0到约10000mPa·s。在一些实施例中，导电材料图案630A包括镓基底的合金，在25℃下测量的黏度范围从约1.75mPa·s到约4mPa·s。但可使用任何合适的范围和任何合适的金属基底的合金。在一些实施例中，导电材料图案630A是由液态金属共晶合金(liquidmetal eutectic alloy)组成的，其由镓、铟和锡所组成。可使用其他一或多种金属合金或低熔点合金。在一些实施例中，导电材料图案630A包括一或多种导电材料在室温或半导体管芯110的工作温度时处于液态。在一些实施例中，导电材料图案630A具有优越的热导率和较低的熔点。在一些实施例中，导电材料图案430A的热导率大于约15W/m·K，例如在约15W/m·K至约100W/m·K的范围内或在约40W/m·K至约100W/m·K的范围内。导电材料图案630A的熔点可能低于室温(例如25℃)及/或低于半导体管芯110的操作温度。在一些实施例中，导电材料图案630A的熔点低于20℃。应注意的是，取决于导电材料的含量，导电材料图案630A可具有其他熔点值。
继续参照图9A，通过使用点胶单元U3执行点胶工艺而将导电材料图案630A形成于第一介电图案420A的开口OP1中。然而，可用其他合适的沉积工艺来形成导电材料图案630A。第一介电图案420A的黏度可比导电材料图案630A的黏度大几百或十万倍。举例来说，第一介电图案420A和导电材料图案630A的黏度相差至少5000倍。第一介电图案420A的厚度420T可大到足以阻止导电材料图案630A溢出。举例来说，第一介电图案420A作为挡坝结构可阻止处于液态的导电材料图案630A不扩散到预期的区域之外。应注意的是，第一介电构件可用本公开中其他处所描述的任一个第一介电构件代替。在一些实施例中，由液态金属共晶合金所制成的导电材料图案630A可不与下面的装置封装10形成永久键结。在半导体管芯具有非共面的背面的一些实施例中，由液态金属共晶合金制成的导电材料图案630A提供所需的性质以与那些非共面的背面共形，并在封盖和装置封装之间形成可靠的连接。
参照图9B，提供了封装结构PS4。举例来说，在形成导电材料图案630A之后，后续的工艺可类似于图1D-1E中所描述的工艺。封盖520可通过从第二介电图案510A(标记在图9A中)所形成的第二介电构件510以与第三封装组件300的顶侧300t接合。在接合期间，第一介电图案420A可被挤压变形以形成具有突出部的第一介电构件420(例如图2C中所示的420p和420q)。作为另一种选择，第一介电构件由片材聚合物制成并且第一介电构件的突出部可不与封盖及/或装置封装物理性地接触，如图3所示。在一些实施例中，第一介电构件420替换为图1F中所示的第一介电构件610。
在一些实施例中，在接合期间执行固化工艺，工艺温度介于约125℃和约150℃之间进行约1小时至约3小时的持续时间。一旦固化之后，第三封装组件300可通过第二介电构件510物理性地连接且热耦合到封盖520。封盖520和装置封装10可通过包括导热构件630和第一介电构件420的热界面材料结构400F来耦合。举例来说，由导电材料图案630A(标记在图9A中)所形成的导热构件630在热和物理上均介接封盖520和装置封装10，并且导热构件630可大大加快散热的速度。在一些实施例中，被第一介电构件420包围的导热构件630保持液态。在这种情况下，装置封装10不会通过导热构件630而黏附到封盖520。在一些实施例中，只有由第一介电图案420A(标记在图9A中)所形成的第一介电构件420提供封盖520和装置封装10之间的黏合力。
在耦合封盖520之后，外部端子320和第五封装组件50可选择性地形成在第三封装组件300的底侧300b上。在一些实施例中，封装结构PS4使用液态金属共晶合金作为热界面材料层，从而有利于在装置封装10和封盖520之间实现改进的热耦接。封装结构PS4的第一介电构件420可将各个导热构件630隔离并限制导热构件630以防止它们扩散。在一些实施例中，封装结构PS4在操作期间，半导体管芯110的温度增加，导热构件630可保持为液态。
图10是根据一些实施例的封装结构的示意性剖视图。图10中所示的封装结构PS5可类似于图1E中所示的封装结构PS1，为简洁起见而不再重复详细描述，类似的附图标号用于表示类似的组件。参照图10并进一步参照图1E，封装结构PS5和封装结构PS1的区别包括热界面材料结构400G的架构。
在一些实施例中，热界面材料结构400G包括导电层410和设置在导电层410上的导热构件430，而热界面材料结构400G可不具有第一介电构件。举例来说，导热构件430设置在装置封装10的半导体管芯110之上，而导电层410插设于其两者之间。导电层410可完全或部分覆盖装置封装10。举例来说，导电层410在装置封装10的上表面10t上连续地延伸。作为另一种选择，导电层在各个半导体管芯110的背面(如第二侧110b)上断断续续地延伸。在一些其他实施例中，导电层覆盖上表面10t中的预期的区域，所述区域对应于半导体管芯110上的热点区。
在一些实施例中，各个导热构件430具有剖面形状，其包括但不限于椭圆形、椭圆形、带有凸形弯曲侧的矩形或其他拉长的形状。但导热构件430在本公开的范围内可具有任何形状及/或形式。导热构件430可通过间隙GP3而在空间上彼此间隔开来。在一些实施例中，间隙GP3是空气间隙。作为另一种选择，额外的材料可完全或部分填充在相邻的导热构件430之间的间隙GP3中以用于物理性地隔离。导热构件430作为离散的构件而可断断续续地设置在半导体管芯110上而非连续地设置。以这种方式，可减少封盖520和装置封装10之间的热机械应力，从而消除分层和裂缝的问题。
根据一些实施例，封装结构包括第一封装组件、插设于所述第一封装组件和第三封装组件之间的第二封装组件、上覆于所述第一封装组件并相对于所述第二封装组件的热界面材料结构、以及设置在所述第三封装组件上并通过所述热界面材料结构与所述第一封装组件热耦合的散热组件。第一封装组件包括多个半导体管芯和包封所述半导体管芯的绝缘包封体。所述半导体管芯与所述第三封装组件通过所述第二封装组件电性耦合。所述热界面材料结构包括介电挡坝及多个导热构件，所述导热构件包括导电材料，并且上覆于所述半导体管芯的所述导热构件设置在被所述介电挡坝所围住的区域内。
在一些实施例中，所述热界面材料结构还包括导电层，导电层插设于所述第一封装组件的所述半导体管芯和所述导热构件之间。在一些实施例中，所述导电层将所述热界面材料结构的所述导热构件与所述第一封装组件的所述半导体管芯分隔开并且与邻接所述导热构件的所述介电挡坝的内侧壁共形。在一些实施例中，与所述第一封装组件的所述半导体管芯接触的所述导热构件包括黏度，所述黏度小于所述介电挡坝的黏度。在一些实施例中，所述导热构件的所述导电材料包括焊料材料或含锡的低熔点共晶合金。在一些实施例中，所述热界面材料结构的所述介电挡坝包括外突出部和内突出部，所述外突出部延伸超过所述第一封装组件的表面，所述内突出部朝向所述导热构件中相邻的一者突出。在一些实施例中，封装结构还包括黏合构件，黏合构件围绕所述第一封装组件和所述第二封装组件的叠层并将封盖耦合到所述第三封装组件，其中所述黏合构件的材料和所述热界面材料结构的所述介电挡坝的材料大致相同。
根据一些实施例，封装结构包括封装衬底、装置封装、热界面材料结构和设置在所述封装衬底上并将所述装置封装容纳在其中的散热组件。所述装置封装包括耦合到中介物并由绝缘包封体包封的多个半导体管芯。所述封装衬底与所述半导体管芯通过和所述中介物电性耦合。所述热界面材料结构包括在空间上彼此分离并上覆于所述半导体管芯的多个导热构件。所述装置封装与所述散热组件通过所述热界面材料结构热耦合。
在一些实施例中，所述热界面材料结构还包括介电挡坝，介电挡坝上覆于所述装置封装的所述绝缘包封体，并且所述介电挡坝环绕所述导热构件且将所述导热构件彼此隔离。在一些实施例中，所述热界面材料结构的所述导热构件包括液态金属共晶合金，所述液态金属共晶合金将所述散热组件与所述装置封装的所述半导体管芯热耦合。在一些实施例中，所述热界面材料结构的所述介电挡坝包括突出边缘和内侧壁，所述突出边缘延伸超出所述装置封装的面向所述散热组件的表面，所述内侧壁具有弯曲的剖面轮廓并侧向地朝向所述导热构件中相邻的一者突出。在一些实施例中，所述热界面材料结构的所述导热构件包括焊料材料，所述焊料材料将所述散热组件金属键合至上覆于所述装置封装的所述热界面材料结构的导电层。在一些实施例中，封装结构还包括黏合构件，断断续续地沿着所述封装衬底的周边设置，并且将所述散热组件通过所述黏合构件接合到所述封装衬底。
根据一些实施例，封装结构中的制造方法至少包括以下步骤。将装置封装耦合到封装衬底，其中所述装置封装包括被绝缘包封体包封并电性耦合到所述封装衬底的多个半导体管芯。在与所述封装衬底相对的所述装置封装上形成第一介电图案，其中所述第一介电图案包括对应于所述装置封装的所述半导体管芯的多个开口。在所述装置封装的所述半导体管芯上和所述第一介电图案的所述开口中形成导热材料。将散热组件放置在所述装置封装和所述封装衬底之上，所述散热组件接触所述第一介电图案和所述导热材料。对所述第一介电图案和所述导热材料执行热处理工艺以形成将所述散热组件耦合到所述装置封装的热界面材料结构。
在一些实施例中，制造方法还包括在所述装置封装上形成所述第一介电图案之前，形成导电层在所述装置封装的非有源表面上，所述非有源表面包括所述绝缘包封体的表面及所述半导体管芯的背面，其中所述第一介电图案形成在所述导电层上。在一些实施例中，制造方法还包括在所述半导体管芯上形成所述第一介电图案之前，形成导电层在所述半导体管芯的背面上并共形地形成在所述第一介电图案的所述开口中，其中所述导热材料形成在所述导电层上。在一些实施例中，形成所述导热材料包括执行点胶工艺以在所述第一介电图案的所述开口中形成所述导热材料，其中所述导热材料为液态。在一些实施例中，所述导热材料包括低熔点共晶合金，并且在执行所述热处理工艺之后，所述导热材料保持为液态。在一些实施例中，制造方法还包括对所述散热组件施加力，其中所述第一介电图案变形成向外突出超过所述装置封装的面向所述散热组件的表面并朝向所述导热材料突出。在一些实施例中，制造方法还包括在形成所述第一介电图案时，在所述封装衬底上形成第二介电图案，其中对所述第二介电图案执行所述热处理工艺以将设置在所述第二介电图案上的所述散热组件接合到所述封装衬底。
前文概述若干实施例的特征使得所属领域的技术人员可更好地理解本公开的各方面。所属领域的技术人员应了解，其可易于使用本公开作为设计或修改用于进行本文中所介绍的实施例的相同目的和/或实现相同优势的其它工艺和结构的基础。所属领域的技术人员还应认识到，此类等效构造并不脱离本公开的精神及范围，并且其可在不脱离本公开的精神及范围的情况下在本文中进行各种改变、替代以及更改。

Claims (10)

1.一种封装结构，包括：
第一封装组件，包括多个半导体管芯和包封所述半导体管芯的绝缘包封体；
第二封装组件，插设于所述第一封装组件和第三封装组件之间，所述半导体管芯与所述第三封装组件通过所述第二封装组件电性耦合；
热界面材料结构，上覆于所述第一封装组件并相对于所述第二封装组件，所述热界面材料结构包括：
介电挡坝；及
多个导热构件，包括导电材料，设置在被所述介电挡坝所围住的区域内，并上覆于所述半导体管芯；以及
散热组件，设置在所述第三封装组件上并通过所述热界面材料结构与所述第一封装组件热耦合。
2.根据权利要求1所述的封装结构，其中所述热界面材料结构还包括：
导电层，插设于所述第一封装组件的所述半导体管芯和所述导热构件之间。
3.根据权利要求1所述的封装结构，其中所述导热构件的所述导电材料包括焊料材料或含锡的低熔点共晶合金。
4.根据权利要求1所述的封装结构，其中所述热界面材料结构的所述介电挡坝包括外突出部和内突出部，所述外突出部延伸超过所述第一封装组件的表面，所述内突出部朝向所述导热构件中相邻的一者突出。
5.一种封装结构，包括：
封装衬底；
装置封装，设置在所述封装衬底上并且包括耦合到中介物并被绝缘包封体包封的多个半导体管芯，所述封装衬底与所述半导体管芯通过所述中介物电性耦合；
热界面材料结构，设置在相对于所述封装衬底的所述装置封装上，所述热界面材料结构包括在空间上彼此分离并上覆于所述半导体管芯的多个导热构件；以及
散热组件，设置在所述封装衬底上并将所述装置封装容纳在其中，并且所述装置封装与所述散热组件通过所述热界面材料结构热耦合。
6.根据权利要求5所述的封装结构，其中所述热界面材料结构还包括：
介电挡坝，上覆于所述装置封装的所述绝缘包封体，并且所述介电挡坝环绕所述导热构件且将所述导热构件彼此隔离。
7.根据权利要求6所述的封装结构，其中所述热界面材料结构的所述导热构件包括液态金属共晶合金，所述液态金属共晶合金将所述散热组件与所述装置封装的所述半导体管芯热耦合。
8.一种封装结构的制造方法，包括：
将装置封装耦合到封装衬底，其中所述装置封装包括被绝缘包封体包封并电性耦合到所述封装衬底的多个半导体管芯；
在与所述封装衬底相对的所述装置封装上形成第一介电图案，其中所述第一介电图案包括对应于所述装置封装的所述半导体管芯的多个开口；
在所述装置封装的所述半导体管芯上和所述第一介电图案的所述开口中形成导热材料；
将散热组件放置在所述装置封装和所述封装衬底之上，所述散热组件接触所述第一介电图案和所述导热材料；以及
对所述第一介电图案和所述导热材料执行热处理工艺以形成将所述散热组件耦合到所述装置封装的热界面材料结构。
9.根据权利要求8所述的封装结构的制造方法，还包括：
在所述半导体管芯上形成所述第一介电图案之前，形成导电层在所述半导体管芯的背面上并共形地形成在所述第一介电图案的所述开口中，其中所述导热材料形成在所述导电层上。
10.根据权利要求8所述的封装结构的制造方法，其中所述导热材料包括低熔点共晶合金，并且在执行所述热处理工艺之后，所述导热材料保持为液态。
CN202111187588.2A 2021-08-12 2021-10-12 封装结构及其制造方法 Pending CN115440678A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/401,296 US12033912B2 (en) 2021-08-12 Package structure and manufacturing method thereof
US17/401,296 2021-08-12

Publications (1)

Publication Number Publication Date
CN115440678A true CN115440678A (zh) 2022-12-06

Family

ID=84271762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111187588.2A Pending CN115440678A (zh) 2021-08-12 2021-10-12 封装结构及其制造方法

Country Status (2)

Country Link
CN (1) CN115440678A (zh)
TW (1) TWI830115B (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035788A (zh) * 2019-12-25 2021-06-25 台湾积体电路制造股份有限公司 封装结构及其制作方法

Also Published As

Publication number Publication date
US20230048302A1 (en) 2023-02-16
TW202307978A (zh) 2023-02-16
TWI830115B (zh) 2024-01-21

Similar Documents

Publication Publication Date Title
US8338935B2 (en) Thermally enhanced electronic package utilizing carbon nanocapsules and method of manufacturing the same
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
US10872831B2 (en) Method of forming a semiconductor package
US20020004258A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
WO2013009853A2 (en) Electronic assembly including die on substrate with heat spreader having an open window on the die
TWI344199B (en) Inter-connecting structure for semiconductor device package and method of the same
US11715675B2 (en) Semiconductor device and manufacturing method thereof
US20230187383A1 (en) Semiconductor device and manufacturing method thereof
US20220102288A1 (en) Semiconductor device and manufacturing method thereof
US20230326881A1 (en) Semiconductor package with riveting structure between two rings and method for forming the same
US11996346B2 (en) Semiconductor device and manufacturing method thereof
US20230274999A1 (en) Semiconductor Device and Method of Manufacture
US10930604B2 (en) Ultra-thin multichip power devices
TWI765601B (zh) 半導體裝置及製造方法
TWI830115B (zh) 封裝結構及其製造方法
US12033912B2 (en) Package structure and manufacturing method thereof
CN220873554U (zh) 半导体封装
US11929293B2 (en) Semiconductor package with lid structure
CN220963302U (zh) 封装体装置
WO2022134789A1 (zh) 半导体封装方法及半导体封装结构
US20220359322A1 (en) Semiconductor package and method forming the same
US20240234223A1 (en) Method of manufacturing semiconductor package
JP2011243800A (ja) 半導体装置の製造方法
KR20230169840A (ko) 개선된 열 소산 반도체 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination