CN115425967B - 相位同步装置和方法、射频电源、半导体工艺设备 - Google Patents
相位同步装置和方法、射频电源、半导体工艺设备 Download PDFInfo
- Publication number
- CN115425967B CN115425967B CN202211063002.6A CN202211063002A CN115425967B CN 115425967 B CN115425967 B CN 115425967B CN 202211063002 A CN202211063002 A CN 202211063002A CN 115425967 B CN115425967 B CN 115425967B
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- frequency
- dds
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000001360 synchronised effect Effects 0.000 claims abstract description 36
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000003786 synthesis reaction Methods 0.000 claims description 7
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 15
- 230000010363 phase shift Effects 0.000 description 3
- 230000003750 conditioning effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种相位同步装置和方法、射频电源、半导体工艺设备，该装置中，控制模块用于在相位同步装置位于从电源时，将主电源发送的同步信号转换为数字信号，并根据转换后的数字信号的频率，控制DDS执行模块的频率，以使DDS执行模块输出的第一驱动信号的频率与同步信号的频率一致；DDS执行模块用于向控制模块反馈第一驱动信号；控制模块还用于根据第一驱动信号的数字信号和同步信号的数字信号，获得相位控制信息，并向DDS执行模块发送；DDS执行模块还用于根据相位控制信息进行移相，以使DDS执行模块输出的第二驱动信号的相位与同步信号的相位一致。本发明的技术方案，可以实现0‑360°相位可调，消除模拟信号的尖峰或波纹产生的影响，提高相位检测精度。
Description
技术领域
本发明涉及半导体制造领域，具体地，涉及一种相位同步装置和方法、射频电源、半导体工艺设备。
背景技术
等离子体腔室中的上电极和下电极通过连接头、射频线缆等器件分别与两个射频电源电连接，这两个射频电源根据工艺要求，需要在相同的频率和相位下工作，但是，不同射频电源所连接的线缆长度、连接头等器件往往存在差异，这会导致加载至上、下电极的功率信号的相位有偏差，为此，通常使用相位同步装置实现多个电源的相位同步，具体地，如图1所示，多个电源中有一个主电源(master)，其余电源为从电源(slave)，其中，主电源向其中一个从电源发送同步信号，接收到该同步信号的从电源通过对应的相位同步装置进行相位调节，以实现与主电源的相位同步，同时该从电源向另一从电源发送同步信号，以使下一个从电源对应的相位同步装置进行相位调节，从而可以实现多个电源的相位同步。
图2为现有的相位同步装置的原理框图。如图2所示，相位同步装置集成于射频电源(被设定为从电源)中，且包括鉴相器、滤波器、比例积分(PI)控制器和压控振荡器(VCXO)，其中，鉴相器用于接收主电源发送的同步信号，并根据该同步信号获得主电源与从电源的相位差，并通过滤波器得到与该相位差对应的模拟电压信号Vref(该信号与相位差为线性关系)；比例积分(PI)控制器用于根据该模拟电压信号Vref和预设的电压设定值Vset计算获得相位调整量，并根据该相位调整量控制压控振荡器进行移相，移相后输出的电压信号反馈至鉴相器。经过多次闭环控制，使模拟电压信号Vref逐渐接近电压设定值Vset，从而实现主电源与从电源的相位同步。
但是，由于上述相位同步装置处理的是模拟信号，这在实际应用中不可避免地存在以下问题：
其一，由于是模拟信号，鉴相器因无法鉴别超过180°的相位差，例如对于90°和270°的相位差，该鉴相器均认为相位差为90°，导致相位器的相位检测范围只有0-180°，而且压控振荡器也只能在0-180°的范围内移相，可调范围较小；
其二，模拟信号的波形具有尖峰或纹波，导致鉴相器输出的相位差精度受到影响。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种相位同步装置和方法、射频电源、半导体工艺设备，其可以实现0-360°相位可调，同时可以消除模拟信号的尖峰或波纹产生的影响，从而可以提高相位检测精度。
为实现本发明的目的而提供一种相位同步装置，用于实现主电源和从电源的相位同步，包括控制模块和DDS执行模块，其中：
所述控制模块用于在所述相位同步装置位于所述从电源时，将所述主电源发送的同步信号转换为数字信号，并根据转换后的数字信号的频率，控制所述DDS执行模块的频率，以使所述DDS执行模块输出的第一驱动信号的频率与所述同步信号的频率一致；
所述DDS执行模块用于向所述控制模块反馈所述第一驱动信号；所述控制模块还用于根据所述第一驱动信号的数字信号和所述同步信号的数字信号，获得相位控制信息，并向所述DDS执行模块发送所述相位控制信息；所述DDS执行模块还用于根据所述相位控制信息进行移相，以使所述DDS执行模块输出的第二驱动信号的相位与所述同步信号的相位一致。
可选的，所述控制模块包括I/O接口单元、鉴相单元和控制单元，其中，
所述I/O接口单元的输出端与所述鉴相单元的输入端连接，所述I/O接口单元用于将所述同步信号转换为数字信号，并向所述鉴相单元发送转换后的数字信号；
所述鉴相单元的输出端与所述控制单元的输入端连接，所述鉴相单元用于根据所述第一驱动信号和所述同步信号，获得相位差信息，且向所述控制单元发送所述相位差信息；
所述控制单元的输出端与所述DDS执行模块的输入端连接，所述控制单元用于根据所述相位差信息，判断所述从电源的相位是超前还是滞后于所述主电源的相位，以及计算获得所述第一驱动信号和所述同步信号的相位差，并根据所述相位差向所述DDS执行模块发送所述相位控制信息。
可选的，所述相位差信息包括第一脉冲信号和第二脉冲信号，所述第一脉冲信号和所述第二脉冲信号根据所述第一驱动信号和所述同步信号获得；
所述控制单元用于比较所述第一脉冲信号与所述第二脉冲信号的脉宽，若所述第一脉冲信号的脉宽大于所述第二脉冲信号的脉宽，则表示所述主电源的相位超前于所述从电源的相位；若所述第二脉冲信号的脉宽大于所述第一脉冲信号的脉宽，则表示所述从电源的相位超前于所述主电源的相位。
可选的，所述控制单元还用于根据所述第一脉冲信号和所述第二脉冲信号，计算获得第一参数值，并根据所述第一参数值和预设的第二参数值，计算获得所述相位差，并根据所述相位差向所述DDS执行模块发送所述相位控制信息：
所述第一参数值为在预设的门控时钟为高电平的时段内，所述第一脉冲信号与所述第二脉冲信号均为高电平时，所述参考时钟信号的上升沿数量；所述第二参数值为在所述门控时钟为高电平的时段内，预设的参考时钟信号的上升沿数量。
可选的，所述相位差满足下述关系式：
其中，φ为所述相位差；Fs_CNT为所述第一参数值；UP_CNT为所述第二参数值；
所述相位控制信息包括相位控制字，所述相位控制字满足下述关系式：
其中，POW为所述相位控制字。
可选的，所述控制模块还包括锁相环单元，所述锁相环单元的输入端与所述I/O接口单元的输出端连接，所述锁相环单元的输出端分别与所述控制单元的输入端和所述DDS执行模块的输入端连接，所述锁相环单元用于根据所述主电源输出的所述同步信号的频率范围和所述DDS执行模块的参考时钟输入范围，确定所述数字信号的倍数，并计算所述数字信号的频率与所述倍数的乘积，作为第一参考频率向所述DDS执行模块和所述控制单元发送；
所述控制单元还用于根据所述第一参考频率，向所述DDS执行模块发送第一频率控制信息。
可选的，所述第一频率控制信息包括第一频率控制字；
所述第一参考频率和所述第一频率控制字满足下述关系式：
其中，f0为所述DDS执行模块输出的所述第一驱动信号的频率；FTW1为所述第一频率控制字；FOSC1为所述第一参考频率，FOSC1＝M×CEX_IN，M为所述倍数；CEX_IN为所述同步信号的频率，且CEX_IN＝f0；N为所述DDS执行模块的倍频系数，N大于等于4，且小于等于20。
可选的，所述DDS执行模块包括DDS和滤波器，其中，所述DDS的输入端与所述控制模块的输出端连接，所述DDS的输出端与所述滤波器的输入端连接，所述DDS用于向所述滤波器发送所述第一驱动信号，以及根据所述相位控制信息进行移相，并向所述滤波器发送所述第二驱动信号；
所述滤波器用于滤除所述第一驱动信号和所述第二驱动信号中的谐波。
可选的，所述DDS执行模块还包括传输线变压器，所述传输线变压器的输入端与所述滤波器的输出端连接，所述传输线变压器的输出端与所述控制模块的输入端连接，所述传输线变压器用于将经所述滤波器处理后的所述第一驱动信号和所述第二驱动信号转换为单端信号，并向所述控制模块发送所述单端信号。
可选的，所述锁相环单元还用于在所述相位同步装置位于所述主电源时向所述DDS执行模块和所述控制单元发送预设的第二参考频率；
所述控制单元还用于根据所述第二参考频率，向所述DDS执行模块发送第二频率控制信息；
所述DDS执行模块还用于根据所述第二参考频率和所述第二频率控制信息输出第三驱动信号，所述第三驱动信号驱动当前射频电源输出射频功率，其中，基于所述射频功率耦合出的射频功率信号作为所述从电源的同步信号。
可选的，所述第二频率控制信息包括第二频率控制字；
所述第二参考频率和所述第二频率控制字满足下述关系式：
其中，FOSC2为所述第二参考频率；f1为在所述相位同步装置位于所述主电源时，所述DDS执行模块输出的第三驱动信号的频率；FTW2为所述第二频率控制字。
可选的，所述控制单元还用于根据所述第三驱动信号的频率的测量值，以及预设的目标值和校准系数，对所述第二频率控制字进行校准，并向所述DDS执行模块发送所述第二频率控制字的校准值。
可选的，所述第二频率控制字的校准值采用下述关系式计算获得：
其中，FTW3为所述第二频率控制字的校准值；FTW4满足下述关系式：
f4为所述目标值；f3为所述测量值；所述校准系数等于
可选的，所述控制模块还包括通讯单元，所述通讯单元用于接收上位机发送的控制指令，并向所述控制单元发送所述控制指令；所述控制指令包括表示所述相位同步装置所在的射频电源为所述从电源或者所述主电源的指令。
可选的，所述相位同步装置还包括信号处理模块；
所述信号处理模块与所述控制模块相连，用于接收所述主电源发送的同步信号，对所述同步信号进行滤波得到模拟方波信号，并将所述模拟方波信号的幅值调制在预设幅值范围内，然后向所述控制模块发送调制后的模拟方波信号；
所述控制模块用于将接收的所述模拟方波信号转换为数字信号。
作为另一个技术方案，本发明还提供一种射频电源，包括功率输出模块和电源控制模块，所述电源控制模块用于向所述功率输出模块输出驱动信号，以驱动所述功率输出模块输出射频功率，所述电源控制模块包括用于控制所述驱动信号相位的相位同步装置，所述相位同步装置为本发明提供的上述相位同步装置。
作为另一个技术方案，本发明还提供一种相位同步方法，采用本发明提供的上述相位同步装置对所在射频电源的相位进行控制，所述相位同步方法包括：
在所述相位同步装置所在的射频电源为所述从电源时，接收所述主电源发送的同步信号，并将其转换为数字信号；
根据转换后的数字信号的频率，控制所述DDS执行模块的频率，以使输出的第一驱动信号的频率与所述同步信号的频率一致；
根据所述第一驱动信号的数字信号和所述同步信号的数字信号，获得相位控制信息；
根据所述相位控制信息控制所述DDS执行模块进行移相，以使输出的第二驱动信号的相位与所述同步信号的相位一致。
可选的，所述方法还包括：
在所述相位同步装置所在的射频电源为所述主电源时，向所述DDS执行模块发送预设的第二参考频率和第二频率控制信息；
控制所述DDS执行模块根据所述第二参考频率和所述第二频率控制信息输出第三驱动信号，所述第三驱动信号用于驱动当前射频电源输出射频功率，其中，基于所述射频功率耦合出的射频功率信号作为所述从电源的同步信号。
作为另一个技术方案，本发明还提供一种半导体工艺设备，包括多个电极以及与所述多个电极一一对应连接的多个射频电源，所述射频电源采用本发明提供的上述射频电源。
本发明具有以下有益效果：
本发明提供的相位同步装置和方法的技术方案中，在相位同步装置位于从电源时，通过将主电源发送的同步信号转换为数字信号，可以在控制模块的控制下结合DDS(Direct Digital Synthesis，直接数字频率合成)执行模块进行移相，由于是数字信号，控制模块可以根据DDS执行模块反馈的第一驱动信号的数字信号和同步信号的数字信号，鉴别超过180°的相位差，例如可以区分90°和270°的相位差，结合DDS执行模块根据相位控制信息进行移相，可以实现0-360°相位可调；同时可以消除模拟信号的尖峰或波纹产生的影响，从而可以提高相位检测精度。
本发明提供的射频电源，其通过采用本发明提供的上述相位同步装置，可以实现0-360°相位可调，同时可以消除模拟信号的尖峰或波纹产生的影响，从而可以提高相位检测精度。
本发明提供的半导体工艺设备，其通过采用本发明提供的上述射频电源，可以实现0-360°相位可调，同时可以消除模拟信号的尖峰或波纹产生的影响，从而可以提高相位检测精度。
附图说明
图1为多个射频电源的连接示意图；
图2为现有的相位同步装置的原理框图；
图3为本发明实施例提供的相位同步装置的第一结构示意图；
图4为本发明实施例提供的相位同步装置的第二结构示意图；
图5为本发明实施例提供的相位同步装置的第三结构示意图；
图6为本发明实施例采用的鉴相单元的电路图；
图7为本发明实施例采用的控制单元实现相位超前或滞后的原理图；
图8为本发明实施例采用的控制单元计算相位差的原理图；
图9为本发明实施例提供的相位同步装置的第四结构示意图；
图10为本发明实施例提供的相位同步装置的第五结构示意图；
图11为本发明实施例提供的相位同步装置的第六结构示意图；
图12为本发明实施例提供的相位同步装置的第七结构示意图；
图13为本发明实施例采用的传输线变压器的原理图；
图14为本发明实施例提供的相位同步方法的流程图；
图15为本发明实施例提供的射频电源的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的相位同步装置和方法、半导体工艺设备进行详细描述。
本发明实施例提供的相位同步装置，用于实现主电源和从电源的相位同步，该相位同步装置可以对主电源或从电源输出的射频功率信号的相位进行控制，该相位同步装置可以集成于该主电源或从电源中，在该相位同步装置位于从电源时，可以根据主电源发送的同步信号，控制从电源输出的射频功率信号的相位，以使其与同步信号的相位一致。
请参阅图3，本发明实施例提供的相位同步装置1包括控制模块11和DDS(DirectDigital Synthesis，直接数字频率合成)执行模块12，其中，控制模块11用于在相位同步装置1位于从电源时，将主电源发送的同步信号转换为数字信号，并根据转换后的数字信号的频率，控制DDS执行模块12的频率，以使DDS执行模块12输出的第一驱动信号的频率与上述同步信号的频率一致，从而可以实现从电源与主电源的频率一致。DDS执行模块12用于向控制模块11反馈上述第一驱动信号；控制模块11还用于根据上述第一驱动信号的数字信号和同步信号的数字信号，获得相位控制信息，并向DDS执行模块12发送上述相位控制信息；DDS执行模块12还用于根据上述相位控制信息进行移相，以使DDS执行模块12输出的第二驱动信号的相位与同步信号的相位一致，从而可以实现从电源与主电源的相位同步。
在相位同步装置1位于从电源时，通过将主电源发送的同步信号转换为数字信号，可以在控制模块11的控制下结合DDS执行模块12进行移相，由于是数字信号，控制模块11可以根据DDS执行模块12反馈的第一驱动信号的数字信号和同步信号的数字信号，鉴别超过180°的相位差，例如可以区分90°和270°的相位差，结合DDS执行模块12根据相位控制信息进行移相，可以实现0-360°相位可调；同时，由于是数字信号，不存在模拟信号的尖峰或波纹产生的影响，从而可以提高相位检测精度。
在一些可选的实施例中，如图4所示，相位同步装置1还包括信号处理模块13，该信号处理模块13与控制模块12相连，用于接收主电源发送的同步信号，对该同步信号进行滤波得到模拟方波信号，并将该模拟方波信号的幅值调制在预设幅值范围(幅值例如为3.3V)内，然后向控制模块12发送调制后的模拟方波信号；控制模块12用于将接收的模拟方波信号转换为数字信号。通过将上述同步信号转换为方波信号，可以提高控制的可靠性和精度。可选的，信号处理模块13例如包括电压比较器。
在一些可选的实施例中，上述控制模块11例如为FPGA(Field-Programmable GateArray，现场可编程门阵列)或者其他具有较宽的信号调理范围的控制器。以FPGA为例，由于FPGA是CMOS电平(即，“1”逻辑电平电压接近于电源电压，“0”逻辑电平接近于0V)，在模拟信号的幅值高于2.31V时，FPGA会判断该信号是高电平，在模拟信号的幅值低于0.99V时，FPGA会判断该信号是低电平，因此，FPGA具有很宽的信号调理范围，从而可以在信号存在尖峰或波纹时，不容易出现高、低电平的误判断，从而可以消除模拟信号的尖峰或波纹产生的影响，提高相位检测精度。
在一些可选的实施例中，请参阅图5，控制模块11包括I/O接口单元113、鉴相单元111和控制单元112，其中，I/O接口单元113的输出端与鉴相单元111的输入端连接，I/O接口单元113用于将上述同步信号转换为数字信号，并向鉴相单元111发送转换后的数字信号。鉴相单元111的输出端与控制单元112的输入端连接，鉴相单元111用于根据上述第一驱动信号和同步信号，获得相位差信息，且向控制单元112发送该相位差信息；控制单元112的输出端与DDS执行模块12的输入端连接，控制单元112用于根据上述相位差信息，判断从电源的相位是超前还是滞后于主电源的相位，以及计算获得上述第一驱动信号和同步信号的相位差，并根据该相位差向DDS执行模块12发送上述相位控制信息。借助上述鉴相单元111获得相位差信息，可以使控制单元112判断从电源的相位是超前还是滞后于主电源的相位，从而不仅可以结合DDS执行模块12实现0-360°相位可调，而且还可以提高相位检测精度。上述鉴相单元111例如为三态鉴相器。上述鉴相单元111可以是集成于控制单元112中的鉴相电路，或者也可以是另外配置的鉴相器芯片。
在一些可选的实施例中，上述鉴相单元111获得的相位差信息包括第一脉冲信号和第二脉冲信号，该第一脉冲信号和第二脉冲信号根据上述第一驱动信号和同步信号获得；控制单元112用于比较第一脉冲信号与第二脉冲信号的脉宽(即，高电平持续的时间)，若第一脉冲信号的脉宽大于第二脉冲信号的脉宽，则表示主电源的相位超前于从电源的相位；反之，若第二脉冲信号的脉宽大于第一脉冲信号的脉宽，则表示从电源的相位超前于主电源的相位。
通过上述鉴相单元111结合控制单元112，来判断从电源的相位是超前还是滞后于主电源的相位的方法具体为：请一并参阅图6和图7，上述鉴相单元111例如为三态鉴相器，其主要由两个D触发器组成，二者的CLK端分别接收DDS执行模块12反馈的上述第一驱动信号(即，图6中的S_CLK)和同步信号(即，图6中的M_CLK)；Q端为D触发器的输出端，rst端是复位引脚，D端赋值“1”。请参阅图7，当M_CLK和S_CLK各自为上升沿时，Q＝D，即，两个D触发器的输出值为“1”，并发送至控制单元112；控制单元112将两个D触发器的该输出值分别赋值于UP和DN，当UP、DN同为“1”时，rst端置高，此时两个D触发器复位，将UP、DN复位为“0”，UP、DN在高电平和低电平之间变化形成了如图7所示的与UP对应的第一脉冲信号和与DN对应的第二脉冲信号。控制单元112用于比较该第一脉冲信号与第二脉冲信号的脉宽，如图7中的图(a)所示，若UP对应的第一脉冲信号的脉宽大于DN对应的第二脉冲信号的脉宽，则表示同步信号的相位超前于第一驱动信号的相位，即，主电源的相位超前于从电源的相位；如图7中的图(b)所示，若DN对应的第二脉冲信号的脉宽大于UP对应的第一脉冲信号的脉宽，则表示第一驱动信号的相位超前于同步信号的相位，即，从电源的相位超前于主电源的相位。
在一些可选的实施例中，控制单元112还用于根据上述第一脉冲信号和第二脉冲信号，计算获得第一参数值，并根据该第一参数值和预设的第二参数值，计算获得第一驱动信号和同步信号的相位差，并根据该相位差向DDS执行模块12发送上述相位控制信息。上述第一参数值为在预设的门控时钟为高电平的时段内，上述第一脉冲信号与第二脉冲信号均为高电平时，参考时钟信号的上升沿数量；上述第二参数值为在门控时钟为高电平的时段内，预设的参考时钟信号的上升沿数量。具体来说，如图8所示，上述门控时钟GATE_TIME是与UP对应的第一脉冲信号和与DN对应的第二脉冲信号的周期的整数倍，该整数倍为设定值；Fs为参考时钟信号，其为设定值，频率例如为400MHz。
需要说明的是，在实际应用中，由于门控时钟GATE_TIME不是参考时钟信号Fs的整数倍，而只有在参考时钟信号Fs为上升沿时，Fs_CNT才会更新，这使得上述相位差会产生对参考时钟信号Fs±1个周期的误差，为了消除该误差，以提高测量相位差的准确度，可以延长门控时钟GATE_TIME的高电平时间，或者，也可以提高参考时钟信号Fs的频率。
进一步可选的，上述相位差满足下述关系式：
其中，φ为上述相位差；Fs_CNT为上述第一参数值；UP_CNT为上述第二参数值。
在此基础上，上述相位控制信息可以包括相位控制字，该相位控制字可以满足下述关系式：
其中，POW为相位控制字。
DDS执行模块12例如集成有14位相位控制字，控制单元112将上述相位控制字POW写入DDS执行模块12，再由DDS执行模块12根据该相位控制字POW进行0～360°相位调节。
在一些可选的实施例中，请参阅图9，控制模块11还包括锁相环单元114，该锁相环单元114的输入端与I/O接口单元113的输出端连接，锁相环单元114的输出端分别与控制单元112的输入端和DDS执行模块12的输入端连接，用于根据主电源输出的同步信号的频率范围和DDS执行模块12的参考时钟输入范围，确定数字信号的倍数，并计算该数字信号的频率与倍数的乘积，作为第一参考频率向DDS执行模块12和控制单元112发送。锁相环单元114可以集成于控制模块11中的锁相环电路，或者也可以是另外配置的锁相环芯片。
例如，若主电源输出的同步信号的频率范围为12.882MHz～14.238MHz；DDS执行模块12的参考时钟输入范围为20MHz～30MHz，则上述倍数可以为2，即，锁相环单元114对上述数字信号进行二倍频，从而可以使DDS执行模块12的参考时钟输入范围与主电源输出的同步信号的频率范围相适配，即，主电源输出的同步信号的频率范围应落入DDS执行模块12的参考时钟输入范围内。
需要说明的是，以射频电源的频率为13.56MHz为例，若DDS执行模块12的参考时钟输入范围为20MHz～30MHz，则需要锁相环单元114对上述数字信号进行二倍频，以主电源输出的同步信号的频率范围应落入DDS执行模块12的参考时钟输入范围内。但是，在实际应用中，DDS执行模块12的参考时钟输入范围并不局限于上述范围，若DDS执行模块12具有其他的参考时钟输入范围，且适用于13.56MHz，则无需对上述数字信号进行二倍频。在实际应用中，可以根据主电源输出的同步信号的频率范围和DDS执行模块12的参考时钟输入范围，进行多倍频或分频，只要能够使DDS执行模块12的参考时钟输入范围与主电源输出的同步信号的频率范围相适配即可。
控制单元112还用于根据上述第一参考频率，向DDS执行模块12发送第一频率控制信息。在一些可选的实施例中，该第一频率控制信息包括第一频率控制字，该第一参考频率和第一频率控制字满足下述关系式：
其中，f0为DDS执行模块12输出的第一驱动信号的频率；FTW1为上述第一频率控制字；FOSC1为上述第一参考频率，FOSC1＝M×CEX_IN，M为上述倍数，例如如果是二倍频，则M＝2；CEX_IN为上述同步信号的频率，且CEX_IN＝f0；N为DDS执行模块12的倍频系数，N大于等于4，且小于等于20，例如N＝24。
在一些可选的实施例中，请参阅图10，控制模块11还包括通讯单元115，该通讯单元115用于接收上位机3发送的控制指令，并向控制单元112发送该控制指令；上述控制指令包括相位同步装置1所在的射频电源为从电源或者主电源的指令，从而可以实现对相位同步装置1所在的射频电源是从电源还是主电源的设定。当然，在实际应用中，还可以发送实现其他功能的相应指令，本发明实施例对此没有特别的限制。
在一些可选的实施例中，请参阅图11，上述DDS执行模块12包括DDS121和滤波器122，其中，DDS121即为直接数字频率合成器，其输入端与控制单元112的输出端连接，DDS121的输出端与滤波器132的输入端连接，DDS121用于向滤波器122发送上述第一驱动信号，以及根据上述相位控制信息进行移相，并向滤波器122发送上述第二驱动信号；滤波器122用于滤除上述第一驱动信号和上述第二驱动信号中的谐波。上述DDS121输出的信号为差分信号，即，互补的正弦信号(即，相位差为180°)，该信号含有谐波，滤波器122用于滤除该谐波，以获得干净的正弦信号。
在一些可选的实施例中，请参阅图11，上述DDS执行模块12还包括传输线变压器123，该传输线变压器123的输入端与滤波器122的输出端连接，传输线变压器123的输出端与控制模块11的输入端连接，传输线变压器123用于将经滤波器122处理后的上述第一驱动信号和上述第二驱动信号转换为单端信号。例如，如图13所示，传输线变压器123可以将两路相位差为180°、幅值为5V的信号(即，上述差分信号)变换为一路±5V的驱动信号(即，单端信号)，该传输线变压器123例如为1:1传输型巴伦。
在一些可选的实施例中，请参阅图12，上述锁相环单元114还用于在相位同步装置1位于主电源时，向DDS执行模块12和控制单元112发送预设的第二参考频率；控制单元112还用于根据该第二参考频率，向DDS执行模块12发送第二频率控制信息；DDS执行模块12还用于根据上述第二参考频率和上述第二频率控制信息输出第三驱动信号，该第三驱动信号驱动当前射频电源(即，相位同步装置1所在主电源)输出射频功率，其中，基于该射频功率耦合出的射频功率信号作为从电源的同步信号向作为从电源的其他射频电源发送。需要说明的是，上述基于该射频功率耦合出的射频功率信号的功率大小相对于当前射频电源输出的射频功率的占比非常小(例如是射频功率的万分之一)，即可作为同步信号。在实际应用中，主电源和从电源之间可以通过线缆连接，主电源通过线缆将同步信号传递给从电源。
还需要说明的是，在实际应用中，当前射频电源(即，相位同步装置1所在主电源)输出的射频功率和同步信号的频率是一致的，但是主电源和从电源各自输出的射频功率信号在经各自的功率输出模块和线缆输出到负载(例如半导体腔室)时，二者的射频功率信号的相位仍然可能会存在相位差，在这种情况下，根据工艺的具体需要，用户可以根据该相位差，通过上位机3向从电源对应的相位同步装置1中的控制单元112发送预设的相位调整量，再次对从电源的相位进行调节，以消除该相位差。
在一些可选的实施例中，上述第二频率控制信息包括第二参考频率控制字，上述第二参考频率和上述第二频率控制字满足下述关系式：
其中，FOSC2为上述第二参考频率，例如可以设定为20MHz；f1为在相位同步装置1位于主电源时，DDS执行模块12输出的第三驱动信号的频率；FTW2为第二频率控制字。
在相位同步装置1位于主电源时，通过锁相环单元114和控制单元112对DDS执行模块12输出的第三驱动信号的频率进行控制，可以保证DDS执行模块12的正常输出，实现正常工作。另外，可选的，还可以对DDS执行模块12输出的第三驱动信号的频率进行校准，从而可以提高相位控制精度，具体地，控制单元112还用于根据上述第三驱动信号的频率的测量值，以及预设的目标值和校准系数，对上述第二频率控制字进行校准，并向DDS执行模块12发送第二频率控制字的校准值。
在一些可选的实施例中，上述第二频率控制字的校准值采用下述关系式计算获得：
其中，FTW3为第二频率控制字的校准值；FTW4满足下述关系式：
f4为上述目标值；f3为上述测量值；上述校准系数等于
由此，可以实现对DDS执行模块12输出的第三驱动信号的频率的闭环控制。在实际应用中，上述第三驱动信号的频率的测量值可以通过频率测量工具测量获得，该频率测量工具例如为示波器或者频率计等的可以检测上述第三驱动信号的频率的部件。
作为另一个技术方案，请参阅图14，本发明实施例还提供一种相位同步方法，采用本发明实施例提供的上述相位同步装置对所在射频电源的相位进行控制，以采用图3所示的相位同步装置1为例，该相位同步方法包括：
S1、在相位同步装置1所在的射频电源为从电源时，接收主电源发送的同步信号，并将其转换为数字信号；
S2、根据转换后的数字信号的频率，控制DDS执行模块12的频率，以使输出的第一驱动信号的频率与同步信号的频率一致；
S3、根据上述第一驱动信号的数字信号和上述同步信号的数字信号，获得相位控制信息；
S4、根据上述相位控制信息控制DDS执行模块12进行移相，以使输出的第二驱动信号的相位与上述同步信号的相位一致。
综上所述，本发明实施例提供的相位同步装置和方法的技术方案中，通过将主电源发送的同步信号转换为数字信号，可以在控制模块的控制下结合DDS(Direct DigitalSynthesis，直接数字频率合成)执行模块进行移相，由于是数字信号，控制模块可以根据DDS执行模块反馈的第一驱动信号的数字信号和同步信号的数字信号，鉴别超过180°的相位差，例如可以区分90°和270°的相位差，结合DDS执行模块根据相位控制信息进行移相，可以实现0-360°相位可调；同时可以消除模拟信号的尖峰或波纹产生的影响，从而可以提高相位检测精度。
作为另一个技术方案，请参阅图15，本发明实施例还提供一种射频电源100，该射频电源100包括功率输出模块101和电源控制模块102，该电源控制模块102用于向功率输出模块101输出驱动信号，以驱动功率输出模块101输出射频功率，并且电源控制模块102包括用于控制上述驱动信号相位的相位同步装置1，该相位同步装置1为本发明实施例提供的上述相位同步装置。
本发明实施例提供的射频电源，其通过采用本发明实施例提供的上述相位同步装置，可以实现0-360°相位可调，同时可以消除模拟信号的尖峰或波纹产生的影响，从而可以提高相位检测精度。
作为另一个技术方案，本发明实施例还提供一种半导体工艺设备，包括多个电极以及与多个电极一一对应连接的多个射频电源，以及本发明实施例提供的上述射频电源。在实际应用中，上述多个电极中例如有诸如射频线圈、电极板等的上电极，诸如基座等的下电极。
本发明实施例提供的半导体工艺设备，其通过采用本发明实施例提供的上述射频电源，可以实现0-360°相位可调，同时可以消除模拟信号的尖峰或波纹产生的影响，从而可以提高相位检测精度。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (18)
1.一种相位同步装置，用于实现主电源和从电源的相位同步，其特征在于，包括控制模块和直接数字频率合成DDS执行模块，其中：
所述控制模块用于在所述相位同步装置位于所述从电源时，将所述主电源发送的同步信号转换为数字信号，并根据转换后的数字信号的频率，控制所述DDS执行模块的频率，以使所述DDS执行模块输出的第一驱动信号的频率与所述同步信号的频率一致；
所述DDS执行模块用于向所述控制模块反馈所述第一驱动信号；所述控制模块还用于根据所述第一驱动信号的数字信号和所述同步信号的数字信号，获得相位控制信息，并向所述DDS执行模块发送所述相位控制信息；所述DDS执行模块还用于根据所述相位控制信息进行移相，以使所述DDS执行模块输出的第二驱动信号的相位与所述同步信号的相位一致；
所述相位控制信息包括相位差信息；所述相位差信息包括第一脉冲信号和第二脉冲信号，所述第一脉冲信号和所述第二脉冲信号根据所述第一驱动信号和所述同步信号获得；
所述控制模块还用于根据所述第一脉冲信号和所述第二脉冲信号，计算获得第一参数值，并根据所述第一参数值和预设的第二参数值计算获得所述第一驱动信号和所述同步信号的相位差；
所述第一参数值为在预设的门控时钟为高电平的时段内，所述第一脉冲信号与所述第二脉冲信号均为高电平时，参考时钟信号的上升沿数量；所述第二参数值为在所述门控时钟为高电平的时段内，预设的参考时钟信号的上升沿数量。
2.根据权利要求1所述的相位同步装置，其特征在于，所述控制模块包括I/O接口单元、鉴相单元和控制单元，其中，
所述I/O接口单元的输出端与所述鉴相单元的输入端连接，所述I/O接口单元用于将所述同步信号转换为数字信号，并向所述鉴相单元发送转换后的数字信号；
所述鉴相单元的输出端与所述控制单元的输入端连接，所述鉴相单元用于根据所述第一驱动信号和所述同步信号，获得相位差信息，且向所述控制单元发送所述相位差信息；
所述控制单元的输出端与所述DDS执行模块的输入端连接，所述控制单元用于根据所述相位差信息，判断所述从电源的相位是超前还是滞后于所述主电源的相位，以及计算获得所述第一驱动信号和所述同步信号的相位差，并根据所述相位差向所述DDS执行模块发送所述相位控制信息。
3.根据权利要求2所述的相位同步装置，其特征在于，所述控制单元用于比较所述第一脉冲信号与所述第二脉冲信号的脉宽，若所述第一脉冲信号的脉宽大于所述第二脉冲信号的脉宽，则表示所述主电源的相位超前于所述从电源的相位；若所述第二脉冲信号的脉宽大于所述第一脉冲信号的脉宽，则表示所述从电源的相位超前于所述主电源的相位。
4.根据权利要求1所述的相位同步装置，其特征在于，所述相位差满足下述关系式：
其中，φ为所述相位差；Fs_CNT为所述第一参数值；UP_CNT为所述第二参数值；
所述相位控制信息包括相位控制字，所述相位控制字满足下述关系式：
其中，POW为所述相位控制字。
5.根据权利要求2所述的相位同步装置，其特征在于，所述控制模块还包括锁相环单元，所述锁相环单元的输入端与所述I/O接口单元的输出端连接，所述锁相环单元的输出端分别与所述控制单元的输入端和所述DDS执行模块的输入端连接，所述锁相环单元用于根据所述主电源输出的所述同步信号的频率范围和所述DDS执行模块的参考时钟输入范围，确定所述数字信号的倍数，并计算所述数字信号的频率与所述倍数的乘积，作为第一参考频率向所述DDS执行模块和所述控制单元发送；
所述控制单元还用于根据所述第一参考频率，向所述DDS执行模块发送第一频率控制信息。
6.根据权利要求5所述的相位同步装置，其特征在于，所述第一频率控制信息包括第一频率控制字；
所述第一参考频率和所述第一频率控制字满足下述关系式：
其中，f0为所述DDS执行模块输出的所述第一驱动信号的频率；FTW1为所述第一频率控制字；FOSC1为所述第一参考频率，FOSC1＝M×CEX_IN，M为所述倍数；CEX_IN为所述同步信号的频率，且CEX_IN＝f0；N为所述DDS执行模块的倍频系数，N大于等于4，且小于等于20。
7.根据权利要求1-6任意一项所述的相位同步装置，其特征在于，所述DDS执行模块包括DDS和滤波器，其中，所述DDS的输入端与所述控制模块的输出端连接，所述DDS的输出端与所述滤波器的输入端连接，所述DDS用于向所述滤波器发送所述第一驱动信号，以及根据所述相位控制信息进行移相，并向所述滤波器发送所述第二驱动信号；
所述滤波器用于滤除所述第一驱动信号和所述第二驱动信号中的谐波。
8.根据权利要求7所述的相位同步装置，其特征在于，所述DDS执行模块还包括传输线变压器，所述传输线变压器的输入端与所述滤波器的输出端连接，所述传输线变压器的输出端与所述控制模块的输入端连接，所述传输线变压器用于将经所述滤波器处理后的所述第一驱动信号和所述第二驱动信号转换为单端信号，并向所述控制模块发送所述单端信号。
9.根据权利要求5所述的相位同步装置，其特征在于，所述锁相环单元还用于在所述相位同步装置位于所述主电源时向所述DDS执行模块和所述控制单元发送预设的第二参考频率；
所述控制单元还用于根据所述第二参考频率，向所述DDS执行模块发送第二频率控制信息；
所述DDS执行模块还用于根据所述第二参考频率和所述第二频率控制信息输出第三驱动信号，所述第三驱动信号驱动当前射频电源输出射频功率，其中，基于所述射频功率耦合出的射频功率信号作为所述从电源的同步信号。
10.根据权利要求9所述的相位同步装置，其特征在于，所述第二频率控制信息包括第二频率控制字；
所述第二参考频率和所述第二频率控制字满足下述关系式：
其中，FOSC2为所述第二参考频率；f1为在所述相位同步装置位于所述主电源时，所述DDS执行模块输出的第三驱动信号的频率；FTW2为所述第二频率控制字。
11.根据权利要求10所述的相位同步装置，其特征在于，所述控制单元还用于根据所述第三驱动信号的频率的测量值，以及预设的目标值和校准系数，对所述第二频率控制字进行校准，并向所述DDS执行模块发送所述第二频率控制字的校准值。
12.根据权利要求11所述的相位同步装置，其特征在于，所述第二频率控制字的校准值采用下述关系式计算获得：
其中，FTW3为所述第二频率控制字的校准值；FTW4满足下述关系式：
f4为所述目标值；f3为所述测量值；所述校准系数等于
13.根据权利要求2所述的相位同步装置，其特征在于，所述控制模块还包括通讯单元，所述通讯单元用于接收上位机发送的控制指令，并向所述控制单元发送所述控制指令；所述控制指令包括表示所述相位同步装置所在的射频电源为所述从电源或者所述主电源的指令。
14.根据权利要求1所述的相位同步装置，其特征在于，所述相位同步装置还包括信号处理模块；
所述信号处理模块与所述控制模块相连，用于接收所述主电源发送的同步信号，对所述同步信号进行滤波得到模拟方波信号，并将所述模拟方波信号的幅值调制在预设幅值范围内，然后向所述控制模块发送调制后的模拟方波信号；
所述控制模块用于将接收的所述模拟方波信号转换为数字信号。
15.一种射频电源，包括功率输出模块和电源控制模块，所述电源控制模块用于向所述功率输出模块输出驱动信号，以驱动所述功率输出模块输出射频功率，其特征在于，所述电源控制模块包括用于控制所述驱动信号相位的相位同步装置，所述相位同步装置为权利要求1-14任意一项所述的相位同步装置。
16.一种相位同步方法，其特征在于，采用权利要求1-14任意一项所述的相位同步装置对所在射频电源的相位进行控制，所述相位同步方法包括：
在所述相位同步装置所在的射频电源为所述从电源时，接收所述主电源发送的同步信号，并将其转换为数字信号；
根据转换后的数字信号的频率，控制所述DDS执行模块的频率，以使输出的第一驱动信号的频率与所述同步信号的频率一致；
根据所述第一驱动信号的数字信号和所述同步信号的数字信号，获得相位控制信息；
根据所述相位控制信息控制所述DDS执行模块进行移相，以使输出的第二驱动信号的相位与所述同步信号的相位一致。
17.根据权利要求16所述的相位同步方法，其特征在于，所述方法还包括：
在所述相位同步装置所在的射频电源为所述主电源时，向所述DDS执行模块发送预设的第二参考频率和第二频率控制信息；
控制所述DDS执行模块根据所述第二参考频率和所述第二频率控制信息输出第三驱动信号，所述第三驱动信号用于驱动当前射频电源输出射频功率，其中，基于所述射频功率耦合出的射频功率信号作为所述从电源的同步信号。
18.一种半导体工艺设备，包括多个电极以及与所述多个电极一一对应连接的多个射频电源，其特征在于，所述射频电源采用权利要求15所述的射频电源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211063002.6A CN115425967B (zh) | 2022-08-31 | 2022-08-31 | 相位同步装置和方法、射频电源、半导体工艺设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211063002.6A CN115425967B (zh) | 2022-08-31 | 2022-08-31 | 相位同步装置和方法、射频电源、半导体工艺设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115425967A CN115425967A (zh) | 2022-12-02 |
| CN115425967B true CN115425967B (zh) | 2023-11-14 |
Family
ID=84199762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211063002.6A Active CN115425967B (zh) | 2022-08-31 | 2022-08-31 | 相位同步装置和方法、射频电源、半导体工艺设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115425967B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116527041A (zh) * | 2023-07-04 | 2023-08-01 | 成都华普电器有限公司 | 一种应用于数字化电源的工作频率同步方法及装置 |
| CN117240125B (zh) * | 2023-11-15 | 2024-04-05 | 深圳市恒运昌真空技术股份有限公司 | 电源功率控制电路、控制方法、射频电源及电源系统 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028887A (en) * | 1989-08-31 | 1991-07-02 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter |
| CN1866747A (zh) * | 2006-06-23 | 2006-11-22 | 北京航空航天大学 | 电阻拾振式硅微机械谐振传感器的数字锁相闭环 |
| WO2011050693A1 (zh) * | 2009-10-23 | 2011-05-05 | 中兴通讯股份有限公司 | 一种锁定系统及方法 |
| CN102684807A (zh) * | 2012-05-21 | 2012-09-19 | 中兴通讯股份有限公司 | 一种时钟恢复方法和装置 |
| US8390347B1 (en) * | 2012-02-22 | 2013-03-05 | Freescale Semiconductor, Inc. | Single period phase to digital converter |
| CN103647553A (zh) * | 2013-12-13 | 2014-03-19 | 中国电子科技集团公司第四十一研究所 | 一种宽带超低相位噪声的可直流调频参考源电路 |
| CN103701462A (zh) * | 2013-12-23 | 2014-04-02 | 广西大学 | 基于fpga的高精度相位自校正的信号发生器 |
| CN111337890A (zh) * | 2020-02-18 | 2020-06-26 | 南京航空航天大学 | 一种lfmcw雷达目标回波信号模拟方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521974B2 (en) * | 2006-05-31 | 2009-04-21 | Freescale Semiconductor, Inc. | Translational phase locked loop using a quantized interpolated edge timed synthesizer |
-
2022
- 2022-08-31 CN CN202211063002.6A patent/CN115425967B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028887A (en) * | 1989-08-31 | 1991-07-02 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter |
| CN1866747A (zh) * | 2006-06-23 | 2006-11-22 | 北京航空航天大学 | 电阻拾振式硅微机械谐振传感器的数字锁相闭环 |
| WO2011050693A1 (zh) * | 2009-10-23 | 2011-05-05 | 中兴通讯股份有限公司 | 一种锁定系统及方法 |
| US8390347B1 (en) * | 2012-02-22 | 2013-03-05 | Freescale Semiconductor, Inc. | Single period phase to digital converter |
| CN102684807A (zh) * | 2012-05-21 | 2012-09-19 | 中兴通讯股份有限公司 | 一种时钟恢复方法和装置 |
| CN103647553A (zh) * | 2013-12-13 | 2014-03-19 | 中国电子科技集团公司第四十一研究所 | 一种宽带超低相位噪声的可直流调频参考源电路 |
| CN103701462A (zh) * | 2013-12-23 | 2014-04-02 | 广西大学 | 基于fpga的高精度相位自校正的信号发生器 |
| CN111337890A (zh) * | 2020-02-18 | 2020-06-26 | 南京航空航天大学 | 一种lfmcw雷达目标回波信号模拟方法 |
Non-Patent Citations (2)
| Title |
|---|
| 张林行 ; 尚小虎 ; 赵美聪 ; 刘阳 ; .基于FPGA的直接数字合成信号源设计.电子设计工程.2016,(01),全文. * |
| 李振东,程炳凤,李文臣.高速数据跳频通信系统中的新型频率合成器.半导体杂志.2000,(03),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115425967A (zh) | 2022-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115425967B (zh) | 相位同步装置和方法、射频电源、半导体工艺设备 | |
| EP3611540B1 (en) | Apparatus and methods for synchronization of radar chips | |
| JP6084417B2 (ja) | インピーダンス調整装置 | |
| US8018746B2 (en) | Parallel inverter system | |
| KR102661141B1 (ko) | 대응하는 로크-인 (lock-in) 증폭기들을 갖는 RF 센서들을 포함하는, 기판 프로세싱 장치를 위한 RF 계측 시스템 | |
| KR20210040161A (ko) | 승수 모드에 따른 무선 주파수(rf) 펄싱 임피던스 튜닝 | |
| CN108270443B (zh) | 用于通过开关功率转换器供电的a/d转换器的干扰减少的频率管理 | |
| KR100372229B1 (ko) | 플라즈마처리장치 | |
| TWI445314B (zh) | 具有頻率與相位偵測器之傳送／接收系統 | |
| US11486916B2 (en) | Frequency synthesizer output cycle counter including ring encoder | |
| CN113067644B (zh) | 一种调制器的偏置电压控制装置及其系统 | |
| US20070133729A1 (en) | Spread ratio fixing circuit and method for generating spread spectrum clock | |
| US11105837B2 (en) | Frequency multiplying device | |
| US10211927B1 (en) | Signal processing device and signal processing method | |
| JP2014072808A (ja) | インピーダンス調整装置 | |
| EP3675361A1 (en) | Phase difference generator error compensation method of digital frequency generator | |
| CN112994507B (zh) | Pwm脉冲产生方法及pwm脉冲产生装置 | |
| CN112910286A (zh) | 线性式三相正弦逆变电源 | |
| EP2890013A1 (en) | Phase locked loop and control method thereof | |
| JP5200781B2 (ja) | 並列運転インバータ装置の位相同期回路 | |
| US8466724B2 (en) | Frequency synthesizer | |
| US9772360B2 (en) | Detecting device and detecting method for detecting output impedance angle of inverter | |
| US11108243B1 (en) | Switching AC/DC power supply system with 10MHz time base | |
| CN104143979B (zh) | 一种高精度的高频环振荡器电路 | |
| TW201810952A (zh) | 頻率控制電路，頻率控制方法以及鎖相迴路電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |