CN115424936A - 一种碳化硅功率mosfet器件的制备方法 - Google Patents
一种碳化硅功率mosfet器件的制备方法 Download PDFInfo
- Publication number
- CN115424936A CN115424936A CN202211129937.XA CN202211129937A CN115424936A CN 115424936 A CN115424936 A CN 115424936A CN 202211129937 A CN202211129937 A CN 202211129937A CN 115424936 A CN115424936 A CN 115424936A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- forming
- silicon carbide
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 56
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 55
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 230000008719 thickening Effects 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 238000001994 activation Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000012876 topography Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种碳化硅功率MOSFET器件的制备方法，基于两次自对准工艺，分别完成SiC MOSFET的沟道自对准，接触孔的自对准和接触钝化的自对准，与传统的SiC MOSFET制程相比，可以减少三张光罩板和三次光刻，可以避免由于光刻对准造成的沟道不对称偏位，接触孔偏位，并且可以降低元胞的设计尺寸，降低SiC MOSFET的比导通电阻，提升产品性能及成品率。
Description
技术领域
本发明属于半导体器件技术领域，更具体地，本发明涉及一种碳化硅功率MOSFET器件的制备方法。
背景技术
SiC材料具有宽带隙、高饱和漂移速度、高热导率和高临界击穿电场等优点，特别适用于制备大功率，高压，耐高温MOSFET器件。
与传统的Si材料不同，由于掺杂的杂质离子即使在1700℃的高温条件下在SiC材料中几乎不扩散，因此，不能像Si材料中采用双扩散的形式形成自对准沟道。在SiC MOSFET的制造中，一般需要通过阱注入和源注入两次注入来形成沟道，但是这种方法非常依赖于光刻的套准精度，对于沟道长度低于0.6μm的MOSFET器件制造，这种制造方式引入的偏差容易造成两边沟道长度相差较大，进而造成器件性能劣化，可靠性降低。
发明内容
本发明提供一种碳化硅功率MOSFET器件的制备方法，旨在改善上述问题。
本发明是这样实现的，一种碳化硅功率MOSFET器件的制备方法，所述方法包括如下步骤：
S1、基于掩膜Ⅰ对SiC外延层进行离子注入形成P-WELL区；
S2、在掩膜Ⅰ的两侧自对准形成N-PLUS注入掩膜并进行离子注入，在P-WELL区内形成N-PLUS接触源区，N-PLUS接触源区与P-WELL区的注入间距形成沟道；
S3、去除SiC外延层上的所有掩膜，基于掩膜Ⅱ对SiC外延层并进行离子注入，形成P-PLUS接触源区；
S4、去除掩膜Ⅱ，在SiC外延层上沉积碳膜，通过高温退火对注入的离子进行激活；
S5、去除碳膜后对晶片表面进行牺牲氧化，形成牺牲氧化层，去除牺牲氧化层后，沉积场氧层，并在场氧层上形成场氧图形，露出有源区的SiC层，对SiC进行高温氧化，在有源区形成栅氧层，再依次沉积多晶硅栅层及ILD介质层；
S6、在ILD介质层上形成栅极掩膜层，依次刻蚀栅极之外ILD介质层及多晶硅栅层，去除栅极掩膜层；
S7、在多晶硅栅层的两侧自对准形成侧墙绝缘层，刻蚀侧墙绝缘层侧边的栅氧层；
S8、在侧墙绝缘层侧边进行Ni金属的淀积，并通过RTA退火形成硅化物接触，在源极欧姆接触合金上表面、ILD介质层上表面进行金属加厚淀积，对金属层进行光刻刻蚀后，形成栅极和源极；
S9、在衬底的背面形成漏极。
进一步的，漏极的形成方法具体如下：
对背面衬底进行减薄处理后，进行Ni金属淀积并通过激光退火形成欧姆接触，对背面金属进行加厚处理，形成器件的漏极。
进一步的，在形成栅极和源极后，还包括如下步骤：
S11、在金属层上依次进行钝化介质淀积及聚酰亚胺的涂敷，通过光刻露出栅接触电极和源接触电极，并进行固化；
S12、以固化后的聚酰亚胺为掩膜刻蚀钝化介质层，形成最终的钝化结构。
进一步的，步骤S7中的ILD介质层及多晶硅栅层刻蚀方法具体如下：
以栅极掩膜层为掩膜，刻蚀ILD介质层，刻蚀至多晶硅栅层，去除表面残余的栅极掩膜层，以刻蚀后的ILD介质层为掩膜，刻蚀多晶硅栅层，刻蚀至栅氧层。
进一步的，N-PLUS注入掩膜的形成方法具体如下：
在掩膜层Ⅰ上进行膜层的淀积与刻蚀，在掩膜层Ⅰ的两侧自对准形成N-PLUS注入掩膜。
进一步的，N-PLUS注入掩膜的形成方法具体如下：
掩膜层Ⅰ为多晶硅时，将带掩膜层Ⅰ的晶片在800-1200℃的温度下进行高温氧化，使多晶硅掩膜表面和侧壁氧化形成SiO层，即为自对准形成的N-PLUS注入掩膜。
进一步的，在步骤S1之前还包括：
采用RCA方法清洗碳化硅外延片，并除碳化硅表面的自然氧化物，得到洁净的碳化硅外延片。
进一步的，步骤S4中的注入离子激活工艺参数具体如下：
碳膜的厚度为10nm-600nm，并在高温惰性气体气氛下进行退火，退火温度为1600℃-1900℃，退火时间为5min-60min。
进一步的，步骤S5中晶片的牺牲氧化温度为1000℃-1300℃。
本发明提供的碳化硅功率MOSFET器件的制备方法与传统的方法相比，可以减少三层光刻板的制备，并且提高了器件的可靠性，降低了由于光刻套刻引入的沟道长度不对称和栅源接触绝缘层厚度不对称，降低了器件制备的成本。
附图说明
图1为本发明实施例提供的碳化硅功率MOSFET器件的制备方法流程图；
图2为本发明实施例提供的洁净碳化硅外延片的结构示意图；
图3为本发明实施例提供的P-WELL区形成示意图；
图4为本发明实施例提供的N-PLUS接触源区形成示意图；
图5为本发明实施例提供的P-PLUS接触源区形成示意图；
图6为本发明实施例提供的形成碳膜后的晶片示意图；
图7为本发明实施例提供的形成牺牲氧化层后的晶片示意图
图8为本发明实施例提供的依次沉积多晶硅栅层及ILD介质层后的晶片示意图；
图9为本发明实施例提供的ILD介质层刻蚀后的晶片示意图；
图10为本发明实施例提供的多晶硅栅层刻蚀后的晶片示意图；
图11为本发明实施例提供的形成自对准侧墙绝缘层后的晶片示意图；
图12为本发明实施例提供的形成Ni金属硅化物后的晶片示意图；
图13为本发明实施例提供的沉积加厚金属后的晶片示意图；
图14为本发明实施例提供的涂敷聚酰亚胺后的晶片示意图；
图15为本发明实施例提供的钝化介质层刻蚀后的晶片示意图
图16为本发明实施例提供的衬底减薄后的晶片示意图；
图17为本发明实施例提供的淀积Ni金属后的晶片示意图；
图18为本发明实施例提供的背面金属加厚后的晶片示意图；
图19为本发明实施例提供的P-WELL掩膜刻蚀及注入的形貌图；
图20为本发明实施例提供的掩膜层Ⅰ直接淀积后的形貌图；
图21为本发明实施例提供的掩膜层Ⅰ先淀积后刻蚀所形成N-PLUS注入掩膜的形貌图；
图22为本发明实施例提供的ILD淀积并刻蚀形成侧墙的栅源绝缘介质形貌图。
具体实施方式
下面对照附图，通过对实施例的描述，对本发明的具体实施方式作进一步详细的说明，以帮助本领域的技术人员对本发明的发明构思、技术方案有更完整、准确和深入的理解。
图1为本发明实施例提供的碳化硅功率MOSFET器件的制备方法流程图，该方法具体包括如下步骤：
S1、清洗碳化硅外延片并去除其表面的自然氧化物；
碳化硅外延片由n型4H-SiC衬底及外延的SiC外延层组成，采用RCA方法清洗碳化硅外延片，并使用BOE(buffered oxide etch)或者DHF(diluted HF)去除碳化硅表面的自然氧化物，得到洁净的碳化硅外延片，如图2所示。
S2、在SiC外延层上淀积的掩膜层Ⅰ，进行Al离子注入形成P-WELL区；
在SiC外延层上淀积的掩膜层Ⅰ，掩膜层Ⅰ的类型可以是LPCVD淀积形成的多晶硅，二氧化硅或者PECVD淀积的二氧化硅，USG等，通过光刻和干法刻蚀，将P-WELL掩膜图形转移到掩膜层Ⅰ上，并在SiC外延层上进行Al离子注入，形成P-WELL区，晶片的结构示意图如图3所示，形貌图如图19所示。
S3、在掩膜Ⅰ的两侧自对准形成N-PLUS注入掩膜并进行离子注入，在P-WELL区内形成N-PLUS接触源区，N-PLUS接触源区与P-WELL区的注入间距形成沟道；
在掩膜层Ⅰ上进行CVD膜层的淀积(淀积后的形貌图见图20)与刻蚀(刻蚀后的形貌图见图21)，在掩膜层Ⅰ的两侧自对准形成N-PLUS注入掩膜，淀积的介质可以与掩膜层Ⅰ的类型相同，也可以不同，CVD淀积的方法不限于PECVD，LPCVD或APCVD，以形成的自对准掩膜进行氮元素或磷元素注入，形成N-PLUS接触源区，如图4所示；
在掩膜层Ⅰ为多晶硅时，将带掩膜层Ⅰ的晶片放入氧化炉中，在800-1200℃的温度下进行高温氧化，使多晶硅掩膜表面和侧壁氧化形成SiO层，形成自对准的N-PLUS注入掩膜，以自对准的N-PLUS注入掩膜进行氮元素或磷元素注入，形成N-PLUS接触源区。
S4、去除SiC外延层上的所有掩膜，再淀积掩膜层Ⅱ，通过光刻和干法刻蚀，将P-PLUS掩膜图形转移到掩膜层Ⅱ上，并进行Al离子注入，形成P-PLUS接触源区，如图5所示；
S5、去除掩膜层Ⅱ，在SiC外延层上沉积碳膜，通过高温退火对注入的离子进行激活；
去除掩膜层Ⅱ后，将晶片清洗干净后淀积碳膜保护表面，该膜层的厚度为10nm-600nm；并在高温惰性气体气氛下进行退火，退火温度为1600℃-1900℃，时间为5min-60min；在高温退火过程中对注入的离子进行激活，如图6所示。
S6、去除碳膜后对晶片表面进行牺牲氧化，形成牺牲氧化层，去除牺牲氧化层后，沉积场氧层；
晶片氧化的温度为1000℃-1300℃，通过BOE清洗去除表面的牺牲氧化层，通过RCA清洗晶片表面后，再晶片表面淀积场氧层，如图7所示，并通过光刻和BOE湿法腐蚀形成场氧图形，淀积的方法可以是PECVD，LPCVD或APCVD；
S7、在场氧层上形成场氧图形，露出有源区的SiC层，对SiC进行高温氧化，在有源区形成栅氧层，再依次沉积多晶硅栅层及ILD介质层；
将晶片放入高温氧化炉中，氧化温度1200℃-1500℃，通过高温成栅氧层，并将栅氧层在NO气氛中退火，紧接着采用LPCVD在栅氧层表面沉积原位掺杂的多晶硅，厚度为300-800nm，然后在多晶硅表面淀积ILD介质层，厚度为1μm-1.5μm，ILD介质层的组成为USG、PSG或BPSG中的一种或多种，如图8所示。
S8、在ILD介质层上形成栅极掩膜层，依次刻蚀栅极之外ILD介质层及多晶硅栅层，去除栅极掩膜层，
采用光刻胶为掩膜，将栅极之外的多余的ILD介质层刻蚀掉，刻蚀的终点停止在多晶硅栅层，如图9所示，紧接着去除表面残余的光刻胶，以刻蚀后的ILD介质层为掩膜刻蚀多晶硅栅层，利用刻蚀多晶硅对氧化硅的高选择比，完成多晶硅栅极的刻蚀，刻蚀的终点停止在栅氧层，紧接着进行稀盐酸清洗和SC-1清洗，去除掉表面的聚合物，如图10所示；
S9、在多晶硅栅层的两侧自对准形成侧墙绝缘层，刻蚀侧墙绝缘层侧边的栅氧层；
在晶片表面淀积ILD介质(二氧化硅介质层)层并进行回流退火，此处淀积的ILD层为BPSG或PSG，然后再进行ILD的刻蚀，通过淀积和刻蚀的方法在多晶硅的栅极侧壁形成侧墙绝缘层，形貌图见图22，由于是自对准形成的侧墙绝缘层，因此，提高了栅源的对准精度，如图11所示；
S10、在侧墙绝缘层侧边进行Ni金属的淀积，并通过RTA退火形成硅化物接触，如图12所示，在源极欧姆接触合金上表面、ILD介质层上表面进行金属加厚淀积，如图13所示，对金属层进行光刻刻蚀后，形成栅极和源极；
刻蚀掉栅极窗与源极窗之间的金属层，在栅极窗内形成栅极，源极窗内形成源极。
S11、在金属层上进行钝化介质淀积并进行聚酰亚胺的涂敷，如图14所示通，过光刻露出栅接触电极和源接触电极，并进行固化，
S12、紧接着以固化后的聚酰亚胺为掩膜刻蚀钝化介质层，形成最终的钝化结构，如图15所示；
S13、对背面衬底进行减薄处理，以降低器件的比导通电阻，如图16所示，对背面进行Ni金属淀积并通过激光退火形成欧姆接触，如图17所示，对背面金属进行加厚处理，形成器件的漏极，如图18所示。
基于两次自对准工艺，分别完成SiC MOSFET的沟道自对准，接触孔的自对准和接触钝化的自对准，与传统的方法相比，可以减少三层光刻板的制备，并且提高了器件的可靠性，降低了由于光刻套刻引入的沟道长度不对称和栅源接触绝缘层厚度不对称，降低了器件制备的成本。
本发明进行了示例性描述，显然本发明具体实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。
Claims (9)
1.一种碳化硅功率MOSFET器件的制备方法，其特征在于，所述方法包括如下步骤：
S1、基于掩膜Ⅰ对SiC外延层进行离子注入形成P-WELL区；
S2、在掩膜Ⅰ的两侧自对准形成N-PLUS注入掩膜并进行离子注入，在P-WELL区内形成N-PLUS接触源区，N-PLUS接触源区与P-WELL区的注入间距形成沟道；
S3、去除SiC外延层上的所有掩膜，基于掩膜Ⅱ对SiC外延层并进行离子注入，形成P-PLUS接触源区；
S4、去除掩膜Ⅱ，在SiC外延层上沉积碳膜，通过高温退火对注入的离子进行激活；
S5、去除碳膜后对晶片表面进行牺牲氧化，形成牺牲氧化层，去除牺牲氧化层后，沉积场氧层，并在场氧层上形成场氧图形，露出有源区的SiC层，对SiC进行高温氧化，在有源区形成栅氧层，再依次沉积多晶硅栅层及ILD介质层；
S6、在ILD介质层上形成栅极掩膜层，依次刻蚀栅极之外ILD介质层及多晶硅栅层，去除栅极掩膜层；
S7、在多晶硅栅层的两侧自对准形成侧墙绝缘层，刻蚀侧墙绝缘层侧边的栅氧层；
S8、在侧墙绝缘层侧边进行Ni金属的淀积，并通过RTA退火形成硅化物接触，在源极欧姆接触合金上表面、ILD介质层上表面进行金属加厚淀积，对金属层进行光刻刻蚀后，形成栅极和源极；
S9、在衬底的背面形成漏极。
2.如权利要求1所述碳化硅功率MOSFET器件的制备方法，其特征在于，漏极的形成方法具体如下：
对背面衬底进行减薄处理后，进行Ni金属淀积并通过激光退火形成欧姆接触，对背面金属进行加厚处理，形成器件的漏极。
3.如权利要求1所述碳化硅功率MOSFET器件的制备方法，其特征在于，在形成栅极和源极后，还包括如下步骤：
S11、在金属层上依次进行钝化介质淀积及聚酰亚胺的涂敷，通过光刻露出栅接触电极和源接触电极，并进行固化；
S12、以固化后的聚酰亚胺为掩膜刻蚀钝化介质层，形成最终的钝化结构。
4.如权利要求1所述碳化硅功率MOSFET器件的制备方法，其特征在于，步骤S7中的ILD介质层及多晶硅栅层刻蚀方法具体如下：
以栅极掩膜层为掩膜，刻蚀ILD介质层，刻蚀至多晶硅栅层，去除表面残余的栅极掩膜层，以刻蚀后的ILD介质层为掩膜，刻蚀多晶硅栅层，刻蚀至栅氧层。
5.如权利要求1所述碳化硅功率MOSFET器件的制备方法，其特征在于，N-PLUS注入掩膜的形成方法具体如下：
在掩膜层Ⅰ上进行膜层的淀积与刻蚀，在掩膜层Ⅰ的两侧自对准形成N-PLUS注入掩膜。
6.如权利要求1所述碳化硅功率MOSFET器件的制备方法，其特征在于，N-PLUS注入掩膜的形成方法具体如下：
掩膜层Ⅰ为多晶硅时，将带掩膜层Ⅰ的晶片在800-1200℃的温度下进行高温氧化，使多晶硅掩膜表面和侧壁氧化形成SiO层，即为自对准形成的N-PLUS注入掩膜。
7.如权利要求1所述碳化硅功率MOSFET器件的制备方法，其特征在于，在步骤S1之前还包括：
采用RCA方法清洗碳化硅外延片，并除碳化硅表面的自然氧化物，得到洁净的碳化硅外延片。
8.如权利要求1所述碳化硅功率MOSFET器件的制备方法，其特征在于，步骤S4中的注入离子激活工艺参数具体如下：
碳膜的厚度为10nm-600nm，并在高温惰性气体气氛下进行退火，退火温度为1600℃-1900℃，退火时间为5min-60min。
9.如权利要求1所述碳化硅功率MOSFET器件的制备方法，其特征在于，步骤S5中晶片的栅氧层牺牲氧化温度为1000℃-1300℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211129937.XA CN115424936A (zh) | 2022-09-16 | 2022-09-16 | 一种碳化硅功率mosfet器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211129937.XA CN115424936A (zh) | 2022-09-16 | 2022-09-16 | 一种碳化硅功率mosfet器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115424936A true CN115424936A (zh) | 2022-12-02 |
Family
ID=84204135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211129937.XA Pending CN115424936A (zh) | 2022-09-16 | 2022-09-16 | 一种碳化硅功率mosfet器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115424936A (zh) |
-
2022
- 2022-09-16 CN CN202211129937.XA patent/CN115424936A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| US5714781A (en) | Semiconductor device having a gate electrode in a grove and a diffused region under the grove | |
| JPH11289006A (ja) | 集積回路にトレンチアイソレ―ションを形成する方法 | |
| WO2017186033A1 (zh) | 一种基于自对准工艺的SiC MOSFET制造方法 | |
| JP3493903B2 (ja) | 半導体装置 | |
| KR100246975B1 (ko) | 반도체 장치의 제조방법 | |
| CN114335144A (zh) | 一种SiC MOSFET结构及其制造方法 | |
| JPH10223891A (ja) | 縦型ｍｏｓｆｅｔの製造方法及び縦型ｍｏｓｆｅｔ | |
| US7391077B2 (en) | Vertical type semiconductor device | |
| JPH11274173A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN111463120B (zh) | 一种碳化硅mosfet的沟道倾斜注入制备方法 | |
| US5698880A (en) | Semiconductor device having a groove with a curved part formed on its side surface | |
| CN115424936A (zh) | 一种碳化硅功率mosfet器件的制备方法 | |
| US6100140A (en) | Manufacturing method of semiconductor device | |
| JP2002026322A (ja) | 半導体装置及びその製造方法 | |
| JP2757262B2 (ja) | 半導体装置の製造方法 | |
| JPH07273319A (ja) | 半導体装置 | |
| JP3498415B2 (ja) | 半導体装置及びその製造方法 | |
| RU2107972C1 (ru) | Способ изготовления биполярных планарных n-p-n-транзисторов | |
| JP3455742B2 (ja) | 半導体装置 | |
| KR0172043B1 (ko) | 반도체 소자 제조 방법 | |
| KR100451768B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
| JPH07273327A (ja) | 半導体装置の製造方法 | |
| KR0160917B1 (ko) | 자기정렬형 mos 트랜지스터의 제조방법 | |
| CN115692197A (zh) | 一种三极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |