CN115410627A - 一种非挥发存储器及存储器上进行擦除操作的方法 - Google Patents

一种非挥发存储器及存储器上进行擦除操作的方法 Download PDF

Info

Publication number
CN115410627A
CN115410627A CN202110579174.8A CN202110579174A CN115410627A CN 115410627 A CN115410627 A CN 115410627A CN 202110579174 A CN202110579174 A CN 202110579174A CN 115410627 A CN115410627 A CN 115410627A
Authority
CN
China
Prior art keywords
erase
word lines
group
memory
erasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110579174.8A
Other languages
English (en)
Inventor
闫宇泽
吕琪
李�浩
刘岐
廖少武
单智阳
张之本
李冠华
董艺
沈晔晖
李清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fudan Microelectronics Group Co Ltd
Original Assignee
Shanghai Fudan Microelectronics Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fudan Microelectronics Group Co Ltd filed Critical Shanghai Fudan Microelectronics Group Co Ltd
Priority to CN202110579174.8A priority Critical patent/CN115410627A/zh
Publication of CN115410627A publication Critical patent/CN115410627A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3468Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/14Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种非挥发存储器及存储器上进行擦除操作的方法,其中,所述非挥发存储器包括:多个存储单元;多条字线,用于操作多个存储单元,该多条字线被划分为多个擦除群组,每个擦除群组在进行擦除操作时施加相同的电压;一个擦除群组的字线与另一个或多个其他擦除群组的字线间隔交错排列。利用本发明,可以避免对存储器中数据进行擦除时出现过擦问题,提高存储器的可靠性和使用寿命。

Description

一种非挥发存储器及存储器上进行擦除操作的方法
技术领域
本发明涉及存储器领域,具体涉及一种非挥发存储器,还涉及一种存储器上进行擦除操作的方法。
背景技术
闪存存储器是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器。闪存存储器最基本的存储单元是一个具有浮栅的场效应管,如金属-氧化物半导体场效应晶体管(简称金氧半场效晶体管,Metal-Oxide-Semiconductor Field-Effect Transistor,简称MOSFET),MOSFET结构如图1所示。浮栅可以存储电荷,存储电荷的多少会影响该存储单元的阈值电压。闪存存储器通过判断单元浮栅内存储电荷的多少来决定单元为编程态(存储数据“0”,高阈值电压)或擦除态(存储数据“1”,低阈值电压),一个存储单元可以存储1比特或多比特的数据。
擦除操作为闪存存储器的基本操作之一,其目的是将存储单元的浮栅中存储的电子拉出,使存储数据从“0”变为“1”。现有技术中擦除操作的通常方法为,在相应选中存储单元的字线上施加一负高压,并在衬底上施加一正高压,源端与漏端浮空。存储单元的隧穿氧化层中形成高电场,浮栅中的电子在高电场的作用下发生F-N隧穿进入衬底,浮栅中的电子逐渐减少,最终完成擦除。现有技术中,闪存存储器通常以擦除群组为单位进行擦除。现有的存储器在擦除过程中,电容耦合现象会导致擦除群组边缘字线与非边缘字线的擦除速度不一致,从而导致擦除群组的整体阈值电压分布宽度变大、过擦概率增加等问题,影响存储器的可靠性与使用寿命。
发明内容
本发明实施例一方面提供一种非挥发存储器,以避免对存储器中数据进行擦除时出现过擦问题,提高存储器的可靠性和使用寿命。
本发明实施例另一方面提供一种存储器上进行擦除操作的方法,以提高擦除操作的可靠性,避免出现过擦问题。
为此,本发明实施例提供如下技术方案:
一种非挥发存储器,所述非挥发存储器包括:多个存储单元;多条字线,用于操作多个存储单元,所述多条字线被划分为多个擦除群组,每个擦除群组在进行擦除操作时施加相同的电压;一个擦除群组的字线与另一个或多个其他擦除群组的字线间隔交错排列。
可选地,一个擦除群组的每条字线间隔一个或多个其他擦除群组的至少一条字线。
可选地,一个擦除群组的字线两两相邻,并且两两相邻的字线作为一组字线,每组字线之间间隔一个或多个其他擦除群组的至少两条字线。
可选地,所述擦除群组为以下任意一种:扇区、区块、库。
一种存储器上进行擦除操作的方法,包括:接收擦除命令,所述擦除命令用于指示擦除从存储器的多个擦除群组中选取的一个擦除群组;向选取的擦除群组中的所有字线施加擦除电压,向未选取的擦除群组中的所有字线施加擦除禁止电压;所述选取的擦除群组的字线与另一个或多个未选取的擦除群组的字线间隔交错排列。
可选地,所述选取的擦除群组的每条字线间隔一个或多个所述未选取的擦除群组的至少一条字线。
可选地,所述选取的擦除群组的字线两两相邻,并且两两相邻的字线作为一组字线,每组字线之间间隔一个或多个所述未选取的擦除群组的至少两条字线。
本发明实施例提供的非挥发存储器,包括多个存储单元,由一定数量的字线组成一个擦除群组。不同于现有技术中同一个擦除群组内的字线为在物理上顺序相邻排列的对应方式,本发明非挥发存储器中采用一个擦除群组内的字线与另一个或多个擦除群组内的字线间隔交替错排列方式。基于上述非挥发存储器,在存储器上进行擦除操作时,保证了同一个擦除群组内每一条字线在擦除时受到相邻字线的总耦合电压均相同,从而可以使边缘字线擦除速度保持一致、避免出现过擦除现象。
本发明实施例提供的存储器不需要增加存储器的阵列面积,并且不需要增加控制电路的设计复杂度,在成本上具有优势。通过对擦除群组中字线的重新排列,可以完全消除现有技术中边缘字线耦合现象带来的字线速度不一致、存储单元阈值电压分布整体变宽、过擦增多等问题,提高存储器的可靠性和使用寿命。
附图说明
图1是现有技术闪存存储器中MOSFET的结构示意图;
图2是现有技术闪存存储器中的存储示意图;
图3是现有技术闪存存储器中存储阵列沿位线方向的横截面及边缘字线受到两侧相邻字线施加电压影响情况示意图;
图4是现有技术闪存存储器中存储阵列沿位线方向的横截面及非边缘字线受到相邻字线施加电压影响情况示意图;
图5是现有技术闪存存储器中存储阵列浮栅耦合作用下的擦除状态变化示意图;
图6是本发明实施例非挥发存储器的示意图;
图7是本发明实施例非挥发存储器的一种示例;
图8是图7所示非挥发存储器中字线上的存储单元的浮栅与其周围存在耦合效应的路径及对应的耦合电容示意图;
图9是本发明实施例非挥发存储器的另一种示例;
图10是图9所示非挥发存储器中字线上的存储单元的浮栅与其周围存在耦合效应的路径及对应的耦合电容示意图;
图11是本发明实施例存储器上进行擦除操作的方法的流程图。
具体实施方式
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
闪存存储器为存储大量数据,将存储单元按照一定架构排列成存储阵列。如图2所示,通常是一个由若干行与若干列构成的阵列,其中每个行与列的交点为一个存储单元,多个存储单元排列成一组存储器阵列。其中,行通常又被称为字线(Wordline,WL),列又被称为位线(Bitline,BL)。在一条字线上,一定数量的存储单元可以组成页(Page),例如一页可以包含256或512字节的数据,一条字线可以包含多个页;一定数量的页可以组成扇区(Sector),例如一个扇区可以包含4条字线;一定数量的扇区可以组成块(Block)。每个存储单元分别连接一条字线、一条位线、一条共用源极线(CSL),多个存储单元共用同一个衬底。
闪存存储器中,数据存放在浮栅中,一个浮栅可以存放1比特(bit)数据。数据的写入和擦除,都通过控制栅来完成。擦除方法是在源极加正电压利用第一级浮栅与源极之间的隧道效应,将注入至浮栅的负电荷吸引到源极。由于利用源极加正电压擦除,而各单元的源极联在一起,因此不能按字节擦除,通常以一个擦除群组为单位进行。一个擦除群组由一定数量的字线组成,擦除群组可以是扇区(Sector)、区块(block)、库(bank)等。擦除群组内的存储单元共用一个衬底p-well,进行擦除时擦除群组内所有的字线同时施加负高压,共用衬底施加正高压从而完成整个擦除群组的擦除。
存储器在擦除过程中,在通过字线向存储单元控制栅上施加电压时,控制栅上的电压会经过介质耦合至正下方的浮栅上。在实际的存储器阵列中,一部分电压也会耦合至最相邻的字线存储单元的浮栅上。现有的存储器中,同一个擦除群组内的字线为在物理上顺序相邻排列,如图2中虚线框中所示的擦除群组1。在存储器进行擦除时,选中的擦除群组中的所有字线会同时施加一擦除电压,而未选中擦除群组的字线上会施加一禁止电压。由图2中可知,选中的擦除群组的边缘字线分别与一条施加擦除电压和一条施加禁止电压的字线相邻,而非边缘字线与两条施加擦除电压的字线相邻。因此,边缘字线的两条相邻字线耦合至该字线上存储单元浮栅的电压值与非边缘字线不一致,导致边缘字线与非边缘字线的存储单元实际施加的等效擦除电压大小不一样,擦除速度不一致。这种现象会导致存储器阵列在擦除过程中整体阈值电压分布宽度变大、出现过擦除的风险增加,影响存储器的可靠性与使用寿命。
为了便于更好地理解本发明方案,下面结合附图3和图4对现有技术中闪存存储器中数据擦除过程做进一步说明。
参照图3和图4,图3是现有技术闪存存储器中存储阵列沿位线方向的横截面示意图,图4是现有技术闪存存储器中存储阵列沿位线方向的横截面及非边缘字线受到相邻字线施加电压影响情况示意图。其中,WLm~WLn属于同一擦除群组,WLm与WLn为该擦除群组的边缘字线,其余字线为非边缘字线。在现有技术中,相邻的存储单元的物理距离较近,存储单元的浮栅与相邻存储单元之间存在多个寄生电容。图3中对于任一浮栅来说,CWF代表浮栅与其上方的字线的寄生电容,CWF'代表浮栅与其相邻字线的寄生电容,CFF代表浮栅与其相邻浮栅的寄生电容,CFS代表浮栅与衬底的寄生电容。对某一条字线来说,其相邻的两条字线上施加的电压均可以通过CWF'、以及CWF和CFF耦合至其浮栅中,从而对其浮栅内的实际电压产生影响。
擦除通常以擦除群组为单位进行,现有技术中,同一擦除群组内的字线通常是物理上顺序紧密相邻的,因此在擦除时选中擦除群组时,选中擦除群组中边缘字线的相邻两条字线分别为一条属于同一擦除群组并施加Vers的字线及一条不属于同一擦除群组并施加Vinhibit的字线;而选中擦除群组的非边缘字线的相邻两条字线均为属于同一擦除群组并施加Vers的字线。边缘字线的相邻两条字线上的浮栅耦合至其自身浮栅上的总耦合电压,与非边缘字线的相邻两条字线上的浮栅耦合至其自身浮栅上的总耦合电压不一致,造成了对擦除群组进行擦除时非边缘字线与边缘字线所处的环境不同的现象。
如图3所示,在进行擦除操作时,若WLm~WLn为选中擦除群组,则字线WLm~WLn同时被选中并施加擦除电压Vers,其余所有字线为非选中字线并施加禁止电压Vinhibit。对于选中擦除群组的两条边缘字线WLm与WLn来说,其相邻两条字线分别为:一条属于同一选中擦除群组的并施加Vers的字线,另一条不属于同一擦除群组并施加Vinhibit的字线,因此边缘字线WLm、WLn受到两侧相邻字线的总耦合电压为Vcouple_edge=(Vers+Vinhibit)*(CWF*CFF/CTOT 2+CWF'/CTOT),其中,*表示乘法,CTOT代表浮栅的总寄生电容。而对于擦除群组内的非边缘字线,即WLm+1~WLn-1来说,每条字线的相邻两条字线均为属于同一选中擦除群组并施加Vers的字线,因此非边缘字线受到两侧相邻字线的总耦合电压为Vcouple_non edge=2*Vers*(CWF*CFF/CTOT 2+CWF'/CTOT)。由于Vers≠Vinhibit,可知Vcouple_edge≠Vcouple_non edge,即边缘字线和非边缘字线受到两侧相邻字线的总耦合电压不一致。上述现象导致边缘字线与非边缘字线存储单元的隧穿氧化层中的实际擦除电场不一致,擦除速度存在差异。
例如,边缘字线上存储单元的浮栅实际电压可以比非边缘字线上存储单元的浮栅实际电压(绝对值)低0.4V。边缘字线上的存储单元浮栅受到相邻非选中字线上的正电压Vinhibit影响,实际耦合的电压(绝对值)更低,擦除过程比非边缘字线上的存储单元更慢。
如图5所示,图3和图4中选中的擦除群组在擦除前是数据为“0”的编程状态,阈值电压较高。存储器接收到擦除指令时,选中擦除群组的所有字线上施加同一负高压Vers,衬底整体施加一正电压Vsub(即P-well=Vsub),源极及漏极浮空,从而对擦除群组进行整体擦除。在现有技术中,当存储单元的阈值电压小于一擦除校验电压时,该存储单元擦除校验通过,擦除群组成功完成擦除的判断条件为擦除群组内所有存储单元的阈值电压均通过擦除校验。由于前述的耦合现象,边缘字线的擦除速度较慢,当擦除进行到一定程度时,非边缘字线均已通过擦除校验,而边缘字线尚未通过擦除校验,整个擦除群组尚未完成擦除。继续擦除至边缘字线也通过擦除校验时,非边缘字线已经被擦除至更低的阈值电压,导致整个擦除群组的阈值电压整体分布变宽。此时,阈值最低的部分单元阈值电压可能低于一过擦除校验电压,即发生过擦除。过擦除单元由于阈值电压较低,在控制栅上的电压较低时就可能处于导通状态,在相应的位线上产生漏电流,严重时可导致位线上产生较大的漏电流从而使该条位线上的数据读取发生错误。
现有技术中,通过软编程来对过擦除单元进行修正,使所有存储单元的阈值电压大于过擦除校验电压。软编程过程较为耗时,因此过擦除单元较多时会导致存储器花费较多时间在软编程过程中,严重时可能使存储器发生擦除超时失效。
针对上述问题,本发明实施例提供一种非挥发存储器。如图6所示,该非挥发存储器包括:多个存储单元,每个存储单元分别连接一条字线、一条位线、一条共用源极线(CSL),所述多个存储单元共用同一个衬底,一定数量的字线组成一个擦除群组,不同擦除群组的字线数量相同。所述字线用于操作相应的存储单元。在本发明实施例中,多条字线被划分为多个擦除群组,每个擦除群组在进行擦除操作时施加相同的电压。
不同于现有技术中同一个擦除群组内的字线为在物理上顺序相邻排列的对应方式,本发明非挥发存储器中采用一个擦除群组内的字线与另一个或多个擦除群组内的字线间隔交替错排列方式,以保证同一个擦除群组内每一条字线在擦除时受到相邻字线的总耦合电压均相同,从而可以使边缘字线擦除速度保持一致、避免出现过擦除现象。
在一种具体实施例中,一个擦除群组的每条字线间隔一个或多个其他擦除群组的至少一条字线。也就是说,一个擦除群组的每条字线可以间隔一个其他擦除群组一条字线,也可以间隔多个其他擦除群组的多条字线,所述多条字线中每条字线对应一个擦除群组,不同的字线分属于不同的擦除群组。
在另一种具体实施例中,一个擦除群组的字线两两相邻,并且两两相邻的字线作为一组字线,每组字线之间间隔一个或多个其他擦除群组的至少两条字线。也就是说,一个擦除群组的每组字线可以间隔一个其他擦除群组的一组字线(一组字线同样是指相邻的两条字线),也可以间隔多个其他擦除群组的多组字线,所述多组字线中的每组字线对应一个擦除群组,不同组的字线分属于不同的擦除群组。
在本发明实施例中,所述擦除群组包括但不限于以下任意一种:扇区、区块、库。
下面进一步举例详细说明本发明实施例非挥发存储器。
参照图7,是本发明实施例非挥发存储器的一种示例,为了清楚起见,图中仅示出了字线方向上的排列方式。
在该实施例中,每个擦除群组由若干条字线组成,同一擦除群组内的每条字线之间间隔若干条字线;相邻的若干个擦除群组的字线之间依次交错排列。如图7所示,假设共有x个擦除群组,每个擦除群组由n条字线组成,则非挥发存储器中字线的排列顺序为:擦除群组1字线1,擦除群组2字线1,…,擦除群组x字线1;擦除群组1字线2,擦除群组2字线2,…,擦除群组x字线2;…;擦除群组1字线n,擦除群组2字线n,…,擦除群组x字线n。
以擦除群组x为例,当存储器接收到擦除群组x的命令后,擦除群组x中的所有字线(字线1~字线n)同时被选中并施加擦除电压(Vers);擦除群组x的间隔字线均属于未选中的擦除群组,施加擦除禁止电压(Vinhibit)。对于选中擦除群组x中的n条字线来说,每条字线的相邻两条字线均属于未选中擦除群组并施加禁止电压。
如图8所示,以字线WLm为例,图中表示出了字线WLm上的存储单元的浮栅与其周围存在耦合效应的路径及对应的耦合电容。其中,CWF代表浮栅与其上方的字线的寄生电容,CWF'代表浮栅与其相邻字线的寄生电容,CFF代表浮栅与其相邻浮栅的寄生电容,CFS代表浮栅与衬底的寄生电容。字线WLm的两条相邻字线(字线WLm-1与字线WLm+1),都可以通过CWF'耦合至浮栅FGm、通过CWF及CFF耦合至浮栅FGm。浮栅FGm因相邻字线耦合的总电压为Vcouple_1=2*Vinhibit*(CWF*CFF/CTOT 2+CWF'/CTOT)。同理,同一擦除群组x内其余的字线因相邻字线耦合的总电压也均为Vcouple_1,因此该存储器保证了同一擦除群组内每一条字线在擦除时所处的环境均相同。
参照图9,是本发明实施例非挥发存储器的另一种示例,为了清楚起见,图中仅示出了字线方向上的排列方式。
在该实施例中,所述非挥发存储器由若干个擦除群组(擦除群组1~擦除群组x)组成,每个擦除群组由若干条字线(字线1~字线n)组成。同一擦除群组内的每两条连续字线相邻,并且与后面两条连续相邻字线之间间隔若干条字线,相邻的若干个擦除群组的字线之间相互交错排列。如图9所示,假设共有x个擦除群组,每个擦除群组由n条字线组成,则非挥发存储器中字线的排列顺序为:擦除群组1字线1,擦除群组1字线2,擦除群组2字线1,擦除群组2字线2,…,擦除群组x字线1,擦除群组x字线2;擦除群组1字线3,擦除群组1字线4,擦除群组2字线3,擦除群组2字线4,…,擦除群组x字线3,擦除群组x字线4;…;擦除群组1字线n-1,擦除群组1字线n,擦除群组2字线n-1,擦除群组2字线n,…,擦除群组x字线n-1,擦除群组x字线n。
以擦除群组x为例,当存储器接收到擦除群组x的命令后,擦除群组x中的所有字线(字线1~字线n)同时被选中并施加Vers;其余所有字线均为未选中字线并施加Vinhibit。对于选中的n条字线来说,每条字线的相邻两条字线分别为:一条同时被选中并施加Vers的字线和一条属于未选中擦除群组并施加Vinhibit的字线。
如图10所示,以字线WLm为例,图中表示出了字线WLm上的存储单元的浮栅与其周围存在耦合效应的路径及对应的耦合电容。字线WLm的两条相邻字线(WLm-1与WLm+1),都可以通过CWF'耦合至浮栅FGm、通过CWF及CFF耦合至浮栅FGm。浮栅FGm因相邻字线耦合的总电压为Vcouple_2=(Vers+Vinhibit)*(CWF*CFF/CTOT 2+CWF'/CTOT),其中,CTOT代表浮栅周围的总寄生电容。同理,同一擦除群组x内其余的字线因相邻字线耦合的总电压也均为Vcouple_2,因此该存储器保证了同一擦除群组内每一条字线在擦除时所处的环境均相同。
相应地,本发明实施例还提供一种存储器上进行擦除操作的方法,如图11所示,是本发明实施例存储器上进行擦除操作的方法的流程图,包括以下步骤:
步骤101,接收擦除命令,所述擦除命令用于指示擦除从存储器的多个擦除群组中选取的一个擦除群组。
步骤102,向选取的擦除群组中的所有字线施加擦除电压,向未选取的擦除群组中的所有字线施加擦除禁止电压;所述选取的擦除群组的字线与另一个或多个未选取的擦除群组的字线间隔交错排列。
在一种具体实施例中,所述选取的擦除群组的每条字线间隔一个或多个所述未选取的擦除群组的至少一条字线。
在另一种具体实施例中,所述选取的擦除群组的字线两两相邻,并且两两相邻的字线作为一组字线,每组字线之间间隔一个或多个所述未选取的擦除群组的至少两条字线。
在本发明实施例中,所述擦除群组可以是以下任意一种:扇区、区块、库。
本发明实施例提供的非挥发存储器,包括多个存储单元,由一定数量的字线组成一个擦除群组。基于上述非挥发存储器,在存储器上进行擦除操作时,不同于现有技术中同一个擦除群组内的字线为在物理上顺序相邻排列的对应方式,本发明非挥发存储器中采用一个擦除群组内的字线与另一个或多个擦除群组内的字线间隔交替错排列方式,保证了同一个擦除群组内每一条字线在擦除时受到相邻字线的总耦合电压均相同,从而可以使边缘字线擦除速度保持一致、避免出现过擦除现象。
本发明实施例提供的存储器不需要增加存储器的阵列面积,并且不需要增加控制电路的设计复杂度,在成本上具有优势。通过对擦除群组中字线的重新排列,可以完全消除现有技术中边缘字线耦合现象带来的字线速度不一致、存储单元阈值电压分布整体变宽、过擦增多等问题,提高存储器的可靠性和使用寿命。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种非挥发存储器,所述非挥发存储器包括:多个存储单元;多条字线,用于操作多个存储单元,所述多条字线被划分为多个擦除群组,每个擦除群组在进行擦除操作时施加相同的电压;其特征在于,一个擦除群组的字线与另一个或多个其他擦除群组的字线间隔交错排列。
2.根据权利要求1所述的非挥发存储器,其特征在于,一个擦除群组的每条字线间隔一个或多个其他擦除群组的至少一条字线。
3.根据权利要求1所述的非挥发存储器,其特征在于,一个擦除群组的字线两两相邻,并且两两相邻的字线作为一组字线,每组字线之间间隔一个或多个其他擦除群组的至少两条字线。
4.根据权利要求1至3任一项所述的非挥发存储器,其特征在于,所述擦除群组为以下任意一种:扇区、区块、库。
5.一种存储器上进行擦除操作的方法,其特征在于,包括:
接收擦除命令,所述擦除命令用于指示擦除从存储器的多个擦除群组中选取的一个擦除群组;
向选取的擦除群组中的所有字线施加擦除电压,向未选取的擦除群组中的所有字线施加擦除禁止电压;所述选取的擦除群组的字线与另一个或多个未选取的擦除群组的字线间隔交错排列。
6.根据权利要求5所述的存储器上进行擦除操作的方法,其特征在于,所述选取的擦除群组的每条字线间隔一个或多个所述未选取的擦除群组的至少一条字线。
7.根据权利要求5所述的存储器上进行擦除操作的方法,其特征在于,所述选取的擦除群组的字线两两相邻,并且两两相邻的字线作为一组字线,每组字线之间间隔一个或多个所述未选取的擦除群组的至少两条字线。
CN202110579174.8A 2021-05-26 2021-05-26 一种非挥发存储器及存储器上进行擦除操作的方法 Pending CN115410627A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110579174.8A CN115410627A (zh) 2021-05-26 2021-05-26 一种非挥发存储器及存储器上进行擦除操作的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110579174.8A CN115410627A (zh) 2021-05-26 2021-05-26 一种非挥发存储器及存储器上进行擦除操作的方法

Publications (1)

Publication Number Publication Date
CN115410627A true CN115410627A (zh) 2022-11-29

Family

ID=84155972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110579174.8A Pending CN115410627A (zh) 2021-05-26 2021-05-26 一种非挥发存储器及存储器上进行擦除操作的方法

Country Status (1)

Country Link
CN (1) CN115410627A (zh)

Similar Documents

Publication Publication Date Title
US5293337A (en) Electrically erasable programmable read-only memory with electric field decreasing controller
US6160739A (en) Non-volatile memories with improved endurance and extended lifetime
US6859394B2 (en) NAND type non-volatile semiconductor memory device
US6744670B2 (en) Non-volatile semiconductor memory device
US7394694B2 (en) Flash memory device with NAND architecture with reduced capacitive coupling effect
US6954382B2 (en) Multiple use memory chip
US8547755B2 (en) Method and apparatus of performing an erase operation on a memory integrated circuit
KR102606826B1 (ko) 비휘발성 메모리 장치 및 그 소거 방법
JP3584494B2 (ja) 半導体不揮発性記憶装置
CN106504791A (zh) 存储装置、存储系统、操作存储装置以及存储系统的方法
JP2012069224A (ja) 不揮発性半導体記憶装置
JP2011198437A (ja) 不揮発性半導体記憶装置
JP7279259B2 (ja) メモリデバイスならびにそれの消去および検証方法
US20070268749A1 (en) Method for operating non-volatile memory device
JP2010134992A (ja) 不揮発性半導体記憶装置とその書き込み方法
US8422306B2 (en) Non-volatile semiconductor memory device
US7764546B2 (en) Method and architecture for fast flash memory programming
US8508993B2 (en) Method and apparatus of performing an erase operation on a memory integrated circuit
JP2000339979A (ja) 不揮発性半導体記憶装置
CN116072191A (zh) 组对结构非易失性存储器及其操作方法
CN115410627A (zh) 一种非挥发存储器及存储器上进行擦除操作的方法
KR20080090801A (ko) 낸드 플래시 메모리소자의 소거방법
US9355714B2 (en) Nonvolatile semiconductor memory device and method of controlling the same
CN115312098B (zh) 存储单元、nand串、存储单元阵列、数据读取和写入方法
CN104882165A (zh) Flash芯片及flash芯片的擦除方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination