CN115378431A - 数模转换电路、调试方法、以及电路调试系统 - Google Patents

数模转换电路、调试方法、以及电路调试系统 Download PDF

Info

Publication number
CN115378431A
CN115378431A CN202210960649.2A CN202210960649A CN115378431A CN 115378431 A CN115378431 A CN 115378431A CN 202210960649 A CN202210960649 A CN 202210960649A CN 115378431 A CN115378431 A CN 115378431A
Authority
CN
China
Prior art keywords
digital
analog
conversion
bit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210960649.2A
Other languages
English (en)
Inventor
许刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Macrogiga Electronics Co ltd
Sichuan Giant Micro Integrated Circuit Co ltd
Original Assignee
Torch Micro Integrated Circuit Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Torch Micro Integrated Circuit Shanghai Co ltd filed Critical Torch Micro Integrated Circuit Shanghai Co ltd
Priority to CN202210960649.2A priority Critical patent/CN115378431A/zh
Publication of CN115378431A publication Critical patent/CN115378431A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种数模转换电路、调试方法、以及电路调试系统，所述数模转换电路用于将输入数字量转换为输出模拟量，所述数模转换电路包括转换网络、模拟开关以及求和电路，所述转换网络为梯形网络，所述梯形网络包括参数一致的多个位转换单元，所述数模转换电路还包括第一开关阵列，所述参数一致的多个位转换单元通过所述第一开关阵列相互级联，所述第一开关阵列用于切换各所述位转换单元之间的级联顺序。所述数模转换电路的调试方法用于所述的数模转换电路。所述调试系统包括所述的数模转换电路、基准电源、测量器以及控制单元。本发明的数模转换电路、调试方法、以及电路调试系统转换精度高，且制造方便。

Description

数模转换电路、调试方法、以及电路调试系统
技术领域
本发明涉及集成电路技术领域，特别是涉及数模转换电路。
背景技术
随着世界信息化的发展，数模转换器已经成为许多电子系统中必不可少的组成部分。数模转换器是将在幅度上和时间上离散的输入数字量Din转换为在时间和幅度上都连续的输出模拟量Uout。输入数字量Din包括从最低位到高位依次排列的多个二进制位Di(其中i＝0，1，2，…，m)，Din＝20×D0+21×D1+22×D2+…+2m×Dm。数模转换器一般包括基准电源、转换网络以及求和电路等。基准电源提供基准电压Uref或基准电流。转换网络包括多个位转换单元，各个位转换单元与输入数字量Din的各个二进制位一一对应，位转换单元将对应的二进制位转换为加权模拟量Ui，Ui＝Uref×2i×Di。求和电路将各加权模拟量相加并放大得到输出模拟量Uout，输出模拟量Uout＝(U0+U1+U2+…+Um)×A＝(Uref×20×D0+Uref×21×D1+Uref×22×D2+…+Uref×2m×Dm)×A＝Uref×Din×A，其中A为放大器的增益。
数模转换器的精度是评价转换器性能的重要指标。它会决定在转换过程中会产生多少失真，噪声等。数模转换器的按照转换网络的不同可分为传统参数加权网络和梯形网络。传统参数加权网络的典型结构例如权电阻网络、权电流网络、权电容网络等，位转换单元的元件参数呈几何级增长，元件参数范围过宽，难以保证参数比值的精度。梯形网络的典型结构例如R-2R梯形电阻网络、C-2C开关电容网络等。R-2R梯形电阻网络如ISBN号为1-4020-7500-6，书名为《CMOS INTEGRATED ANALOG-TO-DIGITAL AND DIGITAL-TO-ANALOGCONVERTERS》一书中公开的“R-2R ladder network”。C-2C开关电容网络例如的“IEEESOLID-STATE CIRCUITS MAGAZINE”期刊中标题为“The R-2R and C-2C Ladders”的英文文献公开的“The basic C-2C ladder”。梯形网络的各个位转换单元相同，例如梯形电阻网络中的所有电阻一共只有R和2R这两个元件参数，电阻阻值相差不大，便于集成。
随着集成电路的发展，越来越多的数模转换器被集成在系统芯片上(SOC)，也同时要求，转换器的设计需要更加精简设计思路来降低成本。同时，需要尽可能减少由于制造工艺的原因造成的器件的偏差和不匹配。
对于梯形网络，随着转换位的位置提高，以二进制为例，从LSB(最低位)到MSB(最高位)，其级联的转换单元的精度要求是以2的倍数提高的，加大了集成电路的制造难度。
公开号为CN113131942A，名称为“一种数模转换器”的中国专利公开了一种分段式结构，将R-2R级联结构加上电阻分压结构，来提高转换器在高比特部分(MSB)的单调性。但是，该结构中的MSB的电阻串的精度要求同样需要设计有足够的余量来满足整体的转换精度要求。因此，这部分的电阻面积需要设计的足够大，来达到精度要求。
公开号为CN110572159A，名称为“一种R-2R梯形网络架构的数模转换器”的中国专利公开了一种R-2R的级联型数字模拟转换器，通过调节串联开关的尺寸和数目，来提高级联结构中，每一级的匹配。但是，由于工艺的漂移，这种方法无法在实际中提升转换器的精度的一致性。
公开号为CN109547026A，名称为“一种基于R-2R电阻网络的电流舵型数模转换器”的中国专利公开了一种电流舵型的R-2R的级联型的数字模拟转换器电路。该设计中忽略了电阻和电流舵的匹配问题，在实际生产中，仍会出现精度问题。
芯片“AD7568,Octal 12-bit DAC,datasheet,Analog Devices Inc”是个典型的电阻阶梯形数字模拟转换电路，由于受制造工艺的影响(电阻匹配大约0.5％)，其精度限制在12bit。
公开号为US6400300B1的美国专利描述了一种用另一个辅助电阻串来校准主电阻串的电路，来补偿由于芯片中电阻不匹配引起的DAC精度的下降。该电路复杂，并需要额外的功耗。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种数模转换电路，转换精度高，且制造方便。
为实现上述目的及其他相关目的，本发明提供一种数模转换电路，用于将输入数字量转换为输出模拟量，所述数模转换电路包括转换网络、模拟开关以及求和电路，所述转换网络包括相互级联的多个位转换单元，各所述位转换单元将所述输入数字量中的各二进制位分别转换为相应大小的加权模拟量，所述求和电路用于将各所述加权模拟量相加得到所述输出模拟量，所述转换网络为梯形网络，所述梯形网络包括参数一致的多个位转换单元，所述数模转换电路还包括第一开关阵列，所述参数一致的多个位转换单元通过所述第一开关阵列相互级联，所述第一开关阵列用于切换各所述位转换单元之间的级联顺序。
在本发明的一实施例中，所述梯形网络包括R-2R梯形电阻网络、C-2C开关电容网络、或R-2R电流舵网络中的至少一者。
在本发明的一实施例中，所述数模转换电路还包括存储单元，所述存储单元用于存储排序数据，所述第一开关阵列根据所述排序数据切换各所述位转换单元之间的级联顺序。
在本发明的一实施例中，所述第一开关阵列包括多根行线、多根列线以及多个第一数控开关，所述行线与所述列线相互交叉，所述数控开关连接在所述行线与所述列线的交叉位置，所述数控开关根据所述排序数据将相互交叉的所述行线与所述列线导通或断开；所述位转换单元具有输入端子、输出端子以及数控端子，各所述位转换单元的输入端子分别连接于不同的列线，各所述位转换单元的输出端子分别连接于不同的行线，各所述位转换单元的数控端子通过相应的所述模拟开关接地或接基准电源。
在本发明的一实施例中，所述数模转换电路具有并行输入引脚，所述并行输入引脚用于接收所述输入数字量，所述数模转换电路还包括数码排序模块，所述数码排序模块耦接在所述并行输入引脚和所述梯形网络之间；所述数码排序模块用于：根据所述排序数据，将所述输入数字量的各二进制位重新排序得到重排数字量，并将所述重排数字量输入所述梯形网络。
在本发明的一实施例中，所述数码排序模块包括数据选择器和/或数据分配器。
为实现上述目的及其他相关目的，本发明还提供一种数模转换电路的调试方法，用于调试所述的数模转换电路，所述调试方法包括：
步骤一，选择一个位转换单元作为精度测试单元，设置所述输入数字量，使仅所述精度测试单元输出的加权模拟量的值非零，其余位转换单元输出的加权模拟量的值为零；
步骤二，记录所述加权模拟量对应的输出模拟量的实测输出数值；
步骤三，计算所述实测输出数值相对于预设值的误差；
步骤四，重复所述步骤一～步骤三，得到各所述位转换单元的误差；
步骤五，根据各所述位转换单元的误差重新调整所述第一开关阵列的开关状态，使各所述位转换单元达到新的级联状态，在新的级联状态下，误差较小的位转换单元对应转换所述输入数字量的较高位。
在本发明的一实施例中，所述步骤三具体包括：
将所述实测输出数值与预设值作差，得到差值；
对所述差值的取绝对值，得到所述误差。
为实现上述目的及其他相关目的，本发明还提供一种调试系统，包括所述的数模转换电路、基准电源、测量器以及控制单元；所述基准电源为所述转换网络提供基准电压或基准电流；所述控制单元用于向所述并行输入引脚发送第一输入数字量，所述第一输入数字量使各个所述位转换单元中仅有一个输出的加权模拟量的值非零，输出的加权模拟量非零的位转换单元为精度测试单元；所述数模转换电路将所述第一输入数字量转换为第一实测模拟量；所述测量器将所述第一实测模拟量转换为第一实测数字量；所述控制单元还用于将所述实测数字信号与预设值比较，得到所述精度测试单元的精度数据；所述控制单元还根据各转换单元的精度数据得到所述排序数据
为实现上述目的及其他相关目的，本发明还提供一种调试系统，包括所述的数模转换电路、基准电源、测量器以及控制单元；所述基准电源为所述转换网络提供基准电压或基准电流；所述控制单元用于向所述存储单元发送第一排序数据，所述第一排序数据使所述转换网络中仅接入一个位转换单元，接入所述转换网络的位转换单元为精度测试单元；所述数模转换电路将所述输入数字量转换为第一实测模拟量；所述测量器将所述第一实测模拟量转换为第一实测数字量；所述控制单元还用于将所述实测数字信号与预设值比较，得到所述精度测试单元的精度数据；所述控制单元还根据各转换单元的精度数据得到所述排序数据。
如上所述，本发明的数模转换电路，转换精度高，且制造方便。
附图说明
图1显示为现有数模转换电路的结构框图。
图2显示为现有数模转换电路具体电路图。
图3显示为本发明数模转换电路一实施例的结构框图。
图4显示为本发明调试系统一实施例的结构框图。
图5显示为本发明数模转换电路另一实施例的结构框图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
图1为现有的数模转换电路的示意性框图，用于将输入数字量Din转换为输出模拟量Uout。参阅图1，现有的数模转换电路包括转换网络、模拟开关(图1中未示出)以及求和电路，转换网络包括相互级联的多个位转换单元，各位转换单元将输入数字量中的各二进制位分别转换为相应大小的加权模拟量，求和电路用于将各加权模拟量相加得到输出模拟量Uout。求和电路通常设有放大器，该放大器用于将输出模拟量放大后输出。现有的数模转换电路一般还包括提供基准电压Uref或基准电流的基准电源。需要说明的是，图1仅为简要的示意性框图，由于实际的电路结构复杂多变，图1中的箭头方向与实际的电流方向可能一致，也可能相反。
图2为一种现有的R-2R梯形网络的数模转换电路的结构示意图，该梯形网络包括m+1个位转换单元，每个位转换单元均包括输入端子T-I、输出端子T-O以及数控端子T-D。在不考虑制造误差的情况下，各位转换单元的结构和参数相同，均包括电阻R和电阻2R。电阻R的第一端连接输入端子T-I，电阻R的第二端连接输出端子T-O。电阻2R的第一端连接输入端子T-I，电阻2R的第二端连接数控端子T-D。数控端子T-D连接模拟开关S，通过模拟开关S选择接地或接基准电源。该结构虽然通过级联结构避免了各个位转换单元的参数呈指数增长，但是仍要求各个位转换单元的精度呈指数增长。
为了进一步提高数模转换电路的转换精度，目前已知的改良方式大多局限在对各个位转换单元增加补偿元件，来分别改善各级位转换单元的精度，从而提高数模转换电路的整体精度。这些现有的改良结构未能充分利用各工艺误差的不一致性来直接从整体布局上提高数模转换电路的转换精度。
为了兼顾转换精度和制造难度，请参阅图3～图5，本发明提供一种数模转换电路，用于将输入数字量Din转换为输出模拟量Uout。数模转换电路包括转换网络、模拟开关(图3中未示出)以及求和电路，转换网络包括相互级联的多个位转换单元，各位转换单元将输入数字量中的各二进制位分别转换为相应大小的加权模拟量，求和电路用于将各加权模拟量相加得到输出模拟量。转换网络为梯形网络，梯形网络包括参数一致的多个位转换单元，数模转换电路还包括第一开关阵列，参数一致的多个位转换单元通过第一开关阵列相互级联，第一开关阵列用于切换各位转换单元之间的级联顺序。
本发明的数模转换电路，在经过半导体工艺制造完成之后，各个位转换单元之间的级联顺序并不固定，而是各个位转换单元均连接于第一开关阵列。因此，允许在产品出产之前，或者在出产之后，通过对第一开关阵列进行调试，来改变各个位转换单元之间的级联顺序，从而选出整体转换精度的级联顺序，以此来提高数模转换电路，而无需增加额外的误差补偿元件。需要说明的是，本实施例中，就第一开关阵列本身而言，可采用现有技术，例如采用矩阵开关、可编程电路等。
从上述原理可知，只要求转换网络包括多个相同的重复单元即可实现本发明的方案。实际上，根据元件类型的不同，梯形网络可以有多种现有的可选择形式，例如，本发明的梯形网络可以是R-2R梯形电阻网络、C-2C开关电容网络、或R-2R电流舵网络中的一种，也可以任意两种的组合。当然，现有技术中也可能存在除上述三种结构之外的其它梯形网络，仍属于本发明申请的保护范围，不再一一列举。
参考图4，在一实施例中，数模转换电路还包括存储单元，存储单元用于存储排序数据，第一开关阵列根据排序数据切换各位转换单元之间的级联顺序。本实施例通过设置存储单元，当数模转换电路集成于同一芯片时，可利用存储单元的记忆数据将转换网络保持在最优的级联状态。
参考图5，具体的，在一实施例中，第一开关阵列包括多根行线、多根列线以及多个第一数控开关，行线与列线相互交叉，数控开关连接在行线与列线的交叉位置，数控开关根据排序数据将相互交叉的行线与列线导通或断开；位转换单元具有输入端子T-I、输出端子T-O以及数控端子T-D，各位转换单元的输入端子分别连接于不同的列线，各位转换单元的输出端子分别连接于不同的行线，各位转换单元的数控端子通过相应的模拟开关接地或接基准电源。需要说明的是，本实施例的行线和列线是相对而言的，与各自实际的空间走向无关。
具体的，数模转换电路的求和电路包括图5中的放大器OP，第一开关阵列的第一行线L-R-1通过电阻2R接地，第一开关阵列的第一列线L-C-1连接放大器OP的输入端。设测得精度最低的位转换单元为最劣转换单元，由于最劣转换单元的输入端子T-I可通过各数控开关与任一行线连接，可通过排序数据将最劣转换单元的输入端子T-I连接至第一行线L-R-1，使其得到最小的权重，这样在相同制造误差的条件下，可将制造误差的危害降到最低。其余位转换单元的排布方法依此类推，不再赘述。
由于转换网络中各个位转换单元的实际空间位置在半导体工艺制造完成后已固定，第一开关阵列改变的仅仅是逻辑上的级联位置而非空间位置。因此，使用时需要对输入数字量的各个二进制位的排序进行相应调整。为了让用户免于调整输入数字量的序列，让数模转换电路使用更方便，在一实施例中，数模转换电路具有并行输入引脚(图5中未示出)，并行输入引脚用于接收输入数字量，数模转换电路还包括数码排序模块，数码排序模块耦接在并行输入引脚和梯形网络之间；数码排序模块用于：根据排序数据，将输入数字量的各二进制位重新排序得到重排数字量，并将重排数字量输入梯形网络。
具体的，在一实施例中，数码排序模块包括数据选择器和/或数据分配器。例如，数码排序模块可以包括多个数据选择器，各数据选择器的输入端连接各并行输入引脚，不同数据选择器的输出端连接不同的位转换单元。数据分配器的连接方式与此相反，不再赘述。数据选择器和/或数据分配器的控制信号来自存储单元。
本发明还提供一种数模转换电路的调试方法，用于调试以上任一实施例的数模转换电路，调试方法包括：
步骤一，选择一个位转换单元作为精度测试单元，设置输入数字量，使仅精度测试单元输出的加权模拟量的值非零，其余位转换单元输出的加权模拟量的值为零；
步骤二，记录加权模拟量对应的输出模拟量的实测输出数值；
步骤三，计算实测输出数值相对于预设值的误差；
步骤四，重复步骤一～步骤三，得到各位转换单元的误差；
步骤五，根据各位转换单元的误差重新调整第一开关阵列的开关状态，使各位转换单元达到新的级联状态，在新的级联状态下，误差较小的位转换单元对应转换输入数字量的较高位。
具体的，在一实施例中，步骤三具体包括：将实测输出数值与预设值作差，得到差值；对差值的取绝对值，得到误差。
具体的，在一实施例中，步骤三中的预设值为假设理想状态下的理论计算值。在另一实施例中，步骤三中的预设值为各实测输出数值的均方根RMS。
参考图4，本发明还提供一种调试系统，包括数模转换电路、基准电源、测量器以及控制单元；基准电源为转换网络提供基准电压或基准电流；控制单元用于向并行输入引脚发送第一输入数字量，第一输入数字量使各个位转换单元中仅有一个输出的加权模拟量的值非零，输出的加权模拟量非零的位转换单元为精度测试单元；数模转换电路将第一输入数字量转换为第一实测模拟量；测量器将第一实测模拟量转换为第一实测数字量；控制单元还用于将实测数字信号与预设值比较，得到精度测试单元的精度数据；控制单元还根据各转换单元的精度数据得到排序数据。需要说明的是，本实施例中的测量器和控制单元仅在芯片出产之前的调试阶段起作用，将芯片的精度调试到最高之后不再需要测量器和控制单元，故测量器和控制单元可以不集成在数模转换器内。
参考图4，本发明还提供一种调试系统，包括数模转换电路、基准电源、测量器以及控制单元；基准电源为转换网络提供基准电压或基准电流；控制单元用于向存储单元发送第一排序数据，第一排序数据使转换网络中仅接入一个位转换单元，接入转换网络的位转换单元为精度测试单元；数模转换电路将输入数字量转换为第一实测模拟量；测量器将第一实测模拟量转换为第一实测数字量；控制单元还用于将实测数字信号与预设值比较，得到精度测试单元的精度数据；控制单元还根据各转换单元的精度数据得到排序数据。需要说明的是，本实施例中的测量器和控制单元仅在芯片出产之前的调试阶段起作用，将芯片的精度调试到最高之后不再需要测量器和控制单元，故测量器和控制单元可以不集成在数模转换器内。
在一实施例中，数模转换电路的并行输入引脚为差分信号脚。转换网络以及求和电路设置两套，分别将差分信号的正极信号和负极信号转换为模拟量。
本发明另一实施例的操作方法如下：
(1)将放大器设置为测量状态；测量状态可以为校准特殊设计，也可以与正常转换状态共用；
(2)分别将每个位转换单元的输入接在基准电源，输出接在放大器输入端，测量放大器的输出，得到各精度测试单元对应的实测输出数值M_Di，(i＝0...m)，M为放大系数；
(3)计算各实测输出数值M_Di(i＝0...m)的均值
Figure BDA0003792700590000081
均值
Figure BDA0003792700590000082
的计算公式如下：
Figure BDA0003792700590000083
分别计算各个位转换单元的绝对误差ΔM_Di，绝对误差ΔM_Di的计算公式如下：
Figure BDA0003792700590000084
其中，M_Di为该位转换单元对应的实测输出数值。
(4)根据位转换单元的绝对误差ΔM_Di，得到排序数据{S_D0,S_D1,...S_Dm}，并将排序数据保存到存储单元中。该操作可以是芯片系统上电过程中，采用系统或芯片内部的测量部分电路来实现，并存储结果；该操作也可以在芯片出厂前通过专用的测试工具或系统来实现图中的测量部分的功能；
(5)将放大器设置为正常放大状态；
(6)读取存储单元保存的排序数据，该排序数据表达了各个位转换单元的精度大小；
(7)在开关阵列中，按照读取出来的排序数据，将各个位转换单元排序，将精度最好的，即与均方根绝对误差最小的位转换单元排在最高位；绝对误差第二小的排在次高位；依此类推；
(8)在数码排序模块中，各个位转换单元的数字输入也根据读取出来的排序数据重新安排。
本发明在器件出厂或使用前，对数字模拟转换器中的级联单位转换单元进行测量。将测量得到的由于制造误差引起的器件误差，通过放大和测量，与理想结果进行求差和排序。获得各个单位转换单元的精度好坏，将级联的各个单元按照精度好坏排序。将精度最好的单位转换单元放在数模转换的最高位，依次类推。这样，重组后的级联型数值模拟转换器可以获得最好的精度。适合在深亚微米集成电路工艺中实现，具有较高的产业利用价值。
本发明优化了传统级联型数字模拟转换电路的器件匹配的问题，特别是在高位(MSB)转换上的精度问题；对于自然信号，大部分信息都是在参考源中心位置(MSB附近)，比如音频处理用的数字模拟转换器，本发明具有更优秀的小信号特性。
本发明充分利用深亚微米工艺下，数字电路和模拟开关面积小的优势，更加易于实现；成本低。
本发明在工艺的匹配和精度都有限的情况下，通过校准和排序的方法，在不增加核心模拟器件面积的情况下，可以获得更高的转换精度。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。不同实施例中的技术特征体现在同一附图中时，可视为该附图也同时披露了所涉及的各个实施例的组合例。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.数模转换电路，用于将输入数字量转换为输出模拟量，所述数模转换电路包括转换网络、模拟开关以及求和电路，所述转换网络包括相互级联的多个位转换单元，各所述位转换单元将所述输入数字量中的各二进制位分别转换为相应大小的加权模拟量，所述求和电路用于将各所述加权模拟量相加得到所述输出模拟量，其特征在于，所述转换网络为梯形网络，所述梯形网络包括参数一致的多个位转换单元，所述数模转换电路还包括第一开关阵列，所述参数一致的多个位转换单元通过所述第一开关阵列相互级联，所述第一开关阵列用于切换各所述位转换单元之间的级联顺序。
2.根据权利要求1所述的数模转换电路，其特征在于，所述梯形网络包括R-2R梯形电阻网络、C-2C开关电容网络、或R-2R电流舵网络中的至少一者。
3.根据权利要求1所述的数模转换电路，其特征在于，所述数模转换电路还包括存储单元，所述存储单元用于存储排序数据，所述第一开关阵列根据所述排序数据切换各所述位转换单元之间的级联顺序。
4.根据权利要求3所述的数模转换电路，其特征在于，所述第一开关阵列包括多根行线、多根列线以及多个第一数控开关，所述行线与所述列线相互交叉，所述数控开关连接在所述行线与所述列线的交叉位置，所述数控开关根据所述排序数据将相互交叉的所述行线与所述列线导通或断开；所述位转换单元具有输入端子、输出端子以及数控端子，各所述位转换单元的输入端子分别连接于不同的列线，各所述位转换单元的输出端子分别连接于不同的行线，各所述位转换单元的数控端子通过相应的所述模拟开关接地或接基准电源。
5.根据权利要求4所述的数模转换电路，其特征在于，所述数模转换电路具有并行输入引脚，所述并行输入引脚用于接收所述输入数字量，所述数模转换电路还包括数码排序模块，所述数码排序模块耦接在所述并行输入引脚和所述梯形网络之间；所述数码排序模块用于：根据所述排序数据，将所述输入数字量的各二进制位重新排序得到重排数字量，并将所述重排数字量输入所述梯形网络。
6.根据权利要求5所述的数模转换电路，其特征在于，所述数码排序模块包括数据选择器和/或数据分配器。
7.数模转换电路的调试方法，用于调试如权利要求1～6中任一项所述的数模转换电路，其特征在于，所述调试方法包括：
步骤一，选择一个位转换单元作为精度测试单元，设置所述输入数字量，使仅所述精度测试单元输出的加权模拟量的值非零，其余位转换单元输出的加权模拟量的值为零；
步骤二，记录所述加权模拟量对应的输出模拟量的实测输出数值；
步骤三，计算所述实测输出数值相对于预设值的误差；
步骤四，重复所述步骤一～步骤三，得到各所述位转换单元的误差；
步骤五，根据各所述位转换单元的误差重新调整所述第一开关阵列的开关状态，使各所述位转换单元达到新的级联状态，在新的级联状态下，误差较小的位转换单元对应转换所述输入数字量的较高位。
8.根据权利要求7所述的数模转换电路的调试方法，其特征在于，所述步骤三具体包括：
将所述实测输出数值与预设值作差，得到差值；
对所述差值的取绝对值，得到所述误差。
9.调试系统，其特征在于，包括权利要求5所述的数模转换电路、基准电源、测量器以及控制单元；所述基准电源为所述转换网络提供基准电压或基准电流；所述控制单元用于向所述并行输入引脚发送第一输入数字量，所述第一输入数字量使各个所述位转换单元中仅有一个输出的加权模拟量的值非零，输出的加权模拟量非零的位转换单元为精度测试单元；所述数模转换电路将所述第一输入数字量转换为第一实测模拟量；所述测量器将所述第一实测模拟量转换为第一实测数字量；所述控制单元还用于将所述实测数字信号与预设值比较，得到所述精度测试单元的精度数据；所述控制单元还根据各转换单元的精度数据得到所述排序数据。
10.调试系统，其特征在于，包括权利要求5所述的数模转换电路、基准电源、测量器以及控制单元；所述基准电源为所述转换网络提供基准电压或基准电流；所述控制单元用于向所述存储单元发送第一排序数据，所述第一排序数据使所述转换网络中仅接入一个位转换单元，接入所述转换网络的位转换单元为精度测试单元；所述数模转换电路将所述输入数字量转换为第一实测模拟量；所述测量器将所述第一实测模拟量转换为第一实测数字量；所述控制单元还用于将所述实测数字信号与预设值比较，得到所述精度测试单元的精度数据；所述控制单元还根据各转换单元的精度数据得到所述排序数据。
CN202210960649.2A 2022-08-11 2022-08-11 数模转换电路、调试方法、以及电路调试系统 Pending CN115378431A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210960649.2A CN115378431A (zh) 2022-08-11 2022-08-11 数模转换电路、调试方法、以及电路调试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210960649.2A CN115378431A (zh) 2022-08-11 2022-08-11 数模转换电路、调试方法、以及电路调试系统

Publications (1)

Publication Number Publication Date
CN115378431A true CN115378431A (zh) 2022-11-22

Family

ID=84065103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210960649.2A Pending CN115378431A (zh) 2022-08-11 2022-08-11 数模转换电路、调试方法、以及电路调试系统

Country Status (1)

Country Link
CN (1) CN115378431A (zh)

Similar Documents

Publication Publication Date Title
KR100304955B1 (ko) 디지털/아날로그변환기
KR101972689B1 (ko) Dac 커패시터 어레이 및 아날로그-디지털 컨버터, 아날로그-디지털 컨버터 전력 소비를 감소하는 방법
JP3253901B2 (ja) デジタル／アナログ変換器
US7903013B2 (en) Semiconductor device
US10862498B1 (en) Calibration circuit and calibration method for ADC
GB2044566A (en) Calibrating a digital to analogue converter
US5703586A (en) Digital-to-analog converter having programmable transfer function errors and method of programming same
US20140184432A1 (en) Analog to digital converter and method for evaluating capacitor weighting of digital-to-analog converter thereof
US20120133538A1 (en) Resistor devices and digital-to-analog converters using the same
KR20180044232A (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
KR20050003442A (ko) Ｄ/ａ 변환기 교정 방법 및 ｄ/ａ 변환기
KR101478544B1 (ko) 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치 및 방법.
CN109921798B (zh) 分段式电流舵数模转换器电路及校准方法
CN101425805B (zh) 高分辨率小面积数模转换电路
CN109660254B (zh) 一种用于数模转换器的电阻校准设备及方法
CN114172512A (zh) 多通道过采样噪声整形逐次渐进型模数转换器及转换方法
US11424754B1 (en) Noise-shaping analog-to-digital converter
CN114401006A (zh) 一种逐次逼近型adc的电容校准方法
US20010054975A1 (en) Current source cell arrangement, method of selecting current source cell and current addition type digital-to-analog converter
CN103746693A (zh) 一种消除电容失配误差的校准电路
CN115378431A (zh) 数模转换电路、调试方法、以及电路调试系统
CN110535467B (zh) 逐步逼近型模数转换装置的电容阵列校准方法和装置
KR20180075319A (ko) 스위칭 노이즈가 개선된 다단 저항열 디지털-아날로그 변환기
CN113517891B (zh) 一种应用于数模转换器的线性校准系统和方法
CN108649957A (zh) 带校准型归一化桥接电容转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: Room 1104-1105, No. 257 Xiangke Road, China (Shanghai) Pilot Free Trade Zone, Pudong New Area, Shanghai, March 2012

Applicant after: SHANGHAI MACROGIGA ELECTRONICS Co.,Ltd.

Address before: Floor 3, building 19, building 8, No. 498, GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120

Applicant before: Torch Micro Integrated Circuit (Shanghai) Co.,Ltd.

Country or region before: China

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20240424

Address after: No. 1037-1, 10th Floor, Building 1, No. 2 Qinglong Street, Baixi Street, Xuzhou District, Yibin City, Sichuan Province, 644600

Applicant after: Sichuan Giant Micro Integrated Circuit Co.,Ltd.

Country or region after: China

Applicant after: SHANGHAI MACROGIGA ELECTRONICS Co.,Ltd.

Address before: Room 1104-1105, No. 257 Xiangke Road, China (Shanghai) Pilot Free Trade Zone, Pudong New Area, Shanghai, March 2012

Applicant before: SHANGHAI MACROGIGA ELECTRONICS Co.,Ltd.

Country or region before: China

TA01 Transfer of patent application right