CN115361780A - 一种内埋元器件的硬质封装结构及其制备方法 - Google Patents
一种内埋元器件的硬质封装结构及其制备方法 Download PDFInfo
- Publication number
- CN115361780A CN115361780A CN202211031590.5A CN202211031590A CN115361780A CN 115361780 A CN115361780 A CN 115361780A CN 202211031590 A CN202211031590 A CN 202211031590A CN 115361780 A CN115361780 A CN 115361780A
- Authority
- CN
- China
- Prior art keywords
- hard substrate
- hard
- substrate
- packaging structure
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种内埋元器件的硬质封装结构,包括开有第一窗口的胶粘层;贴设于胶粘层的上表面的第一硬质基板,开有与第一窗口共同形成容置腔的第二窗口;第二硬质基板,贴设于胶粘层的下表面、设有位于容置腔中的焊盘,第一硬质基板和第二硬质基板中至少三面设有线路,当第一硬质基板和/或第二硬质基板的双面设有线路时,第一硬质基板的双面线路和/或第二硬质基板的双面路线之间电导通,第一硬质基板和第二硬质基板之间电导通;元器件,键合在焊盘上;绝缘层,其材质为流动性树脂,绝缘层填充于容置腔中、包覆元器件,使该硬质封装结构更薄、不易损伤元器件。本发明还涉及一种上述内埋元器件的硬质封装结构的制备方法。
Description
技术领域
本发明涉及线路板,尤其是涉及一种内埋元器件的硬质封装结构,还涉及前述内埋元器件的硬质封装结构的制备方法。
背景技术
半导体封装技术对于发挥功率半导体器件的功能至关重要。良好电隔离和热管理,最小的寄生电容,极少的分布电感,都要通过精心设计封装结构来实现。半导体封装技术领域中常用到封装基板,封装基板是Substrate(简称SUB),即印刷线路板中的术语。基板可为芯片提供电连接、保护、支撑、散热、组装等功效,以实现多引脚化,缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。目前,封装基板正朝着高密度化的方向发展,例如将元件内埋于多层线路板中。
专利号为ZL201210586713.1(授权公告号为CN103904062A)的中国发明专利公开了一种内埋式电子元件封装结构,其包括核心层、电子元件、第一介电层、第二介电层。该核心层设有贯通的容置槽,电子元件位于容置槽内。第一介电层及第二介电层分别由上及下压合于电子元件及核心层上,以将电子元件及核心层包覆于第一介电层及第二介电层内。其中,第一介电层和第二介电层的材质例如为半固化树脂(prepreg,PP)。
上述内埋式电子元件封装结构存在以下不足:①由于常规的半固化树脂PP为“树脂+玻纤布+填料”的结构,在封装结构压合时玻纤布会挤压到元器件,导致元器件损伤或损坏,而且,半固化树脂PP填充时容易在元器件周围形成缝隙,发生填充空洞,从而造成封装结构产品可靠性失效;②该内埋式电子元件封装结构有一层固化板和两层半固化板,导致封装结构较厚;③由于半固化树脂PP固化前呈熔融状态,使该封装结构在组装时需要先用支撑件和可剥离膜贴装元器件,当元器件在固化后的半固化树脂PP上固定住以后再移除支撑件和可剥离膜,使该封装结构的制备工艺流程长,影响封装结构的加工效率。
发明内容
本发明所要解决的第一个技术问题是针对上述的技术现状而提供一种不容易损伤元器件、且更薄的内埋元器件的硬质封装结构。
本发明所要解决的第二个技术问题是针对上述的技术现状而提供一种上述内埋元器件的硬质封装结构的制备方法,工艺流程更短从而加工效率更高。
本发明所要解决的第三个技术问题是针对上述的技术现状而提供一种上述内埋元器件的硬质封装结构的制备方法,能够有效防止元器件周围形成缝隙从而避免造成封装结构产品可靠性失效。
本发明解决上述的第一个技术问题所采用的技术方案为:一种内埋元器件的硬质封装结构,其特征在于:包括
胶粘层,其上开有第一窗口;
第一硬质基板,贴设于所述胶粘层的上表面、且开有与所述第一窗口对应的第二窗口,该第二窗口与第一窗口共同形成容置腔;
第二硬质基板,贴设于所述胶粘层的下表面、并设有位于所述容置腔中的焊盘,所述第一硬质基板和第二硬质基板中至少三面设有线路,且当所述第一硬质基板和/或第二硬质基板的双面设有线路时,所述第一硬质基板的双面线路和/或第二硬质基板的双面线路之间电导通,此外,所述第一硬质基板和第二硬质基板之间电导通;
元器件,键合在所述焊盘上;
绝缘层,其材质为流动性树脂,所述绝缘层填充于所述容置腔中、并包覆所述元器件。
“所述第一硬质基板和第二硬质基板中至少三面设有线路,”是指第一硬质基板的单面设有线路、第二硬质基板的双面设有线路,或者,第一硬质基板的双面设有线路、第二硬质基板的单面设有线路,或者,第一硬质基板的双面和第二硬质基板的双面均设有线路。
为了使硬质封装结构强度更高,所述胶粘层为半固化树脂或封胶材料,该封胶材料包含主相与分散于所述主相中的填料。胶粘层的材质设计,使第一硬质基板和第二硬质基板通过压合粘接在一起。为了避免压合变形损伤元器件,推荐的通用压合叠构为:镜面钢板/缓冲材/产品/缓冲材/镜面钢板。可根据不同封装结构产品的厚度,搭配不同层数的缓冲材,目的是防止缓冲材挤入内埋元器件位置,损伤元器件。
为了进一步提升装配密度,所述第一硬质基板和第二硬质基板共同构成芯板组件,且所述第一硬质基板的上表面和/或第二硬质基板的下表面还叠合有增层结构。增层结构可参考现有技术。通过增层结构的设计,能够使元器件内埋在不同的层数中,可实现单层埋入,也可以实现多层同时埋入的目的。
本发明解决上述的第二个技术问题所采用的技术方案为:一种如前所述的内埋元器件的硬质封装结构的制备方法,其特征在于,依次包括如下步骤:
S1、第一硬质基板、第二硬质基板投料;
S2、对第一硬质基板和/或第二硬质基板进行第一次加工,以使第一硬质基板的双面路线之间和/或第二硬质基板的双面路线之间能够电导通;
S3、在第一硬质基板的下表面和/或第二硬质基板的上表面制作线路;
S4、在第一硬质基板和胶粘层上在对应焊盘的位置分别开窗;
S5、将元器件贴装于焊盘上,并将第一硬质基板、第二硬质基板通过胶粘层粘接在一起;
S6、在容置腔中采用印刷或涂布工艺填充绝缘层;
S7、对第一硬质基板、胶粘层和第二硬质基板进行第二次加工,以使第一硬质基板和第二硬质基板之间能够电导通;
S8、在第一硬质基板的上表面和/或第二硬质基板的下表面制作线路。
在步骤S4中,开窗大小根据元器件尺寸、产品空间进行定义,一般开窗的单边尺寸比元器件内埋空间大0.1mm;在步骤S5中,可根据不同元器件贴装的工艺,元器件贴装与基板粘接的工艺可以互换,实现多工艺搭配,即可以先进行元器件贴装,再压合;或者先压合,再进行元器件贴装。
本发明解决上述的第三个技术问题所采用的技术方案为:所述绝缘层的材质为印刷类树脂,且所述印刷工艺为真空印刷工艺,从而能够有效减少绝缘层填充时缝隙的产生,改善填充空洞现象,使填充性更好,从而避免造成封装结构产品可靠性失效。
进一步设计,所述绝缘层的材质为塞孔树脂。塞孔树脂流动性好、硬度合适的特点,研磨的切削性好,且塞孔树脂的表面利于物理或者化学的金属化。
为了防止填充树脂材料后在元器件内埋处的表面有凸起,在步骤S5和S6之间,还设有研磨工艺,该研磨工艺对绝缘层的上表面进行研磨,而使绝缘层与所述第一硬质基板的上表面齐平,从而使内埋元器件位置的表面无高低差,表面平整。该研磨工艺优先选用不织布或者陶瓷研磨。
本发明解决上述的第二个技术问题所采用的技术方案为:依次包括如下步骤:
S1、第一硬质基板、第二硬质基板投料;
S2、对第一硬质基板和/或第二硬质基板进行第一次加工,以使第一硬质基板的双面路线之间和/或第二硬质基板的双面路线之间能够电导通;
S3、在第一硬质基板的下表面和/或第二硬质基板的上表面制作线路;
S4、在第一硬质基板和胶粘层上在对应焊盘的位置分别开窗;
S5、将元器件贴装于焊盘上,并将第一硬质基板、第二硬质基板通过胶粘层粘接在一起;
S6、在容置腔中采用印刷或涂布工艺填充绝缘层;
S7、对第一硬质基板、胶粘层和第二硬质基板进行第二次加工,以使第一硬质基板和第二硬质基板之间能够电导通;
S8、在第一硬质基板的上表面和/或第二硬质基板的下表面制作线路;
S9、在第一硬质基板的上表面和/或第二硬质基板的下表面叠合增层结构。通过叠合增层结构层数优化,从而得到多层板。该增层结构的叠合工艺为:压合PP→钻孔→种子层→镀铜→线路制作。
为了便于实现元器件与焊盘的电性导通,在步骤S5中,需要对焊盘进行选择性图形化处理,具体工艺为:第二硬质基板双面压膜→曝光→显影→表面处理→去膜,其中,表面处理工艺为OSP或化学镍钯金或化学镍金或电镀镍金或化学银;元器件的键合工艺为锡膏焊接或WB打线或倒装焊接。
进一步设计,若在步骤S3和步骤S8中,线路制作的具体工艺为减法工艺,该减法工艺为:压膜→曝光→显影→蚀刻→去膜,则步骤S2的第一次加工和步骤S7的第二次加工的具体工艺均为:钻孔→种子层→镀铜;
若在步骤S3和步骤S8中,线路制作的具体工艺为加法工艺,该加法工艺为:压膜→曝光→显影→镀线路→去膜→闪蚀,则步骤S2的第一次加工和步骤S7的第二次加工的具体工艺均为:钻孔→蚀刻→种子层,或者为:钻孔→种子层;
其中,钻孔方式为机械钻孔或激光钻孔,孔类型为通孔或盲孔。当步骤S2的第一次加工和步骤S7的第二次加工中的具体工艺均为:钻孔→种子层→镀铜,或者为:钻孔→蚀刻→种子层时,第一硬质基板和第二硬质基板表面的铜层厚度在10μm以上;当在步骤S2的第一次加工和步骤S7的第二次加工中的具体工艺均为:钻孔→种子层时,第一硬质基板和第二硬质基板表面的铜层厚度在2~3μm。其中,种子层可选择化学沉积工艺或真空溅镀工艺,种子层厚度优选0.1~0.15μm。
与现有技术相比,本发明的优点在于:内埋元器件的硬质封装结构采用流动性树脂填充于元器件周围,无需通过压合的方式填充,能够避免采用半固化树脂PP填充时因压合产生的元器件损伤,且该硬质封装结构以第一硬质基板和第二硬质基板两层结构板作为支撑层,胶粘层仅起到粘接的作用,可降低胶粘层的厚度,从而使硬质封装结构更薄;上述内埋元器件的硬质封装结构的制备方法,基于绝缘层的材质为流动性树脂,使该硬质封装结构能够通过印刷或者涂布的工艺填充绝缘层,不涉及到覆膜移膜工序,能够简化工艺流程,使工艺流程更短从而加工效率更高;上述内埋元器件的硬质封装结构的制备方法,通过采用真空印刷工艺,能够在绝缘层填充时抽真空,从而有效避免元器件周围产生缝隙,防止出现填充空洞,使填充性更好,从而避免造成封装结构产品可靠性失效。
附图说明
图1为本发明实施例1中硬质基板投料的结构示意图;
图2为本发明实施例1中硬质基板内部填充层间导体的结构示意图;
图3为本发明实施例1中硬质基板表面粘接面线路制作的结构示意图;
图4为本发明实施例1中第一硬质基板和胶粘层开窗的结构示意图;
图5为本发明实施例1中元器件贴装的结构示意图;
图6为本发明实施例1中硬质基板压合的结构示意图;
图7为本发明实施例1中绝缘层填充的结构示意图;
图8为本发明实施例1中导电孔钻孔的结构示意图;
图9为本发明实施例1中导电孔填充层间导体的结构示意图;
图10为本发明实施例1的结构示意图;
图11为本发明实施例2的结构示意图;
图12为本发明实施例3的结构示意图;
图13为本发明实施例4的结构示意图;
图14为本发明实施例5的结构示意图;
图15为本发明实施例6的结构示意图;
图16为本发明实施例7的结构示意图;
图17为本发明实施例8的结构示意图;
图18为本发明实施例9的结构示意图;
具体实施方式
以下对本发明实施例作进一步详细描述。
实施例1
如图1~10所示,为本发明的第一个优选实施例。
如图10所示,本实施例中的内埋元器件的硬质封装结构,包括第一硬质基板1、第二硬质基板2、胶粘层4、元器件5和绝缘层6。
本实施例中,该第一硬质基板1、第二硬质基板2均为覆铜板,第一硬质基板1、第二硬质基板2表面覆盖的铜层厚度为15μm;且第一硬质基板1的双面和第二硬质基板2的双面均设有线路(见图3和图10),而使硬质封装结构具有四层线路。第一硬质基板1内部和第二硬质基板2内部均填充有层间导体3(见图2),从而使第一硬质基板1的双面、第二硬质基板2的双面均电导通。该胶粘层4为半固化树脂PP,半固化树脂PP的结构参见现有技术。该第一硬质基板1贴设于胶粘层4的上表面,第二硬质基板2贴设于胶粘层4的下表面(见图6)。该第一硬质基板1、胶粘层4和第二硬质基板2还共同形成使三者电性连接的导电孔103(见图9)。本实施例中的层间导体3为通孔镀铜或填孔镀铜。
该胶粘层4上开有第一窗口41,第一硬质基板1上开有与第一窗口41对应的第二窗口11(见图4),且该第二窗口11与第一窗口41共同形成容置腔101(见图6)。该第一硬质基板1上设有位于容置腔101中的焊盘,该元器件5键合在焊盘上,而绝缘层6填充于容置腔101中、并包覆元器件5。该绝缘层6的材质为塞孔树脂,无需通过压合的方式填充,从而能够避免采用半固化树脂PP填充时因压合产生的元器件5损伤,且该硬质封装结构以第一硬质基板1和第二硬质基板2两层结构板作为支撑层,除容置腔101以外的区域均采用胶粘层4填充,能够保障硬质封装结构的强度,且由于胶粘层4仅起到粘接的作用,可降低胶粘层4的厚度,从而使硬质封装结构更薄。
本实施例中内埋元器件的硬质封装结构的制备方法,依次包括如下步骤:
如图1所示,S1、第一硬质基板1、第二硬质基板2投料。
如图2所示,S2、在第一硬质基板1和第二硬质基板2的内部填充层间导体3。具体地,先对第一硬质基板1和第二硬质基板2分别采用机械式或激光钻盲孔,再对盲孔种子层、镀铜以填充层间导体3。种子层可选择化学沉铜工艺,沉铜厚度为0.15μm。
如图3所示,S3、在第一硬质基板1的下表面和第二硬质基板2的上表面采用减法工艺制作线路。减法工艺具体为:压膜→曝光→显影→蚀刻→去膜。
如图4所示,S4、在第一硬质基板1和胶粘层4上在对应焊盘的位置分别开窗,开窗的单边尺寸比元器件5内埋空间大0.1mm。
如图5所示,S5、先将元器件5贴装于焊盘上。具体地,在元器件5贴装前,先需要对焊盘进行选择性图形化处理,具体工艺为:第二硬质基板2双面压膜→曝光→显影(漏出键合焊盘)→表面处理→去膜,其中,表面处理工艺可以是OSP或化学镍钯金或化学镍金或电镀镍金或化学银,从而便于实现元器件5与焊盘的电性导通。随后,采用锡膏焊接或WB打线或倒装焊接的工艺将元器件5键合于焊盘上。
如图6所示,然后,将第一硬质基板1、第二硬质基板2通过胶粘层4压合粘接在一起。可采用通用压合叠构为:镜面钢板/缓冲材/产品/缓冲材/镜面钢板,避免压合变形损伤元器件5。可根据不同封装结构产品的厚度,搭配不同层数的缓冲材,目的是防止缓冲材挤入内埋元器件5位置而损伤元器件5。
如图7所示,S6、在容置腔101中采用真空印刷工艺填充绝缘层6,从而能够有效减少绝缘层6填充时缝隙的产生,改善填充空洞现象,使填充性更好,从而避免造成封装结构产品可靠性失效。
S7、选用不织布或者陶瓷研磨对绝缘层6的上表面进行研磨,而使绝缘层6与第一硬质基板1的上表面齐平,从而使内埋元器件5位置的表面无高低差,表面平整。
S8、在第一硬质基板1、胶粘层4和第二硬质基板2上加工导电孔103。具体分为两步,第一步,先对第一硬质基板1、第二硬质基板2和胶粘层4采用机械式钻通孔102(见图8);第二步,再对通孔102通过化学沉铜工艺以填充层间导体3(见图9),沉铜厚度为0.15μm,以实现通孔102的金属化,从而实现第一硬质基板1和第二硬质基板2结合后之间的电导通。
如图10所示,S9、在第一硬质基板1的上表面和第二硬质基板2的下表面采用减法工艺制作线路。减法工艺具体为:压膜→曝光→显影→蚀刻→去膜。
S10、进行硬质封装结构常规后处理工序:阻焊→表面处理→电性能测试→外型制作→外观检验等工艺,从而实现硬质封装结构成品。
实施例2
如图11所示,为本发明的第二个优选实施例。
本实施例与实施例1的区别在于:在步骤S9和S10之间,还包括如下工序:以实施例1所示的硬质封装结构作为芯板组件100,通过在第一硬质基板1的上表面、第二硬质基板2的下表面各叠合一层增层结构7,使本实施例的硬质封装结构具有6层线路。该增层结构7的叠合工艺为:压合PP→钻孔→种子层→镀铜→线路制作。增层结构7可采用本领域内通用的铜箔,该铜箔通过半固化树脂PP压合在芯板组件100表面。
胶粘层4为封胶材料,该封胶材料包含主相与分散于主相中的填料,其中,主相为玻璃纤维环氧树脂,填料通常为二氧化硅。
实施例3
如图12所示,为本发明的第三个优选实施例。
本实施例与实施例1的区别在于:在步骤S9和S10之间,还包括如下工序:以实施例1所示的硬质封装结构作为芯板组件100,通过在第一硬质基板1的上表面、第二硬质基板2的下表面各叠合两层增层结构7,使本实施例的硬质封装结构具有8层线路。该增层结构7的叠合工艺为:压合PP→钻孔→种子层→镀铜→线路制作。增层结构7可采用本领域内通用的铜箔,该铜箔通过半固化树脂PP压合在芯板组件100表面。
实施例4
如图13所示,为本发明的第四个优选实施例。
本实施例与实施例1的区别在于:第二硬质基板2仅在其下表面制作线路,使本实施例的硬质封装结构具有3层线路。
实施例5
如图14所示,为本发明的第五个优选实施例。
本实施例与实施例4的区别在于:在步骤S9和S10之间,还包括如下工序:以实施例4所示的硬质封装结构作为芯板组件100,通过在第一硬质基板1的上表面、第二硬质基板2的下表面各叠合一层增层结构7,使本实施例的硬质封装结构具有5层线路。增层结构7可采用本领域内通用的铜箔,该铜箔通过半固化树脂PP压合在芯板组件100表面。
实施例6
如图15所示,为本发明的第六个优选实施例。
本实施例与实施例4的区别在于:在步骤S9和S10之间,还包括如下工序:以实施例4所示的硬质封装结构作为芯板组件100,通过在第一硬质基板1的上表面、第二硬质基板2的下表面各叠合两层增层结构7,使本实施例的硬质封装结构具有7层线路。该增层结构7的叠合工艺为:压合PP→钻孔→种子层→镀铜→线路制作。增层结构7可采用本领域内通用的铜箔,该铜箔通过半固化树脂PP压合在芯板组件100表面。
实施例7
如图16所示,为本发明的第七个优选实施例。
本实施例与实施例1的区别在于:第一硬质基板1仅在其上表面制作线路,使本实施例的硬质封装结构具有3层线路。
实施例9
如图17所示,为本发明的第八个优选实施例。
本实施例与实施例7的区别在于:在步骤S9和S10之间,还包括如下工序:以实施例7所示的硬质封装结构作为芯板组件100,通过在第一硬质基板1的上表面、第二硬质基板2的下表面各叠合一层增层结构7,使本实施例的硬质封装结构具有5层线路。增层结构7可采用本领域内通用的铜箔,该铜箔通过半固化树脂PP压合在芯板组件100表面。
实施例9
如图18所示,为本发明的第九个优选实施例。
本实施例与实施例7的区别在于:在步骤S9和S10之间,还包括如下工序:以实施例7所示的硬质封装结构作为芯板组件100,通过在第一硬质基板1的上表面、第二硬质基板2的下表面各叠合两层增层结构7,使本实施例的硬质封装结构具有7层线路。该增层结构7的叠合工艺为:压合PP→钻孔→种子层→镀铜→线路制作。增层结构7可采用本领域内通用的铜箔,该铜箔通过半固化树脂PP压合在芯板组件100表面。
实施例10
本实施例与实施例1的区别在于:在步骤S5中,先将第一硬质基板1、第二硬质基板2压合,再将元器件5贴装在焊盘上。
实施例11
本实施例与实施例1的区别在于:
步骤S2的第一次加工和步骤S7的第二次加工的具体工艺均为:钻孔→蚀刻→种子层,种子层选择化学沉积工艺,沉铜厚度为0.1μm。
在步骤S3和步骤S8中,线路制作的具体工艺为加法工艺,该加法工艺为:压膜→曝光→显影→镀线路→去膜→闪蚀。
实施例12
本实施例与实施例11的区别在于:
第一硬质基板1、第二硬质基板2表面覆盖的铜层厚度为2~3μm;步骤S2的第一次加工和步骤S7的第二次加工的具体工艺均为:钻孔→种子层,种子层选择化学真空溅镀工艺,种子层厚度为0.13μm。
Claims (10)
1.一种内埋元器件的硬质封装结构,其特征在于:包括
胶粘层(4),其上开有第一窗口(41);
第一硬质基板(1),贴设于所述胶粘层(4)的上表面、且开有与所述第一窗口(41)对应的第二窗口(11),该第二窗口(11)与第一窗口(41)共同形成容置腔(101);
第二硬质基板(2),贴设于所述胶粘层(4)的下表面、并设有位于所述容置腔(101)中的焊盘,所述第一硬质基板(1)和第二硬质基板(2)中至少三面设有线路,且当所述第一硬质基板(1)和/或第二硬质基板(2)的双面设有线路时,所述第一硬质基板(1)的双面线路和/或第二硬质基板(2)的双面线路之间电导通,此外,所述第一硬质基板(1)和第二硬质基板(2)之间电导通;
元器件(5),键合在所述焊盘上;
绝缘层(6),其材质为流动性树脂,所述绝缘层(6)填充于所述容置腔(101)中、并包覆所述元器件(5)。
2.根据权利要求1所述的内埋元器件的硬质封装结构,其特征在于:所述胶粘层(4)为半固化树脂或封胶材料,该封胶材料包含主相与分散于所述主相中的填料。
3.根据权利要求1或2所述的内埋元器件的硬质封装结构,其特征在于:所述第一硬质基板(1)和第二硬质基板(2)共同构成芯板组件(100),且所述第一硬质基板(1)的上表面和/或第二硬质基板(2)的下表面还叠合有增层结构(7)。
4.一种如权利要求1或2所述的内埋元器件的硬质封装结构的制备方法,其特征在于,依次包括如下步骤:
S1、第一硬质基板(1)、第二硬质基板(2)投料;
S2、对第一硬质基板(1)和/或第二硬质基板(2)进行第一次加工,以使第一硬质基板(1)的双面路线之间和/或第二硬质基板(2)的双面路线之间能电导通;
S3、在第一硬质基板(1)的下表面和/或第二硬质基板(2)的上表面制作线路;
S4、在第一硬质基板(1)和胶粘层(4)上在对应焊盘的位置分别开窗;
S5、将元器件(5)贴装于焊盘上,并将第一硬质基板(1)、第二硬质基板(2)通过胶粘层(4)粘接在一起;
S6、在容置腔(101)中采用印刷或涂布工艺填充绝缘层(6);
S7、对在第一硬质基板(1)、粘胶层(4)和第二硬质基板(2)进行第二次加工,以使第一硬质基板(1)和第二硬质基板(2)之间电导通;
S8、在第一硬质基板(1)的上表面和/或第二硬质基板(2)的下表面制作线路。
5.根据权利要求4所述的内埋元器件的硬质封装结构的制备方法,其特征在于:所述绝缘层(6)的材质为印刷类树脂,且所述印刷工艺为真空印刷工艺。
6.根据权利要求5所述的内埋元器件的硬质封装结构的制备方法,其特征在于:所述绝缘层(6)的材质为塞孔树脂。
7.根据权利要求4所述的内埋元器件的硬质封装结构的制备方法,其特征在于:在步骤S6和S7之间,还设有研磨工艺,该研磨工艺对绝缘层(6)的上表面进行研磨,而使绝缘层(6)与所述第一硬质基板(1)的上表面齐平。
8.一种如权利要求3所述的内埋元器件的硬质封装结构的制备方法,其特征在于,依次包括如下步骤:
S1、第一硬质基板(1)、第二硬质基板(2)投料;
S2、对第一硬质基板(1)和/或第二硬质基板(2)进行第一次加工,以使第一硬质基板(1)的双面路线之间和/或第二硬质基板(2)的双面路线之间能够电导通;
S3、在第一硬质基板(1)的下表面和/或第二硬质基板(2)的上表面制作线路;
S4、在第一硬质基板(1)和胶粘层(4)上在对应焊盘的位置分别开窗;
S5、将元器件(5)贴装于焊盘上,并将第一硬质基板(1)、第二硬质基板(2)通过胶粘层(4)粘接在一起;
S6、在容置腔(101)中采用印刷或涂布工艺填充绝缘层(6);
S7、对第一硬质基板(1)、粘胶层(4)和第二硬质基板(2)进行第二次加工,以使第一硬质基板(1)和第二硬质基板(2)之间能够电导通;
S8、在第一硬质基板(1)的上表面和/或第二硬质基板(2)的下表面制作线路;
S9、在第一硬质基板(1)的上表面和/或第二硬质基板(2)的下表面叠合增层结构(7)。
9.一种如权利要求4~8中任一权利要求所述的内埋元器件的硬质封装结构的制备方法,其特征在于,在步骤S5中,需要对焊盘进行选择性图形化处理,具体工艺为:第二硬质基板(2)双面压膜→曝光→显影→表面处理→去膜,其中,表面处理工艺为OSP或化学镍钯金或化学镍金或电镀镍金或化学银;元器件(5)的键合工艺为锡膏焊接或WB打线或倒装焊接。
10.一种如权利要求4~8中任一权利要求所述的内埋元器件的硬质封装结构的制备方法,其特征在于,
若在步骤S3和步骤S8中,线路制作的具体工艺为减法工艺,该减法工艺为:压膜→曝光→显影→蚀刻→去膜,则步骤S2的第一次加工和步骤S7的第二次加工具体工艺均为:钻孔→种子层→镀铜;
若在步骤S3和步骤S8中,线路制作的具体工艺为加法工艺,该加法工艺为:压膜→曝光→显影→镀线路→去膜→闪蚀,则步骤S2的第一次加工和步骤S7的第二次加工,的具体工艺均为:钻孔→蚀刻→种子层,或者为:钻孔→种子层;
其中,钻孔方式为机械钻孔或激光钻孔,孔类型为通孔或盲孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211031590.5A CN115361780A (zh) | 2022-08-26 | 2022-08-26 | 一种内埋元器件的硬质封装结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211031590.5A CN115361780A (zh) | 2022-08-26 | 2022-08-26 | 一种内埋元器件的硬质封装结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115361780A true CN115361780A (zh) | 2022-11-18 |
Family
ID=84004501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211031590.5A Pending CN115361780A (zh) | 2022-08-26 | 2022-08-26 | 一种内埋元器件的硬质封装结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115361780A (zh) |
-
2022
- 2022-08-26 CN CN202211031590.5A patent/CN115361780A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8546700B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
US9226382B2 (en) | Printed wiring board | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
JP4880277B2 (ja) | 配線基板の製造方法 | |
US10079161B2 (en) | Method for producing a semiconductor package | |
TW201427522A (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
JP2003318327A (ja) | プリント配線板および積層パッケージ | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP2023044649A (ja) | モールド成形プロセスに基づくパッケージ基板及びその製造方法 | |
KR20150137824A (ko) | 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법 | |
EP1133904A1 (en) | Deposited thin build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates | |
JP2012209590A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
CN115361780A (zh) | 一种内埋元器件的硬质封装结构及其制备方法 | |
US11257713B2 (en) | Interposer board without feature layer structure and method for manufacturing the same | |
CN115361779A (zh) | 内埋式元器件的硬质封装结构及其制备方法 | |
KR20150043135A (ko) | 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지 | |
JP2023541730A (ja) | パッケージング構造及びその製造方法 | |
KR101015762B1 (ko) | 반도체 패키지의 제조 방법 | |
JP7131740B2 (ja) | プリント回路基板及びパッケージ | |
JP2005072085A (ja) | 配線基板の製造方法、及び配線基板 | |
CN115379672A (zh) | 内埋元器件的软硬结合封装结构及其制备方法 | |
KR20070085179A (ko) | 패키지 온 패키지 기판 및 그 제조방법 | |
JP4668822B2 (ja) | 配線基板の製造方法 | |
KR100749141B1 (ko) | 패키지 온 패키지 기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |