CN115360179A - 一种内埋串联双芯片组封装体、封装方法及pcb板 - Google Patents

一种内埋串联双芯片组封装体、封装方法及pcb板 Download PDF

Info

Publication number
CN115360179A
CN115360179A CN202211040570.4A CN202211040570A CN115360179A CN 115360179 A CN115360179 A CN 115360179A CN 202211040570 A CN202211040570 A CN 202211040570A CN 115360179 A CN115360179 A CN 115360179A
Authority
CN
China
Prior art keywords
chip
grid
source
electrode
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211040570.4A
Other languages
English (en)
Inventor
梁志忠
李明芬
陈育锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Big Grid Technology Partnership LP
Original Assignee
Hefei Big Grid Technology Partnership LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Big Grid Technology Partnership LP filed Critical Hefei Big Grid Technology Partnership LP
Priority to CN202211040570.4A priority Critical patent/CN115360179A/zh
Publication of CN115360179A publication Critical patent/CN115360179A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种内埋串联双芯片组封装体、封装方法及PCB板，属于半导体封装领域。该装置包括引线框架和塑封体，还包括第一芯片组和第二芯片组，第二芯片组和第一芯片组上下层叠布置，其中，第一芯片组包括第一芯片和第二芯片；第二芯片组包括第三芯片和第四芯片；第一芯片、第二芯片、第三芯片和第四芯片的栅极均键合至引线框架的栅极引脚；第四芯片的源极键合至引线框架的源极引脚。本发明可实现相同电流、相同面积的塑封体的情况下，提高电压强度；借助双芯片组异极性串联键合塑封结构，可以减少至少一个芯片塑封体的制造成本；采用相同芯片异极性串联键合塑封结构，可以减少不同芯片的开发、生产及封装体的库存成本。

Description

一种内埋串联双芯片组封装体、封装方法及PCB板
技术领域
本发明涉及半导体封装领域，特别涉及一种内埋串联双芯片组封装体、封装方法及PCB板。
背景技术
传统典型的MOSFET功率芯片封装，一般都采用一个封装体中放置单一MOSFET功率芯片为封装体型态，而MOSFET功率芯片封装过程的关键工序会因为应用的不同，分成数种的封装工艺方法与步骤。比较关键的工序变化，主要是从芯片正面的功能区域引出芯片外的金属引线框内引脚键合的方式，而键合的方式不外乎是纯金属丝键合、金属带加金属丝混合键合、金属片搭配金属锡膏键合加金属丝混合键合以及全金属片搭配金属锡膏键合。
上述不同的键合技术其工艺流程与方法也都有所不同，但无论何种键合方式，其基本都存在单一封装体中装置单一MOSFET功率芯片为传统的主流封装模式。
现有传统单MOSFET功率芯片封装体模式存在如下缺陷：
1.传统单一功率芯片的封装型式如果应用在更高电压的情况下，则需要特别再开发单一更高电压的MOSFET功率芯片再进行单一MOSFET功率芯片封装，如此需要增加开发的费用增加生产成本、延长产品开发周期；
2.增加更高电压MOSFET功率芯片的开发，就会增加不同电压MOSFET功率芯片的库存成本；
3.另一种方式就是采用多颗单一MOSFET功率芯片封装体，再进行多个低功率的MOSFET功率芯片进行串联，并焊接在PCB板，以增加电压，如此会增加单一封装体的数量，亦增加了封装体的数量及塑封体的生产成本；
4.多颗单一MOSFET功率芯片的封装体串联焊接在PCB板上的同时，又增加了PCB板的使用面积，如此又增加了PCB板面积的生产成本与库存成本。
所以上述现有传统的单一MOSFET功率芯片，所呈现的缺陷亦是目前业界急待克服与降低成本的趋势，也是目前需要MOSFET高电压加速快充电领域想要降低成本的难点。
发明内容
本发明提供一种内埋串联双芯片组封装体，可以解决现有技术中单一功率芯片封装方式所存在的成本较高、开发周期长的问题。
本发明还提供了一种内埋串联双芯片组封装体的封装方法，用于制备上述封装体。
本发明还提供了一种PCB板，可以减小线路板面积，降低PCB板生产成本。
一种内埋串联双芯片组封装体，包括引线框架和塑封体，还包括第一芯片组和第二芯片组，所述第二芯片组和所述第一芯片组上下层叠布置，其中，
所述第一芯片组包括第一芯片和第二芯片，所述第二芯片和所述第一芯片上下层叠布置且所述第一芯片的源极与所述第二芯片的漏极相贴合；所述第一芯片的漏极键合至所述引线框架的漏极引脚、所述第一芯片的源极键合至所述第二芯片的漏极；
所述第二芯片组包括第三芯片和第四芯片，所述第四芯片和所述第三芯片上下层叠布置且所述第三芯片的源极与所述第四芯片的漏极相贴合；所述第三芯片的漏极键合至所述第二芯片的源极；
所述第一芯片、所述第二芯片、所述第三芯片和所述第四芯片的栅极均键合至所述引线框架的栅极引脚；所述第四芯片的源极键合至所述引线框架的源极引脚。
更优地，还包括源极导电板和栅极导电板；
所述源极导电板、所述第四芯片、所述第三芯片、所述第二芯片、所述第一芯片和所述引线框架由上至下依次布置；其中，
所述第一芯片的漏极通过基岛连接至漏极引脚，所述第二芯片的漏极与所述第一芯片的源极相贴合，所述第三芯片的漏极与所述第二芯片的源极相贴合，所述第四芯片的漏极与所述第三芯片的源极相贴合；
所述第一芯片和所述第二芯片错位布置，以使所述第一芯片的栅极沿竖直方向上的投影完全外露于所述第二芯片的投影；所述第三芯片和所述第四芯片错位布置，以使所述第三芯片的栅极沿竖直方向上的投影完全外露于所述第四芯片的投影；
所述第一芯片组和所述第二芯片组错位布置，以使所述第一芯片的栅极和所述第二芯片的栅极沿竖直方向上的投影完全外露于所述第三芯片和所述第四芯片的投影；
所述第四芯片的源极通过所述源极导电板连接至源极引脚；
所述第一芯片的栅极、所述第二芯片的栅极、所述第三芯片的栅极和所述第四芯片的栅极均通过所述栅极导电板连接至栅极引脚。
更优地，还包括源极导电板和栅极导电板，所述栅极导电板包括第一栅极板、第二栅极板和第三栅极板；
所述源极导电板、所述第四芯片、所述第三芯片、所述第二芯片、所述第一芯片和所述引线框架由上至下依次布置；其中，
所述第一芯片的漏极通过基岛连接至漏极引脚，所述第二芯片的漏极与所述第一芯片的源极相贴合，所述第三芯片的漏极与所述第二芯片的源极相贴合，所述第四芯片的漏极与所述第三芯片的源极相贴合；
所述第一芯片和所述第二芯片错位布置，以使所述第一芯片的栅极沿竖直方向上的投影完全外露于所述第二芯片的投影；所述第三芯片和所述第四芯片错位布置，以使所述第三芯片的栅极沿竖直方向上的投影完全外露于所述第四芯片的投影；所述第二芯片和所述第三芯片错位布置，以使所述第二芯片的栅极沿竖直方向上的投影完全外露于所述第三芯片的投影；
所述第一栅极板连接所述第一芯片的栅极和所述栅极引脚，所述第二栅极板连接所述第二芯片的栅极和所述第三栅极板，所述第三栅极板连接所述第三芯片的栅极、所述第四芯片的栅极和所述第一栅极板；
所述第四芯片的源极通过所述源极导电板连接至源极引脚。
更优地，所述源极导电板的一侧延伸设置有连接部，所述连接部连接至所述引线框架的源极引脚；所述源极引脚上开设有收纳槽，所述收纳槽与所述连接部相匹配。
更优地，所述源极导电板和所述栅极导电板由铜或铝制成。
更优地，所述第一芯片和所述第二芯片之间设置有一金属隔片，所述第一芯片的源极和所述第二芯片的漏极通过所述金属隔片相连接，所述金属隔片使所述第一芯片与所述第二芯片之间形成一用于容纳键合引线的键合空间；
所述第二芯片和所述第三芯片之间设置有一金属隔片，所述第二芯片的源极和所述第三芯片的漏极通过所述金属隔片相连接，所述金属隔片使所述第二芯片与所述第三芯片之间形成一用于容纳键合引线的键合空间；
所述第三芯片和所述第四芯片之间设置有一金属隔片，所述第三芯片的源极和所述第四芯片的漏极通过所述金属隔片相连接，所述金属隔片使所述第三芯片与所述第四芯片之间形成一用于容纳键合引线的键合空间。
一种内埋串联双芯片组封装体的封装方法，包括如下步骤：
S1，在基岛上涂覆可导电性质的粘结物质，使第一芯片的漏极通过粘结物质与所述基岛连接；
S2，在所述第一芯片的源极涂覆粘结物质，使第二芯片的漏极通过粘结物质连接至所述第一芯片的源极，并使所述第一芯片的栅极沿竖直方向上的投影完全外露于所述第二芯片的投影；
S3，在所述第二芯片的源极涂覆粘结物质，使第三芯片的漏极通过粘结物质连接至所述第二芯片的源极，并使所述第二芯片的栅极沿竖直方向上的投影完全外露于所述第三芯片的投影；
S4，在所述第三芯片的源极涂覆粘结物质，使第四芯片的漏极通过粘结物质连接至所述第三芯片的源极，并使所述第三芯片的栅极沿竖直方向上的投影完全外露于所述第四芯片的投影；
S5，在第一芯片的栅极、第二芯片的栅极、第三芯片的栅极、第四芯片的栅极、引线框架的源极引脚、引线框架的栅极引脚均涂覆粘结物质，将源极导电板通过粘结物质连接所述源极引脚和所述第四芯片的源极；
S6，将栅极导电板通过粘结物质连接所述第一芯片的栅极、所述第二芯片的栅极、所述第三芯片的栅极、所述第四芯片的栅极和所述栅极引脚；
S7，进行塑封，形成塑封体；
S8，切单，得到内埋串联双芯片组封装体。
一种内埋串联双芯片组封装体的封装方法，包括如下步骤：
S1，在基岛上涂覆可导电性质的粘结物质，使第一芯片的漏极通过粘结物质与所述基岛连接；
S2，在所述第一芯片的源极涂覆粘结物质，使第二芯片的漏极通过粘结物质连接至所述第一芯片的源极，并使所述第一芯片的栅极沿竖直方向上的投影完全外露于所述第二芯片的投影；
S3，在所述第二芯片的源极涂覆粘结物质，使第三芯片的漏极通过粘结物质连接至所述第二芯片的源极，并使所述第二芯片的栅极沿竖直方向上的投影完全外露于所述第三芯片的投影；
S4，在所述第三芯片的源极涂覆粘结物质，使第四芯片的漏极通过粘结物质连接至所述第三芯片的源极，并使所述第三芯片的栅极沿竖直方向上的投影完全外露于所述第四芯片的投影；
S5，在第一芯片的栅极、第二芯片的栅极、第三芯片的栅极、第四芯片的栅极、引线框架的源极引脚、引线框架的栅极引脚均涂覆粘结物质，将源极导电板通过粘结物质连接所述源极引脚和所述第四芯片的源极；
S6，将第一栅极板连接至所述栅极引脚和所述第一芯片的栅极，将第二栅极板连接至所述第二芯片的栅极和所述第三栅极板，将所述第三栅极板连接至所述第二栅极板、所述第三芯片的栅极、所述第四芯片的栅极和所述第一栅极板；
S7，进行塑封，形成塑封体；
S8，切单，得到内埋串联双芯片组封装体。
一种PCB板，包括至少一个如权利要求1-6所述的封装体。
本发明提供一种内埋串联双芯片组封装体，至少可以达到如下效果之一：
1.可实现相同电流、相同面积的塑封体的情况下，提高电压；
2.借助双芯片组异极性串联键合塑封结构，可以减少至少一个功率芯片塑封体的制造成本；
3.采用相同芯片异极性串联键合塑封结构，可以减少不同芯片的开发、生产及封装体的库存成本。
本发明提供一种内埋串联双芯片组封装体的封装方法，工艺流程简单。
本发明提供了一种PCB板，可实现同面积的塑封体，减少使用PCB板因为需要增加更高电压而导致使用面积及成本的增加。
附图说明
图1为本发明提供的一种内埋串联双芯片组封装体的内部结构示意图一；
图2为本发明提供的一种内埋串联双芯片组封装体的内部结构示意图二；
图3为本发明提供的一种内埋串联双芯片组封装体的内部结构示意图三；
图4为本发明提供的一种内埋串联双芯片组封装体的内部结构示意图四；
图5为本发明提供的一种内埋串联双芯片组封装体的内部结构示意图五；
图6为本发明提供的一种内埋串联双芯片组封装体的内部结构示意图六；
图7为另一实施例提供的一种内埋串联双芯片组封装体的内部结构示意图；
图8为本发明提供的一种内埋串联双芯片组封装体的结构示意图；
图9为本发明提供的一种内埋串联双芯片组封装体的剖面结构示意图。
附图标记说明：
00粘结物质；10基岛；11漏极引脚；12源极引脚；13栅极引脚；20第一芯片；21第二芯片；30源极导电板；31栅极导电板；311第一栅极板；312第二栅极板；313第三栅极板；40第三芯片；41第四芯片；60塑封体。
具体实施方式
下面结合附图，对本发明的一个具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
实施例一：
如图1至图6所示，本发明实施例提供的一种内埋串联双芯片组封装体，包括引线框架、塑封体60、第一芯片组和第二芯片组，第二芯片组和第一芯片组上下层叠布置，其中，
第一芯片20组包括第一芯片20和第二芯片21，第二芯片21和第一芯片20上下层叠布置且第一芯片20的源极与第二芯片21的漏极相贴合；第一芯片20的漏极键合至引线框架的漏极引脚11、第一芯片20的源极键合至第二芯片21的漏极；
第二芯片组包括第三芯片40和第四芯片41，第四芯片41和第三芯片40上下层叠布置且第三芯片40的源极与第四芯片41的漏极相贴合；第三芯片40的漏极键合至第二芯片21的源极；
第一芯片20、第二芯片21、第三芯片40和第四芯片41的栅极均键合至引线框架的栅极引脚13；第四芯片41的源极键合至引线框架的源极引脚12。
本实施例中，以第一芯片20、第二芯片21、第三芯片40和第四芯片41均为MOSFET功率芯片为例进行说明。
如图1和图6所示，其依次展示了省略部分结构时的结构示意图，图4和图5展示了栅极导电板31和第一芯片20至第四芯片41的连接结构示意图。其中，如图6所示，源极导电板30、第四芯片41、第三芯片40、第二芯片21、第一芯片20和引线框架由上至下依次布置；
如图1所示，第一芯片20的漏极通过基岛10连接至漏极引脚11，第二芯片21的漏极与第一芯片20的源极相贴合，如图4所示，第三芯片40的漏极与第二芯片21的源极相贴合，第四芯片41的漏极与第三芯片40的源极相贴合；
如图2所示，第一芯片20和第二芯片21沿某一方向错位布置，使的第一芯片20的栅极沿竖直方向上的投影完全外露于第二芯片21的投影，以便于后续的栅极键合；如图4所示，第三芯片40和第四芯片41沿某一方向错位布置，其错位方向和第一芯片20与第二芯片21的错位方向相同，以使的第三芯片40的栅极沿竖直方向上的投影完全外露于第四芯片41的投影，以便于后续的栅极键合；
如图4和图5所示，第一芯片组和第二芯片组错位布置，以使第一芯片20的栅极和第二芯片21的栅极沿竖直方向上的投影完全外露于第三芯片40和第四芯片41的投影。
具体以图5所示为例，第一芯片20和第二芯片21沿漏极引脚11所在一侧的方向错位布置，第三芯片40和第四芯片41同样沿漏极引脚11所在一侧的方向错位布置，而第一芯片组和第二芯片组的错位方向垂直于漏极引脚11所在一侧的方向错位布置。
如图6所示，第四芯片41的源极通过源极导电板30连接至源极引脚12；第一芯片20的栅极、第二芯片21的栅极、第三芯片40的栅极和第四芯片41的栅极均通过栅极导电板31连接至栅极引脚13。具体的，如图4和图5所示为例，栅极导电板31大致呈一个m字形结构和一个n字形结构相贴合固定的结构，其m字形结构包括三个向下延伸设置的第一键合脚，三个第一键合脚分别连接至栅极引脚13、第一芯片20的栅极和第二芯片21的栅极，n字形结构包括两个向下延伸设置的第二键合脚，两个第二键合脚分别连接至第三芯片40的栅极和第四芯片41的栅极，n字形结构和m字形结构相连接。通过该栅极导电板31，使得第一芯片20、第二芯片21、第三芯片40、第四芯片41和栅极引脚13相互键合，实现电连接。
由于第二芯片21的漏极和第一芯片20的源极相贴合，为了使第一芯片20的栅极能够顺利引出栅极导电板31或引线(当采用引线键合时)，以便能够进行键合，还可采用如下几种方式用来实现上述目的。
第一种方式中，通过在第一芯片20和第二芯片21之间设置一金属隔片，金属隔片能够实现第一芯片20的源极和第二芯片21的漏极的导通，同时可以使得第一芯片20和第二芯片21之间形成一定的间隙，使得引线能够通过该间隙引出，从而使第一芯片20的栅极键合至栅极引脚13，当采用栅极导电板31时，栅极导电板31的一端连接至栅极引脚13，另一端形成两个键合触角(如两根键合引线)，一个键合触角连接至第一芯片20的栅极、另一个键合触角连接至第二芯片21的栅极。这种方式中，第一芯片20和第二芯片21在竖直方向上的投影无需错位布置。第二芯片21和第三芯片40以及第三芯片40和第四芯片41之间同理。
第二种方式中，可采用第一芯片20和第二芯片21错位布置的方式，以使得第一芯片20的栅极露出，以便键合。上述图1至图6展示并描述了一种错位布置方式。
如图7所示，展示了另一种错位布置方式。第一芯片20的栅极和第二芯片21的栅极位于相对的两侧，第三芯片40的栅极和第四芯片41的栅极位于相对的两侧，第二芯片21的栅极和第三芯片40的栅极位于相对的两侧。栅极导电板31包括第一栅极板311、第二栅极板312和第三栅极板313，第一栅极板311连接第一芯片20的栅极和栅极引脚13，第二栅极板312连接第二芯片21的栅极和第三栅极板313，第三栅极板313连接第三芯片40的栅极、第四芯片41的栅极和第一栅极板311；第四芯片41的源极通过源极导电板30连接至源极引脚12。
可以理解的是，也可以通过改变源极导电板30和栅极导电板31的形状，和/或改变源极引脚12和栅极引脚13的位置和形状，对MOSFET功率芯片进行适配，实现MOSFET功率芯片串联过程。
第三种方式中，可采用第一芯片20和第二芯片21在竖直方向上重合布置，对第二芯片21沿其中心轴线进行旋转，如旋转45°，使第一芯片20的栅极露出。第三芯片40和第四芯片41同理，不再赘述。
不论何种方式，最终目的均是为了使第一芯片20的栅极、第二芯片21的栅极、第三芯片40的栅极和第四芯片41的栅极能够共同键合至栅极引脚13。应当理解，本领域技术人员也可根据其他能够实现上述目的的通用做法来实现本发明的技术方案，也应当落入本发明的保护范围。
具体的，源极导电板30和栅极导电板31由铜或铝制成。
由于MOSFET功率芯片的源极采用源极导电板30与源极引脚12相连，栅极采用栅极导电板31与栅极引脚13相连，这样，相对于现有的金属丝键合，具有更小的导通电阻，另外，导电板相较于金属丝键合，具有更大的容积，可以提高吸热能力，进而改善运行时的瞬时温度波动。
实施例二：
在实施例一的基础上，源极导电板30的一侧向下延伸设置有连接部，连接部连接至源极引脚12；源极引脚12上开设有收纳槽，收纳槽与连接部相匹配。通过收纳槽和连接部的配合，使得源极导电板30的连接部可贴装入收纳槽中，并利用粘结物质00进行连接，这样，在安装源极导电板30时，即可对源极导电板30进行限位，这样，可以达到更加精准的对位，且封装时，可改善因可导电的粘结物质00流动所导致的源极导电板30偏转、旋转或翘曲的问题。
实施例三：
一种内埋串联双芯片组封装体的封装方法，包括如下步骤：
S1，在基岛10上涂覆可导电性质的粘结物质00，使第一芯片20的漏极通过粘结物质00与所述基岛10连接，应当理解的是，可导电性质粘结物质00可选用金属锡膏、导电银胶或其他可导电性质的粘结物质00；
S2，在所述第一芯片20的源极涂覆粘结物质00，使第二芯片21的漏极通过粘结物质00连接至所述第一芯片20的源极，并使所述第一芯片20的栅极沿竖直方向上的投影完全外露于所述第二芯片21的投影；
S3，在所述第二芯片21的源极涂覆粘结物质00，使第三芯片40的漏极通过粘结物质00连接至所述第二芯片21的源极，并使所述第二芯片21的栅极沿竖直方向上的投影完全外露于所述第三芯片40的投影；
S4，在所述第三芯片40的源极涂覆粘结物质00，使第四芯片41的漏极通过粘结物质00连接至所述第三芯片40的源极，并使所述第三芯片40的栅极沿竖直方向上的投影完全外露于所述第四芯片41的投影；
S5，在第一芯片20的栅极、第二芯片21的栅极、第三芯片40的栅极、第四芯片41的栅极、引线框架的源极引脚12、引线框架的栅极引脚13均涂覆粘结物质00，将源极导电板30通过粘结物质00连接所述源极引脚12和所述第四芯片41的源极；
S6，将栅极导电板31通过粘结物质00连接所述第一芯片20的栅极、所述第二芯片21的栅极、所述第三芯片40的栅极、所述第四芯片41的栅极和所述栅极引脚13；
S7，进行塑封，形成塑封体60；
S8，切单，得到内埋串联双芯片组封装体。
通过此种封装方式，可以实现两个MOSFET功率芯片的串联。
在另一种实施方式中，栅极导电板31包括第一栅极板311、第二栅极板312和第三栅极板313，上述S6步骤为：将第一栅极板311连接至所述栅极引脚13和所述第一芯片20的栅极，将第二栅极板312连接至所述第二芯片21的栅极和所述第三栅极板313，将所述第三栅极板313连接至所述第二栅极板312、所述第三芯片40的栅极、所述第四芯片41的栅极和所述第一栅极板311，其他同上述步骤。
实施例四：
一种PCB板，包括至少一个上述的封装体，具体封装体的数量根据PCB板的设计确定。在封装过程中，即完成双MOSFET功率芯片组的串联，当应用需要更高电压需求的时候，PCB板上只要安装焊接一个内埋串联双芯片组封装体，即可避免了PCB板上贴装更多个单颗MOSFET功率芯片的封装体，除了可以节省PCB板所需要占用的面积成本之外，还可以减少MOSFET功率芯片封装体的使用与生产成本。
以上公开的仅为本发明的几个具体实施例，但是，本发明实施例并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (9)

1.一种内埋串联双芯片组封装体，包括引线框架和塑封体(60)，其特征在于，还包括第一芯片组和第二芯片组，所述第二芯片组和所述第一芯片组上下层叠布置，其中，
所述第一芯片组包括第一芯片(20)和第二芯片(21)，所述第二芯片(21)和所述第一芯片(20)上下层叠布置且所述第一芯片(20)的源极与所述第二芯片(21)的漏极相贴合；所述第一芯片(20)的漏极键合至所述引线框架的漏极引脚(11)、所述第一芯片(20)的源极键合至所述第二芯片(21)的漏极；
所述第二芯片组包括第三芯片(40)和第四芯片(41)，所述第四芯片(41)和所述第三芯片(40)上下层叠布置且所述第三芯片(40)的源极与所述第四芯片(41)的漏极相贴合；所述第三芯片(40)的漏极键合至所述第二芯片(21)的源极；
所述第一芯片(20)、所述第二芯片(21)、所述第三芯片(40)和所述第四芯片(41)的栅极均键合至所述引线框架的栅极引脚(13)；所述第四芯片(41)的源极键合至所述引线框架的源极引脚(12)。
2.如权利要求1所述的一种内埋串联双芯片组封装体，其特征在于，还包括源极导电板(30)和栅极导电板(31)；
所述源极导电板(30)、所述第四芯片(41)、所述第三芯片(40)、所述第二芯片(21)、所述第一芯片(20)和所述引线框架由上至下依次布置；其中，
所述第一芯片(20)的漏极通过基岛(10)连接至漏极引脚(11)，所述第二芯片(21)的漏极与所述第一芯片(20)的源极相贴合，所述第三芯片(40)的漏极与所述第二芯片(21)的源极相贴合，所述第四芯片(41)的漏极与所述第三芯片(40)的源极相贴合；
所述第一芯片(20)和所述第二芯片(21)错位布置，以使所述第一芯片(20)的栅极沿竖直方向上的投影完全外露于所述第二芯片(21)的投影；所述第三芯片(40)和所述第四芯片(41)错位布置，以使所述第三芯片(40)的栅极沿竖直方向上的投影完全外露于所述第四芯片(41)的投影；
所述第一芯片组和所述第二芯片组错位布置，以使所述第一芯片(20)的栅极和所述第二芯片(21)的栅极沿竖直方向上的投影完全外露于所述第三芯片(40)和所述第四芯片(41)的投影；
所述第四芯片(41)的源极通过所述源极导电板(30)连接至源极引脚(12)；
所述第一芯片(20)的栅极、所述第二芯片(21)的栅极、所述第三芯片(40)的栅极和所述第四芯片(41)的栅极均通过所述栅极导电板(31)连接至栅极引脚(13)。
3.如权利要求1所述的一种内埋串联双芯片组封装体，其特征在于，还包括源极导电板(30)和栅极导电板(31)，所述栅极导电板(31)包括第一栅极板(311)、第二栅极板(312)和第三栅极板(313)；
所述源极导电板(30)、所述第四芯片(41)、所述第三芯片(40)、所述第二芯片(21)、所述第一芯片(20)和所述引线框架由上至下依次布置；其中，
所述第一芯片(20)的漏极通过基岛(10)连接至漏极引脚(11)，所述第二芯片(21)的漏极与所述第一芯片(20)的源极相贴合，所述第三芯片(40)的漏极与所述第二芯片(21)的源极相贴合，所述第四芯片(41)的漏极与所述第三芯片(40)的源极相贴合；
所述第一芯片(20)和所述第二芯片(21)错位布置，以使所述第一芯片(20)的栅极沿竖直方向上的投影完全外露于所述第二芯片(21)的投影；所述第三芯片(40)和所述第四芯片(41)错位布置，以使所述第三芯片(40)的栅极沿竖直方向上的投影完全外露于所述第四芯片(41)的投影；所述第二芯片(21)和所述第三芯片(40)错位布置，以使所述第二芯片(21)的栅极沿竖直方向上的投影完全外露于所述第三芯片(40)的投影；
所述第一栅极板(311)连接所述第一芯片(20)的栅极和所述栅极引脚(13)，所述第二栅极板(312)连接所述第二芯片(21)的栅极和所述第三栅极板(313)，所述第三栅极板(313)连接所述第三芯片(40)的栅极、所述第四芯片(41)的栅极和所述第一栅极板(311)；
所述第四芯片(41)的源极通过所述源极导电板(30)连接至源极引脚(12)。
4.如权利要求2所述的一种内埋串联双芯片组封装体，其特征在于，所述源极导电板(30)的一侧延伸设置有连接部，所述连接部连接至所述引线框架的源极引脚(12)；所述源极引脚(12)上开设有收纳槽，所述收纳槽与所述连接部相匹配。
5.如权利要求2所述的一种内埋串联双芯片组封装体，其特征在于，所述源极导电板(30)和所述栅极导电板(31)由铜或铝制成。
6.如权利要求1所述的一种内埋串联双芯片组封装体，其特征在于，所述第一芯片(20)和所述第二芯片(21)之间设置有一金属隔片，所述第一芯片(20)的源极和所述第二芯片(21)的漏极通过所述金属隔片相连接，所述金属隔片使所述第一芯片(20)与所述第二芯片(21)之间形成一用于容纳键合引线的键合空间；
所述第二芯片(21)和所述第三芯片(40)之间设置有一金属隔片，所述第二芯片(21)的源极和所述第三芯片(40)的漏极通过所述金属隔片相连接，所述金属隔片使所述第二芯片(21)与所述第三芯片(40)之间形成一用于容纳键合引线的键合空间；
所述第三芯片(40)和所述第四芯片(41)之间设置有一金属隔片，所述第三芯片(40)的源极和所述第四芯片(41)的漏极通过所述金属隔片相连接，所述金属隔片使所述第三芯片(40)与所述第四芯片(41)之间形成一用于容纳键合引线的键合空间。
7.如权利要求2所述的一种内埋串联双芯片组封装体的封装方法，其特征在于，包括如下步骤：
S1，在基岛(10)上涂覆可导电性质的粘结物质(00)，使第一芯片(20)的漏极通过粘结物质(00)与所述基岛(10)连接；
S2，在所述第一芯片(20)的源极涂覆粘结物质(00)，使第二芯片(21)的漏极通过粘结物质(00)连接至所述第一芯片(20)的源极，并使所述第一芯片(20)的栅极沿竖直方向上的投影完全外露于所述第二芯片(21)的投影；
S3，在所述第二芯片(21)的源极涂覆粘结物质(00)，使第三芯片(40)的漏极通过粘结物质(00)连接至所述第二芯片(21)的源极，并使所述第二芯片(21)的栅极沿竖直方向上的投影完全外露于所述第三芯片(40)的投影；
S4，在所述第三芯片(40)的源极涂覆粘结物质(00)，使第四芯片(41)的漏极通过粘结物质(00)连接至所述第三芯片(40)的源极，并使所述第三芯片(40)的栅极沿竖直方向上的投影完全外露于所述第四芯片(41)的投影；
S5，在第一芯片(20)的栅极、第二芯片(21)的栅极、第三芯片(40)的栅极、第四芯片(41)的栅极、引线框架的源极引脚(12)、引线框架的栅极引脚(13)均涂覆粘结物质(00)，将源极导电板(30)通过粘结物质(00)连接所述源极引脚(12)和所述第四芯片(41)的源极；
S6，将栅极导电板(31)通过粘结物质(00)连接所述第一芯片(20)的栅极、所述第二芯片(21)的栅极、所述第三芯片(40)的栅极、所述第四芯片(41)的栅极和所述栅极引脚(13)；
S7，进行塑封，形成塑封体(60)；
S8，切单，得到内埋串联双芯片组封装体。
8.如权利要求3所述的一种内埋串联双芯片组封装体的封装方法，其特征在于，包括如下步骤：
S1，在基岛(10)上涂覆可导电性质的粘结物质(00)，使第一芯片(20)的漏极通过粘结物质(00)与所述基岛(10)连接；
S2，在所述第一芯片(20)的源极涂覆粘结物质(00)，使第二芯片(21)的漏极通过粘结物质(00)连接至所述第一芯片(20)的源极，并使所述第一芯片(20)的栅极沿竖直方向上的投影完全外露于所述第二芯片(21)的投影；
S3，在所述第二芯片(21)的源极涂覆粘结物质(00)，使第三芯片(40)的漏极通过粘结物质(00)连接至所述第二芯片(21)的源极，并使所述第二芯片(21)的栅极沿竖直方向上的投影完全外露于所述第三芯片(40)的投影；
S4，在所述第三芯片(40)的源极涂覆粘结物质(00)，使第四芯片(41)的漏极通过粘结物质(00)连接至所述第三芯片(40)的源极，并使所述第三芯片(40)的栅极沿竖直方向上的投影完全外露于所述第四芯片(41)的投影；
S5，在第一芯片(20)的栅极、第二芯片(21)的栅极、第三芯片(40)的栅极、第四芯片(41)的栅极、引线框架的源极引脚(12)、引线框架的栅极引脚(13)均涂覆粘结物质(00)，将源极导电板(30)通过粘结物质(00)连接所述源极引脚(12)和所述第四芯片(41)的源极；
S6，将第一栅极板(311)连接至所述栅极引脚(13)和所述第一芯片(20)的栅极，将第二栅极板(312)连接至所述第二芯片(21)的栅极和所述第三栅极板(313)，将所述第三栅极板(313)连接至所述第二栅极板(312)、所述第三芯片(40)的栅极、所述第四芯片(41)的栅极和所述第一栅极板(311)；
S7，进行塑封，形成塑封体(60)；
S8，切单，得到内埋串联双芯片组封装体。
9.一种PCB板，其特征在于，包括至少一个如权利要求1-6任意一项所述的封装体。
CN202211040570.4A 2022-08-29 2022-08-29 一种内埋串联双芯片组封装体、封装方法及pcb板 Pending CN115360179A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211040570.4A CN115360179A (zh) 2022-08-29 2022-08-29 一种内埋串联双芯片组封装体、封装方法及pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211040570.4A CN115360179A (zh) 2022-08-29 2022-08-29 一种内埋串联双芯片组封装体、封装方法及pcb板

Publications (1)

Publication Number Publication Date
CN115360179A true CN115360179A (zh) 2022-11-18

Family

ID=84005424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211040570.4A Pending CN115360179A (zh) 2022-08-29 2022-08-29 一种内埋串联双芯片组封装体、封装方法及pcb板

Country Status (1)

Country Link
CN (1) CN115360179A (zh)

Similar Documents

Publication Publication Date Title
EP2526565B1 (en) Semiconductor packaging method
US9437530B2 (en) Combined packaged power semiconductor device
CN115732490B (zh) 智能功率模块和设备
CN115360179A (zh) 一种内埋串联双芯片组封装体、封装方法及pcb板
CN115360184A (zh) 一种外露串联双芯片组封装体、封装方法及pcb板
CN115547997A (zh) 一种内埋双芯片串联封装体、封装方法及pcb板
CN115332234A (zh) 一种充分外露型双芯串联封装体、封装方法及pcb板
CN209896055U (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN115360180A (zh) 一种外露型双芯串联封装体、封装方法及pcb板
CN209675287U (zh) 一种dbc板封装结构
CN209785910U (zh) 大电流半导体功率器件
CN115346969A (zh) 一种充分外露型双芯并联封装体、封装方法及pcb板
CN212182316U (zh) 一种无载体的半导体叠层封装结构
CN115360181A (zh) 一种内埋双芯片并联封装体、封装方法及pcb板
CN101894830B (zh) 堆叠式封装构造及其制造方法
CN115360183A (zh) 一种外露双芯并联封装体、封装方法及pcb板
CN116053263A (zh) 一种内埋芯片组并联封装体、封装方法及pcb板
CN216902920U (zh) 一种应用于电子烟空气开关的芯片封装结构
CN110676233A (zh) 一种压接式功率开关模块及其制备方法
CN102842548A (zh) 四方扁平型功率mos芯片封装结构
CN115458487A (zh) 一种充分外露芯片组并联封装体、封装方法及pcb板
CN216435895U (zh) 一种bms使用的集成化mos模块
CN213340380U (zh) 一种半导体器件封装结构
CN217768368U (zh) 一种贴片式so8j半导体芯片的封装结构
CN220963243U (zh) 晶体管封装装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination