CN115347882A - 相位与周期可动态变换的pwm输出电路 - Google Patents

Abstract

本发明公开了一种相位与周期可动态变换的PWM输出电路，包括：自动重载寄存器、比较寄存器、计数器、比较器模块以及计数模式控制输出模块。自动重载寄存器包括第一预装载寄存器和第一影子寄存器。比较寄存器包括第二预装载寄存器和第二影子寄存器。比较器模块包括第一比较模块、第二比较模块、第三比较模块和第四比较模块。本发明的相位与周期可动态变换的PWM输出电路，在更新事件发生时，动态切换控制PWM信号的相位、周期的改变和更新，具有在PWM输出电路工作时，输出PWM信号的频率和占空比可动态编程变化和切换的特性，以及PWM信号切换相位时的中断标志位的控制产生。

Description

相位与周期可动态变换的PWM输出电路

技术领域

本发明是关于集成电路领域，特别是关于一种相位与周期可动态变换的PWM输出电路。

背景技术

随着SOC/MCU集成技术的发展，MCU产品以及马达产品等普及程度也越来越广，在各种产品中均需要 PWM信号作为控制信号，目前PWM信号输出电路产生的PWM信号功能简单，还无法满足如今技术日益发展的需求，另外，现有的PWM信号输出电路还无法集成于MCU或SOC中，从而导致电路占用面积过大，通用性低、功耗高以及成本高。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种相位与周期可动态变换的PWM输出电路，其输出的PWM信号的相位与周期可动态变换，功能强大，且PWM输出电路能够集成于MCU或SOC中，占用面积小、通用性强，功耗和成本低。

为实现上述目的，本发明的实施例提供了一种相位与周期可动态变换的PWM输出电路，包括：自动重载寄存器、比较寄存器、计数器、比较器模块以及计数模式控制输出模块。

自动重载寄存器包括第一预装载寄存器和第一影子寄存器，在发生更新事件时，将第一预装载寄存器的预装载值写入第一影子寄存器内以控制周期的变换。

比较寄存器包括第二预装载寄存器和第二影子寄存器，在发生更新事件时，将第二预装载寄存器的预装载值写入第二影子寄存器内以控制相位的变换。

计数器用于提供计数周期以及计数模式。

比较器模块包括第一比较模块、第二比较模块、第三比较模块和第四比较模块；所述第一比较模块、第二比较模块、第三比较模块和第四比较模块在周期以及相位是否变换的状态下，分别选择输出周期和\或相位不同的输出信号。

计数模式控制输出模块在不同的计数模式下选择输出与第一比较模块、第二比较模块、第三比较模块或第四比较模块的输出信号相对应的输出信号。

在本发明的一个或多个实施例中，所述第一比较模块包括第一非门、第一与门、第二非门、第二与门、第三与门、第一选择器、第二选择器、第三选择器、第四选择器、第五选择器和第六选择器；

所述第一非门的输入端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第一与门的第一输入端与第一非门的输出端相连，所述第一与门的第二输入端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第一与门的输出端与第一选择器的选择控制端相连，所述第二非门的输入端用于接收计数器的计数值初始化信号，所述第二与门的第一输入端用于接收计数器的计数值与第一影子寄存器的影子值的比较值，所述第二与门的第二输入端用于接收计数器的计数值与第二影子寄存器的影子值和高电平信号的差值的比较值，所述第三与门的第一输入端与第二非门的输出端相连，所述第三与门的第二输入端与第二与门的输出端相连，所述第一选择器的第一输入端与第三与门的输出端相连，所述第一选择器的第二输入端与低电平信号相连，所述第二选择器的第一输入端与高电平信号相连，所述第二选择器的第二输入端与第一选择器的输出端相连，所述第二选择器的选择控制端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第三选择器的第一输入端与高电平信号相连，所述第三选择器的第二输入端与低电平信号相连，所述第三选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第四选择器的第一输入端与高电平信号相连，所述第四选择器的第二输入端与低电平信号相连，所述第四选择器的选择控制端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第五选择器的第一输入端与高电平信号相连，所述第五选择器的第二输入端与低电平信号相连，所述第五选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第六选择器的第一输入端与第二选择器的输出端相连，所述第六选择器的第二输入端与第三选择器的输出端相连，所述第六选择器的第三输入端与第四选择器的输出端相连，所述第六选择器的第四输入端与第五选择器的输出端相连，所述第六选择器的选择控制端用于接收用于表征周期和相位是否变换的表征值，所述第六选择器的输出端与计数模式控制输出模块相连以输出第一输出信号。

在本发明的一个或多个实施例中，所述第二比较模块包括第三非门、第四与门、第一或门、第二或门、第三或门、第七选择器、第四非门、第八选择器、第九选择器、第十选择器、第十一选择器和第十二选择器；

所述第三非门的输出端用于接收计数器的计数值初始化信号，所述第四与门的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值和第二阈值的和的比较值，所述第四与门的第二输入端与第三非门的输出端相连，所述第一或门的第一输入端用于接收更新事件信号，所述第一或门的第二输入端用于接收计数器的计数值与第一阈值的比较值，所述第二或门的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值和第二阈值的和的比较值，所述第二或门的第二输入端与第一或门的输出端相连，所述第三或门的第一输入端用于接收计数器的计数值初始化信号，所述第三或门的第二输入端与第二或门的输出端相连，所述第七选择器的第一输入端与第三或门的输出端相连，所述第七选择器的第二输入端与低电平信号相连，所述第七选择器的选择控制端与第四非门的输出端相连，所述第四非门的输入端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第八选择器的第一输入端与第四与门的输出端相连，所述第八选择器的第二输入端与第七选择器的输出端相连，所述第八选择器的选择控制端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第九选择器的第一输入端与高电平信号相连，所述第九选择器的第二输入端与低电平信号相连，所述第九选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一影子寄存器的影子值的比较值，所述第十选择器的第一输入端与高电平信号相连，所述第十选择器的第二输入端与低电平信号相连，所述第十选择器的选择控制端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第十一选择器的第一输入端与高电平信号相连，所述第十一选择器的第二输入端与低电平信号相连，所述第十一选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一影子寄存器的影子值的比较值，所述第十二选择器的第一输入端与第八选择器的输出端相连，所述第十二选择器的第二输入端与第九选择器的输出端相连，所述第十二选择器的第三输入端与第十选择器的输出端相连，所述第十二选择器的第四输入端与第十一选择器的输出端相连，所述第十二选择器的选择控制端用于接收用于表征周期和相位是否变换的表征值，所述第十二选择器的输出端与计数模式控制输出模块相连以输出第二输出信号。

在本发明的一个或多个实施例中，所述第三比较模块包括第五非门、第五与门、第十三选择器、第十四选择器、第十五选择器、第六与门、第四或门、第七与门、第六非门、第八与门、第七非门、第十六选择器、第十七选择器、第十八选择器、第九与门、第十与门、第八非门、第十一与门、第五或门、第九非门、第十二与门、第十九选择器、第十三与门、第十四与门、第十非门、第十五与门、第六或门、第十一非门、第十六与门、第二十选择器和第二十一选择器；

所述第五非门的输入端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第五与门的第一输入端与第五非门的输出端相连，所述第五与门的第二输入端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值和高电平信号的差值的比较值，所述第十三选择器的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值和高电平信号的差值的比较值，所述第十三选择器的第二输入端用于接收低电平信号，所述第十三选择器的选择控制端与第五与门的输出端相连，所述第十四选择器的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值的比较值，所述第十四选择器的第二输入端与第十三选择器的输出端相连，所述第十四选择器的选择控制端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值和高电平信号的差值的比较值，所述第十五选择器的第一输入端与高电平信号相连，所述第十五选择器的第二输入端与第十四选择器的输出端相连，所述第十五选择器的选择控制端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第六与门的第一输入端用于接收计数器的计数值与第一影子寄存器的影子值和高电平信号的差值的比较值，所述第六与门的第二输入端用于接收更新事件信号，所述第四或门的第一输入端用于接收计数器的计数值与第二预装载寄存器的预装载值的比较值，所述第四或门的第二输入端与第六与门的输出端相连，所述第七与门的第一输入端与第四或门的输出端相连，所述第七与门的第二输入端用于接收计数器的计数值初始化信号，所述第六非门的输入端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第八与门的第一输入端与第六非门的输出端，所述第八与门的第二输入端用于接收第二预装载寄存器的预装载值与第一影子寄存器的影子值和高电平信号的差值的比较值，所述第七非门的输入端用于接收计数器的计数值初始化信号，所述第十六选择器的第一输入端与第七非门的输出端相连，所述第十六选择器的第二输入端与低电平信号相连，所述第十六选择器的选择控制端与第八与门的输出端相连，所述第十七选择器的第一输入端与第七与门的输出端相连，所述第十七选择器的第二输入端与第十六选择器的输出端相连，所述第十七选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一影子寄存器的影子值和高电平信号的差值的比较值，所述第十八选择器的第一输入端与高电平信号相连，所述第十八选择器的第二输入端与第十七选择器的输出端相连，所述第十八选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第九与门的第一输入端用于接收第二影子寄存器的影子值与第一预装载寄存器的预装载值的比较值，所述第九与门的第二输入端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第十与门的第一输入端用于接收第二影子寄存器的影子值与第一预装载寄存器的预装载值和第二阈值的差值的比较值，所述第十与门的第二输入端用于接收计数器的计数值与第二影子寄存器的影子值的比较值，所述第八非门的输入端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第十一与门的第一输入端用于接收第二影子寄存器的影子值与第一预装载寄存器的预装载值和高电平信号的差值的比较值，所述第十一与门的第二输入端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第十一与门的第三输入端与第八非门的输出端相连，所述第五或门的第一输入端与第九与门的输出端相连，所述第五或门的第二输入端与第十与门的输出端相连，所述第五或门的第三输入端与第十一与门的输出端相连，所述第九非门的输入端用于接收计数器的计数值初始化信号，所述第十二与门的第一输入端与第九非门的输出端相连，所述第十二与门的第二输入端与第五或门的输出端相连，所述第十九选择器的第一输入端与高电平信号相连，所述第十九选择器的第二输入端与第十二与门的输出端相连，所述第十九选择器的选择控制端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第十三与门的第一输入端用于接收第二预装载寄存器的预装载值与第一预装载寄存器的预装载值的比较值，所述第十三与门的第二输入端用于接收第二预装载寄存器的预装载值与第一影子寄存器的影子值的比较值，所述第十四与门的第一输入端用于接收第二预装载寄存器的预装载值与第一预装载寄存器的预装载值和第二阈值的差值的比较值，所述第十四与门的第二输入端用于接收计数器的计数值与第二影子寄存器的影子值的比较值，所述第十五与门的第一输入端用于接收第二预装载寄存器的预装载值与第一预装载寄存器的预装载值与高电平信号的差值的比较值，所述第十五与门的第二输入端用于接收第二预装载寄存器的预装载值与第一影子寄存器的影子值的比较值，所述第十非门的输入端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第十五与门的第三输入端与第十非门的输出端相连，所述第六或门第一输入端与第十三与门的输出端相连，所述第六或门的第二输入端与第十四与门的输出端相连，所述第六或门的第三输入端与第十五与门的输出端相连，所述第十一非门的输入端用于接收计数器的计数值初始化信号，所述第十六与门的第一输入端与第十一非门的输出端相连，所述第十六与门的第二输入端与第六或门的输出端相连，所述第二十选择器的第一输入端与高电平信号相连，所述第二十选择器的第二输入端与第十六与门的输出端相连，所述第二十选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第二十一选择器的第一输入端与第十五选择器的输出端相连，所述第二十一选择器的第二输入端与第十八选择器的输出端相连，所述第二十一选择器的第三输入端与第十九选择器的输出端相连，所述第二十一选择器的第四输入端与第二十选择器的输出端相连，所述第二十一选择器的选择控制端用于接收表征周期和相位是否变换的表征值，所述第二十一选择器的输出端与计数模式控制输出模块相连以输出第三输出信号。

在本发明的一个或多个实施例中，所述第四比较模块包括第十二非门、第十七与门、第十八与门、第七或门、第十九与门、第十三非门、第二十二选择器、第十四非门、第二十与门、第二十三选择器、第十五非门、第二十一与门、第二十四选择器、第二十五选择器、第二十六选择器、第二十七选择器、第二十八选择器和第二十九选择器；

所述第十二非门的输入端用于接收计数器的计数值初始化信号，所述第十七与门的第一输入端与第十二非门的输出端相连，所述第十七与门的第二输入端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值和高电平信号的差值的比较值，所述第十八与门的第一输入端用于接收计数器的计数值与第一阈值的比较值，所述第十八与门的第二输入端用于接收第二影子寄存器的影子值与第二阈值的比较值，所述第七或门的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值和高电平信号的比较值，所述第七或门的第二输入端与第十八与门的输出端相连，所述第十九与门的第一输入端与第十七与门的输出端相连，所述第十九与门的第二输入端与第七或门的输出端相连，所述第二十二选择器的第一输入端与第十九与门的输出端相连，所述第二十二选择器的第二输入端与低电平信号相连，所述第十三非门的输入端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第二十二选择器的选择控制器与第十三非门的输出端相连，所述第十四非门的输入端用于接收计数器的计数值初始化信号，所述第二十与门的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值和高电平信号的和的比较值，所述第二十与门的第二输入端与第十四非门的输出端相连，所述第二十三选择器的第一输入端与第二十与门的输出端相连，所述第二十三选择器的第二输入端与第二十二选择器的输出端相连，所述第二十三选择器的选择控制端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值和第二阈值的差值的比较值，所述第十五非门的输入端用于接收计数器的计数值初始化信号，所述第二十一与门的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值和高电平信号的和的比较值，所述第二十一与门的第二输入端与第十五非门的输出端相连，所述第二十四选择器的第一输入端与第二十一与门的输出端相连，所述第二十四选择器的第二输入端与第二十三选择器的输出端相连，所述第二十四选择器的选择控制端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第二十五选择器的第一输入端与高电平信号相连，所述第二十五选择器的第二输入端与第二十四选择器的输出端相连，所述第二十五选择器的选择控制端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第二十六选择器的第一输入端与高电平信号相连，所述第二十六选择器的第二输入端与低电平信号相连，所述第二十六选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第二十七选择器的第一输入端与高电平信号相连，所述第二十七选择器的第二输入端与低电平信号相连，所述第二十七选择器的选择控制端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第二十八选择器的第一输入端与高电平信号相连，所述第二十八选择器的第二输入端与低电平信号相连，所述第二十八选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第二十九选择器的第一输入端与第二十五选择器的输出端相连，所述第二十九选择器的第二输入端与第二十六选择器的输出端相连，所述第二十九选择器的第三输入端与第二十七选择器的输出端相连，所述第二十九选择器的第四输入端与第二十八选择器的输出端相连，所述第二十九选择器的输出端用于接收用于表征周期和相位是否变换的表征值，所述第二十九选择器的输出端与计数模式控制输出模块相连以输出第四输出信号。

在本发明的一个或多个实施例中，所述计数模式控制输出模块包括第三十选择器，所述第三十选择器的第一输入端与第一比较模块的输出端相连，所述第三十选择器的第二输入端与第二比较模块的输出端相连，所述第三十选择器的第三输入端与第三比较模块的输出端相连，所述第三十选择器的第四输入端与第四比较模块的输出端相连，所述第三十选择器的选择控制端用于接收表征计数模式的模式表征值，所述第三十选择器的输出端用于在计数模式下输出与各比较模块相对应的输出信号。

在本发明的一个或多个实施例中，所述PWM输出电路还包括PWM模式控制输出电路，与计数模式控制输出模块相连，用于在不同的PWM模式下输出对应的PWM信号。

在本发明的一个或多个实施例中，所述PWM模式控制输出电路包括第十六非门、第二十二与门、第二十三与门、第八或门和D触发器；

所述第十六非门的输入端用于接收计数模式控制输出模块的输出信号，所述第二十二与门的第一输入端用于接收PWM模式配置值，所述第二十二与门的第二输入端与第十六非门的输出端相连，所述第二十三与门的第一输入端用于接收计数模式控制输出模块的输出信号，所述第二十三与门的第二输入端用于接收PWM模式配置值，所述第八或门的第一输入端与第二十二与门的输出端相连，所述第八或门的第二输入端与第二十三与门的输出端相连，所述D触发器的D输入端与第八或门的输出端相连，所述D触发器的Q输出端用于输出PWM信号。

在本发明的一个或多个实施例中，所述PWM输出电路还包括控制寄存器和/或输出比较模式寄存器，所述控制寄存器用于使能第一预装载寄存器以及配置计数器，所述输出比较模式寄存器用于使能第二预装载寄存器。

在本发明的一个或多个实施例中，所述PWM输出电路还包括输出比较模式寄存器，所述输出比较模式寄存器用于配置PWM模式。

与现有技术相比，根据本发明的相位与周期可动态变换的PWM输出电路，在更新事件发生时，动态切换控制PWM信号的相位、周期的改变和更新，具有在PWM输出电路工作时，输出PWM信号的频率和占空比可动态编程变化和切换的特性，以及PWM信号切换相位时的中断标志位的控制产生。

根据本发明的相位与周期可动态变换的PWM输出电路，通过内部设计的计数器可以实现在边沿向上计数、边沿向下计数、中央对齐模式（向上计数/向下计数）几种模式下的PWM信号的正确输出和占空比、频率的变换。

根据本发明的相位与周期可动态变换的PWM输出电路，可实现软件编程可配置切换PWM信号输出的频率以及相位，可集成于MUC/SOC中以作为通用的PWM输出电路，具有功耗低、通用性强、占用面积小、节约成本。

附图说明

图1是根据本发明一实施例的相位与周期可动态变换的PWM输出电路的系统图。

图2是根据本发明一实施例的边沿对齐计数且计数方向向上模式下对应的波形图。

图3是根据本发明一实施例的边沿对齐计数且计数方向向下模式下对应的波形图。

图4是根据本发明一实施例的中央对齐计数且计数方向向上模式下对应的波形图。

图5是根据本发明一实施例的中央对齐计数且计数方向向下模式下对应的波形图。

图6是根据本发明一实施例的第一比较模块的电路原理图。

图7是根据本发明一实施例的第二比较模块的电路原理图。

图8是根据本发明一实施例的第三比较模块的电路原理图。

图9是根据本发明一实施例的第四比较模块的电路原理图。

图10是根据本发明一实施例的计数模式控制输出模块的电路原理图。

图11是根据本发明一实施例的PWM模式控制输出电路的电路原理图。

具体实施方式

下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件，或与另一元件“相连”，或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

下面结合附图和实施例对本发明进一步说明。

如图1~图11所示，一种相位与周期可动态变换的PWM输出电路，包括：自动重载寄存器、比较寄存器、计数器、比较器模块、计数模式控制输出模块以及PWM模式控制输出电路。自动重载寄存器包括第一预装载寄存器和第一影子寄存器。比较寄存器包括第二预装载寄存器和第二影子寄存器。

在本实施例中，计数器的计数值cnt为16位，计数模式控制值cms为2位，通过计数器的计数值cnt、计数模式控制值cms、计数方向控制值dir以及相位、周期值的变化，能够输出相应的正确的变化相位/周期的PWM信号。通过计数器工作的时钟信号ck_cnt进行PWM信号输出的时间精度控制，PWM输出电路是一个具有PWM信号输出频率/占空比可切换的电路设计，也可作为那些需要边沿对齐以及中央对齐模式PWM信号输出的控制电路。

根据控制寄存器配置计数器的计数模式控制值cms和计数方向控制值dir，以及结合第一影子寄存器的影子值和计数器的计数值cnt的比较的结果，进行PWM信号输出的周期、相位的转换和PWM信号的输出控制。

基于计数器的计数值cnt确定计数周期，同时基于计数模式控制值cms和计数方向控制值dir生成边沿计数且计数方向向上模式、边沿计数且计数方向向下模式、中央对齐且计数方向向上模式以及中央对齐且计数方向向下模式这四种技术模式。

根据四种计数模式下的计数器的计数值cnt作为输入比较值，由内部比较器电路和第二影子寄存器的影子值ccri_shd（此处的i指通道数）进行比较。在比较模式下，比较寄存器的第二预装载寄存器的预装载值可以通过控制输出比较模式寄存器的预装载使能位ocipe控制被复制到第二影子寄存器中，然后第二影子寄存器的影子值ccri_shd和计数器的计数值cnt进行比较。

在本实施例中，PWM信号的周期由自动重载寄存器确定周期，PWM信号的占空比（相位）由比较寄存器确定。通过输出比较模式寄存器的配置值ocim配置PWM模式为PWM模式一还是PWM模式二。通过输出比较模式寄存器的控制位ocipe使能比较寄存器的第二预装载寄存器，比较寄存器的第二预装载寄存器的预装载值在更新事件信号evt_w到来时被写入比较寄存器的第二影子寄存器中以控制相位的变换。通过控制寄存器的控制位arpe使能自动重载寄存器的第一预装载寄存器。第一预装载寄存器的预装载值在更新事件信号evt_w到来时被写入第一影子寄存器内以控制周期的变换。根据输出比较模式寄存器的配置值ocim配置PWM模式使得PWM信号可以在PWM模式一或PWM模式二下输出，计数器的计数值cnt和第二影子寄存器的影子值ccri_shd始终在进行比较，(依据计数器的计数模式及计数方向)以确定产生的信号ociref（即为PWM信号）的高低电平输出和转换以及产生比较标志。

根据输出比较模式寄存器的配置值ocim控制工作在PWM模式一下，在向上计数时，一旦计数器的计数值cnt<第二影子寄存器的影子值ccri_shd时，信号ociref为有效电平（信号ociref=1），否则为无效电平(信号ociref=0)；在向下计数时，一旦计数器计数值cnt>第二影子寄存器的影子值ccri_shd时，信号ociref为无效电平(信号ociref=0)，否则为有效电平(信号ociref=1)。

图2显示了在边沿对齐计数且计数方向向上模式下，在更新事件信号evt_w到来时，切换第二影子寄存器的影子值ccri_shd对应的PWM信号输出波形图，其中，“0”、“7”、“F”、“2E”表示第二预装载寄存器的预装载值ccri_pre与第二影子寄存器的影子值ccri_shd对应的几个值，从而在第一影子寄存器的影子值arr_shd=F情况下，表示第二预装载寄存器的预装载值ccri_pre和第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd的相对关系。图3显示了在边沿对齐计数且计数方向向下模式下，在更新事件信号evt_w到来时，切换第二影子寄存器的影子值ccri_shd对应的PWM输出波形图，其中，“0”、“7”、“F”、“2E”表示第二预装载寄存器的预装载值ccri_pre与第二影子寄存器的影子值ccri_shd对应的几个值，从而在第一影子寄存器的影子值arr_shd=F情况下，表示第二预装载寄存器的预装载值ccri_pre和第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd的相对关系。

更新事件信号evt_w产生时切换与周期对应的第一影子寄存器的影子值arr_shd，或者更新事件信号evt_w产生时同时动态切换与相位对应的第二影子寄存器的影子值ccri_shd和与周期对应的第一影子寄存器的影子值arr_shd控制PWM输出的原理相同。内部设计比较器使得计数器的计数值cnt一直和第二影子寄存器的影子值ccri_shd作比较。并根据比较结果配置计数器的计数模式控制值cms (cms配置为2’b00为边沿计数模式，配置为其他值为中央对齐模式)，从而进行信号ociref的控制输出和比较标志位cciif的产生，比较标志位cciif需要通过软件清除。

另外，可以根据输出比较模式寄存器的配置值ocim控制工作在PWM模式二下，在向上计数时，一旦计数器计数值cnt<第二影子寄存器的影子值ccri_shd时，信号ociref为无效电平(信号ociref=0)，否则为有效电平；在向下计数时，一旦计数器的计数值cnt>第二影子寄存器的影子值ccri_shd时，信号ociref为有效电平，否则为无效电平。PWM模式二变换相位和周期的波形输出和PWM模式一下的变换相位和周期的波形输出原理相同。

根据计数器的计数模式控制值cms，还能够产生中央对齐模式的PWM信号。根据计数模式控制值cms的配置，比较标志位cciif可以在计数器向上计数、向下计数、或向上和向下计数时被置1。计数模式控制值cms为2’b01时只有在计数器向下计数时置位（设为1），计数模式控制值cms为2’b10时只有在计数器向上计数时置位，计数模式控制值cms为2’b11时在计数器向上和向下计数时均被置位。

通过输出比较模式寄存器的控制位ocipe使能比较寄存器的第二预装载寄存器，在更新事件信号evt_w到来时切换第二影子寄存器的影子值ccri_shd，并根据计数器的计数值cnt和切换的第二影子寄存器的影子值ccri_shd的比较值，从而进行信号ociref的控制切换输出和比较标志位cciif的产生。切换后能够根据切换的第二影子寄存器的影子值ccri_shd，以及计数值cnt与第一影子寄存器的影子值arr_shd以及第二影子寄存器的影子值ccri_shd的比较关系进行输出波形的正确切换输出和比较标志位cciif的正确控制产生。

图4和图5是在中央对齐计数模式对应的PWM模式一下的切换第二影子寄存器的影子值ccri_shd的波形输出和各种中央对齐计数模式下的比较标志位cciif的产生示意图（仍以计数器的计数值cnt即PWM信号的计数周期值cnt=F为例）。在图4中，“0”、“7”、“E”表示第二预装载寄存器的预装载值ccri_pre与第二影子寄存器的影子值ccri_shd对应的几个值，从而在第一影子寄存器的影子值arr_shd=F情况下，表示第二预装载寄存器的预装载值ccri_pre和第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd的相对关系。在图5中，“E”、“F”、“2E”表示第二预装载寄存器的预装载值ccri_pre与第二影子寄存器的影子值ccri_shd对应的几个值，从而在第一影子寄存器的影子值arr_shd=F情况下，表示第二预装载寄存器的预装载值ccri_pre和第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd的相对关系。当选择与中央对齐模式对应的PWM模式二时，信号ociref与PWM模式一时的相反，比较标志位cciif被置1的位置不发生改变，其比较器进行比较和输出控制的原理相同。

如图1所述，更新事件发生时产生信号evt_w，此信号evt_w需经时钟信号ck_cnt同步后控制数据载入对应的影子寄存器内；如果通过编程配置来置位控制寄存器的控制位arpe，则信号evt_w置位后的下一个时钟信号ck_cnt的时钟周期，配置自动重载寄存器的第一预装载寄存器的预装载值arr_pre写入第一影子寄存器；如果通过软件配置来置位输出比较模式寄存器的预装载使能位ocipe，则信号evt_w置位后的下一个时钟信号ck_cnt的时钟周期，配置比较寄存器的第二预装载寄存器的预装载值ccri_pre写入第二影子寄存器。

cms是计数器的计数模式控制值，dir是计数器的计数方向控制值，dir为0，计数器向上计数，dir为1，计数器的计数方向向下计数。cnt_init为计数器的计数值初始化信号，此信号同样需经时钟信号ck_cnt同步后控制计数器的初始化。

cnt_en为计数器的使能信号，同时也控制比较模式下的比较输出信号的产生，cnt为计数器的计数值，arr_pre为自动重载寄存器16位的预装载值，arr_shd为自动重载寄存器16位的影子值，ccri_pre为比较寄存器16位的预装载值，ccri_shd为比较寄存器16位的影子值。cnt_great_ccri_a、cnt_great_ccri_b、cnt_great_ccri_c和cnt_great_ccri_d为比较器模块在相位和周期是否变换的状态下比较输出的结果，cnt_great_ccri为计数模式控制输出模块根据在不同的计数模式下选择产生的结果，PWM模式控制输出模块根据输出比较模式寄存器的配置值ocim 控制PWM模式以及计数模式控制输出模块的输出结果经时钟信号ck_cnt时钟同步后输出信号ociref和信号compare_ccig_hd，信号ociref是输出的PWM波信号，compare_ccig_hd是根据比较器模块输入硬件产生的比较标志信号。输出比较模式寄存器的配置值ocim为3位。

在本实施例中，比较器模块包括第一比较模块、第二比较模块、第三比较模块和第四比较模块；第一比较模块、第二比较模块、第三比较模块和第四比较模块在周期以及相位是否变换的状态下，分别选择输出周期和\或相位不同的输出信号。

具体的，如图6所示，第一比较模块包括第一非门、第一与门、第二非门、第二与门、第三与门、第一选择器、第二选择器、第三选择器、第四选择器、第五选择器和第六选择器。

第一非门的输入端用于接收第二影子寄存器的影子值ccri_shd与第一阈值的比较值，在本实施例中，第一阈值为16’h0000。若第二影子寄存器的影子值ccri_shd与第一阈值相等，则第一非门的输入端接收有效信号（即1，反之为0）。第一与门的第一输入端与第一非门的输出端相连。第一与门的第二输入端用于接收第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd的比较值，若第二影子寄存器的影子值ccri_shd小于或等于第一影子寄存器的影子值arr_shd，则第一与门的第二输入端接收有效信号（即1，反之为0）。第一与门的输出端与第一选择器的选择控制端相连，第二非门的输入端用于接收计数器的计数值初始化信号cnt_init，第二与门的第一输入端用于接收计数器的计数值cnt与第一影子寄存器的影子值arr_shd的比较值，若计数器的计数值cnt小于第一影子寄存器的影子值arr_shd，则第二与门的第一输入端接收有效信号（即1，反之为0）。第二与门的第二输入端用于接收与第二影子寄存器的影子值ccri_shd和高电平信号1’b1的差值的比较值，若计数器的计数值cnt大于或等于第二影子寄存器的影子值ccri_shd和高电平信号1’b1的差值，则第二与门的第二输入端接收有效信号（即1，反之为0）。第三与门的第一输入端与第二非门的输出端相连，第三与门的第二输入端与第二与门的输出端相连，第一选择器的第一输入端与第三与门的输出端相连，第一选择器的第二输入端与低电平信号1’b0相连。

第二选择器的第一输入端与高电平信号1’b1相连，第二选择器的第二输入端与第一选择器的输出端相连，第二选择器的选择控制端用于接收第二影子寄存器的影子值ccri_shd与第一阈值的比较值，若第二影子寄存器的影子值ccri_shd与第一阈值相等，则第二选择器的选择控制端接收有效信号（即1，反之为0）。

第三选择器的第一输入端与高电平信号1’b1相连，第三选择器的第二输入端与低电平信号1’b0相连，第三选择器的选择控制端用于接收第二预装载寄存器的预装载值ccri_pre与第一阈值的比较值，若第二预装载寄存器的预装载值ccri_pre等于第一阈值，则第三选择器的选择控制端接收有效信号（即1，反之为0）。

第四选择器的第一输入端与高电平信号1’b1相连，第四选择器的第二输入端与低电平信号1’b0相连，第四选择器的选择控制端用于接收第二影子寄存器的影子值ccri_shd与第一阈值的比较值，若第二影子寄存器的影子值ccri_shd等于第一阈值，则第四选择器的选择控制端接收有效信号（即1，反之为0）。

第五选择器的第一输入端与高电平信号1’b1相连，第五选择器的第二输入端与低电平信号1’b0相连，第五选择器的选择控制端用于接收第二预装载寄存器的预装载值ccri_pre与第一阈值的比较值，若第二预装载寄存器的预装载值ccri_pre等于第一阈值，则第五选择器的选择控制端接收有效信号（即1，反之为0）。

第六选择器的第一输入端与第二选择器的输出端相连，第六选择器的第二输入端与第三选择器的输出端相连，第六选择器的第三输入端与第四选择器的输出端相连，第六选择器的第四输入端与第五选择器的输出端相连，第六选择器的选择控制端用于接收用于表征周期和相位是否变换的表征值trans_state，第六选择器的输出端与计数模式控制输出模块相连以输出第一输出信号cnt_great_ccri_a。

如图7所示，第二比较模块包括第三非门、第四与门、第一或门、第二或门、第三或门、第七选择器、第四非门、第八选择器、第九选择器、第十选择器、第十一选择器和第十二选择器。

第三非门的输出端用于接收计数器的计数值初始化信号cnt_init，第四与门的第一输入端用于接收计数器的计数值cnt与第二影子寄存器的影子值ccri_shd和第二阈值的和的比较值，本实施例中的第二阈值为16’h0001。若计数器的计数值cnt大于第二影子寄存器的影子值ccri_shd和第二阈值的和，则第四与门的第一输入端接收有效信号（即1，反之为0）。第四与门的第二输入端与第三非门的输出端相连，第一或门的第一输入端用于接收更新事件信号evt_w，第一或门的第二输入端用于接收计数器的计数值cnt与第一阈值的比较值，若计数器的计数值cnt等于第一阈值，则第一或门的第二输入端接收有效信号（即1，反之为0）。第二或门的第一输入端用于接收计数器的计数值cnt与第二影子寄存器的影子值ccri_shd和第二阈值的和的比较值，计数器的计数值cnt大于第二影子寄存器的影子值ccri_shd和第二阈值的和，则第二或门的第一输入端接收有效信号（即1，反之为0）。第二或门的第二输入端与第一或门的输出端相连，第三或门的第一输入端用于接收计数器的计数值初始化信号cnt_init，第三或门的第二输入端与第二或门的输出端相连，第七选择器的第一输入端与第三或门的输出端相连，第七选择器的第二输入端与低电平信号1’b0相连，第七选择器的选择控制端与第四非门的输出端相连，第四非门的输入端用于接收第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd的比较值，若第二影子寄存器的影子值ccri_shd大于或等于第一影子寄存器的影子值arr_shd，则第四非门的输入端接收有效信号（即1，反之为0）。

第八选择器的第一输入端与第四与门的输出端相连，第八选择器的第二输入端与第七选择器的输出端相连，第八选择器的选择控制端用于接收第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd的比较值，若第二影子寄存器的影子值ccri_shd大于或等于第一影子寄存器的影子值arr_shd，则第八选择器的选择控制端接收有效信号（即1，反之为0）。

第九选择器的第一输入端与高电平信号1’b1相连，第九选择器的第二输入端与低电平信号1’b0相连，第九选择器的选择控制端用于接收第二预装载寄存器的预装载值ccri_pre与第一影子寄存器的影子值arr_shd的比较值，若第二预装载寄存器的预装载值ccri_pre小于第一影子寄存器的影子值arr_shd，则第九选择器的选择控制端接收有效信号（即1，反之为0）。

第十选择器的第一输入端与高电平信号1’b1相连，第十选择器的第二输入端与低电平信号1’b0相连，第十选择器的选择控制端用于接收第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd的比较值，若第二影子寄存器的影子值ccri_shd小于第一影子寄存器的影子值arr_shd，则第十选择器的选择控制端接收有效信号（即1，反之为0）。

第十一选择器的第一输入端与高电平信号1’b1相连，第十一选择器的第二输入端与低电平信号1’b0相连，第十一选择器的选择控制端用于接收第二预装载寄存器的预装载值ccri_pre与第一影子寄存器的影子值arr_shd的比较值，第二预装载寄存器的预装载值ccri_pre小于第一影子寄存器的影子值arr_shd，则第十一选择器的选择控制端接收有效信号（即1，反之为0）。

第十二选择器的第一输入端与第八选择器的输出端相连，第十二选择器的第二输入端与第九选择器的输出端相连，第十二选择器的第三输入端与第十选择器的输出端相连，第十二选择器的第四输入端与第十一选择器的输出端相连，第十二选择器的选择控制端用于接收用于表征周期和相位是否变换的表征值trans_state，第十二选择器的输出端与计数模式控制输出模块相连以输出第二输出信号cnt_great_ccri_b。

如图8所示，第三比较模块包括第五非门、第五与门、第十三选择器、第十四选择器、第十五选择器、第六与门、第四或门、第七与门、第六非门、第八与门、第七非门、第十六选择器、第十七选择器、第十八选择器、第九与门、第十与门、第八非门、第十一与门、第五或门、第九非门、第十二与门、第十九选择器、第十三与门、第十四与门、第十非门、第十五与门、第六或门、第十一非门、第十六与门、第二十选择器和第二十一选择器。

第五非门的输入端用于接收第二影子寄存器的影子值ccri_shd与第一阈值的比较值，若第二影子寄存器的影子值ccri_shd等于第一阈值，则第五非门的输入端接收有效信号（即1，反之为0）。第五与门的第一输入端与第五非门的输出端相连，第五与门的第二输入端用于接收第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd和高电平信号1’b1的差值的比较值，若第二影子寄存器的影子值ccri_shd小于第一影子寄存器的影子值arr_shd和高电平信号1’b1的差值，则第五与门的第二输入端接收有效信号（即1，反之为0）。第十三选择器的第一输入端用于接收计数器的计数值cnt与第二影子寄存器的影子值ccri_shd和高电平信号1’b1的差值的比较值，若计数器的计数值cnt大于或等于第二影子寄存器的影子值ccri_shd和高电平信号1’b1的差值，则第十三选择器的第一输入端接收有效信号（即1，反之为0）。第十三选择器的第二输入端用于接收低电平信号1’ b0，第十三选择器的选择控制端与第五与门的输出端相连。

第十四选择器的第一输入端用于接收计数器的计数值cnt与第二影子寄存器的影子值ccri_shd的比较值，若计数器的计数值cnt等于第二影子寄存器的影子值ccri_shd，则第十四选择器的第一输入端接收有效信号（即1，反之为0）。第十四选择器的第二输入端与第十三选择器的输出端相连，第十四选择器的选择控制端用于接收第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd和高电平信号1’b1的差值的比较值，若第二影子寄存器的影子值ccri_shd等于第一影子寄存器的影子值arr_shd和高电平信号1’b1的差值，则第十四选择器的选择控制端接收有效信号（即1，反之为0）。第十五选择器的第一输入端与高电平信号1’b1相连，第十五选择器的第二输入端与第十四选择器的输出端相连，第十五选择器的选择控制端用于接收第二影子寄存器的影子值ccri_shd与第一阈值的比较值，若第二影子寄存器的影子值ccri_shd等于第一阈值，则第十五选择器的选择控制端接收有效信号（即1，反之为0）。

第六与门的第一输入端用于接收计数器的计数值cnt与第一影子寄存器的影子值arr_shd和高电平信号1’b1的差值的比较值，若计数器的计数值cnt等于第一影子寄存器的影子值arr_shd和高电平信号1’b1的差值，则第六与门的第一输入端接收有效信号（即1，反之为0），第六与门的第二输入端用于接收更新事件信号evt_w。第四或门的第一输入端用于接收计数器的计数值cnt与第二预装载寄存器的预装载值ccri_pre的比较值，若计数值cnt大于或等于第二预装载寄存器的预装载值ccri_pre，则第四或门的第一输入端接收有效信号（即1，反之为0），第四或门的第二输入端与第六与门的输出端相连。第七与门的第一输入端与第四或门的输出端相连，第七与门的第二输入端用于接收计数器的计数值初始化信号cnt_init，第六非门的输入端用于接收第二预装载寄存器的预装载值ccri_pre与第一阈值的比较值，若第二预装载寄存器的预装载值ccri_pre等于第一阈值，则第六非门的输入端接收有效信号（即1，反之为0）。第八与门的第一输入端与第六非门的输出端，第八与门的第二输入端用于接收第二预装载寄存器的预装载值ccri_pre与第一影子寄存器的影子值arr_shd和高电平信号1’b1的差值的比较值，若第二预装载寄存器的预装载值ccri_pre小于第一影子寄存器的影子值arr_shd和高电平信号1’b1的差值，则第八与门的第二输入端接收有效信号（即1，反之为0）。第七非门的输入端用于接收计数器的计数值初始化信号cnt_init，第十六选择器的第一输入端与第七非门的输出端相连，第十六选择器的第二输入端与低电平信号1’b0相连，第十六选择器的选择控制端与第八与门的输出端相连。第十七选择器的第一输入端与第七与门的输出端相连，第十七选择器的第二输入端与第十六选择器的输出端相连，第十七选择器的选择控制端用于接收第二预装载寄存器的预装载值ccri_pre与第一影子寄存器的影子值arr_shd和高电平信号1’b1的差值的比较值，若第二预装载寄存器的预装载值ccri_pre等于第一影子寄存器的影子值arr_shd和高电平信号1’b1的差值，则第十七选择器的选择控制端接收有效信号（即1，反之为0）。第十八选择器的第一输入端与高电平信号1’b1相连，第十八选择器的第二输入端与第十七选择器的输出端相连，第十八选择器的选择控制端用于接收第二预装载寄存器的预装载值ccri_pre与第一阈值的比较值，若第二预装载寄存器的预装载值ccri_pre等于第一阈值，则第十八选择器的选择控制端接收有效信号（即1，反之为0）。

第九与门的第一输入端用于接收第二影子寄存器的影子值ccri_shd与第一预装载寄存器的预装载值arr_pre的比较值，若第二影子寄存器的影子值ccri_shd大于或等于第一预装载寄存器的预装载值arr_pre，则第九与门的第一输入端接收有效信号（即1，反之为0）。第九与门的第二输入端用于接收第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd的比较值，若第二影子寄存器的影子值ccri_shd小于第一影子寄存器的影子值arr_shd，则第九与门的第二输入端接收有效信号（即1，反之为0）。第十与门的第一输入端用于接收第二影子寄存器的影子值ccri_shd与第一预装载寄存器的预装载值arr_pre和第二阈值的差值的比较值，若第二影子寄存器的影子值ccri_shd等于第一预装载寄存器的预装载值arr_pre和第二阈值的差值，则第十与门的第一输入端接收有效信号（即1，反之为0）。第十与门的第二输入端用于接收计数器的计数值cnt与第二影子寄存器的影子值ccri_shd的比较值，若计数器的计数值cnt大于或等于第二影子寄存器的影子值ccri_shd，则第十与门的第二输入端接收有效信号（即1，反之为0）。第八非门的输入端用于接收第二影子寄存器的影子值ccri_shd与第一阈值的比较值，若第二影子寄存器的影子值ccri_shd等于第一阈值，则第八非门的输入端接收有效信号（即1，反之为0）。第十一与门的第一输入端用于接收第二影子寄存器的影子值ccri_shd与第一预装载寄存器的预装载值arr_pre和高电平信号1’b1的差值的比较值，若第二影子寄存器的影子值ccri_shd小于第一预装载寄存器的预装载值arr_pre和高电平信号1’b1的差值，则第十一与门的第一输入端接收有效信号（即1，反之为0）。第十一与门的第二输入端用于接收第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd的比较值，若第二影子寄存器的影子值ccri_shd小于第一影子寄存器的影子值arr_shd，则第十一与门的第二输入端接收有效信号（即1，反之为0）。第十一与门的第三输入端与第八非门的输出端相连。第五或门的第一输入端与第九与门的输出端相连，第五或门的第二输入端与第十与门的输出端相连，第五或门的第三输入端与第十一与门的输出端相连。第九非门的输入端用于接收计数器的计数值初始化信号cnt_init，第十二与门的第一输入端与第九非门的输出端相连，第十二与门的第二输入端与第五或门的输出端相连。第十九选择器的第一输入端与高电平信号1’b1相连，第十九选择器的第二输入端与第十二与门的输出端相连，第十九选择器的选择控制端用于接收第二影子寄存器的影子值ccri_shd与第一阈值的比较值，若第二影子寄存器的影子值ccri_shd等于第一阈值，则第十九选择器的选择控制端接收有效信号（即1，反之为0）。

第十三与门的第一输入端用于接收第二预装载寄存器的预装载值ccri_pre与第一预装载寄存器的预装载值arr_pre的比较值，若第二预装载寄存器的预装载值ccri_pre大于或等于第一预装载寄存器的预装载值arr_pre，则第十三与门的第一输入端接收有效信号（即1，反之为0）。第十三与门的第二输入端用于接收第二预装载寄存器的预装载值ccri_pre与第一影子寄存器的影子值arr_shd的比较值，若第二预装载寄存器的预装载值ccri_pre小于第一影子寄存器的影子值arr_shd，则第十三与门的第二输入端接收有效信号（即1，反之为0）。第十四与门的第一输入端用于接收第二预装载寄存器的预装载值ccri_pre与第一预装载寄存器的预装载值arr_pre和第二阈值的差值的比较值，若第二预装载寄存器的预装载值ccri_pre等于第一预装载寄存器的预装载值arr_pre和第二阈值的差值，则第十四与门的第一输入端接收有效信号（即1，反之为0）。第十四与门的第二输入端用于接收计数器的计数值cnt与第二影子寄存器的影子值ccri_shd的比较值，若计数器的计数值cnt大于或等于第二影子寄存器的影子值ccri_shd，则第十四与门的第二输入端接收有效信号（即1，反之为0）。第十五与门的第一输入端用于接收第二预装载寄存器的预装载值ccri_pre与第一预装载寄存器的预装载值arr_pre与高电平信号1’b1的差值的比较值，若第二预装载寄存器的预装载值ccri_pre小于第一预装载寄存器的预装载值arr_pre与高电平信号1’b1的差值，则第十五与门的第一输入端接收有效信号（即1，反之为0）。第十五与门的第二输入端用于接收第二预装载寄存器的预装载值ccri_pre与第一影子寄存器的影子值arr_shd的比较值，若第二预装载寄存器的预装载值ccri_pre小于第一影子寄存器的影子值arr_shd，则第十五与门的第二输入端接收有效信号（即1，反之为0）。第十非门的输入端用于接收第二预装载寄存器的预装载值ccri_pre与第一阈值的比较值，若第二预装载寄存器的预装载值ccri_pre等于第一阈值，则第十非门的输入端接收有效信号（即1，反之为0），第十五与门的第三输入端与第十非门的输出端相连。第六或门第一输入端与第十三与门的输出端相连，第六或门的第二输入端与第十四与门的输出端相连，第六或门的第三输入端与第十五与门的输出端相连。第十一非门的输入端用于接收计数器的计数值初始化信号cnt_init，第十六与门的第一输入端与第十一非门的输出端相连，第十六与门的第二输入端与第六或门的输出端相连。第二十选择器的第一输入端与高电平信号1’b1相连，第二十选择器的第二输入端与第十六与门的输出端相连，第二十选择器的选择控制端用于接收第二预装载寄存器的预装载值ccri_pre与第一阈值的比较值，若第二预装载寄存器的预装载值ccri_pre等于第一阈值，则第二十选择器的选择控制端接收有效信号（即1，反之为0）。

第二十一选择器的第一输入端与第十五选择器的输出端相连，第二十一选择器的第二输入端与第十八选择器的输出端相连，第二十一选择器的第三输入端与第十九选择器的输出端相连，第二十一选择器的第四输入端与第二十选择器的输出端相连，第二十一选择器的选择控制端用于接收表征周期和相位是否变换的表征值trans_state，第二十一选择器的输出端与计数模式控制输出模块相连以输出第三输出信号cnt_great_ccri_c。

如图9所示，第四比较模块包括第十二非门、第十七与门、第十八与门、第七或门、第十九与门、第十三非门、第二十二选择器、第十四非门、第二十与门、第二十三选择器、第十五非门、第二十一与门、第二十四选择器、第二十五选择器、第二十六选择器、第二十七选择器、第二十八选择器和第二十九选择器。

第十二非门的输入端用于接收计数器的计数值初始化信号cnt_init，第十七与门的第一输入端与第十二非门的输出端相连，第十七与门的第二输入端用于接收第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd和高电平信号1’b1的差值的比较值，若第二影子寄存器的影子值ccri_shd小于第一影子寄存器的影子值arr_shd和高电平信号1’b1的差值，则第十七与门的第二输入端接收有效信号（即1，反之为0）。第十八与门的第一输入端用于接收计数器的计数值cnt与第一阈值的比较值，若计数器的计数值cnt等于第一阈值，则第十八与门的第一输入端接收有效信号（即1，反之为0）。第十八与门的第二输入端用于接收第二影子寄存器的影子值ccri_shd与第二阈值的比较值，若第二影子寄存器的影子值ccri_shd等于第二阈值，则第十八与门的第二输入端接收有效信号（即1，反之为0）。第七或门的第一输入端用于接收计数器的计数值cnt与第二影子寄存器的影子值ccri_shd和高电平信号1’b1的和的比较值，若计数器的计数值cnt大于第二影子寄存器的影子值ccri_shd和高电平信号1’b1的和，则第七或门的第一输入端接收有效信号（即1，反之为0），第七或门的第二输入端与第十八与门的输出端相连。第十九与门的第一输入端与第十七与门的输出端相连，第十九与门的第二输入端与第七或门的输出端相连。

第二十二选择器的第一输入端与第十九与门的输出端相连，第二十二选择器的第二输入端与低电平信号1’b0相连，第十三非门的输入端用于接收第二影子寄存器的影子值ccri_shd与第一阈值的比较值，若第二影子寄存器的影子值ccri_shd等于第一阈值，则第十三非门的输入端接收有效信号（即1，反之为0）。第二十二选择器的选择控制器与第十三非门的输出端相连，第十四非门的输入端用于接收计数器的计数值初始化信号cnt_init，第二十与门的第一输入端用于接收计数器的计数值cnt与第二影子寄存器的影子值ccri_shd和高电平信号1’b1的和的比较值，若计数器的计数值cnt大于第二影子寄存器的影子值ccri_shd和高电平信号1’b1的和，则第二十与门的第一输入端接收有效信号（即1，反之为0），第二十与门的第二输入端与第十四非门的输出端相连。

第二十三选择器的第一输入端与第二十与门的输出端相连，第二十三选择器的第二输入端与第二十二选择器的输出端相连，第二十三选择器的选择控制端用于接收第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd和第二阈值的差值的比较值，若第二影子寄存器的影子值ccri_shd等于第一影子寄存器的影子值arr_shd和第二阈值的差值，则第二十三选择器的选择控制端接收有效信号（即1，反之为0）。

第十五非门的输入端用于接收计数器的计数值初始化信号cnt_init，第二十一与门的第一输入端用于接收计数器的计数值cnt与第二影子寄存器的影子值ccri_shd和高电平信号1’b1的和的比较值，若计数器的计数值cnt大于第二影子寄存器的影子值ccri_shd和高电平信号1’b1的和，则第二十一与门的第一输入端接收有效信号（即1，反之为0），第二十一与门的第二输入端与第十五非门的输出端相连。第二十四选择器的第一输入端与第二十一与门的输出端相连，第二十四选择器的第二输入端与第二十三选择器的输出端相连，第二十四选择器的选择控制端用于接收第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd的比较值，若第二影子寄存器的影子值ccri_shd大于或等于第一影子寄存器的影子值arr_shd，则第二十四选择器的选择控制端接收有效信号（即1，反之为0）。

第二十五选择器的第一输入端与高电平信号1’b1相连，第二十五选择器的第二输入端与第二十四选择器的输出端相连，第二十五选择器的选择控制端用于接收第二影子寄存器的影子值ccri_shd与第一阈值的比较值，若第二影子寄存器的影子值ccri_shd等于第一阈值，则第二十五选择器的选择控制端接收有效信号（即1，反之为0）。

第二十六选择器的第一输入端与高电平信号1’b1相连，第二十六选择器的第二输入端与低电平信号1’b0相连，第二十六选择器的选择控制端用于接收第二预装载寄存器的预装载值ccri_pre与第一阈值的比较值，若第二预装载寄存器的预装载值ccri_pre等于第一阈值，则第二十六选择器的选择控制端接收有效信号（即1，反之为0）。

第二十七选择器的第一输入端与高电平信号1’b1相连，第二十七选择器的第二输入端与低电平信号1’b0相连，第二十七选择器的选择控制端用于接收第二影子寄存器的影子值ccri_shd与第一阈值的比较值，若第二影子寄存器的影子值ccri_shd等于第一阈值，则第二十七选择器的选择控制端接收有效信号（即1，反之为0）。

第二十八选择器的第一输入端与高电平信号1’b1相连，第二十八选择器的第二输入端与低电平信号1’b0相连，第二十八选择器的选择控制端用于接收第二预装载寄存器的预装载值ccri_pre与第一阈值的比较值，若第二预装载寄存器的预装载值ccri_pre与第一阈值，则第二十八选择器的选择控制端接收有效信号（即1，反之为0）。

第二十九选择器的第一输入端与第二十五选择器的输出端相连，第二十九选择器的第二输入端与第二十六选择器的输出端相连，第二十九选择器的第三输入端与第二十七选择器的输出端相连，第二十九选择器的第四输入端与第二十八选择器的输出端相连，第二十九选择器的选择控制端用于接收，第二十九选择器的输出端用于接收用于表征周期和相位是否变换的表征值trans_state，第二十九选择器的输出端与计数模式控制输出模块相连以输出第四输出信号cnt_great_ccri_d。

表征值trans_state为2位。表征值trans_state是在更新事件信号evt_w发生时，基于控制寄存器的控制位arpe与输出比较模式寄存器的控制位ocipe，表示发生PWM信号的相位变换即第二影子寄存器的影子值ccri_shd更新或发生周期变换即第一影子寄存器的影子值arr_shd更新以及相位和周期同时发生变换的情况产生的逻辑状态值。

表征值trans_state为2’b00时，表示没有发生相位和周期的变换即第二影子寄存器的影子值ccri_shd和第一影子寄存器的影子值arr_shd都没有更新。

表征值trans_state值为2’b01时，表示相位发生变换即第二影子寄存器的影子值ccri_shd发生更新，而周期没有发生变换即第一影子寄存器的影子值arr_shd不更新。

表征值trans_state值为2’b10时，表示周期发生变换而相位没有发生变换即第一影子寄存器的影子值arr_shd发生更新而第二影子寄存器的影子值ccri_shd没有发生更新。

表征值trans_state值为2’b11时，表示周期发生变换并且相位同时也有发生变换即更新事件时的第一影子寄存器的影子值arr_shd和第二影子寄存器的影子值ccri_shd都有发生更新。

如图10所示，计数模式控制输出模块在边沿计数且计数方向向上模式下选择输出与第一比较模块的第一输出信号cnt_great_ccri_a相对应的输出信号，在边沿计数且计数方向向下模式下选择输出与第二比较模块的第二输出信号cnt_great_ccri_b相对应的输出信号，在中央对齐且计数方向向上模式下选择输出与第三比较模块的第三输出信号cnt_great_ccri_c相对应的输出信号，在中央对齐且计数方向向下模式下选择输出与第四比较模块的第四输出信号cnt_great_ccri_d相对应的输出信号。

计数模式控制输出模块包括第三十选择器，第三十选择器的第一输入端与第一比较模块的输出端相连，第三十选择器的第二输入端与第二比较模块的输出端相连，第三十选择器的第三输入端与第三比较模块的输出端相连，第三十选择器的第四输入端与第四比较模块的输出端相连，第三十选择器的选择控制端用于接收表征计数模式的模式表征值cnt_state，第三十选择器的输出端用于在计数模式下输出与各比较模块相对应的输出信号cnt_great_ccri。

模式表征值cnt_state为2位。模式表征值cnt_state的状态值决定选择输出的输出信号cnt_great_ccri，模式表征值cnt_state是根据计数器的计数模式控制值cms和计数方向控制值dir组合产生的逻辑状态值。

模式表征值cnt_state为2’b00时，表示为边沿计数且计数方向向上模式，第三十选择器选择第一输出信号cnt_great_ccri_a输出。

模式表征值cnt_state为2’b01时，表示为边沿计数且计数方向向下模式，第三十选择器选择第二输出信号cnt_great_ccri_b输出。

模式表征值cnt_state为2’b10时，表示为中央对齐且计数方向向上模式，第三十选择器选择第三输出信号cnt_great_ccri_c输出。

模式表征值cnt_state为2’b11时，表示为中央对齐且计数方向向下模式，第三十选择器选择第四输出信号cnt_great_ccri_d输出。

在本实施例中，在第三十选择器选择第一输出信号cnt_great_ccri_a输出时，第一输出信号cnt_great_ccri_a为边沿计数且计数方向向上模式状态，即模式表征值cnt_state为2’b00下，产生的比较结果信号。在图4中的ccri_shd==第一阈值表示为判断第二影子寄存器的影子值ccri_shd为0时产生的逻辑值为1的信号，当第二影子寄存器的影子值ccri_shd不为0时产生逻辑值为0的信号；同理，ccri_pre==第一阈值表示为判断第二预装载寄存器的预装载值ccri_pre为0时产生逻辑值为1的信号，当第二预装载寄存器的预装载值ccri_pre不为0时产生逻辑值为0的信号。

根据边沿计数且计数方向向上模式下产生的PWM信号的示意图，当表征值trans_state为2’b00时，即没有更新事件，没有发生周期和相位变换下，控制第一输出信号cnt_great_ccri_a输出的第六选择器选择A端的逻辑输入通过，此状态下的A端的输入逻辑为：ccri_shd==第一阈值为1时，A端输入逻辑通过第二选择器选择逻辑值为高电平信号1’b1；ccri_shd==第一阈值为0时，并且ccri_shd<=arr_shd(ccri_shd小于等于arr_shd)，此时根据计数器的计数值cnt分别和第一影子寄存器和第二影子寄存器进行比较即满足cnt>=ccri_shd-1’b1并且cnt<arr_shd的比较值条件下，并且除去发生cnt_init置位的条件下，A端输入逻辑值为高电平信号1’b1，其他情况下，A端输入逻辑值为低电平信号1’b0。

当表征值trans_state为2’b01时，即有更新事件并且第二影子寄存器的影子值ccri_shd发生变换的状态下，控制第一输出信号cnt_great_ccri_a输出的第六选择器选择B端的逻辑输入通过，此时当ccri_pre==第一阈值即第二预装载寄存器的预装载值ccri_pre为0，即第一影子寄存器的影子值ccri_shd将被更新为0，此时B端输入逻辑值置为1’b1，其他情况下，B端输入逻辑值为1’b0。

当表征值trans_state为2’b10时，即有更新事件并且第一影子寄存器的影子值arr_shd发生切换状态下，控制第一输出信号cnt_great_ccri_a输出的第六选择器选择C端的逻辑输入通过，此时当ccri_shd==第一阈值即第二影子寄存器的影子值为0，此时控制第一输出信号cnt_great_ccri_a输出的第六选择器的C端输入逻辑值置为1’b1，其他情况下，C端输入逻辑值为1’b0。

当表征值trans_state为2’b11时，即有更新事件并且第二影子寄存器的影子值ccri_shd与第一影子寄存器的影子值arr_shd发生变换更新状态下，控制第一输出信号cnt_great_ccri_a输出的第六选择器选择D端的逻辑输入通过，此时当ccri_pre==第一阈值即第二预装载寄存器的预装载值ccri_pre为0，即第二影子寄存器的影子值ccri_shd将被更新为0，此时控制第一输出信号cnt_great_ccri_a输出的第六选择器的D端输入逻辑值为1’b1，其他情况下，D端输入逻辑值为1’b0。

在第三十选择器选择第二输出信号cnt_great_ccri_b输出时，此时的第二输出信号cnt_great_ccri_b处于边沿计数且计数方向向下模式下，即模式表征值cnt_state为2’b01时，产生的比较结果信号；同理根据表征值trans_state值为2’b00、2’b01、2’b10、2’b11时，第十二选择器分别选择控制对应的A、B、C、D端的输入逻辑值输出。

在第三十选择器选择第三输出信号cnt_great_ccri_c输出时，第三输出信号cnt_great_ccri_c处于中央对齐计数且计数方向向上模式下，即模式表征值cnt_state为2’b10时，产生的比较结果信号；同理根据表征值trans_state值为2’b00、2’b01、2’b10、2’b11时，第二十一选择器分别选择控制对应的A、B、C、D端的输入逻辑值输出。

在第三十选择器选择第四输出信号cnt_great_ccri_d输出时，第四输出信号cnt_great_ccri_d处于中央对齐计数且计数方向向下模式下，即模式表征值cnt_state为2’b11时，产生的比较结果信号；同理根据表征值trans_state值为2’b00、2’b01、2’b10、2’b11时，第二十九选择器分别选择控制对应的A、B、C、D端的输入逻辑值输出。

如图11所示，PWM模式控制输出电路与计数模式控制输出模块相连，用于在不同的PWM模式下输出对应的PWM信号ociref。PWM模式控制输出电路包括第十六非门、第二十二与门、第二十三与门、第八或门和D触发器。

第十六非门的输入端用于接收计数模式控制输出模块的输出信号cnt_great_ccri。第二十二与门的第一输入端用于接收输出比较模式寄存器的PWM模式配置值ocim，第二十二与门的第二输入端与第十六非门的输出端相连，第二十三与门的第一输入端用于接收计数模式控制输出模块的输出信号cnt_great_ccri，第二十三与门的第二输入端用于接收输出比较模式寄存器的PWM模式配置值ocim，第八或门的第一输入端与第二十二与门的输出端相连，第八或门的第二输入端与第二十三与门的输出端相连，D触发器的D输入端与第八或门的输出端相连，D触发器的时钟控制端用于接收时钟信号ck_cnt，D触发器的CLR端用于接收复位信号rst，D触发器的Q输出端用于输出PWM信号ociref。

在本实施例中，产生信号cnt_equal_ccri的逻辑原理同输出信号cnt_great_ccri，信号cnt_equal_ccri主要由输出比较模式寄存器的PWM模式配置值ocim配置为其他模式下（如比较输出模式）的比较信号，在此不做详细说明；输出信号cnt_great_ccri根据PWM模式的配置，经过PWM模式控制输出模块，产生相位周期动态可切换的ociref即PWM波形，同时产生相应的compare_ccig_hd即硬件置位的比较输出中断标志逻辑。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种相位与周期可动态变换的PWM输出电路，其特征在于，包括：

自动重载寄存器，包括第一预装载寄存器和第一影子寄存器，在发生更新事件时，将第一预装载寄存器的预装载值写入第一影子寄存器内以控制周期的变换；

比较寄存器，包括第二预装载寄存器和第二影子寄存器，在发生更新事件时，将第二预装载寄存器的预装载值写入第二影子寄存器内以控制相位的变换；

计数器，用于提供计数周期以及计数模式；

比较器模块，包括第一比较模块、第二比较模块、第三比较模块和第四比较模块；所述第一比较模块、第二比较模块、第三比较模块和第四比较模块在周期以及相位是否变换的状态下，分别选择输出周期和\或相位不同的输出信号；以及

计数模式控制输出模块，在不同的计数模式下选择输出与第一比较模块、第二比较模块、第三比较模块或第四比较模块的输出信号相对应的输出信号。

2.如权利要求1所述的相位与周期可动态变换的PWM输出电路，其特征在于，所述第一比较模块包括第一非门、第一与门、第二非门、第二与门、第三与门、第一选择器、第二选择器、第三选择器、第四选择器、第五选择器和第六选择器；

所述第一非门的输入端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第一与门的第一输入端与第一非门的输出端相连，所述第一与门的第二输入端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第一与门的输出端与第一选择器的选择控制端相连，所述第二非门的输入端用于接收计数器的计数值初始化信号，所述第二与门的第一输入端用于接收计数器的计数值与第一影子寄存器的影子值的比较值，所述第二与门的第二输入端用于接收计数器的计数值与第二影子寄存器的影子值和高电平信号的差值的比较值，所述第三与门的第一输入端与第二非门的输出端相连，所述第三与门的第二输入端与第二与门的输出端相连，所述第一选择器的第一输入端与第三与门的输出端相连，所述第一选择器的第二输入端与低电平信号相连，所述第二选择器的第一输入端与高电平信号相连，所述第二选择器的第二输入端与第一选择器的输出端相连，所述第二选择器的选择控制端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第三选择器的第一输入端与高电平信号相连，所述第三选择器的第二输入端与低电平信号相连，所述第三选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第四选择器的第一输入端与高电平信号相连，所述第四选择器的第二输入端与低电平信号相连，所述第四选择器的选择控制端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第五选择器的第一输入端与高电平信号相连，所述第五选择器的第二输入端与低电平信号相连，所述第五选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第六选择器的第一输入端与第二选择器的输出端相连，所述第六选择器的第二输入端与第三选择器的输出端相连，所述第六选择器的第三输入端与第四选择器的输出端相连，所述第六选择器的第四输入端与第五选择器的输出端相连，所述第六选择器的选择控制端用于接收用于表征周期和相位是否变换的表征值，所述第六选择器的输出端与计数模式控制输出模块相连以输出第一输出信号。

3.如权利要求1所述的相位与周期可动态变换的PWM输出电路，其特征在于，所述第二比较模块包括第三非门、第四与门、第一或门、第二或门、第三或门、第七选择器、第四非门、第八选择器、第九选择器、第十选择器、第十一选择器和第十二选择器；

所述第三非门的输出端用于接收计数器的计数值初始化信号，所述第四与门的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值和第二阈值的和的比较值，所述第四与门的第二输入端与第三非门的输出端相连，所述第一或门的第一输入端用于接收更新事件信号，所述第一或门的第二输入端用于接收计数器的计数值与第一阈值的比较值，所述第二或门的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值和第二阈值的和的比较值，所述第二或门的第二输入端与第一或门的输出端相连，所述第三或门的第一输入端用于接收计数器的计数值初始化信号，所述第三或门的第二输入端与第二或门的输出端相连，所述第七选择器的第一输入端与第三或门的输出端相连，所述第七选择器的第二输入端与低电平信号相连，所述第七选择器的选择控制端与第四非门的输出端相连，所述第四非门的输入端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第八选择器的第一输入端与第四与门的输出端相连，所述第八选择器的第二输入端与第七选择器的输出端相连，所述第八选择器的选择控制端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第九选择器的第一输入端与高电平信号相连，所述第九选择器的第二输入端与低电平信号相连，所述第九选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一影子寄存器的影子值的比较值，所述第十选择器的第一输入端与高电平信号相连，所述第十选择器的第二输入端与低电平信号相连，所述第十选择器的选择控制端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第十一选择器的第一输入端与高电平信号相连，所述第十一选择器的第二输入端与低电平信号相连，所述第十一选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一影子寄存器的影子值的比较值，所述第十二选择器的第一输入端与第八选择器的输出端相连，所述第十二选择器的第二输入端与第九选择器的输出端相连，所述第十二选择器的第三输入端与第十选择器的输出端相连，所述第十二选择器的第四输入端与第十一选择器的输出端相连，所述第十二选择器的选择控制端用于接收用于表征周期和相位是否变换的表征值，所述第十二选择器的输出端与计数模式控制输出模块相连以输出第二输出信号。

4.如权利要求1所述的相位与周期可动态变换的PWM输出电路，其特征在于，所述第三比较模块包括第五非门、第五与门、第十三选择器、第十四选择器、第十五选择器、第六与门、第四或门、第七与门、第六非门、第八与门、第七非门、第十六选择器、第十七选择器、第十八选择器、第九与门、第十与门、第八非门、第十一与门、第五或门、第九非门、第十二与门、第十九选择器、第十三与门、第十四与门、第十非门、第十五与门、第六或门、第十一非门、第十六与门、第二十选择器和第二十一选择器；

所述第五非门的输入端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第五与门的第一输入端与第五非门的输出端相连，所述第五与门的第二输入端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值和高电平信号的差值的比较值，所述第十三选择器的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值和高电平信号的差值的比较值，所述第十三选择器的第二输入端用于接收低电平信号，所述第十三选择器的选择控制端与第五与门的输出端相连，所述第十四选择器的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值的比较值，所述第十四选择器的第二输入端与第十三选择器的输出端相连，所述第十四选择器的选择控制端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值和高电平信号的差值的比较值，所述第十五选择器的第一输入端与高电平信号相连，所述第十五选择器的第二输入端与第十四选择器的输出端相连，所述第十五选择器的选择控制端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第六与门的第一输入端用于接收计数器的计数值与第一影子寄存器的影子值和高电平信号的差值的比较值，所述第六与门的第二输入端用于接收更新事件信号，所述第四或门的第一输入端用于接收计数器的计数值与第二预装载寄存器的预装载值的比较值，所述第四或门的第二输入端与第六与门的输出端相连，所述第七与门的第一输入端与第四或门的输出端相连，所述第七与门的第二输入端用于接收计数器的计数值初始化信号，所述第六非门的输入端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第八与门的第一输入端与第六非门的输出端，所述第八与门的第二输入端用于接收第二预装载寄存器的预装载值与第一影子寄存器的影子值和高电平信号的差值的比较值，所述第七非门的输入端用于接收计数器的计数值初始化信号，所述第十六选择器的第一输入端与第七非门的输出端相连，所述第十六选择器的第二输入端与低电平信号相连，所述第十六选择器的选择控制端与第八与门的输出端相连，所述第十七选择器的第一输入端与第七与门的输出端相连，所述第十七选择器的第二输入端与第十六选择器的输出端相连，所述第十七选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一影子寄存器的影子值和高电平信号的差值的比较值，所述第十八选择器的第一输入端与高电平信号相连，所述第十八选择器的第二输入端与第十七选择器的输出端相连，所述第十八选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第九与门的第一输入端用于接收第二影子寄存器的影子值与第一预装载寄存器的预装载值的比较值，所述第九与门的第二输入端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第十与门的第一输入端用于接收第二影子寄存器的影子值与第一预装载寄存器的预装载值和第二阈值的差值的比较值，所述第十与门的第二输入端用于接收计数器的计数值与第二影子寄存器的影子值的比较值，所述第八非门的输入端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第十一与门的第一输入端用于接收第二影子寄存器的影子值与第一预装载寄存器的预装载值和高电平信号的差值的比较值，所述第十一与门的第二输入端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第十一与门的第三输入端与第八非门的输出端相连，所述第五或门的第一输入端与第九与门的输出端相连，所述第五或门的第二输入端与第十与门的输出端相连，所述第五或门的第三输入端与第十一与门的输出端相连，所述第九非门的输入端用于接收计数器的计数值初始化信号，所述第十二与门的第一输入端与第九非门的输出端相连，所述第十二与门的第二输入端与第五或门的输出端相连，所述第十九选择器的第一输入端与高电平信号相连，所述第十九选择器的第二输入端与第十二与门的输出端相连，所述第十九选择器的选择控制端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第十三与门的第一输入端用于接收第二预装载寄存器的预装载值与第一预装载寄存器的预装载值的比较值，所述第十三与门的第二输入端用于接收第二预装载寄存器的预装载值与第一影子寄存器的影子值的比较值，所述第十四与门的第一输入端用于接收第二预装载寄存器的预装载值与第一预装载寄存器的预装载值和第二阈值的差值的比较值，所述第十四与门的第二输入端用于接收计数器的计数值与第二影子寄存器的影子值的比较值，所述第十五与门的第一输入端用于接收第二预装载寄存器的预装载值与第一预装载寄存器的预装载值与高电平信号的差值的比较值，所述第十五与门的第二输入端用于接收第二预装载寄存器的预装载值与第一影子寄存器的影子值的比较值，所述第十非门的输入端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第十五与门的第三输入端与第十非门的输出端相连，所述第六或门第一输入端与第十三与门的输出端相连，所述第六或门的第二输入端与第十四与门的输出端相连，所述第六或门的第三输入端与第十五与门的输出端相连，所述第十一非门的输入端用于接收计数器的计数值初始化信号，所述第十六与门的第一输入端与第十一非门的输出端相连，所述第十六与门的第二输入端与第六或门的输出端相连，所述第二十选择器的第一输入端与高电平信号相连，所述第二十选择器的第二输入端与第十六与门的输出端相连，所述第二十选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第二十一选择器的第一输入端与第十五选择器的输出端相连，所述第二十一选择器的第二输入端与第十八选择器的输出端相连，所述第二十一选择器的第三输入端与第十九选择器的输出端相连，所述第二十一选择器的第四输入端与第二十选择器的输出端相连，所述第二十一选择器的选择控制端用于接收表征周期和相位是否变换的表征值，所述第二十一选择器的输出端与计数模式控制输出模块相连以输出第三输出信号。

5.如权利要求1所述的相位与周期可动态变换的PWM输出电路，其特征在于，所述第四比较模块包括第十二非门、第十七与门、第十八与门、第七或门、第十九与门、第十三非门、第二十二选择器、第十四非门、第二十与门、第二十三选择器、第十五非门、第二十一与门、第二十四选择器、第二十五选择器、第二十六选择器、第二十七选择器、第二十八选择器和第二十九选择器；

所述第十二非门的输入端用于接收计数器的计数值初始化信号，所述第十七与门的第一输入端与第十二非门的输出端相连，所述第十七与门的第二输入端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值和高电平信号的差值的比较值，所述第十八与门的第一输入端用于接收计数器的计数值与第一阈值的比较值，所述第十八与门的第二输入端用于接收第二影子寄存器的影子值与第二阈值的比较值，所述第七或门的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值和高电平信号的比较值，所述第七或门的第二输入端与第十八与门的输出端相连，所述第十九与门的第一输入端与第十七与门的输出端相连，所述第十九与门的第二输入端与第七或门的输出端相连，所述第二十二选择器的第一输入端与第十九与门的输出端相连，所述第二十二选择器的第二输入端与低电平信号相连，所述第十三非门的输入端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第二十二选择器的选择控制器与第十三非门的输出端相连，所述第十四非门的输入端用于接收计数器的计数值初始化信号，所述第二十与门的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值和高电平信号的和的比较值，所述第二十与门的第二输入端与第十四非门的输出端相连，所述第二十三选择器的第一输入端与第二十与门的输出端相连，所述第二十三选择器的第二输入端与第二十二选择器的输出端相连，所述第二十三选择器的选择控制端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值和第二阈值的差值的比较值，所述第十五非门的输入端用于接收计数器的计数值初始化信号，所述第二十一与门的第一输入端用于接收计数器的计数值与第二影子寄存器的影子值和高电平信号的和的比较值，所述第二十一与门的第二输入端与第十五非门的输出端相连，所述第二十四选择器的第一输入端与第二十一与门的输出端相连，所述第二十四选择器的第二输入端与第二十三选择器的输出端相连，所述第二十四选择器的选择控制端用于接收第二影子寄存器的影子值与第一影子寄存器的影子值的比较值，所述第二十五选择器的第一输入端与高电平信号相连，所述第二十五选择器的第二输入端与第二十四选择器的输出端相连，所述第二十五选择器的选择控制端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第二十六选择器的第一输入端与高电平信号相连，所述第二十六选择器的第二输入端与低电平信号相连，所述第二十六选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第二十七选择器的第一输入端与高电平信号相连，所述第二十七选择器的第二输入端与低电平信号相连，所述第二十七选择器的选择控制端用于接收第二影子寄存器的影子值与第一阈值的比较值，所述第二十八选择器的第一输入端与高电平信号相连，所述第二十八选择器的第二输入端与低电平信号相连，所述第二十八选择器的选择控制端用于接收第二预装载寄存器的预装载值与第一阈值的比较值，所述第二十九选择器的第一输入端与第二十五选择器的输出端相连，所述第二十九选择器的第二输入端与第二十六选择器的输出端相连，所述第二十九选择器的第三输入端与第二十七选择器的输出端相连，所述第二十九选择器的第四输入端与第二十八选择器的输出端相连，所述第二十九选择器的输出端用于接收用于表征周期和相位是否变换的表征值，所述第二十九选择器的输出端与计数模式控制输出模块相连以输出第四输出信号。

6.如权利要求1所述的相位与周期可动态变换的PWM输出电路，其特征在于，所述计数模式控制输出模块包括第三十选择器，所述第三十选择器的第一输入端与第一比较模块的输出端相连，所述第三十选择器的第二输入端与第二比较模块的输出端相连，所述第三十选择器的第三输入端与第三比较模块的输出端相连，所述第三十选择器的第四输入端与第四比较模块的输出端相连，所述第三十选择器的选择控制端用于接收表征计数模式的模式表征值，所述第三十选择器的输出端用于在计数模式下输出与各比较模块相对应的输出信号。

7.如权利要求1所述的相位与周期可动态变换的PWM输出电路，其特征在于，所述PWM输出电路还包括PWM模式控制输出电路，与计数模式控制输出模块相连，用于在不同的PWM模式下输出对应的PWM信号。

8.如权利要求1所述的相位与周期可动态变换的PWM输出电路，其特征在于，所述PWM模式控制输出电路包括第十六非门、第二十二与门、第二十三与门、第八或门和D触发器；

所述第十六非门的输入端用于接收计数模式控制输出模块的输出信号，所述第二十二与门的第一输入端用于接收PWM模式配置值，所述第二十二与门的第二输入端与第十六非门的输出端相连，所述第二十三与门的第一输入端用于接收计数模式控制输出模块的输出信号，所述第二十三与门的第二输入端用于接收PWM模式配置值，所述第八或门的第一输入端与第二十二与门的输出端相连，所述第八或门的第二输入端与第二十三与门的输出端相连，所述D触发器的D输入端与第八或门的输出端相连，所述D触发器的Q输出端用于输出PWM信号。

9.如权利要求1所述的相位与周期可动态变换的PWM输出电路，其特征在于，所述PWM输出电路还包括控制寄存器和/或输出比较模式寄存器，所述控制寄存器用于使能第一预装载寄存器以及配置计数器，所述输出比较模式寄存器用于使能第二预装载寄存器。

10.如权利要求8所述的相位与周期可动态变换的PWM输出电路，其特征在于，所述PWM输出电路还包括输出比较模式寄存器，所述输出比较模式寄存器用于配置PWM模式。

Images