CN116707493A - 触发信号发生装置、功率驱动模块及电机控制芯片 - Google Patents
触发信号发生装置、功率驱动模块及电机控制芯片 Download PDFInfo
- Publication number
- CN116707493A CN116707493A CN202310950689.3A CN202310950689A CN116707493A CN 116707493 A CN116707493 A CN 116707493A CN 202310950689 A CN202310950689 A CN 202310950689A CN 116707493 A CN116707493 A CN 116707493A
- Authority
- CN
- China
- Prior art keywords
- trigger
- trigger signal
- signal
- point
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 46
- 230000003111 delayed effect Effects 0.000 claims description 29
- 238000010586 diagram Methods 0.000 description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 230000001934 delay Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
本发明公开了一种触发信号发生装置、功率驱动模块及电机控制芯片,其中,触发信号发生装置包括:触发信号发生器和控制模块,其中,触发信号发生器适于连接计数器,且与控制模块相连,控制模块包括多个控制寄存器,每个控制寄存器对应一个触发点,并将触发点配置给触发信号发生器,触发信号发生器在计数器输出的计数值与对应的触发点相适配时输出触发信号。该触发信号发生装置通过配置每个控制寄存器将触发点配置给触发信号发生器,使得触发信号发生器与对应的触发点相适配时输出触发信号,实现了根据实际采样需求灵活输出触发信号,从而使得电流采样更加精准。
Description
技术领域
本申请涉及电机控制技术领域,特别涉及一种触发信号发生装置、功率驱动模块及电机控制芯片。
背景技术
目前,电机控制芯片中对ADC(Analog-to-Digital Converter,模数转换器)的采样时刻点控制大多是用定时器来处理,该种方法的缺点是定时器占用面积大,调用不够灵活,尤其是在单电阻采样中,使得定时器和PWM(Pulse width modulation,脉冲宽度调制)输出做到动态匹配电流采样时间点比较复杂和困难,不能灵活输出ADC所需的触发信号。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本发明的第一个目的在于提出一种触发信号发生装置,通过配置每个控制寄存器将触发点配置给触发信号发生器,使得触发信号发生器与对应的触发点相适配时输出触发信号,实现了根据实际采样需求灵活输出触发信号,从而使得电流采样更加精准。
本发明的第二个目的在于提出一种功率驱动模块。
本发明的第三个目的在于提出一种电机控制芯片。
为达上述目的,根据本发明第一方面实施例提出了一种触发信号发生装置,包括:触发信号发生器和控制模块,其中,触发信号发生器适于连接计数器,且与控制模块相连,控制模块包括多个控制寄存器,每个控制寄存器对应一个触发点,并将触发点配置给触发信号发生器,触发信号发生器在计数器输出的计数值与对应的触发点相适配时输出触发信号。
根据本发明实施例的触发信号发生装置,包括触发信号发生器和控制模块,其中,触发信号发生器适于连接计数器,且与控制模块相连,控制模块包括多个控制寄存器,每个控制寄存器对应一个触发点,并将触发点配置给触发信号发生器,触发信号发生器在计数器输出的计数值与对应的触发点相适配时输出触发信号。由此,可以根据实际采样需求配置多个控制寄存器,以将控制寄存器对应的触发点配置给触发信号发生器,使得触发信号发生器可以根据实际采样需求在对应的触发点输出触发信号,实现了根据实际采样需求灵活输出触发信号,从而使得电流采样更加精准。
根据本发明的一个实施例,多个控制寄存器包括:第一比较触发控制寄存器,对应的触发点为计数器加计数阶段的比较值点;第二比较触发控制寄存器,对应的触发点为计数器减计数阶段的比较值点;零点触发控制寄存器,对应的触发点为计数值的起始点;高点触发控制寄存器,对应的触发点为计数值的峰值点。
根据本发明的一个实施例,在每个控制寄存器的控制位为第一预设数值时,触发信号发生器在对应的触发点输出触发信号,在每个控制寄存器的控制位为第二预设数值时,触发信号发生器在对应的触发点不输出触发信号,其中,第一预设数值和第二预设数值相反。
根据本发明的一个实施例,触发信号发生装置还包括:延时模块,与触发信号发生器相连,且被配置为根据预设间隔周期屏蔽触发信号,并对未屏蔽的触发信号进行延时操作,生成延时触发信号,以及输出延时触发信号。
根据本发明的一个实施例,延时模块包括:至少一个通道选择器,与触发信号发生器相连,且被配置为从触发信号中选择触发源,并输出触发源;至少一个通道,分别与至少一个通道选择器相连,且被配置为根据门控信号对触发源进行屏蔽,并对未屏蔽的触发源进行延时操作,生成延时触发信号,以及输出延时触发信号;门控信号生成单元,门控信号生成单元的第一输入端与至少一个通道的第一输入端相连,门控信号生成单元的第二输入端与至少一个通道的输出端相连,门控信号生成单元的输出端与至少一个通道的第二输入端相连,门控信号生成单元被配置为根据预设间隔周期、触发源和延时触发信号生成门控信号。
根据本发明的一个实施例,门控信号生成单元包括:配置寄存器,被配置为配置预设间隔周期;门控信号生成器,门控信号生成器的第一输入端与至少一个通道的第一输入端相连,门控信号生成器的第二输入端与至少一个通道的输出端相连,门控信号生成器的第三输入端与配置寄存器相连,门控信号生成器的输出端与至少一个通道的第二输入端相连,门控信号生成器被配置为在检测到当前周期的最后一个延时触发信号时,将门控信号拉至高电平,并在将门控信号拉至高电平后,在检测到预设间隔周期的最后一个触发源时,将门控信号拉至低电平,以生成门控信号。
根据本发明的一个实施例,每个通道包括:门控器,分别与至少一个通道选择器和门控信号生成器相连,且被配置为根据门控信号对触发源进行屏蔽,并输出未屏蔽的触发源;延时器,与门控器相连,被配置为对未屏蔽的触发源进行延时操作,生成延时触发信号,并输出延时触发信号。
根据本发明的一个实施例,每个通道选择器包括:多路选择器,与触发信号发生器相连,且被配置为根据选择信号从触发信号中选择触发源;触发信号选择器,与多路选择器相连,且被配置为提供选择信号。
为达上述目的,根据本发明第二方面实施例提出了一种功率驱动模块,包括前述任一实施例的触发信号发生装置。
根据本发明实施例的功率驱动模块,通过采用上述的触发信号发生装置,通过配置每个控制寄存器将触发点配置给触发信号发生器,使得触发信号发生器对应的触发点相适配时输出触发信号,实现了根据实际采样需求灵活输出触发信号,从而使得电流采样更加精准。
为达上述目的,根据本发明第三方面实施例提出了一种电机控制芯片,包括:前述的功率驱动模块,被配置为输出触发信号;采样模块,被配置为根据触发信号,对电机电流进行采样。
根据本发明实施例的电机控制芯片,通过采用前述的功率驱动模块,功率驱动模块包括触发信号发生装置,通过配置每个控制寄存器将触发点配置给触发信号发生器,使得触发信号发生器与对应的触发点相适配时输出触发信号,实现了根据实际采样需求灵活输出触发信号,从而使得电流采样更加精准。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
图1是相关技术中的触发点的示意图;
图2是相关技术中的TDG输入和输出的时序示意图;
图3是根据本发明一个实施例的功率驱动模块的系统示意图;
图4是根据本发明一个实施例的触发点的示意图;
图5是根据本发明另一个实施例的功率驱动模块的系统示意图;
图6是根据本发明一个实施例的延时模块的输入和输出的时序示意图;
图7是根据本发明另一个实施例的延时模块的输入和输出的时序示意图;
图8是根据本发明一个实施例的延时模块的系统示意图;
图9是根据本发明一个实施例的通道选择器和通道的系统示意图;
图10是根据本发明一个实施例的电机控制芯片的系统示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
相关技术中,如图1所示,电机的功率驱动模块根据计数器的计数值和预设比较值输出PWM,在计数值大于预设比较值时,PWM为高电平,在计数值小于等于预设比较值时,PWM为低电平。预设比较值是根据电机的实际控制需求进行设置,举例来说,如果计数值的最大值为100,实际需求的PWM占空比为50%,则预设比较值为50。
功率驱动模块在输出PWM的同时,在计数值的起始点和比较值点,即计数值达到预设比较值时,均有触发信号输出。由于比较值点是通过一个比较控制寄存器控制,所以在计数器的加计数阶段和减计数阶段,计数值达到预设比较值时,都有触发信号输出,会频繁触发采样,从而打断电机电流的计算过程,影响整个电机控制。另外,在计数值的峰值时刻没有触发信号输出,因此,在计数值先降后升的模式中,无法有效输出触发信号对电流进行采样。
在目前的TDG(Trigger delay generator,触发延迟发生器)中,一般按照如图2所示的顺序对触发信号进行延时,并输出触发延迟信号。如果延迟的计算时间比较长,一个周期内无法完成,第二个周期又来触发信号,会打断目前的运算,无法完成计算和更新下个周期的占空比。
因此,相关技术中的功率驱动模块输出的触发信号不能很好地配合ADC采样和数据计算,且容易引发中断重入或者干扰计算问题。
基于此,本发明的实施例提供了一种触发信号发生装置、功率驱动模块及电机控制芯片,通过配置每个控制寄存器将触发点配置给触发信号发生器,使得触发信号发生器与对应的触发点相适配时输出触发信号,实现了根据实际采样需求灵活输出触发信号,从而使得电流采样更加精准。
下面参考附图描述本发明实施例的触发信号发生装置、功率驱动模块及电机控制芯片。
图3是根据本发明一个实施例的功率驱动模块的系统示意图。如图3所示,触发信号发生装置100包括:触发信号发生器10和控制模块20。
其中,触发信号发生器10适于连接计数器,且与控制模块20相连,控制模块20包括多个控制寄存器21-24,每个控制寄存器对应一个触发点,并将触发点配置给触发信号发生器10,触发信号发生器10在计数器输出的计数值与对应的触发点相适配时输出触发信号。
具体地,每个控制寄存器对应一个触发点,用户可以根据实际采样需求配置多个控制寄存器21-24,如果需要在对应的触发点输出触发信号,则通过配置控制寄存器将触发点配置给触发信号发生器10,触发信号发生器10在计数值与对应的触发点相适配时输出触发信号;如果不需要在对应的触发点输出触发信号,则通过配置控制寄存器不将触发点配置给触发信号发生器10,触发信号发生器10在计数值满足触发点对应的条件时,也不会输出触发信号。
在一种可选的实施方式中,功率驱动模块还包括分频器101、计数器102、周期值寄存器103、第一输出比较器104、第一比较值寄存器105、通道输出控制器106、死区控制器107和死区时间寄存器108。其中,分频器101被配置为对时钟信号进行分频操作,输出分频信号,计数器102根据周期值寄存器103提供的周期值和分频信号进行计数,向第一输出比较器104和触发信号发生器10提供计数值,第一输出比较器104根据第一比较值寄存器105提供的预设比较值和计数值输出初始PWM,并向触发信号发生器10提供预设比较值,死区控制器107根据死区时间寄存器108提供的死区时间生成死区控制信号,通道输出控制器106根据死区控制信号和初始PWM生成PWM,并输出PWM。
在上述实施例中,一个控制寄存器对应一个触发点,根据实际采样需求通过配置每个控制寄存器将实际采样需求的触发点配置给触发信号发生器,使得触发信号发生器在对应的触发点输出触发信号,相较于相关技术中比较控制寄存器对应两个触发点,实现了根据实际采样需求灵活输出触发信号,使得电流采样更加精准,并且,不会频繁触发采样,从而提升电机控制的效果。
在一些实施例中,如图3和图4所示,多个控制寄存器包括:第一比较触发控制寄存器21、第二比较触发控制寄存器22、零点触发控制寄存器23和高点触发控制寄存器24,其中,第一比较触发控制寄存器21对应的触发点为计数器102加计数阶段的比较值点;第二比较触发控制寄存器22对应的触发点为计数器102减计数阶段的比较值点;零点触发控制寄存器23对应的触发点为计数值的起始点;高点触发控制寄存器24对应的触发点为计数值的峰值点。
具体地,触发信号发生装置100在计数器102加计数阶段和减计数阶段各设置有一个比较值点,这样就可以分别控制触发信号发生器10在计数器102加计数阶段和减计数阶段,且计数值达到预设比较值时,输出触发信号;并且,触发信号发生装置100还增加了计数值的峰值点,这样在计数值先降后升的模式中,可以有效输出触发信号对电流进行采样。
需要说明的是,上述四个触发点可以根据实际采样需求进行配置。举例来说,如果需要在计算值起始点、计数器102加计数阶段的比较值点和计数值的峰值点采样,则通过配置零点触发控制寄存器23、第一比较触发控制寄存器21和高点触发控制寄存器24将触发点配置给触发信号发生器10,使得触发信号发生器10在计数值从0到1时、在计数器102加计数阶段且计数值达到预设比较值时以及计数值从峰值到(峰值-1)对应的数值时输出触发信号,举例来说,峰值为100,峰值-1为99,在计数值从100到99时输出触发信号,并通过配置第二比较触发控制寄存器22控制触发信号发生器10在计数器102减计数阶段,且计数值达到预设比较值时,不输出触发信号,从而实现了根据实际采样需求灵活输出触发信号。
在上述实施例中,相较于相关技术中比较控制寄存器对应两个触发点,且不存在峰值触发点,本实施例的触发信号发生装置在计数器加计数阶段和减计数阶段各设置有一个比较值点,并且还设置有计数值峰值点,因此,触发信号发生装置根据实际采样需求灵活输出触发信号,从而可以很好地配合ADC采样。
在一些实施例中,在每个控制寄存器的控制位为第一预设数值时,触发信号发生器10在对应的触发点输出触发信号,在每个控制寄存器的控制位为第二预设数值时,触发信号发生器10在对应的触发点不输出触发信号,其中,第一预设数值和第二预设数值相反。
具体地,如图4所示,第一比较触发控制寄存器21的控制位为第一预设数值时,触发信号发生器10在计数器102加计数阶段且计数值达到预设比较值时输出触发信号;在第一比较触发控制寄存器21的控制位为第二预设数值时,触发信号发生器10在计数器102加计数阶段且计数值达到预设比较值时不输出触发信号。第二比较触发控制寄存器22的控制位为第一预设数值时,触发信号发生器10在计数器102减计数阶段且计数值达到预设比较值时输出触发信号;在第二比较触发控制寄存器22的控制位为第二预设数值时,触发信号发生器10在计数器102减计数阶段且计数值达到预设比较值时不输出触发信号。零点触发控制寄存器23的控制位为第一预设数值时,触发信号发生器10在计数值从0到1时输出触发信号;在零点触发控制寄存器23的控制位为第二预设数值时,触发信号发生器10在计数值从0到1时不输出触发信号。高点触发控制寄存器24的控制位为第一预设数值时,触发信号发生器10在计数值从峰值到(峰值-1)对应的数值时输出触发信号;在高点触发控制寄存器24的控制位为第二预设数值时,触发信号发生器10在计数值从峰值到(峰值-1)对应的数值时不输出触发信号。
在该实施例中,通过配置控制寄存器的控制位的数值,控制触发信号发生器在控制寄存器对应的触发点是否输出触发信号,从而实现了灵活输出触发信号。
在一些实施例中,如图5所示,触发信号发生装置100还包括:延时模块30,与触发信号发生器10相连,且被配置为根据预设间隔周期屏蔽触发信号,并对未屏蔽的触发信号进行延时操作,生成延时触发信号,以及输出延时触发信号。
需要说明的是,预设间隔周期为需要间隔的PWM周期的数量。以图6和图7所示为例,图6中的预设间隔周期为1个PWM周期,图7中的预设间隔周期为2个PWM周期。预设间隔周期可以根据实际情况进行设置,具体这里不做限制。
可以理解的是,在触发信号发生器10后还设置有延时模块30,延时模块30可以根据实际采样需求对触发信号进行屏蔽和延时,以在任意时刻输出延时触发信号,实现了根据实际采样需求精准输出触发信号,从而使得电流采样更加精准;并且,根据预设间隔周期屏蔽触发源,在当前周期输出延时触发信号,在下一个周期不会输出延时触发信号,这样就不会打断当前周期的运算,从而不会对电机的控制产生影响。
在一些实施例中,如图8所示,延时模块30包括:至少一个通道选择器31、至少一个通道32和门控信号生成单元33,其中,至少一个通道选择器31与触发信号发生器10相连,且被配置为从触发信号中选择触发源,并输出触发源;至少一个通道32分别与至少一个通道选择器31相连,且被配置为根据门控信号对触发源进行屏蔽,并对未屏蔽的触发源进行延时操作,生成延时触发信号,以及输出延时触发信号;门控信号生成单元33的第一输入端与至少一个通道32的第一输入端相连,门控信号生成单元33的第二输入端与至少一个通道32的输出端相连,门控信号生成单元33的输出端与至少一个通道32的第二输入端相连,门控信号生成单元33被配置为根据预设间隔周期、触发源和延时触发信号生成门控信号。
具体地,至少一个通道选择器31可以与一个触发信号发生器10相连,从一个触发信号发生器10生成的多个触发信号中选择一个触发源。举例来说,触发信号发生器10在一个PWM周期中在三个触发点生成3个触发信号,通道选择器31有三个,第一个通道选择器31选择触发信号发生器10输出的第一个触发信号作为触发源,第二个通道选择器31选择触发信号发生器10输出的第二个触发信号作为触发源,第三个通道选择器31选择触发信号发生器10输出的第三个触发信号作为触发源。在实际的应用中,至少一个通道选择器31还可以与多个触发信号发生器10相连,每个通道选择器31从多个触发信号发生器10选择一个触发信号发生器10输出的触发信号作为触发源。每个通道选择器31设置有一个通道32,通道选择器31将触发源提供给通道32和门控信号生成单元33,通道32根据门控信号对触发源进行屏蔽,并对未屏蔽的触发源进行延时操作,生成延时触发信号,以及输出延时触发信号,门控信号生成单元33根据所有通道32输出的延时触发信号和触发源生成门控信号,并将门控信号提供给每个通道32。
在上述实施例中,通过通道选择器从触发信号中选择输入每个通道的触发源,通道对触发源进行屏蔽和延时,输出延时触发信号,门控信号生成单元根据所有通道的触发源和延时触发信号生成门控信号,以使得每个通道根据门控信号对触发源进行屏蔽,从而生成更加准确的触发信号,使得电流采样更加精准。
在一些实施例中,如图8所示,门控信号生成单元33包括:配置寄存器332和门控信号生成器331,其中,配置寄存器332被配置为配置预设间隔周期;门控信号生成器331的第一输入端与至少一个通道32的第一输入端相连,门控信号生成器331的第二输入端与至少一个通道32的输出端相连,门控信号生成器331的第三输入端与配置寄存器332相连,门控信号生成器331的输出端与至少一个通道32的第二输入端相连,门控信号生成器331被配置为在检测到当前周期的最后一个延时触发信号时,将门控信号拉至高电平,并在将门控信号拉至高电平后,在检测到预设间隔周期的最后一个触发源时,将门控信号拉至低电平,以生成门控信号。
具体地,用户通过配置寄存器332配置预设间隔周期,门控信号生成器331的门控信号默认为低电平,在低电平时,不对触发源进行屏蔽,在高电平时,对触发源进行屏蔽。门控信号生成器331在检测到当前周期的最后一个触发源时将门控信号拉至高电平,并在检测到预设间隔周期的最后一个延时触发信号时将门控信号拉至低电平。
以图6和图7所示为例,有3个通道选择器31和3个通道32,3个触发信号分别进入3个通道32。图6中的预设间隔周期为1个PWM周期,门控信号生成器331在检测到第一个PWM周期的最后一个延时触发信号时,将门控信号拉至高电平,预设间隔周期为1个PWM周期,即需要屏蔽第二个PWM周期的触发源,在检测到第二个PWM周期的最后一个触发源时,将门控信号拉至低电平,因为第二个PWM周期的触发源被屏蔽,所以第二个PWM周期也没有延时触发信号生成。图7中的预设间隔周期为2个PWM周期,门控信号生成器331在检测到第一个PWM周期的最后一个延时触发信号时,将门控信号拉至高电平,预设间隔周期为2个PWM周期,即需要屏蔽第二个PWM周期和第三个PWM周期的触发源,在检测到第三个PWM周期的最后一个触发源时,将门控信号拉至低电平,因为第二个PWM周期和第三个PWM周期的触发源被屏蔽,所以第二个PWM周期和第三个PWM周期也没有延时触发信号生成。
在一些实施例中,如图9所示,每个通道32包括:门控器321和延时器322,其中,门控器321分别与至少一个通道选择器31和门控信号生成器331相连,且被配置为根据门控信号对触发源进行屏蔽,并输出未屏蔽的触发源;延时器322与门控器321相连,被配置为对未屏蔽的触发源进行延时操作,生成延时触发信号,并输出延时触发信号。
具体地,门控信号生成器331将门控信号提供给每个通道32。门控器321在门控信号为低电平时允许触发源通过,使得延时器322对触发源进行延时,以生成延时触发信号;在门控信号为高电平时,阻止触发源通过,延时器322没有信号输入,无法生成延时触发信号。
以图6和图7所示为例,图6和图7中方框内的触发源为被屏蔽的触发源,因为触发源被屏蔽,所以输出延时信号也不存在。图6中的门控信号在第一个PWM周期为低电平,第一个PWM周期的触发源通过门控器321,延时器322对触发源进行延时,输出延时触发信号,门控信号在第二个PWM周期为高电平,第二个PWM周期的触发源不能通过门控器321,延时器322没有触发源输入,也没有延时触发信号输出,门控信号在第三个PWM周期为低电平,第三个PWM周期的触发源通过门控器321,延时器322对触发源进行延时,输出延时触发信号。图7中的门控信号在第一个PWM周期为低电平,第一个PWM周期的触发源通过门控器321,延时器322对触发源进行延时,输出延时触发信号,门控信号在第二个PWM周期和第三个PWM周期为高电平,第二个PWM周期和第三个PWM周期为高电平的触发源不能通过门控器321,延时器322没有触发源输入,也没有延时触发信号输出,门控信号在第四个PWM周期为低电平,第四个PWM周期的触发源通过门控器321,延时器322对触发源进行延时,输出延时触发信号。
在一种可选的实施方式中,延时器322包括第二计数器323、第二输出比较器324、控制器325和第二比较值寄存器326。门控器321输出触发源,触发源为第二计数器323的启动信号,并在计数值满足第二比较值寄存器326提供的预设时长后,第二输出比较器324将延时触发信号输出。
在上述实施例中,门控器根据门控信号对触发源进行屏蔽,并将未屏蔽的触发源提供给延时器,以生成延时触发信号,因为下个周期的触发源被屏蔽,也不会生成延时触发信号,所以不会打断当前周期的运算。
在一些实施例中,如图9所示,每个通道选择器31包括:多路选择器311和触发信号选择器312,其中,多路选择器311与触发信号发生器10相连,且被配置为根据选择信号从触发信号中选择触发源;触发信号选择器312与多路选择器311相连,且被配置为提供选择信号。
也就是说,多个触发信号同时输入多路选择器311的多个输入端,触发信号选择器312向多路选择器311提供选择信号,多路选择器311根据选择信号控制对应的输入端与输出端相连,将该输入端的触发信号作为触发源输出。
综上所述,根据本发明实施例的触发信号发生装置,包括触发信号发生器和控制模块,其中,触发信号发生器适于连接计数器,且与控制模块相连,控制模块包括多个控制寄存器,每个控制寄存器对应一个触发点,并将触发点配置给触发信号发生器,触发信号发生器在计数器输出的计数值与对应的触发点相适配时输出触发信号。由此,可以根据实际采样需求配置多个控制寄存器,以将控制寄存器对应的触发点配置给触发信号发生器,使得触发信号发生器可以根据实际采样需求在对应的触发点输出触发信号,实现了根据实际采样需求灵活输出触发信号,从而使得电流采样更加精准。进一步的,在触发信号发生器后还设置有延时模块,延时模块可以根据实际采样需求对触发信号进行屏蔽和延时,以在任意时刻输出延时触发信号,实现了根据实际采样需求精准输出触发信号,从而使得电流采样更加精准;并且,根据预设间隔周期屏蔽触发源,在当前周期输出延时触发信号,在下一个周期不会输出延时触发信号,这样就不会打断当前周期的运算,从而不会对电机的控制产生影响。
对应上述实施例,本发明的实施例还提供了一种功率驱动模块。如图3所示,功率驱动模块包括前述任一实施例的触发信号发生装置100。
根据本发明实施例的功率驱动模块,通过采用上述的触发信号发生装置,通过配置每个控制寄存器将触发点配置给触发信号发生器,使得触发信号发生器与对应的触发点相适配时输出触发信号,实现了根据实际采样需求灵活输出触发信号,从而使得电流采样更加精准。
对应上述实施例,本发明的实施例还提供了一种电机控制芯片。如图10所示,电机控制芯片3包括:前述的功率驱动模块1和采样模块2。
其中,功率驱动模块1被配置为输出触发信号;采样模块2被配置为根据触发信号,对电机电流进行采样。
根据本发明实施例的电机控制芯片,通过采用前述的功率驱动模块,功率驱动模块包括触发信号发生装置,通过配置每个控制寄存器将触发点配置给触发信号发生器,使得触发信号发生器与对应的触发点相适配时输出触发信号,实现了根据实际采样需求灵活输出触发信号,从而使得电流采样更加精准。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,本发明实施例中所使用的“第一”、“第二”等术语,仅用于描述目的,而不可以理解为指示或者暗示相对重要性,或者隐含指明本实施例中所指示的技术特征数量。由此,本发明实施例中限定有“第一”、“第二”等术语的特征,可以明确或者隐含地表示该实施例中包括至少一个该特征。在本发明的描述中,词语“多个”的含义是至少两个或者两个及以上,例如两个、三个、四个等,除非实施例中另有明确具体的限定。
在本发明中,除非实施例中另有明确的相关规定或者限定,否则实施例中出现的术语“安装”、“相连”、“连接”和“固定”等应做广义理解,例如,连接可以是固定连接,也可以是可拆卸连接,或成一体,可以理解的,也可以是机械连接、电连接等;当然,还可以是直接相连,或者通过中间媒介进行间接连接,或者可以是两个元件内部的连通,或者两个元件的相互作用关系。对于本领域的普通技术人员而言,能够根据具体的实施情况理解上述术语在本发明中的具体含义。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种触发信号发生装置,其特征在于,包括:触发信号发生器和控制模块,其中,所述触发信号发生器适于连接计数器,且与所述控制模块相连,所述控制模块包括多个控制寄存器,每个控制寄存器对应一个触发点,并将所述触发点配置给所述触发信号发生器,所述触发信号发生器在所述计数器输出的计数值与对应的触发点相适配时输出触发信号。
2.根据权利要求1所述的触发信号发生装置,其特征在于,所述多个控制寄存器包括:
第一比较触发控制寄存器,对应的触发点为所述计数器加计数阶段的比较值点;
第二比较触发控制寄存器,对应的触发点为所述计数器减计数阶段的比较值点;
零点触发控制寄存器,对应的触发点为所述计数值的起始点;
高点触发控制寄存器,对应的触发点为所述计数值的峰值点。
3.根据权利要求1所述的触发信号发生装置,其特征在于,在每个控制寄存器的控制位为第一预设数值时,所述触发信号发生器在对应的触发点输出所述触发信号,在每个控制寄存器的控制位为第二预设数值时,所述触发信号发生器在对应的触发点不输出所述触发信号,其中,所述第一预设数值和所述第二预设数值相反。
4.根据权利要求1-3中任一项所述的触发信号发生装置,其特征在于,还包括:延时模块,与所述触发信号发生器相连,且被配置为根据预设间隔周期屏蔽所述触发信号,并对未屏蔽的触发信号进行延时操作,生成延时触发信号,以及输出所述延时触发信号。
5.根据权利要求4所述的触发信号发生装置,其特征在于,所述延时模块包括:
至少一个通道选择器,与所述触发信号发生器相连,且被配置为从所述触发信号中选择触发源,并输出所述触发源;
至少一个通道,分别与所述至少一个通道选择器相连,且被配置为根据门控信号对所述触发源进行屏蔽,并对未屏蔽的触发源进行延时操作,生成所述延时触发信号,以及输出所述延时触发信号;
门控信号生成单元,所述门控信号生成单元的第一输入端与所述至少一个通道的第一输入端相连,所述门控信号生成单元的第二输入端与所述至少一个通道的输出端相连,所述门控信号生成单元的输出端与所述至少一个通道的第二输入端相连,所述门控信号生成单元被配置为根据所述预设间隔周期、所述触发源和所述延时触发信号生成所述门控信号。
6.根据权利要求5所述的触发信号发生装置,其特征在于,所述门控信号生成单元包括:
配置寄存器,被配置为配置所述预设间隔周期;
门控信号生成器,所述门控信号生成器的第一输入端与所述至少一个通道的第一输入端相连,所述门控信号生成器的第二输入端与所述至少一个通道的输出端相连,所述门控信号生成器的第三输入端与所述配置寄存器相连,所述门控信号生成器的输出端与所述至少一个通道的第二输入端相连,所述门控信号生成器被配置为在检测到当前周期的最后一个延时触发信号时,将所述门控信号拉至高电平,并在将所述门控信号拉至高电平后,在检测到所述预设间隔周期的最后一个触发源时,将所述门控信号拉至低电平,以生成所述门控信号。
7.根据权利要求5所述的触发信号发生装置,其特征在于,每个通道包括:
门控器,分别与所述至少一个通道选择器和所述门控信号生成器相连,且被配置为根据所述门控信号对所述触发源进行屏蔽,并输出未屏蔽的触发源;
延时器,与所述门控器相连,被配置为对未屏蔽的触发源进行延时操作,生成所述延时触发信号,并输出所述延时触发信号。
8.根据权利要求5所述的触发信号发生装置,其特征在于,每个通道选择器包括:
多路选择器,与所述触发信号发生器相连,且被配置为根据选择信号从所述触发信号中选择触发源;
触发信号选择器,与所述多路选择器相连,且被配置为提供所述选择信号。
9.一种功率驱动模块,其特征在于,包括根据权利要求1-8所述的触发信号发生装置。
10.一种电机控制芯片,其特征在于,包括:
根据权利要求9所述的功率驱动模块,被配置为输出触发信号;
采样模块,被配置为根据所述触发信号,对电机电流进行采样。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310950689.3A CN116707493B (zh) | 2023-07-31 | 2023-07-31 | 触发信号发生装置、功率驱动模块及电机控制芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310950689.3A CN116707493B (zh) | 2023-07-31 | 2023-07-31 | 触发信号发生装置、功率驱动模块及电机控制芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116707493A true CN116707493A (zh) | 2023-09-05 |
CN116707493B CN116707493B (zh) | 2023-10-20 |
Family
ID=87831420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310950689.3A Active CN116707493B (zh) | 2023-07-31 | 2023-07-31 | 触发信号发生装置、功率驱动模块及电机控制芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116707493B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104895555A (zh) * | 2015-05-19 | 2015-09-09 | 中国石油天然气股份有限公司 | 测井深度实时校正高精度深度间隔发生装置及方法 |
CN110244588A (zh) * | 2018-03-09 | 2019-09-17 | 华大半导体有限公司 | 多功能定时器 |
CN110244590A (zh) * | 2018-03-09 | 2019-09-17 | 华大半导体有限公司 | 多功能定时器 |
CN112434800A (zh) * | 2020-11-20 | 2021-03-02 | 清华大学 | 控制装置及类脑计算系统 |
CN115347882A (zh) * | 2022-10-17 | 2022-11-15 | 苏州聚元微电子股份有限公司 | 相位与周期可动态变换的pwm输出电路 |
-
2023
- 2023-07-31 CN CN202310950689.3A patent/CN116707493B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104895555A (zh) * | 2015-05-19 | 2015-09-09 | 中国石油天然气股份有限公司 | 测井深度实时校正高精度深度间隔发生装置及方法 |
CN110244588A (zh) * | 2018-03-09 | 2019-09-17 | 华大半导体有限公司 | 多功能定时器 |
CN110244590A (zh) * | 2018-03-09 | 2019-09-17 | 华大半导体有限公司 | 多功能定时器 |
CN112434800A (zh) * | 2020-11-20 | 2021-03-02 | 清华大学 | 控制装置及类脑计算系统 |
CN115347882A (zh) * | 2022-10-17 | 2022-11-15 | 苏州聚元微电子股份有限公司 | 相位与周期可动态变换的pwm输出电路 |
Also Published As
Publication number | Publication date |
---|---|
CN116707493B (zh) | 2023-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7446517B2 (en) | Power supply controller and method therefor | |
KR20140079781A (ko) | 반복적인 단일 사이클 펄스폭 변조 생성 | |
EP2761755B1 (en) | System, method and apparatus having extended pulse width modulation phase offset | |
US5929684A (en) | Feedback pulse generators | |
JP5343966B2 (ja) | クロック信号分周回路および方法 | |
US9490809B2 (en) | Shift register circuit | |
KR100343404B1 (ko) | Pwm 신호 생성용 타이머 어셈블리 | |
CN116707493B (zh) | 触发信号发生装置、功率驱动模块及电机控制芯片 | |
US20140232474A1 (en) | Enhanced Numerical Controlled Oscillator | |
US6754836B2 (en) | Microcomputer capable of switching between low current consumption mode and normal operation mode | |
US8963527B2 (en) | EMI mitigation of power converters by modulation of switch control signals | |
US10128737B1 (en) | Constant on-time switching converter and clock synchronization circuit | |
US10608644B1 (en) | Frequency divider | |
CN116094513B (zh) | 小数分频系统、方法及芯片 | |
KR101866643B1 (ko) | 전원 장치 | |
CN112003455B (zh) | 电源供应器及其控制方法 | |
KR20010087504A (ko) | 카운터회로 | |
EP2887547A1 (en) | Balancing currents of power semiconductors | |
EP3151022B1 (en) | Duty cycle-based bit interface system | |
JPH05235714A (ja) | 可変遅延回路 | |
KR100239446B1 (ko) | 자동로딩 기능을 갖는 주파수 합성기의 테스트 회로 | |
KR970008366B1 (ko) | 스테핑모터 제어회로 | |
US20050068083A1 (en) | Clock input circuit of microcomputer that can remove noise at high accuracy | |
US20080290904A1 (en) | Frequency Monitor | |
SU1698880A1 (ru) | Система электропитани N нагрузок |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |