CN115346984A - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN115346984A CN115346984A CN202210683524.XA CN202210683524A CN115346984A CN 115346984 A CN115346984 A CN 115346984A CN 202210683524 A CN202210683524 A CN 202210683524A CN 115346984 A CN115346984 A CN 115346984A
- Authority
- CN
- China
- Prior art keywords
- active
- isolation
- word line
- layer
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 161
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 36
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 230000008021 deposition Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 101710105312 Branched-chain-amino-acid aminotransferase Proteins 0.000 description 1
- 101710097328 Branched-chain-amino-acid aminotransferase, cytosolic Proteins 0.000 description 1
- 101710194298 Branched-chain-amino-acid aminotransferase, mitochondrial Proteins 0.000 description 1
- 101710158343 Probable branched-chain-amino-acid aminotransferase Proteins 0.000 description 1
- 101710199693 Putative branched-chain-amino-acid aminotransferase Proteins 0.000 description 1
- AZPBDRUPTRGILK-UHFFFAOYSA-N benzotriazol-1-ium-1-ylidenemethanediamine;4-methylbenzenesulfonate Chemical compound CC1=CC=C(S(O)(=O)=O)C=C1.C1=CC=C2N(C(=N)N)N=NC2=C1 AZPBDRUPTRGILK-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
该发明公开了一种半导体结构及其制备方法，所述半导体结构包括：衬底，所述衬底具有呈阵列分布的有源区，所述有源区包括有源部和有源延伸部；位于所述衬底内的字线栅极结构，所述字线栅极结构贯穿多个所述有源区，所述字线栅极结构包括字线层和字线隔离层；所述有源延伸部覆盖所述有源部表面且至少部分位于所述字线栅极结构上；位于所述有源延伸部内的字线隔离延伸部，所述字线隔离延伸部与所述字线隔离层连接且形成在所述字线隔离层表面。所述半导体结构的有源区的面积增大，有利于后续与电容结构的连接以及后续电容结构的形成，能够降低工艺难度，降低失效率。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体结构及其制备方法。
背景技术
相关技术的具有垂直沟道结构的半导体结构，垂直沟道存储器架构（VCAT）相比较于传统架构（BCAT）具有更高的存储密度，垂直沟道存储器架构（VCAT）的电容接触与垂直沟道器件的有源区相连，字线结构形成在有源区内且表面与有源区平齐，有源区与电容结构的接触面的尺寸较小，对于电容结构和有源区的准确连接套刻精度（OVL）有很高要求，导致工艺比较难控制，不易形成，而且容易影响电容结构与有源区之间的电阻，从而导致失效。
发明内容
本发明的目的在于提供一种半导体结构及其制备方法，所述半导体结构的有源区上表面的面积增大，有利于后续与电容结构的连接以及后续电容结构的形成，能够降低工艺难度，降低失效率。
根据本发明实施例的半导体结构，包括：衬底，所述衬底具有呈阵列分布的有源区，所述有源区包括有源部和有源延伸部；位于所述衬底内的字线栅极结构，所述字线栅极结构贯穿多个所述有源区，所述字线栅极结构包括字线层和字线隔离层；所述有源延伸部覆盖所述有源部表面且至少部分位于所述字线栅极结构上；位于所述有源延伸部内的字线隔离延伸部，所述字线隔离延伸部与所述字线隔离层连接且形成在所述字线隔离层表面。
根据本发明的一些实施例，所述半导体结构还包括隔离区，所述隔离区形成在所述有源区之间。
根据本发明的一些实施例，所述隔离区包括隔离部和隔离延伸部，所述隔离延伸部与所述隔离部连接且位于所述隔离部表面，所述隔离部位于所述有源部之间，所述隔离延伸部位于所述有源延伸部之间，所述有源延伸部至少部分位于所述隔离部表面。
根据本发明的一些实施例，所述半导体结构还包括电容接触部，所述电容接触部形成在所述有源延伸部上且与所述有源延伸部连接。
根据本发明的一些实施例，所述衬底内形成有字线凹槽，所述字线栅极结构形成在所述字线凹槽内，所述字线栅极结构还包括栅氧化层，所述栅氧化层形成在所述字线凹槽的侧壁和底壁。
根据本发明的一些实施例，所述字线层形成在栅氧化层的侧壁，所述字线隔离层形成在所述栅氧化层的底壁以及栅氧化层的侧壁和所述字线层的侧壁。
根据本发明的一些实施例，所述有源延伸部位于所述栅氧化层的表面和部分所述字线隔离层的表面。
本发明还提出了一种半导体结构的制备方法。
根据本发明实施例的半导体结构的制备方法，包括：提供基底，所述基底具有有源部，所述基底内形成有字线栅极结构，所述字线栅极结构包括字线层和字线隔离层；于所述基底表面形成有源延伸层；去除部分所述有源延伸层以形成有源延伸部，并形成暴露所述字线隔离层的第一开口，所述有源延伸部覆盖所述有源部表面且至少部分位于所述字栅极线结构上，所述有源延伸部和所述有源部共同构成有源区；于所述第一开口形成字线隔离延伸部。
根据本发明的一些实施例，所述基底内还形成有隔离部，所述隔离部形成在所述有源部之间；在于所述有源延伸层形成暴露所述隔离部的第二开口，所述有源延伸部至少部分位于所述隔离部表面；在形成字线隔离延伸部的步骤中，于所述第二开口内形成隔离延伸部，所述隔离延伸部与所述隔离部共同构成隔离区。
根据本发明的一些实施例，去除部分所述有源延伸层以形成有源延伸部的步骤包括：去除部分所述有源延伸部以形成暴露所述字线隔离层的所述第一开口；刻蚀所述基底以在相邻所述有源区之间形成隔离沟槽；在形成字线隔离延伸部的步骤中，于所述隔离沟槽形成隔离区。
由此根据本发明实施例的半导体结构及其制备方法，有源区包括有源部和位于其上的有源延伸部，有源延伸部覆盖有源部表面且至少部分位于字线栅极结构的表面上，从而增大了有源区的上表面的面积，有利于后续在有源区形成其它结构，相对小尺寸的有源区，可降低工艺难度，例如在后续形成电容结构或其它器件结构时，有利于在有源区上形成电容结构，与利于电容结构与有源区的接触连接。
附图说明
图1为根据本发明一个实施例的半导体结构的沿竖直方向的剖视图；
图2为根据本发明一个实施例的半导体结构的沿水平方向的剖视图；
图3-图7为根据本发明一个实施例的半导体结构的制备方法的各步骤的沿竖直方向的剖视图；
图3以及图8-图12为根据本发明另一个实施例的半导体结构的制备方法的各步骤的沿竖直方向的剖视图；
附图标记：
100：半导体结构；
1：有源区，11：有源部，12：有源延伸部；
2：隔离区，21隔离部，22：隔离延伸部，23：隔离槽；
3：字线栅极结构，31：字线层，32：栅氧化层，33：字线隔离层，34：字线隔离延伸部；
4：字线凹槽；
51：第一开口，52：第二开口；
6：有源延伸层。
具体实施方式
以下结合附图和具体实施方式对本发明提出的一种半导体结构100及其制备方法作进一步详细说明。
下面参考附图描述根据本发明实施例的半导体结构100。
图1所示为根据本发明一个实施例的半导体结构100的一个存储单元沿竖直方向的剖视图，图2为本发明一个实施例的半导体结构100的一个存储单元的沿水平方向方向的剖视图。
如图1-图2以及图7和图12所示，根据本发明实施例的半导体结构100可以包括衬底、字线栅极结构3和字线隔离延伸部34。
如图7和图12所示，衬底具有呈阵列分布的多个有源区1，有源区1形成为柱状结构，多个所述有源区1可以但不限于错位排列，以提高有源区1的排布密度，字线栅极结构3可以为多个，每个所述字线栅极结构3贯穿沿同一方向的多个有源区1。
如图1所示，字线栅极结构3形成在衬底内且贯穿多个有源区1，即字线栅极结构3与多个有源区1相交且形成在有源区1内，字线栅极结构3可以包括字线层31和字线隔离层33，所述字线隔离层33层形成在字线层31。
如图1所示，有源区1可以包括有源部11和有源延伸部12，有源部11和有源延伸部12共同构成有源区1，其中字线栅极结构3形成在有源部11内，有源延伸部12形成在有源部11的表面，且有源延伸部12至少部分位于字线栅极结构3上，也就是说，有源延伸部12与有源部11连接接触且有源延伸部12覆盖有源部11的上表面，并覆盖字线栅极结构3的部分表面，这样有源延伸部12的上表面的面积大于有源部11的上表面的面积，有源延伸部12的上表面即为有源区1的上表面，从而增大了有源区1的上表面的面积。
本发明实施例的半导体结构100的有源区1可用于与电容结构或其他器件结构连接，本发明实施例中以有源区1与电容结构连接接触为例进行描述。结合图1和图2所示，有源部11形成为柱状结构，字线栅极结构3形成在有源部11内，有源延伸部12形成在有源部11和字线栅极结构3的上方，在半导体结构100上形成电容结构时，电容结构可与有源区1的有源延伸部12接触连接，有源延伸部12至少位于有源部11和字线栅极结构3表面，使得有源区1的上表面增大，也增大了与电容结构与有源区1的接触连接面的尺寸，后续工艺中在其表面形成电容结构时，相对面积减小的有源区1的半导体结构，在大的尺寸的有源区1表面更容易形成电容结构，例如更容易沉积刻蚀等而可不需要较高的套刻精度，从而能够降低工艺难度，并能够保证与电容结构的连接接触更好，以提高与电容结构的连接效果，进而避免影响电容接触部与有源区1之间的电阻，防止半导体结构100失效。
字线隔离延伸部34位于有源延伸部12，字线隔离延伸部34与字线隔离层33连接且形成在字线隔离层33的表面，字线隔离层33和字线隔离延伸部34可共同构成字线层31的隔离结构，通过字线延伸部也可将顶部的有源延伸部12隔离开，有利于后续在有源延伸部12上形成其它器件结构。
由此根据本发明实施例的半导体结构100，有源区1可以包括有源部11和有源延伸部12，所述有源延伸部12覆盖有源部11的表面且至少部分位于字线栅极结构3上，使得有源延伸部12的上表面的面积大于有源部11的上表面面积，这样通过在有源部11的表面形成有源延伸部12，从而能够增大有源区1的上表面的面积，增加了能够与电容结构连接接触的接触面积，而且通过增大有源区1的尺寸也有利于后续工艺中在有源区1的表面形成电容结构，可不需要更高的套刻精度要求也能够实现电容结构与有源区1的准确连接，降低了工艺难度。
在本发明的一些实施例中，结合图7和图12所示，半导体结构100还包括隔离区2，所述隔离区2形成在所述衬底内且位于有源区1之间，隔离区2包围所述有源区1以将多个有源区1隔离开，在如图1和图7所示的示例中，隔离区2的侧壁平齐，有源延伸部12朝向隔离区2的一侧与有源部11平齐。
在本发明的另一些示例中，如图12所示，隔离区2可以包括隔离部21和隔离延伸部22，隔离延伸部22与隔离部21连接且形成在隔离部21的表面，隔离延伸部22覆盖部分隔离部21的表面，其中隔离部21位于有源部11之间以将有源部11隔离开，隔离延伸部22位于有源延伸部12之间以将有源隔离部21隔离开，如图12所示，有源延伸部12至少部分位于隔离部21表面，也就是说有源延伸部12朝向隔离区2方向延伸且覆盖部分隔离部21的上表面，从而能够进一步地增大有源延伸的上表面的面积，以进一步地降低后续电容结构的形成工艺难度，也有利于有源区1与电容结构的接触连接。
在本发明的一些实施例中，所述半导体结构100还可以电容接触部，电容接触部形成在有源区1的表面，具体地，电容接触部可形成在有源延伸部12的表面且由于有源延伸部12接触连接，由于有源区1的上表面面积增大，从而有利于在有源区1上形成电容接触部，能够降低工艺难度，也可相对增大电容接触部的尺寸，以提高有源区1与电容结构的连接效果，也有利于后续电容结构的形成。
在本发明的一些实施例中，衬底内形成有字线凹槽4，字线栅极结构3形成在字线凹槽4内，字线栅极结构3还包括栅氧化层32，栅氧化层32形成在字线凹槽4的侧壁和底壁，栅氧化层32可由字线凹槽4的侧壁和底壁热氧化形成，或者可在字线凹槽4的底壁和侧壁上直接沉积氧化物以形成栅氧化层32，对此本发明不作特殊限定。
如图1所示，字线层31形成在栅氧化层32的侧壁上，字线隔离层33形成在栅氧化层32的底壁以及栅氧化层32的侧壁和所述字线层31的侧壁，换言之，字线隔离层33形成在字线层31以及栅氧化层32之间并填充所述字线凹槽4，字线隔离层33覆盖栅氧化层32暴露出的底壁和侧壁上并覆盖字线层31的表面。
在本发明的一些示例中，如图1和图2所示，有源延伸部12位于栅氧化层32的表面和部分字线隔离层33的表面，进一步地，有源延伸部12的侧壁可与字线层31朝向字线隔离层33的一侧平齐，或者有源延伸部12的侧壁可超出字线层31朝向字线隔离层33的一侧，从而能够进一步地增大有源延伸部12的宽度，以进一步地增大有源延伸部12的上表面的面积。
图3-图7为根据本发明一个实施例的半导体结构100的制备方法的各步骤的剖视图，结合图3以及图8-图12为根据本发明另一个实施例的半导结构的制备方法的各步骤的剖视图。
下面参考附图描述根据本发明实施例的半导体结构100的制备方法。
如图1-图12所示，根据本发明实施例的半导体结构100的制备方法，包括：提供基底，基底包括有源部11和字线栅极结构3，字线栅极结构3包括字线层31和字线隔离层33；于基底表面形成有源延伸层6；去除部分有源延伸层6以形成有源延伸部12，并形成暴露字线隔离层33的第一开口51，有源延伸部12覆盖有源部11表面且至少部分位于字栅极线结构上，有源延伸部12和有源部11共同构成有源区1；形成字线隔离延伸部34，字线隔离延伸部34填充第一开口51。
如图3所示，基底内可形成有字线凹槽4，字线栅极结构3形成在字线凹槽4内，基底围绕字线栅极结构3的部分可形成为有源部11，字线栅极结构3可以为多个，多个字线栅极结构3间隔开设置。
如图4以及图10所示，在基底表面形成有源延伸层6，所述有源延伸层6覆盖整个基底表面，所述有源延伸层6的材料可与有源部11的材料相同，可选地，所述有源延伸层6可以多晶硅层。
结合图5-图6以及图11-图12所示，对有源延伸层6进行图形化和蚀刻，去除部分有源延伸层6以形成有源延伸部12，有源延伸部12覆盖有源部11表面且至少部分位于字线栅极结构3上，这样有源延伸部12同时覆盖有源部11的上表面和部分字线栅极结构3的上表面，使得有源延伸部12的上表面的面积必然大于有源部11的上表面的面积，有源部11和有源延伸部12可共同构成有源区1，有源延伸部12的上表面即为有源区1的上表面，从而使得有源区1的上表面的面积增大，有利于后续电容结构的形成，降低了工艺难度，也能够增大与电容结构的接触面积，以避免影响电容结构和有源区1之间的电阻。
在有源延伸层6内还形成暴露字线隔离层33的第一开口51，填充第一开口51以形成字线隔离延伸部34，字线隔离延伸部34形成在字线隔离层33的表面且形成在有源延伸部12之间。
在本发明的一些实施例中，所述基底内还形成有隔离部21，所述隔离部21形成在所述有源部11之间；在去除部分所述有源延伸层6以形成有源延伸部12的步骤中，于所述有源延伸层6形成暴露所述隔离部21的第二开口52，所述有源延伸部12至少部分位于所述隔离部21表面；在形成字线隔离延伸部34的步骤中，于所述第二开口52内形成隔离延伸部22，所述隔离延伸部22与所述隔离部21共同构成隔离区2。
具体地，结合图3和图8所示，对相邻字线栅极结构3之间的基底部分进行刻蚀以形成隔离槽23，通过隔离槽23可限定出有源部11，隔离槽23形成在有源部11之间，如图9所示，填充隔离槽23以形成隔离部21，隔离部21围绕所述有源部11。
如图10所示，在基底表面形成有源延伸层6，所述有源延伸层6覆盖有源部11、字线栅极结构3以及隔离部21的表面。
如图11所示，对有源延伸层6进行图形化光刻，去除部分有源延伸层6，在有源延伸层6内形成暴露隔离部21的第二开口52和暴露字线隔离层33的第一开口51，以形成有源延伸部12，所述有源延伸部12覆盖有源部11表面且部分位于隔离部21和字线栅极结构3表面，在如图11所示的示例中，有源延伸部12可形成为“T”型结构，从而进一步地增大了有源延伸部12的上表面的面积。
如图12所示，于第一开口51内形成字线隔离延伸部34，于第二开口52内形成隔离延伸部22，所述隔离延伸部22和隔离部21共同构成隔离区2，有源部11和有源延伸部12形成有源区1，隔离区2位于有源区1之间以用于将有源区1隔离开。
在本发明的另一些实施例中，去除部分有源延伸层6以形成有源延伸部12的步骤包括：去除部分有源延伸部12以形成暴露字线隔离层33的第一开口51；刻蚀基底以在相邻有源区1之间形成隔离沟槽；在形成字线隔离延伸部34的步骤中，于隔离沟槽形成隔离区2。
具体地，结合图3和图4所示，在基底表面沉积形成有源延伸层6，有源延伸层6覆盖有源部11和字线栅极结构3的上表面，所述有源延伸层6可以为多晶硅层，其中有源部11由围绕字线栅极结构3的基底部分构成。
如图5所示，对有源延伸层6进行图形化和刻蚀，以形成暴露字线隔离层33的第一开口51，如图6所示，对字线栅极结构3之间的基底部分进行刻蚀以形成隔离槽23并限定出有源部11，隔离槽23贯穿有源延伸层6且向下延伸至基底内。
如图7所示，于第一开口51内形成字线隔离延伸部34，于隔离槽23内形成隔离区2，其中字线隔离延伸部34和隔离区2可在同一步骤中形成，即在沉积形成字线隔离延伸部34的同时可于隔离槽23内沉积形成隔离区2，所述隔离区2的材料可与字线隔离延伸部34相同，从而能够简化工艺步骤。
以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种半导体结构，其特征在于，包括：
衬底，所述衬底具有呈阵列分布的有源区，所述有源区包括有源部和有源延伸部；
位于所述衬底内的字线栅极结构，所述字线栅极结构贯穿多个所述有源区，所述字线栅极结构包括字线层和字线隔离层；
所述有源延伸部覆盖所述有源部表面且至少部分位于所述字线栅极结构上；
位于所述有源延伸部内的字线隔离延伸部，所述字线隔离延伸部与所述字线隔离层连接且形成在所述字线隔离层表面。
2.根据权利要求1所述的半导体结构，其特征在于，还包括隔离区，所述隔离区形成在所述有源区之间。
3.根据权利要求2所述的半导体结构，其特征在于，所述隔离区包括隔离部和隔离延伸部，所述隔离延伸部与所述隔离部连接且位于所述隔离部表面，所述隔离部位于所述有源部之间，所述隔离延伸部位于所述有源延伸部之间，所述有源延伸部至少部分位于所述隔离部表面。
4.根据权利要求1所述的半导体结构，其特征在于，还包括电容接触部，所述电容接触部形成在所述有源延伸部上且与所述有源延伸部连接。
5.根据权利要求1所述的半导体结构，其特征在于，所述衬底内形成有字线凹槽，所述字线栅极结构形成在所述字线凹槽内，所述字线栅极结构还包括栅氧化层，所述栅氧化层形成在所述字线凹槽的侧壁和底壁。
6.根据权利要求5所述的半导体结构，其特征在于，所述字线层形成在栅氧化层的侧壁，所述字线隔离层形成在所述栅氧化层的底壁以及栅氧化层的侧壁和所述字线层的侧壁。
7.根据权利要求5所述的半导体结构，其特征在于，所述有源延伸部位于所述栅氧化层的表面和部分所述字线隔离层的表面。
8.一种半导体结构的制备方法，其特征在于，包括：
提供基底，所述基底具有有源部，所述基底内形成有字线栅极结构，所述字线栅极结构包括字线层和字线隔离层；
于所述基底表面形成有源延伸层；
去除部分所述有源延伸层以形成有源延伸部，并形成暴露所述字线隔离层的第一开口，所述有源延伸部覆盖所述有源部表面且至少部分位于所述字栅极线结构上，所述有源延伸部和所述有源部共同构成有源区；
于所述第一开口形成字线隔离延伸部。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述基底内还形成有隔离部，所述隔离部形成在所述有源部之间；
在去除部分所述有源延伸层以形成有源延伸部的步骤中，于所述有源延伸层形成暴露所述隔离部的第二开口，所述有源延伸部至少部分位于所述隔离部表面；
在形成字线隔离延伸部的步骤中，于所述第二开口内形成隔离延伸部，所述隔离延伸部与所述隔离部共同构成隔离区。
10.根据权利要求8所述的半导体结构的制备方法，其特征在于，去除部分所述有源延伸层以形成有源延伸部的步骤包括：
去除部分所述有源延伸部以形成暴露所述字线隔离层的所述第一开口；
刻蚀所述基底以在相邻所述有源区之间形成隔离沟槽；
在形成字线隔离延伸部的步骤中，于所述隔离沟槽形成隔离区。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210683524.XA CN115346984A (zh) | 2022-06-17 | 2022-06-17 | 半导体结构及其制备方法 |
| PCT/CN2022/113843 WO2023240789A1 (zh) | 2022-06-17 | 2022-08-22 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210683524.XA CN115346984A (zh) | 2022-06-17 | 2022-06-17 | 半导体结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115346984A true CN115346984A (zh) | 2022-11-15 |
Family
ID=83948028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210683524.XA Pending CN115346984A (zh) | 2022-06-17 | 2022-06-17 | 半导体结构及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115346984A (zh) |
| WO (1) | WO2023240789A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112736036A (zh) * | 2019-10-14 | 2021-04-30 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| KR20210057249A (ko) * | 2019-11-11 | 2021-05-21 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
| CN113471200B (zh) * | 2020-03-31 | 2023-12-12 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| CN111785720B (zh) * | 2020-06-02 | 2023-03-24 | 中国科学院微电子研究所 | 半导体存储器、其制作方法及电子设备 |
| CN111785719B (zh) * | 2020-06-02 | 2023-05-12 | 中国科学院微电子研究所 | 半导体存储器、其制作方法及电子设备 |
-
2022
- 2022-06-17 CN CN202210683524.XA patent/CN115346984A/zh active Pending
- 2022-08-22 WO PCT/CN2022/113843 patent/WO2023240789A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023240789A1 (zh) | 2023-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021109595A1 (zh) | 存储器及其形成方法 | |
| JPH01152660A (ja) | 半導体記憶装置の製造方法 | |
| KR100673673B1 (ko) | Ｄｒａｍ 셀 장치 및 그 제조 방법 | |
| US6693041B2 (en) | Self-aligned STI for narrow trenches | |
| US11056175B1 (en) | Semiconductor device and manufacturing method thereof | |
| CN112466880B (zh) | 三维存储器及其制备方法 | |
| US6784477B2 (en) | Structure of a deep trench-type DRAM | |
| CN111430348A (zh) | 存储器及其形成方法 | |
| EP4036960A1 (en) | Memory forming method and memory | |
| KR100594279B1 (ko) | 반도체메모리소자의 자기정렬컨택 형성방법 및 이를이용한 반도체메모리소자의 제조방법 | |
| EP0652592A2 (en) | Semiconductor memory device and manufacturing method thereof | |
| US6352896B1 (en) | Method of manufacturing DRAM capacitor | |
| KR101139980B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| CN115346984A (zh) | 半导体结构及其制备方法 | |
| US11910595B2 (en) | Semiconductor memory device | |
| US6303424B1 (en) | Method for fabricating a buried bit line in a DRAM cell | |
| CN111244030B (zh) | 半导体结构及其制备方法 | |
| CN114023652A (zh) | 屏蔽栅沟槽型半导体器件的制造方法 | |
| US5677220A (en) | Method of manufacturing a semiconductor device | |
| US8017468B2 (en) | Semiconductor device manufacturing method, and semiconductor device | |
| US11641736B2 (en) | Memory device and manufacturing method thereof | |
| KR100356776B1 (ko) | 반도체소자의 자기정렬 콘택 구조체를 형성하는 방법 | |
| CN113241324B (zh) | 形成半导体存储器件的方法 | |
| CN117529103B (zh) | 半导体结构及其形成方法 | |
| CN113793850B (zh) | 半导体存储装置及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |