CN115335818A - 校验和附加方法及校验和附加装置及传感器系统 - Google Patents
校验和附加方法及校验和附加装置及传感器系统 Download PDFInfo
- Publication number
- CN115335818A CN115335818A CN202180024523.8A CN202180024523A CN115335818A CN 115335818 A CN115335818 A CN 115335818A CN 202180024523 A CN202180024523 A CN 202180024523A CN 115335818 A CN115335818 A CN 115335818A
- Authority
- CN
- China
- Prior art keywords
- data
- checksum
- command
- unit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/095—Error detection codes other than CRC and single parity bit codes
- H03M13/096—Checksums
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/356—Unequal error protection [UEP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Information Transfer Systems (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
校验和附加方法包含:命令取得工序,取得从请求源发送的命令和地址;数据读出工序,根据命令从地址读出数据;校验和计算工序,计算对数据附加的校验和;以及数据发送工序,将校验和以及数据发送到请求源,在校验和计算步骤中,以与命令的种类对应的数据单位来计算校验和。
Description
技术领域
本发明涉及校验和附加方法及校验和附加装置及传感器系统。
背景技术
在下述非专利文献1中,关于搭载有温度传感器和湿度传感器的IC,公开了如下技术:根据来自外部的命令,读出寄存器中存储的传感器数据,计算校验和,向外部发送传感器数据与校验和。
现有技术文献
非专利文献
非专利文献1:Silicon Laboratories Inc.、“I2C HUMIDITY AND TEMPERATURESENSOR”、[online]、[2020年3月30日检索]、互联网<https://www.silabs.com/documents/public/data-sheets/Si7006-A20.pdf>
发明内容
发明所要解决的课题
然而,在以往的技术中,在向请求源发送根据从请求源发送的命令而读出的数据时,无法通过与命令相应的更适当的方法对数据附加校验和。
用于解决课题的手段
一实施方式的校验和附加方法包含:命令取得工序,其取得从请求源发送的命令以及地址;数据读取工序,其根据命令从地址读出数据;校验和计算工序,其计算对数据附加的校验和;以及数据发送工序,其向请求源发送校验和以及数据,在校验和计算工序中,以与命令的种类对应的数据单位来计算校验和。
发明效果
根据一实施方式的校验和附加方法,在向请求源发送根据从请求源发送的命令而读出的数据时,能够通过与命令相应的更适当的方法对数据附加校验和。
附图说明
图1表示一实施方式的检测系统的结构。
图2表示一实施方式的通信部的功能结构。
图3是表示一实施方式的通信部进行的校验和附加方法的步骤的流程图。
图4表示一实施方式的通信部发送接收的通信数据的第一例。
图5表示一实施方式的通信部发送接收的通信数据的第二例。
图6表示一实施方式的通信部发送接收的通信数据的第三例。
图7表示一实施方式的通信部的校验和的计算例的一例。
具体实施方式
以下,参照附图对一实施方式进行说明。
(检测系统10的结构)
图1表示一实施方式的检测系统10(“传感器系统”的一例)的结构。图1所示的检测系统10具备传感器12、传感器14、IC(Integrated Circuit:集成电路)20以及MCU(MicroController Unit:微控制单元)40。
传感器12、14检测各种检测对象(例如温度、变形等)。作为传感器12、14,能够使用差动型传感器或者单端型的传感器。另外,传感器可以是3个以上,也可以设置于在C20的内部。
IC20是对从传感器12、14输出的传感器信号进行预定处理的集成电路。例如,IC20能够将从传感器12、14输出的传感器信号放大后,从模拟信号转换为数字信号,然后存储在寄存器32中。
MCU40是“请求源”以及“外部装置”的一例,通过经由I2C通信向IC20的通信部34发送读出命令或者写入命令,能够针对IC20的寄存器32的数据进行读出以及写入。例如,MCU40通过向通信部34发送读出命令,能够从IC20的寄存器32读出传感器数据,并使用该传感器数据进行预定的数字处理。
(IC20的结构)
如图1所示,IC20具备多路复用器22、PGA(Programmable Gain Amplifier:可编程增益放大器)24、A-D转换器26以及数字处理电路30。
多路复用器22分别与传感器12、14连接。多路复用器22选择从各个传感器12、14输出的多个传感器信号中的任意一个传感器信号,并将该一个传感器信号向PGA24输出。
PGA24与多路复用器22的输出端子连接。PGA24是能够变更增益的放大器。PGA24对从多路复用器22输出的传感器信号进行放大,并向A-D转换器26输出。
A-D转换器26与PGA24的输出端子连接。A-D转换器26将从PGA24输出的传感器信号从模拟信号转换为数字信号,并向数字处理电路30输出。
数字处理电路30与A-D转换器26的输出端子连接。数字处理电路30具有寄存器32和通信部34。数字处理电路30对从A-D转换器26输出的传感器信号(数字信号)进行预定的数字信号处理。例如,数字处理电路30将从A-D转换器26输出的传感器信号(即,传感器数据)存储在寄存器32中。数字处理电路30的通信部34根据来自MCU40的命令,针对寄存器32进行数据的读出以及写入。例如,通信部34根据经由I2C通信从MCU40发送的读取命令,读出寄存器32中存储的各种数据(包含传感器数据),并经由I2C通信向MCU40发送该数据。
通信部34是“校验和附加装置”的一例,具有校验和附加功能。通信部34能够对从寄存器32读出的数据附加校验和(I2C通信的CRC(Cyclic Redundancy Checking循环冗余校验码)),并向MCU40发送数据以及校验和。特别是本实施方式的通信部34能够针对命令的每个种类使用不同的附加方法对数据附加校验和。
(通信部34的功能结构)
图2表示一实施方式的通信部34的功能结构。如图2所示,通信部34具备命令取得部201、数据读出部202、校验和计算部203以及数据发送部204。
命令取得部201经由与MCU40的I2C通信取得从MCU40发送的命令和地址。
数据读出部202根据命令取得部201取得的命令,从寄存器32的由命令取得部201取得的地址读出数据。
校验和计算部203计算对数据读出部202读出的数据附加的校验和。
数据发送部204经由与MCU40的I2C通信,向MCU40发送由数据读出部202读出的数据和由校验和计算部203计算出的校验和。
(通信部34的校验和附加方法的步骤)
图3是表示一实施方式的通信部34的校验和附加方法的步骤的流程图。
首先,命令取得部201取得从MCU40发送的命令和地址(步骤S301:命令取得工序)。
接着,数据读出部202根据在步骤S301中取得的命令,从寄存器32的在步骤S301中取得的地址读出数据(步骤S302:数据读出工序)。
接着,校验和计算部203计算对步骤S302中读出的数据附加的校验和(步骤S303:校验和计算工序)。
接着,数据发送部204将校验和及数据发送至MCU40(步骤S304:数据发送工序)。然后,通信部34结束图3所示的一系列的处理。
在此,在本实施方式中,校验和计算部203在步骤S303的校验和计算工序中,以与步骤S301中取得的命令的种类对应的数据单位来计算校验和。
例如,在步骤S301中取得的命令是读取命令(“第一读取命令”的一例)的情况下,数据读出部202从寄存器32的在步骤S301取得的地址读出预定的数据单位(8bit)的一个数据。然后,校验和计算部203针对从寄存器32读出的一个数据计算校验和。
另外,例如,在步骤S301中取得的命令是脉冲读(BURST READ)命令(“第二读取命令”的一例)的情况下,数据读出部202从寄存器32的在步骤S301取得的地址读出预定的数据单位(8bit)的多个数据。然后,校验和计算部203针对从寄存器32读出的多个数据分别计算校验和。
另外,例如在步骤S301中取得的命令是结果读取(RESULT READ)命令(“第三读取命令”的一例)的情况下,数据读出部202从寄存器32的在步骤S301取得的地址读出包含有预定的数据单位(8bit)的多个数据的一组数据。然后,校验和计算部203针对从寄存器32读出的一组数据计算校验和。
并且,在本实施方式中,校验和计算部203在步骤S303的校验和计算工序中,将在步骤S301中取得的命令、在步骤S301中取得的地址以及在步骤S302中读出的数据包含在计算对象中来计算校验和。
(通信数据的第一例)
图4表示一实施方式的通信部34发送接收的通信数据的第一例。在该第一例中,表示了从MCU40发送了读取命令时的通过通信部34与MCU40之间发送接收的通信数据以及通信顺序。
在图4~图6中,着色的数据表示从MCU40向通信部34发送的数据,未着色的数据表示从通信部34向MCU40发送的数据。
在图4所示的第一例中,首先,MCU40对通信部34,接着从属地址(Slave address)发送存储有读出对象的数据的寄存器32的寄存器地址(地址)。从属地址是IC20固有的地址。接着,MCU40对通信部34,接着从属地址发送读取命令(R)。
接着,通信部34根据接收到读取命令(R),从寄存器32的所指定的地址读出预定的数据单位(8bit)的一个数据(数据1)。然后,通信部34将从寄存器32读出的一个数据(数据1)、从属地址、寄存器地址(地址)以及命令(R)作为计算对象来计算校验和(CRC1)。并且,通信部34将一个数据(数据1)发送至MCU40,接着将校验和(CRC1)发送至MCU40。
(通信数据的第二例)
图5表示一实施方式的通信部34发送接收的通信数据的第二例。在该第二例中,表示了从MCU40发送了脉冲读命令时的通过通信部34与MCU40之间发送接收的通信数据以及通信顺序。
在图5所示的第二例中,首先,MCU40对通信部34,接着从属地址发送存储有读出对象的数据的寄存器32的寄存器地址(地址)。接着,MCU40对通信部34接着从属地址发送脉冲读命令(R)。
接下来,通信部34根据接收到脉冲读命令(R),从寄存器32的所指定的地址读出预定的数据单元(8bit)的多个数据(数据1,数据2)。然后,通信部34将从寄存器32读出的多个数据(数据1,数据2)分别作为计算对象,来计算校验和(CRC1,CRC2)。此时,通信部34针对第一个数据(数据1)的校验和(CRC1),将第一个数据(数据1)、从属地址、寄存器地址(地址)以及命令(R)作为计算对象来计算校验和(CRC1)。并且,通信部34向MCU40依次发送第一个数据(数据1)、第一个数据的校验和(CRC1)、第二个数据(数据2)、第二个数据的校验和(CRC2)。
(通信数据的第三例)
图6表示一实施方式的通信部34发送接收的通信数据的第三例。在该第三例中,表示了从MCU40发送了结果读取命令时的通过通信部34与MCU40之间发送接收的通信数据以及通信顺序。
在图6所示的第三例中,首先,MCU40对通信部34,接着从属地址发送存储有读出对象的数据的寄存器32的寄存器地址(地址)。接着,MCU40对通信部34,接着从属地址发送结果读取命令(R)。
接着,通信部34根据接收到结果读取命令(R),从寄存器32的所指定的地址读出包含有预定的数据单位(8bit)的多个数据(数据1、数据2、数据3)的一组数据(24bit)。然后,通信部34将从寄存器32读出的一组数据、从属地址、寄存器地址(地址)以及命令(R)作为计算对象来计算校验和(CRC1)。并且,通信部34依次将第一个数据(数据1)、第二个数据(数据2)、第三个数据(数据3)、一组数据的校验和(CRC1)发送至MCU40。还存在通信部34从寄存器32的所指定的地址读出包含有预定的数据单位(8bit)的多个数据(数据1、数据2)的一组数据(16bit)的情况。
在本实施方式中,通信部34将初始值设为“0xFF”,将计算对象的数据(8bit)除以CRC-8用的生成多项式{X8+X5+X4+1},计算其余数来作为校验和。
另外,在本实施方式中,通信部34将3种读取命令(读取命令、脉冲读命令、结果读取命令)作为校验和的附加对象。
(校验和的计算例)
图7表示一实施方式的通信部34的校验和的计算例的一例。作为一个例子,图7表示了通信部34根据接收到脉冲读命令(R),计算从寄存器32读出的第一个数据(数据1)和第二个数据(数据2)各自的校验和(CRC1,CRC2)的例子。
在图7所示的例子中,通信部34按照初始值、从属地址+命令(R)、寄存器地址(地址)、第一个数据(数据1)的顺序计算第一个数据(数据1)的校验和(CRC1)。初始值是“0xFF”,第一个数据(数据1)是“0x00”。在该情况下,通信部34计算出“0xA2”来作为第一个数据(数据1)的校验和(CRC1)。
另外,在图7所示的例子中,通信部34对于第二个数据(数据2)的校验和(CRC2),使用初始值和第二个数据(数据2)来计算校验和。初始值是“0xFF”,第二个数据(数据2)是“0x00”。在该情况下,通信部34计算出“0xAC”作为第二个数据(数据2)的校验和(CRC2)。
如以上说明的那样,一实施方式的通信部34具备:命令取得部201,其取得从MCU40发送的命令和地址;数据读出部202,其根据命令从地址读出数据;校验和计算部203,其计算对数据附加的校验和;以及数据发送部204,其将校验和以及数据发送给MCU40,校验和计算部203以与命令的种类对应的数据单位计算校验和。
由此,一实施方式的通信部34在向MCU40发送根据从MCU40发送的命令而读出的数据时,能够通过与命令相应的更适当的方法对数据附加校验和。
另外,在一实施方式的通信部34中,在由命令取得部201取得的命令为读取命令的情况下,数据读出部202从地址读出预定的数据单位(8bit)的一个数据,校验和计算部203对该一个数据计算校验和。
由此,一实施方式的通信部34在向MCU40发送根据从MCU40发送的读取命令而读出的数据时,能够通过与读取命令相对应的更适当的方法对数据附加校验和。
另外,在一实施方式的通信部34中,在由命令取得部201取得的命令是脉冲读命令的情况下,数据读出部202从地址读出预定的数据单位(8比特)的多个数据,校验和计算部203对多个数据分别计算校验和。
由此,一实施方式的通信部34在向MCU40发送根据从MCU40发送的脉冲读命令而读出的数据时,能够通过与脉冲读命令相对应的更适当的方法对数据附加校验和。
另外,在一实施方式的通信部34中,在由命令取得部201取得的命令是结果读取命令的情况下,数据读出部202从地址读出包含预定的数据单位(8bit)的多个数据的一组数据,校验和计算部203对一组数据计算校验和。
由此,一实施方式的通信部34在向MCU40发送根据从MCU40发送的结果读取命令而读出的数据时,能够通过与结果读取命令相对应的更适当的方法对数据附加校验和。
另外,在一实施方式的通信部34中,校验和计算部203将命令、地址以及数据包含在计算对象中来计算校验和。
由此,一实施方式的通信部34可以包含命令、地址和数据来检查代码错误。
以上对本发明的一实施方式进行了详细说明,但本发明并不限于这些实施方式,在保护范围所记载的本发明的主旨范围内能够进行各种变形或变更。
在上述实施方式中说明的IC20例如在检测向对象物施加的载荷的载荷检测装置中,作为将输出模拟信号的应变仪与进行数字处理的微机之间连接的所谓的AFE(AnalogFront End:模拟前端)来使用。但是,不限于此,IC20也可以与应变仪以外的传感器连接,也可以在上述实施方式中说明的检测系统10以外的系统结构中使用。
本国际申请主张2020年4月9日申请的日本专利申请第2020-070471号的优先权,并在本国际申请中引用上述申请的全部内容。
附图标记的说明
10 检测系统(传感器系统)
12,14 传感器
20 IC
22 多路复用器
24 PGA
26 A-D转换器
30 数字处理电路
32 寄存器
34 通信部
40 MCU(请求源、外部装置)。
Claims (7)
1.一种校验和附加方法,其特征在于,包含:
命令取得工序,取得从请求源发送的命令和地址;
数据读出工序,根据所述命令从所述地址读出数据;
校验和计算工序,计算对所述数据附加的校验和;以及
数据发送工序,将所述校验和以及所述数据发送给所述请求源,
在所述校验和计算工序中,以与所述命令的种类对应的数据单位来计算所述校验和。
2.根据权利要求1所述的校验和附加方法,其特征在于,
在通过所述命令取得工序取得的所述命令是第一读取命令的情况下,
在所述数据读出工序中,从所述地址读出预定的数据单位的一个数据,
在所述校验和计算工序中,对所述一个数据计算所述校验和。
3.根据权利要求1或2所述的校验和附加方法,其特征在于,
在通过所述命令取得工序取得的所述命令是第二读取命令的情况下,
在所述数据读出工序中,从所述地址读出预定的数据单位的多个数据,
在所述校验和计算工序中,对所述多个数据分别计算所述校验和。
4.根据权利要求1至3中的任意一项所述的校验和附加方法,其特征在于,
在通过所述命令取得工序取得的所述命令是第三读取命令的情况下,
在所述数据读出工序中,从所述地址读出包含预定的数据单位的多个数据的一组数据,
在所述校验和计算工序中,对所述一组数据计算所述校验和。
5.根据权利要求1至4中的任意一项所述的校验和附加方法,其特征在于,
在所述校验和计算工序将所述命令、所述地址以及所述数据包含在计算对象中来计算所述校验和。
6.一种校验和附加装置,其特征在于,具备:
命令取得部,其取得从请求源发送的命令和地址;
数据读出部,其根据所述命令从所述地址读出数据;
校验和计算部,其计算对所述数据附加的校验和;以及
数据发送部,其将所述校验和以及所述数据发送给所述请求源,
所述校验和计算部以与所述命令的种类对应的数据单位来计算所述校验和。
7.一种传感器系统,其具备传感器、对所述传感器的输出信号进行预定处理的集成电路以及从所述集成电路取得需要的数据的外部装置,其特征在于,
所述外部装置将多种命令中的用于取得所述需要的数据的任意一个命令以及存储有所述需要的数据的地址发送给所述集成电路,
所述集成电路具备:
命令取得部,其取得从所述外部装置发送的命令和地址;
数据读出部,其根据所述命令从所述地址读出数据;
校验和计算部,其计算对所述数据附加的校验和;以及
数据发送部,其将所述校验和以及所述数据发送至所述外部装置,
所述校验和计算部以与所述命令的种类对应的数据单位来计算所述校验和。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-070471 | 2020-04-09 | ||
JP2020070471A JP2021168431A (ja) | 2020-04-09 | 2020-04-09 | チェックサム付加方法およびチェックサム付加装置 |
PCT/JP2021/013001 WO2021205910A1 (ja) | 2020-04-09 | 2021-03-26 | チェックサム付加方法およびチェックサム付加装置およびセンサシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115335818A true CN115335818A (zh) | 2022-11-11 |
Family
ID=78023252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180024523.8A Pending CN115335818A (zh) | 2020-04-09 | 2021-03-26 | 校验和附加方法及校验和附加装置及传感器系统 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230179227A1 (zh) |
EP (1) | EP4135204A4 (zh) |
JP (1) | JP2021168431A (zh) |
CN (1) | CN115335818A (zh) |
WO (1) | WO2021205910A1 (zh) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4703473A (en) * | 1984-06-29 | 1987-10-27 | Hewlett-Packard Company | Serial network architecture for user oriented devices |
US5182752A (en) * | 1990-06-29 | 1993-01-26 | Digital Equipment Corporation | Method and apparatus for transferring data between a data bus and a data storage device |
US6467060B1 (en) * | 1998-06-26 | 2002-10-15 | Seagate Technology Llc | Mass storage error correction and detection system, method and article of manufacture |
US7647544B1 (en) * | 2005-11-22 | 2010-01-12 | Western Digital Technologies, Inc. | Disk drive implementing data path protection without writing the error detection code data to the disk |
JP2013058845A (ja) * | 2011-09-07 | 2013-03-28 | Denso Corp | データ通信方法及びデータ通信システム |
JP6071296B2 (ja) * | 2012-07-20 | 2017-02-01 | キヤノン株式会社 | 通信制御装置及び通信制御方法 |
US9009566B2 (en) * | 2012-09-12 | 2015-04-14 | Macronix International Co., Ltd. | Outputting information of ECC corrected bits |
US9569303B2 (en) * | 2014-08-08 | 2017-02-14 | Kabushiki Kaisha Toshiba | Information processing apparatus |
US10127101B2 (en) * | 2015-08-28 | 2018-11-13 | Intel Corporation | Memory device error check and scrub mode and error transparency |
US11336756B2 (en) * | 2017-11-06 | 2022-05-17 | Intel Corporation | Technologies for programming flexible accelerated network pipeline using eBPF |
JP7219051B2 (ja) | 2018-10-31 | 2023-02-07 | 三菱重工業株式会社 | 酸性処理液処理装置、及び、酸性処理液処理方法 |
-
2020
- 2020-04-09 JP JP2020070471A patent/JP2021168431A/ja active Pending
-
2021
- 2021-03-26 US US17/906,511 patent/US20230179227A1/en active Pending
- 2021-03-26 EP EP21784582.5A patent/EP4135204A4/en active Pending
- 2021-03-26 CN CN202180024523.8A patent/CN115335818A/zh active Pending
- 2021-03-26 WO PCT/JP2021/013001 patent/WO2021205910A1/ja unknown
Also Published As
Publication number | Publication date |
---|---|
EP4135204A1 (en) | 2023-02-15 |
JP2021168431A (ja) | 2021-10-21 |
US20230179227A1 (en) | 2023-06-08 |
EP4135204A4 (en) | 2023-06-07 |
WO2021205910A1 (ja) | 2021-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8972838B2 (en) | Data transmission detecting device, data transmission detecting method and electronic device thereof | |
US6910172B2 (en) | CRC encoding circuit, CRC encoding method, data sending device and data receiving device | |
CN112769504B (zh) | 发射功率校准方法、电子设备和存储介质 | |
US7924202B2 (en) | Integrated circuit device and electronic instrument | |
JP4093392B2 (ja) | 自立型ネットワーク計測システム | |
US8307137B2 (en) | Remote communication method of a network | |
US20220178727A1 (en) | Method and sensor system with integrated calibration mechanism | |
CN115335818A (zh) | 校验和附加方法及校验和附加装置及传感器系统 | |
US7149932B2 (en) | Serial communication device and method of carrying out serial communication | |
CN102636188A (zh) | 传感器信号调理装置 | |
KR101597116B1 (ko) | 출력 방식의 변환이 가능한 캘리브레이션 압력센서 모듈 | |
US8750423B2 (en) | Receiving apparatus, data transfer apparatus, data receiving method and non-transitory computer readable recording medium | |
US11646820B2 (en) | Electronic device having a CRC generator and method for transmitting data from an electronic device to a control unit | |
CN202693001U (zh) | 传感器信号调理装置 | |
CN219244853U (zh) | 压力测量电路、压力检测电路、芯片及电子设备 | |
CN111141314A (zh) | 传感器接口电路 | |
US20120140855A1 (en) | Receiving apparatus and data transmission apparatus | |
US10735830B2 (en) | Transmitter | |
CN111799857B (zh) | 耳机充电及资料传输系统 | |
JP2541438B2 (ja) | 信号入力回路 | |
JPH04370729A (ja) | 圧力センサ | |
KR20170000868A (ko) | 공통 기준 전압을 공유하는 복수개의 단위칩들을 포함하는 데이터 판독 장치 | |
CN115950570A (zh) | 压力测量电路、芯片及电子设备 | |
JPS61123230A (ja) | 伝送システム用端末装置 | |
US7661056B2 (en) | Circuit arrangement for processing data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |