KR20170000868A - 공통 기준 전압을 공유하는 복수개의 단위칩들을 포함하는 데이터 판독 장치 - Google Patents

공통 기준 전압을 공유하는 복수개의 단위칩들을 포함하는 데이터 판독 장치 Download PDF

Info

Publication number
KR20170000868A
KR20170000868A KR1020150089661A KR20150089661A KR20170000868A KR 20170000868 A KR20170000868 A KR 20170000868A KR 1020150089661 A KR1020150089661 A KR 1020150089661A KR 20150089661 A KR20150089661 A KR 20150089661A KR 20170000868 A KR20170000868 A KR 20170000868A
Authority
KR
South Korea
Prior art keywords
signal
noise
line
voltage
data
Prior art date
Application number
KR1020150089661A
Other languages
English (en)
Other versions
KR101734005B1 (ko
Inventor
이정우
구자혁
Original Assignee
주식회사 센소니아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 센소니아 filed Critical 주식회사 센소니아
Priority to KR1020150089661A priority Critical patent/KR101734005B1/ko
Publication of KR20170000868A publication Critical patent/KR20170000868A/ko
Application granted granted Critical
Publication of KR101734005B1 publication Critical patent/KR101734005B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

공통 기준 전압을 공유하는 복수개의 단위칩들을 포함하는 데이터 판독 장치가 게시된다. 본 발명의 일면에 따른 상기 데이터 판독 장치는 상기 복수개의 라인 그룹들에 대응하며, 서로 물리적으로 분리되는 복수개의 단위칩들로서, 공통 기준 전압을 이용하여, 대응하는 상기 라인 그룹의 상기 센싱 라인들을 통하여 제공되는 상기 대응하는 데이터 그룹의 상기 센싱 데이터들을 판독하는 데이터 판독 회로를 포함하는 상기 복수개의 단위칩들을 구비한다. 여기서, 상기 공통 기준 전압은 상기 복수개의 단위칩들 중의 특정되는 어느 하나 또는 외부로부터 제공되는 외부 기준 전압을 이용하여 생성된다. 상기와 같은 본 발명의 데이터 판독 장치에서는, 복수개의 단위칩들이 동일한 레벨의 공통 기준 전압을 사용한다. 이에 따라, 본 발명의 데이터 판독 장치에 의하면, 센싱 데이터의 판독 오차가 현저히 감소된다.

Description

공통 기준 전압을 공유하는 복수개의 단위칩들을 포함하는 데이터 판독 장치{DATA READOUT SYSTEM HAVING MULTIPLE UNIT CHIPS SHARING ONE COMMON REFERENCE VOLTAGE}
본 발명은 데이터 판독 장치에 관한 것으로서, 특히 하나의 공통 기준 전압을 공유하는 복수개의 단위칩들을 포함하는 데이터 판독 장치에 관한 것이다.
데이터 판독 장치는 아날로그 성분의 데이터를 감지하고, 감지된 아날로그 성분의 데이터를 디지털 성분의 데이터로 변환하여 제공하는 장치로서, 터치 감지 시스템, 이미지 스캐너 등의 전자제품에 널리 사용되고 있다.
데이터 판독 장치는, 제어 패널 등으로부터 제공되는 아날로그 성분의 센싱 데이터를 센싱 라인으로 수신하고, 센싱 데이터에 따른 전하를 집적하며, 집적된 전하에 따른 전압 레벨을 가지는 신호를 발생한다. 그리고, 이러한 집적된 전하에 따른 전압 레벨을 가지는 신호는 디지털 데이터로 변환되어 출력됨으로써, 상기 센싱 데이터가 판독된다. 이때, 센싱 데이터의 정확한 판독을 위하여, 센싱 데이터를 수신하기 이전에 센싱 라인을 기준 전압으로 리셋하도록 구동되는 것이 일반적이다.
한편, 데이터 판독 장치에 센싱 데이터를 제공하는 제어 패널은 고품질 영상을 표시하기 위하여, 점점 대형화되어 가는 추세이다. 이에 따라, 하나의 제어 패널로부터 제공되는 센싱 데이터들을 판독하기 위한 데이터 판독 장치는 복수개의 단위칩들로 구성된다.
그런데, 기존의 데이터 판독 장치에서는, 복수개의 단위칩들 각자가 자신의 내부에서 생성되는 기준 전압을 사용하여 센싱 데이터를 판독한다.
이 경우, 복수개의 단위칩들 각각의 기준 전압들은 공정상의 차이 등을 인하여 상이하게 될 수 있다. 이에 따라, 기존의 데이터 판독 장치에서는, 동일한 전압 레벨의 센싱 데이터가 서로 다른 값의 디지털 데이터로 판독되는 오류가 발생될 수 있다.
본 발명의 목적은 센싱 데이터의 판독의 정확도를 향상시키는 데이터 판독 장치를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 일면은 다수개의 센싱 라인들을 통하여 제공되는 다수개의 센싱 데이터들을 판독하는 데이터 판독 장치에 관한 것이다. 이때, 상기 다수개의 센싱 라인들은 복수개의 라인 그룹들로 나누어지며, 상기 다수개의 센싱 데이터들은 상기 복수개의 라인 그룹들에 대응하는 복수개의 데이터 그룹들로 나누어진다. 그리고, 본 발명의 일면에 따른 상기 데이터 판독 장치는 상기 복수개의 라인 그룹들에 대응하며, 서로 물리적으로 분리되는 복수개의 단위칩들로서, 공통 기준 전압을 이용하여, 대응하는 상기 라인 그룹의 상기 센싱 라인들을 통하여 제공되는 상기 대응하는 데이터 그룹의 상기 센싱 데이터들을 판독하는 데이터 판독 회로를 포함하는 상기 복수개의 단위칩들을 구비한다. 여기서, 상기 공통 기준 전압은 상기 복수개의 단위칩들 중의 특정되는 어느 하나 또는 외부로부터 제공되는 외부 기준 전압을 이용하여 생성된다.
상기와 같은 본 발명의 데이터 판독 장치에서는, 복수개의 단위칩들이 동일한 레벨의 공통 기준 전압을 사용한다. 이에 따라, 본 발명의 데이터 판독 장치에 의하면, 센싱 데이터의 판독 오차가 현저히 감소된다.
또한, 본 발명의 데이터 판독 장치의 데이터 판독 회로의 데이터 측정 블락에서는, 각 센싱 데이터에 따른 디지털 데이터가 파이프라인 방식으로 출력된다. 그러므로, 이와 같은 데이터 판독 회로를 포함하는 데이터 판독 장치에 의하면, 전체적인 데이터 판독 속도가 크게 향상된다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 데이터 판독 장치를 나타내는 도면이다.
도 2는 도 1의 단위칩들의 중의 어느 하나를 나타내는 도면이다.
도 3은 도 2의 데이터 측정 블락들의 중의 어느 하나를 나타내는 도면이다.
도 4는 도 2의 데이터 판독 회로의 주요신호의 동작을 설명하기 위한 타이밍도이다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
한편, 본 명세서에서는 동일한 구성 및 작용을 수행하는 구성요소들에 대해서는 동일한 참조부호와 함께 < >속에 참조부호가 추가된다. 이때, 이들 구성요소들은 참조부호로 통칭한다. 그리고, 이들을 개별적인 구별이 필요한 경우에는, 참조부호 뒤에 '< >'가 추가된다.
그리고, 본 명세서에서, '1차', '2차' 등과 같이 '~차'는 동일한 신호 혹은 단자에서 순서적으로 발생되는 펄스, 전압, 데이터 등을 구분하기 위하여 사용된다. 그리고, '제1', '제2'와 같이 '제~'는 물리적으로 분리되지만, 유사한 성격을 지니는 신호, 데이터 등을 구분하기 위하여 사용된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 그러나 본 발명은 여기서 설명되어 지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어 지는 것이다.
도 1은 본 발명의 일실시예에 따른 데이터 판독 장치를 나타내는 도면이다. 도 1에서는, 이해의 편의를 위하여, 본 발명의 데이터 판독 장치가 이용될 수 있는 데이터 감지 시스템의 제어 패널(CONPAN)의 일부가 함께 도시된다.
본 발명의 데이터 판독 장치는 다수개의 센싱 라인들을 통하여 상기 제어 패널(CONPAN)로부터 전송되는 다수개의 센싱 데이터들을 판독한다.
이때, 상기 다수개의 센싱 라인들은 복수개의 라인 그룹(GRLN<1>~GRLN<k>)들로 나누어진다. 그리고, 상기 센싱 데이터들은 상기 복수개의 라인 그룹(GRLN<1>~GRLN<k>)들에 대응하는 복수개의 데이터 그룹(GSENDA<1>~GSENDA<k>)들로 나누어진다.
참고로, 상기 복수개의 라인 그룹(GRLN<1>~GRLN<k>)들 각각에는 복수개의 센싱 라인들이 포함될 수 있으며, 상기 복수개의 데이터 그룹(GSENDA<1>~GSENDA<k>) 각각에는 복수개의 센싱 데이터들이 포함될 수 있다.(도 2 참조)
도 1을 참조하면, 본 발명의 데이터 판독 장치는 서로 물리적으로 분리되는 복수개의 단위칩(UCP<1>~UCP<k>)들을 구비한다.
도 1을 참조하면, 상기 복수개의 단위칩(UCP<1>~UCP<k>)들 각각은 각자의 데이터 판독 회로(CKTRT<1>~CKTRT<k>) 및 내부 전압 발생회로(CKRF<1>~CKRF<k>)를 구비한다.
그리고, 상기 복수개의 단위칩(UCP<1>~UCP<k>)의 데이터 판독 회로(CKTRT<1>~CKTRT<k>)들 각각은 공통 기준 라인(LCREF)을 통하여 전송되는 공통 기준 전압(VCREF)을 이용하여, 대응하는 상기 라인 그룹(GRLN<1>~GRLN<k>)들의 센싱 라인들을 통하여 제공되는 상기 데이터 그룹(GSENDA<1>~GSENDA<k>)의 센싱 데이터를 판독하여 각자의 출력 라인(LUT<1>~LUT<k>)으로 디지털 데이터(DDAT<1>~DDAT<k>)로 출력한다.
이때, 상기 공통 기준 전압(VCREF)은 상기 복수개의 단위칩(UCP<1>~UCP<k>)의 내부 기준 전압 발생 회로(CKRF<1>~CKRF<k>)들 중의 특정되는 어느 하나로부터 제공될 수도 있다.
상기 내부 기준 전압 발생 회로(CKRF<1>~CKRF<k>)들 각각은 자신의 내부 기준 전압(VIRF<1>~VIRF<k>)을 생성하여, 상기 공통 기준 라인(LCREF)에 상기 공통 기준 전압(VCREF)으로 제공하도록 구동되되, 상기 내부 기준 전압 발생 회로(CKRF<1>~CKRF<k>)들 각각은 각자의 디스에이블 제어 신호(XDIS<1>~XDIS<k>)의 활성화에 응답하여 디스에이블된다.
예를 들어, 도 1의 데이터 판독 장치에서, 맨위의 단위칩(UCP<1>)의 디스에이블 제어 신호(XDIS<1>)가 비활성화되고, 나머지 단위칩(UCP<2>~UCP<k>)들의 디스에이블 제어 신호(XDIS<1>~XDIS<2>)들 모두가 활성화되는 경우를 가정하자.
이 경우에는, 상기 단위칩(UCP<1>)의 내부 기준 전압 발생회로(CKRF<1>)만이 인에이블되고, 나머지 단위칩들(UCP<2>~UCP<k>)의 내부 기준 전압 발생회로(CKRF<2>~CKRF<k>)들은 모두 디스에이블된다.
이에 따라, 상기 복수개의 단위칩(UCP<1>~UCP<k>)들 모두는 하나의 레벨인 공통 기준 전압(VCREF), 즉, 도 1의 맨위의 단위칩(UCP<1>)으로부터 제공되는 내부 기준 전압(VIRF<1>)을 이용하여 센싱 데이터들을 판독하게 된다.
또한, 상기 공통 기준 전압(VCREF)은 외부로부터 제공되는 외부 기준 전압(VEXRF)을 이용하여 생성될 수 있다.
이 경우, 본 발명의 데이터 판독 장치는 상기 외부 기준 전압(VEXRF)을 버퍼링 및 축전하여 수신하여 상기 공통 기준 라인(LCREF)에 상기 공통 기준 전압(VCREF)으로 제공하는 기준 전압 수신기(RCV)를 더 구비하는 것이 바람직하다.
더욱 바람직하기로는, 상기 기준 전압 수신기(RCV)는 버퍼링부(EXBF) 및 스위치(EXSW)를 구비한다.
상기 버퍼링부(EXBF)는 상기 외부 기준 전압(VEXRF)을 버퍼링하여 출력한다. 그리고, 상기 스위치(EXSW)는 턴온시에 상기 버퍼링부(EXBF)의 출력을 상기 공통 기준 라인(LCREF)으로 제공한다.
참고로, 참조부호 CRCAP는 상기 공통 기준 전압(VCREF)을 축전하는 공통 캐패시터를 나타낸다.
이와 같은 본 발명의 데이터 판독 장치에서는, 상기 복수개의 단위칩(UCP<1>~UCP<k>)들이 동일한 레벨의 공통 기준 전압(VCREF)를 사용한다. 이에 따라, 복수개의 단위칩 각각이 서로 다른 레벨일 수 있는 각자의 기준 전압을 사용하는 기존의 기술에 비하여, 본 발명의 데이터 판독 장치에서는, 센싱 데이터의 판독 오차가 현저히 감소된다.
계속하여, 상기 단위칩(UCP<1>~UCP<k>)들이 자세히 기술된다. 이때, 상기 복수개의 단위칩(UCP<1>~UCP<k>)들은 동일한 구성 및 작용을 가지도록 구현될 수 있다. 그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 하나의 단위칩에 대해서만, 대표적으로 기술된다.
도 2는 도 1의 단위칩(UCP<1>~UCP<k>)들의 중의 어느 하나를 나타내는 도면으로서, 맨 위의 단위칩(UCP<1>)이 대표적으로 도시된다.
도 2를 참조하면, 상기 단위칩(UCP<1>)은 자신의 데이터 판독 회로(CKTRT<1>) 및 내부 기준 전압 발생 회로(CKRF<1>)를 구비함은 전술한 바와 같다. 그리고, 상기 데이터 판독 회로(CKTRT<1>)는 복수개의 데이터 측정 블락(BKDM<1>~BKDM<n>)들을 구비한다.
이때, 상기 복수개의 데이터 측정 블락(BKDM<1>~BKDM<n>)들 각각은 라인 그룹(GRLN<1>)의 센싱 라인(LSEN<1>~LSEN<n>)들에 대응하며, 신호 라인(LSIG) 및 노이즈 라인(LNIS)을 공유한다.
계속하여, 상기 데이터 측정 블락(BKDM<1>~BKDM<n>)들이 자세히 기술된다.
상기 복수개의 데이터 측정 블락(BKDM<1>~BKDM<n>)들은 동일한 구성 및 작용을 가지도록 구현될 수 있다. 그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 하나의 데이터 측정 블락에 대해서만, 대표적으로 기술된다.
도 3은 도 2의 데이터 측정 블락(BKDM<1>~BKDM<n>)들의 중의 어느 하나를 나타내는 도면으로서, 맨 위의 데이터 측정 블락(BKDM<1>)이 대표적으로 도시된다.
여기서, 상기 센싱 라인(LSEN<1>)은, 예로서, 데이터 감지 시스템의 제어 패널(CONPAN)로부터 제1 게이팅 신호(GN_1)의 활성화에 응답하여 제1 센싱셀(SNS_1)로부터 전송되는 아날로그 성분의 1차 센싱 데이터(ADAT<1a>)를 수신하며, 제2 게이팅 신호(GN_2)의 활성화에 응답하여 제2 센싱셀(SNS_2)로부터 전송되는 아날로그 성분의 제2 센싱 데이터(ADAT<1b>)를 수신한다.
도 3을 참조하면, 상기 데이터 측정 블락(BKDM<1>)은 구체적으로 전하 집적부(100), 신호 전하 측정부(200) 및 노이즈 전하 측정부(300)를 구비한다.
상기 전하 집적부(100)는 대응하는 상기 센싱 라인(LSEN<1>)과 전하 집적 라인(LCA) 사이에 형성되어, 대응하는 상기 센싱 라인(LSEN<1>)에 수신되는 전하에 따른 전압 레벨을 상기 전하 집적 라인(LCA)에 발생한다.
그리고, 상기 전하 집적부(100)는, 리셋 신호(RST)의 1차 리셋 펄스(RPL<a>) 및 2차 리셋 펄스(RPL<b>)의 활성화에 응답하여, 상기 센싱 라인(LSEN<1>)과 상기 전하 집적 라인(LCA)을 상기 공통 기준 전압(VCREF)으로 리셋시키도록 구동된다.
여기서, 상기 1차 리셋 펄스(RPL<a>) 및 상기 2차 리셋 펄스(RPL<b>)는 순서적으로 발생된다.
바람직하기로는, 상기 전하 집적부(100)는 축전 캐패시터(110), 리셋 스위치(130) 및 집적 증폭기(150)를 구비한다.
상기 축전 캐패시터(110)는 상기 센싱 라인(LSEN<1>)과 상기 전하 집적 라인(LCA) 사이에 형성된다.
상기 리셋 스위치(130)는 상기 리셋 신호(RST)의 상기 1차 리셋 펄스(RPL<a>) 및 상기 2차 리셋 펄스(RPL<b>) 각각의 활성화에 응답하여 상기 센싱 라인(LSEN<1>)과 상기 전하 집적 라인(LCA)을 전기적으로 연결하도록 구동된다. 이때, 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA)은 상기 공통 기준 전압(VCREF)으로 리셋된다.
상기 집적 증폭기(150)는 상기 센싱 라인(LSEN<1>)의 전압을 증폭하여 상기 전하 집적 라인(LCA)의 전압으로 발생한다. 바람직하기로는, 상기 집적 증폭기(150)는 반전 입력단(-)에 상기 센싱 라인(LSEN<1>)이 인가되고, 비반전 입력단(+)에 상기 공통 기준 전압(VCREF)이 인가되며, 출력단이 상기 전하 집적 라인(LCA)이 연결되는 연산 증폭기이다.
상기 신호 전하 측정부(200)는 상기 센싱 라인(LSEN<1>)에 1차 센싱 데이터(ADAT<1a>) 및 2차 센싱 데이터(ADAT<1b>)가 수신된 상태에서, 상기 전하 집적 라인(LCA)의 전압을 측정하여 1차 신호 측정 전압(VSMS<a>) 및 2차 신호 측정 전압(VSMS<b>)을 발생한다.
즉, 상기 신호 전하 측정부(200)는 1차 홀딩 구간(P_HL<a>, 도 4 참조)에서, 상기 리셋 신호(RST)의 1차 리셋 펄스(RPL<a>, 도 4 참조)에 응답되어 리셋된 후에 상기 1차 센싱 데이터(ADAT<1a>)가 수신된 상태에서의 상기 센싱 라인(LSEN<1>)의 전압 레벨에 따른 1차 신호 집적 전압(VSIT<a>)을 홀딩한다. 또한, 상기 신호 전하 측정부(200)는, 1차 리드아웃 구간(P_RDUT<a>, 도 4 참조)에서, 홀딩된 상기 1차 신호 집적 전압(VSIT<a>)에 따른 1차 신호 측정 전압(VSMS<a>)을 상기 신호 라인(LSIG)으로 리드아웃(read-out)한다.
그리고, 상기 신호 전하 측정부(200)는 2차 홀딩 구간(P_HL<b>, 도 4 참조)에서, 상기 리셋 신호(RST)의 2차 리셋 펄스(RPL<b>, 도 4 참조)에 응답되어 리셋된 후에 상기 2차 센싱 데이터(ADAT<1b>)가 수신된 상태에서의 상기 센싱 라인(LSEN<1>)의 전압 레벨에 따른 2차 신호 집적 전압(VSIT<b>)을 홀딩한다. 또한, 상기 신호 전하 측정부(200)는, 2차 리드아웃 구간(P_RDUT<b>, 도 4 참조)에서, 홀딩된 상기 2차 신호 집적 전압(VSIT<b>)에 따른 2차 신호 측정 전압(VSMS<b>)을 상기 신호 라인(LSIG)으로 리드아웃(read-out)한다.
이때, 상기 2차 홀딩 구간(P_HL<b>)은 1차 리드아웃 구간(P_RDUT<a>)과 적어도 일부분에서 겹친다. 참고로, 도 4에서는, 상기 2차 홀딩 구간(P_HL<b>)은 1차 리드아웃 구간(P_RDUT<a>)과 완전히 겹치는 예가 도시된다.
상기 신호 전하 측정부(200)는 더욱 구체적으로 제1 신호 홀딩 유닛(210), 제2 신호 홀딩 유닛(230) 및 신호 증폭 출력 유닛(250)을 구비한다.
상기 제1 신호 홀딩 유닛(210)은 상기 1차 홀딩 구간(P_HL<a>)에서 활성화되는 제1 신호 홀딩 신호(XSHL1)에 응답하여, 상기 신호 집적 라인(LCA)의 상기 1차 신호 집적 전압(VSIT<a>)을 홀딩한다.
바람직하기로는, 상기 제1 신호 홀딩 유닛(210)은 상기 1차 신호 집적 전압(VSIT<a>)을 축전하는 제1 신호 홀딩 캐패시터(211)와, 상기 제1 신호 홀딩 신호(XSHL1)의 활성화에 응답하여 상기 신호 집적 라인(LCA)을 제1 신호 홀딩 캐패시터(211)에 연결하는 제1 신호 홀딩 스위치(213)를 구비한다.
상기 제2 신호 홀딩 유닛(230)은 상기 2차 홀딩 구간(P_HL<b>)에서 활성화되는 제2 신호 홀딩 신호(XSHL2)에 응답하여, 상기 신호 집적 라인(LCA)의 상기 2차 신호 집적 전압(VSIT<b>)을 홀딩한다.
바람직하기로는, 상기 제2 신호 홀딩 유닛(230)은 상기 2차 신호 집적 전압(VSIT<b>)을 축전하는 제2 신호 홀딩 캐패시터(231)와, 상기 제2 신호 홀딩 신호(XSHL2)의 활성화에 응답하여 상기 신호 집적 라인(LCA)을 제2 신호 홀딩 캐패시터(231)에 연결하는 제2 신호 홀딩 스위치(233)를 구비한다.
상기 신호 증폭 출력 유닛(250)은 상기 1차 리드아웃 구간(P_RDUT<a>)에서 활성화되는 제1 리드아웃 신호(XRDT1)에 응답하여 상기 1차 신호 집적 전압(VSIT<a>)을 증폭하여 상기 1차 신호 측정 전압(VSMS<a>)을 상기 신호 라인(LSIG)에 생성한다.
또한, 상기 신호 증폭 출력 유닛(250)은 상기 2차 리드아웃 구간(P_RDUT<b>)에서 활성화되는 제2 리드아웃 신호(XRDT2)에 응답하여 상기 2차 신호 집적 전압(VSIT<b>)을 증폭하여 상기 2차 신호 측정 전압(VSMS<b>)을 상기 신호 라인(LSIG)에 생성한다.
바람직하기로는, 상기 신호 증폭 출력 유닛(250)은 제1 신호 증폭 스위치(251), 제2 신호 증폭 스위치(253) 및 신호 증폭기(255)를 구비한다.
상기 제1 신호 증폭 스위치(251)는 상기 제1 리드아웃 신호(XRDT1)에 응답하여 상기 제1 신호 홀딩 유닛(210)에 홀딩된 상기 1차 신호 집적 전압(VSIT<a>)을 상기 신호 증폭기(255)로 제공한다.
상기 제2 신호 증폭 스위치(253)는 상기 제2 리드아웃 신호(XRDT2)에 응답하여 상기 제2 신호 홀딩 유닛(230)에 홀딩된 상기 2차 신호 집적 전압(VSIT<b>)을 상기 신호 증폭기(255)로 제공한다.
그리고, 상기 신호 증폭기(255)는 상기 1차 신호 집적 전압(VSIT<a>) 및 상기 2차 신호 집적 전압(VSIT<b>)를 각각 증폭하여, 상기 1차 신호 측정 전압(VSMS<a>) 및 상기 2차 신호 측정 전압(VSMS<b>)을 상기 신호 라인(LSIG)에 생성한다. 이때, 상기 신호 증폭기(255)는 '1'의 이득율(gain)로 구현될 수 있다.
상기 노이즈 전하 측정부(300)는 상기 센싱 라인(LSEN<1>)이 리셋된 후 상기 1차 센싱 데이터(ADAT<1a>) 및 상기 2차 센싱 데이터(ADAT<1b>)가 수신되기 이전 상태에서의 상기 전하 집적 라인(LCA)의 전압을 측정하여 1차 노이즈 측정 전압(VNMS<a>) 및 2차 노이즈 측정 전압(VNMS<b>)을 발생한다.
즉, 상기 노이즈 전하 측정부(300)는 1차 홀딩 구간(P_HL<a>)에서, 상기 리셋 신호(RST)의 1차 리셋 펄스(RPL<a>)에 응답되어 리셋된 후에 상기 1차 센싱 데이터(ADAT<1a>)가 수신되기 전의 상기 센싱 라인(LSEN<1>)의 전압 레벨에 따른 1차 노이즈 집적 전압(VNIT<a>)을 홀딩한다. 또한, 상기 노이즈 전하 측정부(300)는 1차 리드아웃 구간(P_RDUT<a>)에서, 상기 1차 노이즈 집적 전압(VNIT<a>)에 따른 1차 노이즈 측정 전압(VNMS<a>)을 상기 노이즈 라인(LNIS)으로 리드아웃(read-out)한다.
그리고, 상기 노이즈 전하 측정부(300)는 2차 홀딩 구간(P_HL<b>)에서, 상기 리셋 신호(RST)의 2차 리셋 펄스(RPL<b>)에 응답되어 리셋된 후에 상기 2차 센싱 데이터(ADAT<1b>)가 수신되기 전의 상기 센싱 라인(LSEN<1>)의 전압 레벨에 따른 2차 노이즈 집적 전압(VNIT<b>)을 홀딩한다. 또한, 노이즈 전하 측정부(300)는, 2차 리드아웃 구간(P_RDUT<b>)에서, 상기 2차 노이즈 집적 전압(VNIT<b>)에 따른 2차 노이즈 측정 전압(VNMS<b>)을 상기 노이즈 라인(LNIS)으로 리드아웃(read-out)한다.
상기 노이즈 전하 측정부(300)는 더욱 구체적으로 제1 노이즈 홀딩 유닛(310), 제2 노이즈 홀딩 유닛(330) 및 노이즈 증폭 출력 유닛(350)을 구비한다.
상기 제1 노이즈 홀딩 유닛(310)은 상기 1차 홀딩 구간(P_HL<a>)에서 활성화되는 제1 노이즈 홀딩 신호(XNHL1)에 응답하여, 상기 신호 집적 라인(LCA)의 상기 1차 노이즈 집적 전압(VNIT<a>)을 홀딩한다.
바람직하기로는, 상기 제1 노이즈 홀딩 유닛(310)은, 상기 1차 노이즈 집적 전압(VNIT<a>)을 축전하는 제1 노이즈 홀딩 캐패시터(311)와, 상기 제1 노이즈 홀딩 신호(XNHL1)의 활성화에 응답하여 상기 신호 집적 라인(LCA)을 제1 노이즈 홀딩 캐패시터(311)에 연결하는 제1 노이즈 홀딩 스위치(313)를 구비한다.
상기 제2 노이즈 홀딩 유닛(330)은 상기 2차 홀딩 구간(P_HL<b>)에서 활성화되는 제2 노이즈 홀딩 신호(XNHL2)에 응답하여, 상기 신호 집적 라인(LCA)의 상기 2차 노이즈 집적 전압(VNIT<b>)을 홀딩한다.
바람직하기로는, 상기 제2 노이즈 홀딩 유닛(330)은, 상기 2차 노이즈 집적 전압(VNIT<b>)을 축전하는 제2 노이즈 홀딩 캐패시터(331)와, 상기 제2 노이즈 홀딩 신호(XNHL2)의 활성화에 응답하여 상기 신호 집적 라인(LCA)을 제2 노이즈 홀딩 캐패시터(331)에 연결하는 제2 노이즈 홀딩 스위치(333)를 구비한다.
상기 노이즈 증폭 출력 유닛(350)은 상기 1차 리드아웃 구간(P_RDUT<a>)에서 활성화되는 제1 리드아웃 신호(XRDT1)에 응답하여 상기 1차 노이즈 집적 전압(VNIT<a>)을 증폭하여 상기 1차 노이즈 측정 전압(VNMS<a>)을 상기 노이즈 라인(LNIS)에 생성한다.
또한, 상기 노이즈 증폭 출력 유닛(350)은 상기 2차 리드아웃 구간(P_RDUT<b>)에서 활성화되는 제2 리드아웃 신호(XRDT2)에 응답하여 상기 2차 노이즈 집적 전압(VNIT<b>)을 증폭하여 상기 2차 노이즈 측정 전압(VNMS<b>)을 상기 노이즈 라인(LNIS)에 생성한다.
바람직하기로는, 상기 노이즈 증폭 출력 유닛(350)은 제1 노이즈 증폭 스위치(351), 제2 노이즈 증폭 스위치(353) 및 노이즈 증폭기(355)를 구비한다.
상기 제1 노이즈 증폭 스위치(351)는 상기 제1 리드아웃 신호(XRDT1)에 응답하여 상기 1차 노이즈 집적 전압(VNIT<a>)을 상기 노이즈 증폭기(355)로 제공한다.
상기 제2 노이즈 증폭 스위치(353)는 상기 제2 리드아웃 신호(XRDT2)에 응답하여 상기 2차 노이즈 집적 전압(VNIT<b>)을 상기 노이즈 증폭기(355)로 제공한다.
그리고, 상기 노이즈 증폭기(355)는 상기 1차 노이즈 집적 전압(VNIT<a>) 및 상기 2차 노이즈 집적 전압(VNIT<b>)를 각각 증폭하여 상기 1차 노이즈 측정 전압(VNMS<a>) 및 상기 2차 노이즈 측정 전압(VNMS<b>)을 상기 노이즈 라인(LNIS)에 생성한다. 이때, 상기 노이즈 증폭기(355)는 '1'의 이득율(gain)로 구현될 수 있다.
계속 도 2 내지 도 3을 참조하면, 상기 데이터 판독 회로(CKTRT<1>)는 디지털 변환 블락(BKCVT)을 더 구비하는 것이 바람직하다.
상기 디지털 변환 블락(BKCVT)은, 상기 1차 리드아웃 구간(P_RDUT<a>)에서, 상기 신호 라인(LSIG)에 생성되는 1차 신호 측정 전압(VSMS<a>)과 상기 노이즈 라인(LNIS)에 생성되는 상기 1차 노이즈 측정 전압(VNMS<a>)의 레벨 차이를 감지하여, 디지털 성분의 제1 디지털 데이터(DDAT<1a>)로 변환한다.
또한, 상기 디지털 변환 블락(BKCVT)은, 상기 2차 리드아웃 구간(P_RDUT<b>)에서, 상기 신호 라인(LSIG)에 생성되는 2차 신호 측정 전압(VSMS<b>)과 상기 노이즈 라인(LNIS)에 생성되는 상기 2차 노이즈 측정 전압(VNMS<b>)의 레벨 차이를 감지하여, 디지털 성분의 2차 디지털 데이터(DDAT<1b>)로 변환한다.
이러한 상기 디지털 변환 블락(BKCVT)의 구현은 당업자에게는 자명하므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.
도 4는 도 2의 데이터 판독 회로(CKTRT<1>)의 주요신호의 동작을 설명하기 위한 타이밍도로서, 도 3에 도시되는 데이터 측정 블락(BKDM<1>)에 관련되는 주요신호의 동작의 예를 나타내는 타이밍도이다.
도 4에 도시되는 바와 같이, 상기 데이터 판독 회로(CKTRT<1>)는 연속되는 단위 구간(P_UT)들로 구분되어 동작된다.
이때, 1차 단위 구간(P_UT<a>)에서, 상기 데이터 판독 회로(CKTRT<1>)의 1차 홀딩 구간(P_HL<a>)이 수행된다.
2차 단위 구간(P_UT<b>)에서, 상기 데이터 판독 회로(CKTRT<1>)의 1차 리드아웃 구간(P_RDUT<a>)과 2차 홀딩 구간(P_HL<b>)이 수행된다. 즉, 상기 데이터 판독 회로(CKTRT<1>)에서는, 2차 홀딩 구간(P_HL<b>)이 1차 리드아웃 구간(P_RDUT<a>)과 함께 수행된다는 점에 유의한다.
그리고, 3차 단위 구간(P_UT<c>)에서, 상기 데이터 판독 회로(CKTRT<1>)의 2차 리드아웃 구간(P_RDUT<b>)이 수행된다.
도 3과 함께 도 4를 참조하여, 상기 데이터 판독 회로(CKTRT<1>)의 데이터 측정 블락(BKDM<1>)동작이 자세히 기술된다.
먼저, 상기 데이터 판독 회로(CKTRT<1>)의 1차 홀딩 구간(P_HL<a>)이 수행되는 상기 1차 단위 구간(P_UT<a>)을 살펴본다.
시점 t11에서, 상기 리셋 신호(RST)의 1차 리셋 펄스(RPL<a>)가 발생된다. 이때, 상기 센싱 라인(LSEN<1>)과 전하 집적 라인(LCA)이 공통 기준 전압(VCREF)으로 리셋된다.
시점 t12에서, 제1 노이즈 홀딩 신호(XNHL1)가 활성화된다. 그러면, 상기 리셋 신호(RST)의 1차 리셋 펄스(RPL<a>)에 응답되어 리셋된 후에 상기 1차 센싱 데이터(ADAT<1a>)가 수신되기 전의 상기 센싱 라인(LSEN<1>)의 전압 레벨에 따른 1차 노이즈 집적 전압(VNIT<a>)이 상기 제1 노이즈 홀딩 유닛(310)의 제1 노이즈 홀딩 캐패시터(311)에 홀딩된다.
시점 t13에서, 제1 게이팅 신호(GN_1)가 활성화된다. 그러면, 상기 1차 센싱 데이터(ADAT<1a>)가 상기 센싱 라인(LSEN)에 전송되며, 이때, 상기 전하 집적 라인(LCA)에 1차 신호 집적 전압(VSIT<a>)이 형성된다.
시점 t14에서, 제1 신호 홀딩 신호(XSHL1)가 활성화된다. 그러면, 상기 1차 센싱 데이터(ADAT<1a>)가 수신된 상태의 상기 센싱 라인(LSEN<1>)의 전압 레벨에 따른 상기 1차 신호 집적 전압(VSIT<a>)이 상기 제1 신호 홀딩 유닛(210)의 제1 신호 홀딩 캐패시터(211)에 홀딩된다.
이어서, 상기 데이터 판독 회로(CKTRT<1>)의 데이터 측정 블락(BKDM<1>)의 2차 홀딩 구간(P_HL<b>)이 수행되는 상기 2차 단위 구간(P_UT<b>)을 살펴본다.
시점 t21에서, 리셋 신호(RST)의 2차 리셋 펄스(RPL<b>)가 발생된다. 이때, 상기 센싱 라인(LSEN<1>)과 전하 집적 라인(LCA)이 공통 기준 전압(VCREF)으로 리셋된다.
시점 t22에서, 제2 노이즈 홀딩 신호(XNHL2)가 활성화된다. 그러면, 상기 리셋 신호(RST)의 2차 리셋 펄스(RPL<b>)에 응답되어 리셋된 후에 상기 2차 센싱 데이터(ADAT<1b>)가 수신되기 전의 상기 센싱 라인(LSEN<1>)의 전압 레벨에 따른 2차 노이즈 집적 전압(VNIT<b>)이 상기 제2 노이즈 홀딩 유닛(330)의 제2 노이즈 홀딩 캐패시터(331)에 홀딩된다.
시점 t23에서, 제2 게이팅 신호(GN_2)가 활성화된다. 그러면, 상기 2차 센싱 데이터(ADAT<1b>)가 상기 센싱 라인(LSEN<1>)에 전송되며, 이때, 상기 전하 집적 라인(LCA)에 2차 신호 집적 전압(VSIT<b>)이 형성된다.
시점 t24에서, 제2 신호 홀딩 신호(XSHL2)가 활성화된다. 그러면, 상기 2차 센싱 데이터(ADAT<1b>)가 수신된 상태의 상기 센싱 라인(LSEN)의 전압 레벨에 따른 상기 2차 신호 집적 전압(VSIT<b>)이 상기 제2 신호 홀딩 유닛(230)의 제2 신호 홀딩 캐패시터(231)에 홀딩된다.
한편, 상기 2차 단위 구간(P_UT<b>)에서, 상기 데이터 판독 회로(CKTRT<1>)의 데이터 측정 블락(BKDM<1>)의 1차 리드아웃(P_RDUT<a>) 구간도 동시에 수행된다.
즉, 상기 2차 단위 구간(P_UT<b>)에서는, 상기 1차 홀딩 구간(P_HL<a>)에서 전송된 상기 1차 센싱 데이터(ADAT<1a>)에 따라, 1차 디지털 데이터(DDAT<1a>)가 출력된다.
자세히 기술하자면, 상기 2차 홀딩 구간(P_HL<b>)의 시점 t25에서, 제1 리드아웃 신호(XRDT1)가 활성화된다. 그러면, 상기 신호 라인(LSIG)에는 1차 신호 측정 전압(VSMS<a>)이 전송되고, 상기 노이즈 라인(LNIS)에는 1차 노이즈 측정 전압(VNMS<a>)이 전송된다.
즉, 상기 노이즈 라인(LNIS)에는 상기 센싱 라인(LSEN<1>)의 노이즈에 따른 레벨에 따른 1차 노이즈 측정 전압(VNMS<a>)이 형성된다. 그리고, 상기 신호 라인(LSIG)에는 상기 센싱 라인(LSEN<1>)의 노이즈에 따른 레벨과 상기 1차 센싱 데이터(ADAT<1a>)에 따른 레벨의 합에 따른 1차 신호 측정 전압(VSMS<a>)이 형성된다.
이때, 상기 1차 노이즈 측정 전압(VNMS<a>)에 대한 상기 1차 신호 측정 전압(VSMS<a>)의 전압레벨의 차이(Vdif<a>)는 (수학식 1)과 같다.
(수학식 1)
Vdif<a>=Vds<a>-Vns<a>=(Vsen<a>+Vdn)-Vdn=Vsen<a>
여기서, Vds<a>는 상기 1차 신호 측정 전압(VSMS<a>)의 전압 레벨이고, Vns<a>은 상기 1차 노이즈 측정 전압(VNMS<a>)의 전압 레벨이다. 그리고, Vsen<a>은 상기 1차 센싱 데이터(ADAT<1a>)에 따른 레벨이며, Vdn은 상기 센싱 라인(LSEN)의 노이즈에 따른 레벨이다.
즉, 상기 1차 노이즈 측정 전압(VNMS<a>)에 대한 상기 1차 신호 측정 전압(VSMS<a>)의 전압레벨의 차이(Vdif<a>)는 상기 센싱 라인(LSEN<1>)의 노이즈에 따른 레벨은 배제되고, 상기 1차 센싱 데이터(ADAT<1a>)에 따른 레벨만을 의미하게 된다.
그리고, 1차 노이즈 측정 전압(VNMS<a>)에 대한 1차 신호 측정 전압(VSMS<a>)의 차이에 따른 값을 가지는 1차 디지털 데이터(DDAT<1a>)가 출력된다.
한편, 3차 단위 구간(P_UT<c>)에서는, 다른 게이트 신호(GN_3)에 연결되는 센싱 셀(SNS_3)의 센싱 데이터에 따른 신호 집적 전압과 노이즈 집적 전압이 제1 신호 홀딩 유닛(211)과 제1 노이즈 홀딩 유닛(231)에 홀딩되는 과정이 진행된다.
상기 게이트 신호(GN_3)에 연결되는 센싱 셀(SNS_3)의 센싱 데이터에 따른 신호 집적 전압과 노이즈 집적 전압이 제1 신호 홀딩 유닛(211)과 제1 노이즈 홀딩 유닛(231)에 홀딩되는 과정은, 상기 1차 단위 구간(P_UT<a>)에서의 상기 제1 게이트 신호 (GN_1)에 연결되는 제1 센싱 셀(SNS_1)의 1차 센싱 데이터(ADAT<1a>)에 따른 1차 신호 집적 전압(VSIT<a>)과 제1 노이즈 집적 전압(VNIT<1>)이 제1 신호 홀딩 유닛(211)과 제1 노이즈 홀딩 유닛(231)에 홀딩되는 과정과 동일하다.
그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.
이때, 상기 2차 홀딩 구간(P_HL<b>)에서 전송된 2차 센싱 데이터(ADAT<1b>)에 따른 2차 디지털 데이터(DDAT<1b>)는 제2 리드아웃 구간(P_RDUT<b>)이 3차 단위 구간(P_UT<c>)에서 진행된다.
즉, 다른 게이트 신호 (GN_3)에 연결되는 센싱 셀(SNS_3)의 센싱 데이터에 따른 신호 집적 전압과 노이즈 집적 전압이 제1 신호 홀딩 유닛(211)과 제1 노이즈 홀딩 유닛(231)에 홀딩되는 동안에, 제2 리드아웃 구간(P_RDUT<b>)이 진행된다.
구체적으로 기술하자면, 상기 3차 단위 구간(P_UT<c>)의 시점 t35에서, 제2 리드아웃 신호(XRDT2)가 활성화된다. 그러면, 상기 신호 라인(LSIG)에는 2차 신호 측정 전압(VSMS<b>)이 전송되고, 상기 노이즈 라인(LNIS)에는 2차 노이즈 측정 전압(VNMS<b>)이 전송된다.
즉, 상기 노이즈 라인(LNIS)에는 상기 센싱 라인(LSEN<1>)의 노이즈에 따른 레벨에 따른 2차 노이즈 측정 전압(VNMS<b>)이 형성된다. 그리고, 상기 신호 라인(LSIG)에는 상기 센싱 라인(LSEN<1>)의 노이즈에 따른 레벨과 상기 2차 센싱 데이터(ADAT<1b>)에 따른 레벨의 합에 따른 2차 신호 측정 전압(VSMS<b>)이 형성된다.
이때, 상기 2차 노이즈 측정 전압(VNMS<b>)에 대한 상기 2차 신호 측정 전압(VSMS<b>)의 전압레벨의 차이(Vdif<b>)는 (수학식 2)와 같다.
(수학식 2)
Vdif<b>=Vds<b>-Vns<b>=(Vsen<b>+Vdn)-Vdn=Vsen<2>
여기서, Vds<b>는 상기 2차 신호 측정 전압(VSMS<b>)의 전압 레벨이고, Vns<b>은 상기 2차 노이즈 측정 전압(VNMS<b>)의 전압 레벨이다. 그리고, Vsen<b>은 상기 2차 센싱 데이터(ADAT<1b>)에 따른 레벨이며, Vdn은 상기 센싱 라인(LSEN<1>)의 노이즈에 따른 레벨이다.
즉, 상기 2차 노이즈 측정 전압(VNMS<b>)에 대한 상기 2차 신호 측정 전압(VSMS<b>)의 전압레벨의 차이(Vdif<b>)는 상기 센싱 라인(LSEN<1>)의 노이즈에 따른 레벨은 배제되고, 상기 2차 센싱 데이터(ADAT<1b>)에 따른 레벨만을 의미하게 된다.
그리고, 2차 노이즈 측정 전압(VNMS<b>)에 대한 2차 신호 측정 전압(VSMS<b>)의 차이에 따른 값을 가지는 2차 디지털 데이터(DDAT<1b>)가 출력된다.
정리하면, 상기와 같은 구성의 데이터 판독 회로(CKTRT<1>)의 데이터 측정 블락(BKDM<1>)에서는, 다음 순서의 2차 센싱 데이터(ADAT<1b>)에 따른 2차 신호 집적 전압(VSIT<b>)과 2차 노이즈 집적 전압(VNIT<b>)가 홀딩되는 동안에, 앞의 순서의 1차 센싱 데이터(ADAT<1a>)에 따른 1차 디지털 데이터(DDAT<1a>)가 출력된다.
즉, 상기와 같은 구성의 데이터 판독 회로(CKTRT<1>)의 데이터 측정 블락(BKDM<1>)에서는, 각 센싱 데이터에 따른 디지털 데이터가 파이프라인 방식으로 출력된다.
그러므로, 이와 같은 데이터 판독 회로를 포함하는 데이터 판독 장치에 의하면, 전체적인 데이터 판독 속도가 크게 향상된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
예를 들면, 본 명세서에서는, 리셋 신호(RST)의 리셋 펄스(RPL)들이 발생한 후의 센싱 라인(LSEN)의 레벨에 따른 노이즈 측정 전압들(VNMS)을 생성하고, 상기 노이즈 측정 전압들(VNMS)에 대한 신호 측정 전압들(VSMS)의 차를 감지하여 센싱 데이터(ADAT)의 값을 판독하는 실시예가 도시되고 기술되었다.
그러나, 상기 노이즈 측정 전압들(VNMS)을 생성하지 않고, 신호 측정 전압들(VSMS)의 레벨을 감지하여 센싱 데이터(ADAT)의 값을 판독하는 실시예에 의해서도, 본 발명의 기술적 사상이 상당부분 구현될 수 있음은 당업자에게는 자명하다.
그리고, 본 명세서에서는, 상기 1차 리드아웃 구간(P_RDUT<a>)과 상기 2차 홀딩 구간(P_HL<b>)은 완전히 겹치는 실시예가 도시되고 기술되었다. 그러나, 상기 1차 리드아웃 구간(P_RDUT<1>)과 상기 2차 홀딩 구간(P_HL<b>)이 일부분에서만 겹치는 실시예에 의해서도 본 발명의 기술적 사상이 상당부분 구현될 수 있음은 당업자에게는 자명하다.
또한, 본 명세서에서는, 상기 신호 전하 측정부(200)와 상기 노이즈 전하 측정부(300)에 각각 2개의 신호 홀딩 유닛들(210, 230)과 2개의 노이즈 홀딩 유닛들(310, 330)이 포함되어, 2 스텝의 파이프라인 구조를 형성하는 데이터 판독회로의 실시예가 도시되고 기술되었다. 그러나, 상기 신호 전하 측정부(200)와 상기 노이즈 전하 측정부(300)에 각각 3 이상의 신호 홀딩 유닛들과 3 이상의 노이즈 홀딩 유닛들이 포함될 수 있다. 즉, 본 발명의 기술적 사상이 3 이상의 스텝의 파이프라인 구조를 형성하는 데이터 판독회로의 실시예로 확장될 수 있음은 당업자에게는 자명하다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (9)

  1. 다수개의 센싱 라인들을 통하여 제공되는 다수개의 센싱 데이터들을 판독하는 데이터 판독 장치에 있어서,
    상기 다수개의 센싱 라인들은
    복수개의 라인 그룹들로 나누어지며, 상기 다수개의 센싱 데이터들은 상기 복수개의 라인 그룹들에 대응하는 복수개의 데이터 그룹들로 나누어지고,
    상기 데이터 판독 장치는
    상기 복수개의 라인 그룹들에 대응하며, 서로 물리적으로 분리되는 복수개의 단위칩들로서, 공통 기준 전압을 이용하여, 대응하는 상기 라인 그룹의 상기 센싱 라인들을 통하여 제공되는 상기 대응하는 데이터 그룹의 상기 센싱 데이터들을 판독하는 데이터 판독 회로를 포함하는 상기 복수개의 단위칩들을 구비하며,
    상기 공통 기준 전압은
    상기 복수개의 단위칩들 중의 특정되는 어느 하나로 제공되는 것을 특징으로 하는 데이터 판독 장치.
  2. 제1 항에 있어서, 상기 복수개의 단위칩들 각각은
    자신의 내부 기준 전압을 생성하여, 상기 공통 기준 전압으로 제공하도록 구동되되, 각자의 디스에이블 제어 신호에 응답하여 디스에이블되는 내부 기준전압 발생회로를 더 구비하는 것을 특징으로 하는 데이터 판독 장치.
  3. 제1항에 있어서, 상기 복수개의 단위칩들 각각의 상기 데이터 판독 회로는
    대응하는 상기 라인 그룹의 상기 센싱 라인들에 대응하며, 신호 라인과 노이즈 라인을 공유하는 복수개의 데이터 측정 블락들을 구비하며,
    상기 복수개의 데이터 측정 블락들 각각은
    대응하는 상기 센싱 라인과 자신의 전하 집적 라인 사이에 형성되어, 대응하는 상기 센싱 라인에 제공되는 전하에 따른 전압 레벨을 상기 전하 집적 라인에 발생시키는 전하 집적부로서, 리셋 신호의 1차 리셋 펄스 및 2차 리셋 펄스 각각에 응답하여 대응하는 상기 센싱 라인과 상기 전하 집적 라인을 상기 공통 기준 전압으로 리셋하는 상기 전하 집적부로서, 상기 1차 리셋 펄스와 상기 2차 리셋 펄스는 순서적으로 발생되는 상기 전하 집적부; 및
    1차 홀딩 구간에서, 상기 1차 리셋 펄스가 발생되고 상기 2차 리셋 펄스가 발생되기 전에 대응하는 상기 센싱 라인으로 제공되는 상기 센싱 데이터인 1차 센싱 데이터를 수신한 상태의 상기 전하 집적 라인의 전압 레벨에 따른 1차 신호 집적 전압을 홀딩하며, 1차 리드아웃 구간에서 상기 1차 신호 집적 전압에 따른 1차 신호 측정 전압을 상기 신호 라인으로 리드아웃하는 신호 전하 측정부로서, 2차 홀딩 구간에서, 상기 2차 리셋 펄스된 후 대응하는 상기 센싱 라인으로 제공되는 상기 센싱 데이터인 2차 센싱 데이터를 수신한 상태의 상기 전하 집적 라인의 전압 레벨에 따른 2차 신호 집적 전압을 홀딩하며, 2차 리드아웃 구간에서 상기 2차 신호 집적 전압에 따른 2차 신호 측정 전압을 상기 신호 라인으로 리드아웃하는 상기 신호 전하 측정부; 및
    상기 1차 홀딩 구간에서, 상기 센싱 라인이 리셋된 후 상기 1차 센싱 데이터가 수신되기 이전의 상기 전하 집적 라인의 전압 레벨에 따른 1차 노이즈 집적 전압을 홀딩하며, 상기 1차 리드아웃 구간에서 상기 1차 노이즈 집적 전압에 따른 상기 1차 노이즈 측정 전압을 상기 노이즈 라인으로 리드아웃하는 노이즈 전하 측정부로서, 상기 2차 홀딩 구간에서, 상기 센싱 라인이 리셋된 후 상기 2차 센싱 데이터가 수신되기 이전의 상기 전하 집적 라인의 전압 레벨에 따른 상기 2차 노이즈 집적 전압을 홀딩하며, 상기 2차 리드아웃 구간에서 상기 2차 노이즈 집적 전압에 따른 상기 2차 노이즈 측정 전압을 상기 노이즈 라인으로 리드아웃하는 상기 노이즈 전하 측정부를 구비하는 것을 특징으로 하는 데이터 판독 장치.
  4. 제3항에 있어서, 상기 신호 전하 측정부는
    제1 신호 홀딩 신호에 응답하여, 상기 1차 신호 집적 전압을 홀딩하는 제1 신호 홀딩 유닛;
    제2 신호 홀딩 신호에 응답하여, 상기 2차 신호 집적 전압을 홀딩하는 제2 신호 홀딩 유닛; 및
    제1 리드아웃 신호에 응답하여 상기 1차 신호 집적 전압을 증폭하여 생성되는 상기 1차 신호 측정 전압을 상기 신호 라인으로 제공하며, 제2 리드아웃 신호에 응답하여 상기 2차 신호 집적 전압을 증폭하여 생성되는 상기 2차 신호 측정 전압을 상기 신호 라인으로 제공하는 신호 증폭 출력 유닛을 구비하는 것을 특징으로 하는 데이터 판독 장치.
  5. 제4항에 있어서, 상기 노이즈 전하 측정부는
    제1 노이즈 홀딩 신호에 응답하여, 상기 1차 노이즈 집적 전압을 홀딩하는 제1 노이즈 홀딩 유닛;
    제2 노이즈 홀딩 신호에 응답하여, 상기 2차 노이즈 집적 전압을 홀딩하는 제2 노이즈 홀딩 유닛; 및
    상기 제1 리드아웃 신호에 응답하여 상기 1차 노이즈 집적 전압에 따른 상기 1차 노이즈 측정 전압을 상기 노이즈 라인으로 제공하며, 제2 리드아웃 신호에 응답하여 상기 2차 노이즈 집적 전압에 따른 상기 2차 노이즈 측정 전압을 상기 노이즈 라인으로 제공하는 노이즈 증폭 출력 유닛을 구비하는 것을 특징으로 하는 데이터 판독 장치.
  6. 제3항에 있어서, 상기 복수개의 단위칩들 각각의 상기 데이터 판독 회로는
    상기 신호 라인 및 상기 노이즈 라인으로 제공되는 상기 복수개의 데이터 측정 블락들 각각의 상기 1차 신호 측정 전압들과 상기 1차 노이즈 측정 전압들의 레벨 차이를 감지하여, 디지털 성분의 1차 디지털 데이터로 변환하는 디지털 변환 블락으로서, 상기 신호 라인 및 상기 노이즈 라인으로 제공되는 상기 복수개의 데이터 측정 블락들 각각의 상기 2차 신호 측정 전압들과 상기 2차 노이즈 측정 전압들의 레벨 차이를 감지하여, 디지털 성분의 2차 디지털 데이터로 변환하는 상기 디지털 변환 블락을 더 구비하는 것을 특징으로 하는 데이터 판독 장치.
  7. 다수개의 센싱 라인들을 통하여 제공되는 다수개의 센싱 데이터들을 판독하는 데이터 판독 장치로서, 상기 다수개의 센싱 라인들은 복수개의 라인 그룹들로 나누어지며, 상기 다수개의 센싱 데이터들은 상기 복수개의 라인 그룹들에 대응하는 복수개의 데이터 그룹들로 나누어지는 상기 데이터 판독 장치에 있어서,
    상기 복수개의 라인 그룹들에 대응하며, 서로 물리적으로 분리되는 복수개의 단위칩들로서, 각각이 공통 기준 전압을 이용하여, 대응하는 상기 라인 그룹의 상기 센싱 라인들을 통하여 제공되는 상기 대응하는 데이터 그룹의 상기 센싱 데이터들을 판독하는 데이터 판독 회로를 포함하는 상기 복수개의 단위칩들을 구비하며,
    상기 공통 기준 전압은
    외부로부터 제공되는 외부 기준 전압을 이용하여 생성되는 것을 특징으로 하는 데이터 판독 장치.
  8. 제7항에 있어서, 상기 데이터 판독 장치는
    상기 외부 기준 전압을 버퍼링 및 축전하여 수신하여 상기 공통 기준 라인에 상기 공통 기준 전압으로 제공하는 기준 전압 수신기를 더 구비하는 것을 특징으로 하는 데이터 판독 장치.
  9. 제8항에 있어서, 상기 기준 전압 수신기는
    상기 외부 기준 전압을 버퍼링하여 출력하는 버퍼링부; 및
    턴온시에 상기 버퍼링부의 출력을 상기 공통 기준 라인으로 제공하는 스위치를 구비하는 것을 특징으로 하는 데이터 판독 장치.
KR1020150089661A 2015-06-24 2015-06-24 공통 기준 전압을 공유하는 복수개의 단위칩들을 포함하는 데이터 판독 장치 KR101734005B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150089661A KR101734005B1 (ko) 2015-06-24 2015-06-24 공통 기준 전압을 공유하는 복수개의 단위칩들을 포함하는 데이터 판독 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150089661A KR101734005B1 (ko) 2015-06-24 2015-06-24 공통 기준 전압을 공유하는 복수개의 단위칩들을 포함하는 데이터 판독 장치

Publications (2)

Publication Number Publication Date
KR20170000868A true KR20170000868A (ko) 2017-01-04
KR101734005B1 KR101734005B1 (ko) 2017-05-11

Family

ID=57831538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150089661A KR101734005B1 (ko) 2015-06-24 2015-06-24 공통 기준 전압을 공유하는 복수개의 단위칩들을 포함하는 데이터 판독 장치

Country Status (1)

Country Link
KR (1) KR101734005B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220049705A (ko) * 2020-10-15 2022-04-22 네메시스 주식회사 센싱 정확도를 향상시키는 캐패시턴스 센싱 디바이스

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541060B2 (ja) * 2004-07-28 2010-09-08 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換回路を内蔵した半導体集積回路および通信用半導体集積回路
JP2010282471A (ja) * 2009-06-05 2010-12-16 Sanyo Electric Co Ltd 静電容量型タッチパネルの信号処理回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220049705A (ko) * 2020-10-15 2022-04-22 네메시스 주식회사 센싱 정확도를 향상시키는 캐패시턴스 센싱 디바이스

Also Published As

Publication number Publication date
KR101734005B1 (ko) 2017-05-11

Similar Documents

Publication Publication Date Title
US8779346B2 (en) Digital pixel sensor with reduced noise
US9502458B2 (en) Circuit for generating direct timing histogram data in response to photon detection
CN107968658B (zh) 用于lidar系统的模数转换器
US8908063B2 (en) Method and apparatus for a time-of-flight sensor with charge storage
US10263608B2 (en) Filtered sampling circuit and a method of controlling a filtered sampling circuit
EP3100451B1 (en) Improved imaging method and apparatus
TWI407129B (zh) 可調式電壓比較電路及可調式電壓檢測裝置
US20130250148A1 (en) Image capture device and signal compensating method of image capture device
CN103267579A (zh) 一种红外焦平面读出电路的行控制电路的检测电路
CN103913700A (zh) 一种红外焦平面读出电路的检测电路
KR101734005B1 (ko) 공통 기준 전압을 공유하는 복수개의 단위칩들을 포함하는 데이터 판독 장치
CN105334440A (zh) 一种局部放电检测系统及方法
US10687005B2 (en) Analog-to-digital converters for phase-detection autofocus image sensors
US8432471B2 (en) CMOS image sensor and image signal detecting method
CN103685986A (zh) 放射线成像装置和放射线成像系统
KR101770644B1 (ko) 파이프라인 방식의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템
EP2773099A2 (en) Image pickup apparatus, driving method for image pickup apparatus, image pickup system, and driving method for image pickup system
KR101936032B1 (ko) 터치 입력 정보에 대한 센싱 정확도를 개선하는 터치 감지 시스템 및 이를 이용한 터치 감지 방법
US7541798B2 (en) Semiconductor test apparatus and performance board
JP2012503395A (ja) アナログカウンターおよびそのようなカウンターを搭載したイメージデバイス
KR101563648B1 (ko) 노이즈 영향을 최소화하면서 향상된 디지털 데이터 변환 성능을 가지는 는 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템
KR101734006B1 (ko) 전력 소모를 감소시키는 데이터 판독 회로
CN112422129B (zh) 一种直接型x射线探测器cmos读出电路及控制方法
CN105277908A (zh) 三轴电流传感器信号校验方法
CN104266763B (zh) 一种红外焦平面阵列探测器的读出电路及其控制方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant