CN115312533A - 发光显示装置 - Google Patents

发光显示装置 Download PDF

Info

Publication number
CN115312533A
CN115312533A CN202210488559.8A CN202210488559A CN115312533A CN 115312533 A CN115312533 A CN 115312533A CN 202210488559 A CN202210488559 A CN 202210488559A CN 115312533 A CN115312533 A CN 115312533A
Authority
CN
China
Prior art keywords
light emitting
unit
transistor
signal
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210488559.8A
Other languages
English (en)
Inventor
郑浚琦
金玄俊
郑美惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115312533A publication Critical patent/CN115312533A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供了一种发光显示装置，所述发光显示装置包括像素电路单元、数据分配单元、多个信号产生单元、单元发光二极管和虚设开口。像素电路单元被配置为产生输出电流。数据分配单元被配置为通过数据线将数据电压施加到像素电路单元。多个信号产生单元分别被配置为通过多条信号线将扫描信号和光发射控制信号施加到像素电路单元。单元发光二极管被配置为接收像素电路单元的输出电流并且附着到像素电路单元。虚设开口形成在没有定位像素电路单元、数据分配单元和多个信号产生单元的区域中。

Description

发光显示装置
本申请要求于2021年5月6日在韩国知识产权局提交的第 10-2021-0058692号韩国专利申请的优先权和权益，出于所有的目的，该韩国专利申请通过引用包含于此，如同在此充分阐述的一样。
技术领域
一个或更多个实施例总体上涉及一种发光显示装置，并且更具体地，涉及一种使用发光二极管(LED)的发光显示装置。
背景技术
显示装置是用于显示图像的装置，液晶显示器和发光显示装置是显示装置的示例。然而，已经开发了各种显示装置，并且还正在开发包括无机发光二极管(LED)的显示装置。使用无机LED的显示装置的优点在于，它不具有发光显示装置的其中当暴露于湿气或空气时寿命急剧降低的缺点。如此，不需要形成封装层，因此，无机LED可以用于在使用无机LED的空间中温度可能高或低或者可能存在降水(例如，雨、雪等)的室外环境中。另外，大屏幕显示装置正在被开发，并且可以被开发以用于户外广告或表演厅，使得可以从远处识别图像。
该部分中公开的上述信息仅用于理解发明构思的背景，因此可以包含不形成现有技术的信息。
发明内容
一个或更多个实施例能够提供一种其中薄膜晶体管不具有取决于其位置的不同特性的发光显示装置。
一个或更多个实施例能够提供一种可以没有通常与室外环境相关的问题地使用的发光显示装置。
另外的方面将在下面的详细描述中阐述，并且部分地将通过公开而明显，或者可以通过发明构思的实践而获知。
根据实施例，一种发光显示装置包括像素电路单元、数据分配单元、多个信号产生单元、单元发光二极管和虚设开口。像素电路单元被配置为产生输出电流。数据分配单元被配置为通过数据线将数据电压施加到像素电路单元。多个信号产生单元分别被配置为通过多条信号线将扫描信号和光发射控制信号施加到像素电路单元。单元发光二极管被配置为接收像素电路单元的输出电流并且附着到像素电路单元。虚设开口形成在没有定位像素电路单元、数据分配单元和多个信号产生单元的区域中。
根据实施例，一种发光显示装置包括彼此附着的多个发光显示装置。多个发光显示装置中的至少一个包括像素电路单元、数据分配单元、多个信号产生单元、单元发光二极管和虚设开口。像素电路单元被配置为产生输出电流。数据分配单元被配置为通过数据线将数据电压施加到像素电路单元。多个信号产生单元分别被配置为通过多条信号线将扫描信号和光发射控制信号施加到像素电路单元。单元发光二极管被配置为接收像素电路单元的输出电流并且附着到像素电路单元。虚设开口形成在没有定位像素电路单元、数据分配单元和多个信号产生单元的区域中。
根据各种实施例，当形成包括在薄膜晶体管中的半导体层时，通过在发光显示装置中在未定位有用于驱动发光二极管(LED)的像素电路单元或用于驱动像素电路单元的驱动器单元的区域中形成虚设开口，消除(或至少减轻)氢根据薄膜晶体管的位置而不脱除(或排出)的问题，使得薄膜晶体管的特性不根据其位置而不同，并且在整个发光显示装置中可以是均匀的(或相对均匀的)。另外，在发光显示装置中，即使在具有不同组件集成度的位置处，薄膜晶体管的特性也可以是均匀的(或相对均匀的)。
根据各种实施例，即使根据薄膜晶体管的位置而具有特性均匀的薄膜晶体管的发光显示装置安装在温度可能高或低、可能下雨或下雪的室外环境中，由于薄膜晶体管的特性劣化而导致的显示质量的劣化也不出现或至少被减轻。
前面的一般描述和下面的详细描述是说明性和解释性的，并且意图提供对所要求保护的主题的进一步解释。
附图说明
附图示出了发明构思的实施例，并与描述一起用于解释发明构思的原理，附图被包括以提供对发明构思的进一步理解，并且被并入本说明书中并构成本说明书的一部分。
图1是根据实施例的发光显示装置的划分区域图。
图2是根据实施例的发光显示装置的中心区域的布局图。
图3是根据实施例的发光显示装置的驱动区域的上布局图。
图4是根据实施例的发光显示装置的驱动区域的下布局图。
图5是根据实施例的发光显示装置的像素电路单元及其周围的布局图。
图6是根据实施例的图5的剖面线VI-VI'-VI”和像素电路单元的周围的剖视图。
图7是根据实施例的发光显示装置的像素电路单元的布局图。
图8是根据实施例的发光显示装置的像素的电路图。
图9是根据实施例的施加到图8的像素的信号的波形图。
图10A和图10B是根据各种实施例的发光显示装置的驱动区域的上布局图。
图11是示出根据实施例的开口可以位于发光显示装置中的区域的视图。
图12是示出根据实施例的包括虚设驱动器的发光显示装置的视图。
图13是根据实施例的被配置为输出光发射信号的级的电路图。
图14是根据实施例的被配置为输出光发射信号的级的布局图。
图15是根据实施例的被配置为输出光发射信号的级的剖视图。
图16是根据实施例的被配置为输出扫描信号的级的电路图。
图17是根据实施例的被配置为输出扫描信号的级的布局图。
图18是根据实施例的被配置为输出扫描信号的级的剖视图。
图19是根据实施例的数据分配单元的电路图。
图20是根据实施例的数据分配单元的布局图。
图21是根据实施例的数据分配单元的剖视图。
图22是根据实施例的施加到被配置为输出光发射信号的级、被配置为输出扫描信号的级、数据分配单元的信号及其输出信号的波形图。
图23是示出根据对比示例的发光显示装置的显示亮度差的视图。
图24是示出根据实施例的发光显示装置的显示亮度是均匀的视图。
图25是根据实施例的大尺寸显示装置的示意图。
图26、图27和图28是示出根据各种实施例的虚设开口的各种布置的视图。
具体实施方式
在以下描述中，出于解释的目的，阐述了许多具体细节以提供对各种实施例的透彻理解。如这里使用的，术语“实施例”和“实现方式”可以互换使用，并且是采用这里公开的发明构思中的一个或更多个的非限制性示例。然而，明显的是，可以在没有这些具体细节或者具有一个或更多个等效布置的情况下实践各种实施例。在其它情况下，以框图形式示出了公知的结构和装置，以避免不必要地使各种实施例模糊。此外，各种实施例可以是不同的，但不必是排他性的。例如，在不脱离发明构思的情况下，可以在另一实施例中使用或实现实施例的特定形状、构造和特性。
除非另有说明，否则所示实施例将被理解为提供一些实施例的不同细节的示例特征。因此，除非另有说明，否则在不脱离发明构思的情况下，各种示例的特征、组件、模块、层、膜、面板、区域、方面等(在下文中，单独地或统称为“元件”)可以另外组合、分离、互换和/或重新布置。
通常在附图中提供交叉影线和/或阴影的使用来使相邻元件之间的边界清晰。如此，除非说明，否则交叉影线或阴影的存在与否都不传达或表示对元件的特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。如此，各个元件的尺寸和相对尺寸不必须限于附图中所示的尺寸和相对尺寸。当可以不同地实施实施例时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，可以基本同时执行或以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的元件。
当诸如层的元件被称为“在”另一元件“上”、“连接到”或“结合到”另一元件时，它可以直接在所述另一元件上、直接连接到或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被称为“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时，不存在中间元件。应该以类似的方式解释用于描述元件之间的关系的其它术语和/或短语，例如，“在……之间”与“直接在……之间”、“相邻”与“直接相邻”、“在……上”与“直接在……上”等。此外，术语“连接”可以指物理连接、电连接和/或流体连接。另外，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更宽的含义来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个(者、种)”和“从由X、Y和Z组成的组中的选择至少一个(者、种)”可以被解释为仅X、仅Y、仅Z、或者X、Y和Z中的两个或更多个的任何组合，诸如以XYZ、XYY、YZ和ZZ为例。如这里使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应该被这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
出于描述的目的，这里可以使用诸如“在……之下”、“在……下方”、“在……下”、“下面的”、“在……上方”、“上面的”、“在……之上”、“较高的”、“侧”(例如，如在“侧壁”中)等的空间相对术语，从而描述如附图中示出的一个元件与另外的元件的关系。除了附图中描绘的方位之外，空间相对术语还意图包含设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位“在”所述其它元件或特征“上方”。因此，术语“在……下方”可以包括上方和下方两种方位。此外，设备可以被另外定位(例如，旋转90度或在其它方位处)，如此，相应地解释这里使用的空间相对描述语。
这里使用的术语是为了描述一些实施例的目的，而不是意图进行限制。如这里使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种 /者)”和“所述(该)”也意图包括复数形式。此外，当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还要注意的是，如这里使用的，术语“基本(基本上)”、“约(大约)”和其它类似的术语被用作近似的术语而不是用作程度的术语，如此，它们被用来解释将由本领域普通技术人员认识到的测量值、计算值和/或提供值的固有偏差。此外，贯穿公开，短语“在平面图中”表示从顶部观看目标部分，并且短语“在剖视图中”表示观看通过从侧面垂直切割目标部分而形成的剖面。
这里参照作为理想化的实施例和/或中间结构的示意图的剖视图、等轴视图、透视图、平面图和/或分解图示描述了各种实施例。如此，将预期由例如制造技术和/或公差导致的图示的形状的变化。因此，这里公开的实施例不应该被必须解释为限于区域的具体示出的形状，而是将包括由例如制造导致的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此不必意图进行限制。
除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语) 具有与本公开是其一部分的领域的普通技术人员通常理解的含义相同的含义。术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的背景下的含义一致的含义，而不将以理想化或过于正式的含义来进行解释，除非这里明确地如此定义。
按照本领域的惯例，在功能块、单元和/或模块方面描述并在附图中示出了一些实施例。本领域技术人员将理解的是，这些块、单元和/或模块通过可以使用基于半导体的制造技术或其它制造技术而形成的电子(或光学)电路 (诸如逻辑电路、分立组件、微处理器、硬布线电路、储存器元件、布线连接等)物理地实现。在通过微处理器或其它类似硬件来实现块、单元和/或模块的情况下，可以使用执行这里讨论的各种功能的软件(例如，微代码)对它们进行编程和控制，并且可以可选地通过固件和/或软件来对它们进行驱动。还预期的是，每个块、单元和/或模块可以由专用硬件来实现，或者实现为执行一些功能的专用硬件和执行其它功能的处理器(例如，一个或更多个编程的微处理器和关联电路)的组合。此外，在不脱离发明构思的情况下，一些实施例的每个块、单元和/或模块可以物理地分成两个或更多个交互且分立的块、单元和/或模块。此外，在不脱离发明构思的情况下，一些实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
在下文中，将参照附图来详细地解释各种实施例。
首先，参照图1来描述被划分的发光显示装置的区域，并且参照图2至图6更详细地描述每个区域的结构。
图1是根据实施例的发光显示装置的划分区域图。
一个发光显示装置(在下文中，也可以简称为显示装置)10可以被划分为五个区域，并且可以被划分为中心区域10-1、左区域10-2、右区域10-3、上区域10-4和下区域10-5。另外，还包括各个区域彼此相遇的角部区域，还包括左区域10-2和上区域10-4彼此相遇的角部区域的左上区域10-24、右区域10-3和上区域10-4彼此相遇的角部区域的右上区域10-34、左区域10-2和下区域10-5彼此相遇的角部区域的左下区域10-25以及右区域10-3和下区域 10-5彼此相遇的角部区域的右下区域10-35。通过具有左区域10-2、右区域 10-3、上区域10-4和下区域10-5之中的叠置区域的每种特性，每个角部区域具有两个区域的所有特性。
在图1中，尽管左区域10-2、右区域10-3、上区域10-4、下区域10-5 以及每个角部区域10-24、10-25、10-34和10-35被示出为相对大，但是它们可以以任何合适的方式确定尺寸，诸如非常窄的区域。例如，上区域10-4和下区域10-5可以非常窄，并且可以仅包括一个像素行或两个像素行。左区域 10-2和右区域10-3可以包括多于两个像素列并且仅包括约五个像素列。这里，作为像素列和像素行的标准的像素(参照图2中的PX)可以基于包括三原色的发光二极管(LED)的单元发光二极管(LED)(参照图2中的LDU)或用于驱动单元发光二极管(LED)的多个像素电路单元(参照图2中的PXC)，或者还可以基于其中单元发光二极管(LED)LDU和多个像素电路单元PXC 组合的结构。
左区域10-2和右区域10-3也被称为驱动区域，并且上区域10-4也被称为数据分配区域。这里，中心区域10-1是其中仅定位有像素PX使得单元发光二极管(LED)LDU和多个像素电路单元PXC被布置的区域。在上区域 10-4中，数据分配单元与像素PX一起形成。数据分配单元可以包括将施加到像素电路单元PXC的数据电压Dm分配并施加到多条数据线171(见例如图5)的解复用器Demux。在左区域10-2和右区域10-3中，用于产生除了施加到像素电路单元PXC的数据电压Dm之外的信号的多个信号产生单元与像素PX一起形成。多个信号产生单元可以包括用于各种实施例中的每个的各种信号产生单元，并且以下实施例包括光发射信号产生单元和扫描信号产生单元。另外，以下实施例集中于包括三个扫描信号产生单元的实施例。
由于角部区域包括两个区域的特性，因此上区域10-4和左区域10-2相遇的左上区域10-24包括数据分配单元和信号产生单元以及像素PX。
此外，在以下实施例中，在未附着(或以其它方式形成)和定位多个单元发光二极管(LED)LDU的区域处，虚设开口(参照图5和图6的60)与像素电路单元PXC和信号产生单元一起另外形成。在下文中，可以定位虚设开口60的区域被称为开口形成区域60A。根据实施例，虚设开口60甚至可以位于除了开口形成区域60A之外的部分中。定位有虚设开口60的部分可以是定位有像素电路单元PXC、数据分配单元和多个信号产生单元的区域。
在下文中，参照图2至图4描述每个区域的结构，并且首先参照图2描述中心区域10-1中的像素PX的布置结构。
图2是根据实施例的发光显示装置的中心区域的布局图。
在发光显示装置10的中心区域10-1中，仅形成构成像素PX的单元发光二极管(LED)LDU和像素电路单元PXC，并且不包括数据分配单元和/ 或信号产生单元。
像素PX包括一个单元发光二极管(LED)LDU和三个像素电路单元PXC。单元发光二极管(LED)LDU包括红色、绿色和蓝色的发光二极管(LED) LDr、LDg和LDb。根据实施例，单元发光二极管(LED)LDU可以包括各种颜色组合的发光二极管(LED)。包括在单元发光二极管(LED)LDU中的每种颜色的发光二极管(LED)从一个像素电路单元PXC接收电流，并根据电流的大小显示照度。结果，像素电路单元PXC和发光二极管(LED)一一对应，并且单元发光二极管(LED)LDU具有三个发光二极管(LED)，从而包括三个像素电路单元PXC(PXCr、PXCg和PXCb)。然而，对于每个实施例，包括在一个像素PX中的发光二极管(LED)和像素电路单元PXC的数量可以是不同的。此外，包括在单元发光二极管(LED)LDU中的每个发光二极管(LED)LDr、LDg和LDb可以是包括无机发射层的发光二极管(LED)。与使用有机发射层的实施例相比，无机发光二极管(LED)具有即使在暴露于湿气或空气时也保持特性的优点，从而具有适合于在室外使用的发光显示装置的特性。
在发光显示装置10中，多个单元发光二极管(LED)LDU可以以预定间隔沿着行和列布置。一个单元发光二极管(LED)LDU可以具有正方形形状并且可以布置成2×2矩阵，并且在一些实施例中，发光二极管(LED)不布置在第一行和第一列中，红色发光二极管(LED)LDr位于第一行和第二列中，绿色发光二极管(LED)LDg位于第二行和第一列中，并且蓝色发光二极管(LED)LDb位于第二行和第二列中。单元发光二极管(LED)LDU 可以通过聚集红色、绿色和蓝色的发光二极管(LED)LDr、LDg和LDb而一体地形成为一个，并且连接到每个单元发光二极管(LED)LDr、LDg和 LDb的阳极垫(pad，或称为“焊盘”)和阴极垫可以位于下表面上。可以针对每个发光二极管(LED)LDr、LDg和LDb形成阳极垫，并且阴极垫可以形成为一个，使得阴极垫与每个发光二极管(LED)LDr、LDg和LDb相关。单元发光二极管(LED)LDU的阳极垫形成在面板上，并且一对一地电连接到从每个像素电路单元PXCr、PXCg和PXCb延伸的二极管连接部分LDEr、 LDEg和LDEb，从而接收每个像素电路单元PXCr、PXCg和PXCb的输出电流。
像素电路单元PXC包括红色像素电路单元PXCr、绿色像素电路单元 PXCg和蓝色像素电路单元PXCb，并且分别通过二极管连接部分LDEr、LDEg 和LDEb电连接到红色发光二极管(LED)LDr、绿色发光二极管(LED)LDg 和蓝色发光二极管(LED)LDb。例如，参照红色作为示例，从红色像素电路单元PXCr产生的输出电流通过红色二极管连接部分LDEr传输到位于单元发光二极管(LED)LDU的背面上的红色阳极垫，结果，输出电流传输到红色发光二极管(LED)LDr。对于其它颜色，电流以相同的方式传输。这里，红色二极管连接部分LDEr、绿色二极管连接部分LDEg和蓝色二极管连接部分LDEb分别包括红色阳极对应垫、绿色阳极对应垫和蓝色阳极对应垫，从而分别电连接到位于单元发光二极管(LED)LDU的背面上的红色阳极垫、绿色阳极垫和蓝色阳极垫。作为参考，包括在红色二极管连接部分LDEr、绿色二极管连接部分LDEg和蓝色二极管连接部分LDEb中的每个红色阳极对应垫、绿色阳极对应垫和蓝色阳极对应垫可以具有暴露于最上层的结构，类似于图6的阳极对应垫LDA1和LDA2。
像素电路单元PXC必须从外部接收信号以产生输出电流，并且在一些实施例中，像素电路单元PXC连接到数据线DLr、DLg和DLb以及信号线GIL、 GWL、EML和GBL。根据实施例，可以改变信号线的数量和种类，并且还可以将诸如驱动电压ELVDD的电压传输到像素电路单元PXC。
如图2中所示，数据线DLr、DLg和DLb在沿着第一方向(x轴方向) 延伸的同时一对一地连接到每个像素电路单元PXCr、PXCg和PXCb。例如，红色数据线DLr仅电连接到红色像素电路单元PXCr，绿色数据线DLg仅电连接到绿色像素电路单元PXCg，并且蓝色数据线DLb仅电连接到蓝色像素电路单元PXCb。结果，每个像素电路单元PXCr、PXCg和PXCb可以接收不同的数据电压。另一方面，信号线GIL、GWL、EML和GBL沿着第二方向(y轴方向)延伸，并且公共地连接到设置在一行中的所有像素电路单元PXCr、PXCg和PXCb。结果，设置在一行中的所有像素电路单元PXCr、PXCg 和PXCb可以在(或基本在)同一时序接收信号。
数据线DLr、DLg和DLb不仅穿过形成像素电路单元PXC和单元发光二极管(LED)LDU的区域，而且穿过未形成像素电路单元PXC和单元发光二极管(LED)LDU的区域，并且该区域在下文中被称为数据线延伸区域 DLA。在数据线延伸区域DLA中，没有定位像素电路单元PXC和单元发光二极管(LED)LDU，并且可以仅定位有数据线DLr、DLg和DLb。
此外，信号线GIL、GWL、EML和GBL穿过形成有像素电路单元PXC 的区域，但也穿过没有定位像素电路单元PXC的区域，并且该区域在下文中被称为信号线延伸区域SLA。在信号线延伸区域SLA中，不定位像素电路单元PXC，并且可以仅定位有信号线GIL、GWL、EML和GBL。
基于这样的基本结构，现在将更详细地描述图2中所示的发光显示装置 10的中心区域10-1的布置关系。
根据图2，沿着数据线DLr、DLg和DLb延伸所沿的第一方向(x轴方向)，单元发光二极管(LED)LDU、像素电路单元PXC、下一行的像素电路单元PXC、下一行的单元发光二极管(LED)LDU和数据线延伸区域DLA 顺序地定位。形成依据单元发光二极管(LED)LDU的等同重复的结构。例如，形成其中一行的单元发光二极管(LED)LDU基于两行的像素电路单元 PXC位于两侧的单元像素布置结构，单元像素布置结构在第一方向(x轴方向)上重复形成，并且数据线延伸区域DLA位于单元像素布置结构之间。单元像素布置结构具有这样的结构：其中像素电路单元PXC布置成两行，并且电连接到一行的像素电路单元PXC的单元发光二极管(LED)LDU在两行的像素电路单元PXC的两侧逐行定位。结果，数据线延伸区域DLA分别位于两行的像素电路单元PXC的两侧的一行的单元发光二极管(LED)LDU外部。
此外，在发光显示装置10的中心区域10-1中，像素电路单元PXC和信号线延伸区域SLA沿着信号线GIL、GWL、EML和GBL延伸所沿的第二方向(y轴方向)重复形成。例如，施加到每条信号线GIL、GWL、EML和 GBL的信号可以从发光显示装置10的左区域10-2和/或右区域10-3产生。
参照图2，在中心区域10-1中，可以形成虚设开口(参照图5/图6的60) 的开口形成区域60A可以位于未定位单元发光二极管(LED)LDU、像素电路单元PXC、数据线延伸区域DLA和信号线延伸区域SLA的区域处。
虚设开口60形成为防止包括在像素电路单元PXC中的薄膜晶体管的半导体层的特性根据位置而不同。例如，通过位于像素电路单元PXC周围的虚设开口60，当形成包括在薄膜晶体管中的半导体层时，形成虚设开口60以去除在未释放氢等时发生的根据位置的特性变化。结果，在半导体层制造工艺中氢被适当地消除，使得薄膜晶体管的特性是均匀的，并且不会根据位置而不同。
当参照图3和图4而不是参照图2中所示的中心区域10-1时，左区域 10-2、上区域10-4、下区域10-5和右区域10-3具有相对高的器件集成度。如果在集成度上存在这样的差异，则在半导体中积聚的氢的差异会显露得更明显。然而，在各种实施例中，虚设开口60形成为使得氢不积聚在半导体中，因此即使集成度存在差异，晶体管的特性也不会不同。
根据实施例，除了图2的开口形成区域60A之外，虚设开口60还可以形成在数据线延伸区域DLA或信号线延伸区域SLA(参照图5)中，并且根据实施例，虚设开口60还可以位于附着有单元发光二极管(LED)LDU的部分的下部处。
此外，图2中所示的每个部分的大小和间隔可以根据实施例不同地改变。例如，图2中所示的每个部分的大小和间隔与实际部分不同，使得实际结构的大小和间隔可以与图2的大小和间隔不同。
根据实施例，单元发光二极管(LED)LDU以第一方向(x轴方向)和第二方向(y轴方向)的恒定间隔定位，使得四个相邻的单元发光二极管(LED) LDU可以布置成正方形。基于单元发光二极管(LED)LDU在第一方向(x 轴方向)或第二方向(y轴方向)上的宽度，相邻的单元发光二极管(LED) LDU在第一方向(x轴方向)和/或第二方向(y轴方向)上的间隔可以是一倍或更多至小于2.5倍。在这种情况下，单元发光二极管(LED)LDU可以具有几μm至几十μm的长度/宽度。
像素电路单元PXC和数据线延伸区域DLA在第二方向(y轴方向)上的宽度可以与单元发光二极管(LED)LDU在第二方向(y轴方向)上的宽度相同。像素电路单元PXC在第一方向(x轴方向)上的宽度可以是单元发光二极管(LED)LDU在第一方向(x轴方向)上的宽度的多于0.5倍且少于1.25倍，使得如果两行中的像素电路单元PXC的第一方向(x轴方向)的宽度相加，它可以是单元发光二极管(LED)LDU在第一方向(x轴方向) 上的宽度的1倍或更多至2.5倍或更少。数据线延伸区域DLA的第一方向(x 轴方向)的宽度可以大于或等于单元发光二极管(LED)LDU的第一方向(x 轴方向)的宽度的1倍且小于或等于2.5倍。
基于单元发光二极管(LED)LDU在第一方向(x轴方向)和第二方向 (y轴方向)上的宽度，信号线延伸区域SLA在第一方向(x轴方向)和第二方向(y轴方向)上的宽度可以大于或等于1倍且小于或等于2.5倍。
然而，根据实施例，单元发光二极管(LED)LDU可以具有纳米(nm) 单元，即，几nm或更大至几百nm的长度/宽度，并且单元发光二极管(LED) LDU与其它部分的尺寸关系和间隔可以不同地改变。
在上文中，使用图2研究了中心区域10-1的结构。
在下文中，参照图3更详细地描述左上区域10-24(即，左区域10-2的上区域)的结构。
图3是根据实施例的发光显示装置的驱动区域的上布局图。
除了中心区域10-1的结构之外，显示装置10的左上区域10-24还包括在中心区域10-1的左区域10-2和上区域10-4的特性中的每种。例如，除了形成在图2中所示的中心区域10-1中的单元发光二极管(LED)LDU、像素电路单元PXC、数据线延伸区域DLA和信号线延伸区域SLA之外，左上区域10-24还包括形成在左区域10-2中的多个信号产生单元以及形成在上区域 10-4中的包括解复用器Demux的数据分配单元和静电防止单元ESD。这里，多个信号产生单元是用于产生施加到每条信号线GIL、GWL、EML和GBL 的信号的部件，并且包括用于产生施加到第一扫描线GWL的信号的用于第一扫描信号的级GWS1、GWS2和GWS3、用于产生施加到第二扫描线GIL 的信号的用于第二扫描信号的级GIS1、GIS2和GIS3、用于产生施加到旁路控制线GBL的信号的用于旁路信号的级GBS1、GBS2和GBS3以及用于产生施加到光发射信号线EML的信号的用于光发射信号的级EMS1、EMS2和 EMS3，并且用于每个信号的级沿着第一方向(x轴方向)形成。
首先，将描述形成在上区域10-4中的包括解复用器Demux的数据分配单元和静电防止单元ESD。
解复用器Demux和静电防止单元ESD在第二方向(y轴方向)上位于第一行单元发光二极管(LED)LDU与第一行像素电路单元PXC之间的行中，并且在第一方向(x轴方向)上位于两个相邻的单元发光二极管(LED)LDU 之间的列中。此外，解复用器Demux和静电防止单元ESD在第一方向(x轴方向)上交替地设置，使得如果解复用器Demux位于第一列单元发光二极管 (LED)LDU与第二列单元发光二极管(LED)LDU之间，则静电防止单元 ESD位于第二列单元发光二极管(LED)LDU与第三列单元发光二极管(LED) LDU之间。
多个解复用器Demux被称为数据分配单元，一个解复用器Demux包括两个子解复用器DemL和DemR，并且每个子解复用器DemL和DemR连接到三条数据线DLr、DLg和DLb。子解复用器DemL和DemR中的一个可以根据时间将通过与输入侧连接的一条布线传输的数据电压分配到三条数据线 DLr、DLg和DLb，并对分配的数据电压进行传输。结果，一个解复用器Demux 可以将数据电压传输到两列中的像素电路单元PXC。
静电防止单元ESD连接到数据线DLr、DLg和DLb或其它电压线，使得诸如显示面板的薄膜晶体管的元件不被制造工艺期间产生的静电损坏。此后，当制造工艺完成时，静电防止单元ESD与连接线电分离。
在下文中，将描述根据一些实施例的多个信号产生单元。
多个信号产生单元在第二方向(y轴方向)上与单元发光二极管(LED) LDU设置在同一行上，并且在第一方向(x轴方向)上设置在相邻的信号线延伸区域SLA之间。一个或更多个级可以形成于在与一个单元发光二极管 (LED)LDU对应的位置中形成的信号产生单元中，并且每个级连接到相邻的信号线GIL、GWL、EML和GBL。
例如，参照图2，沿着数据线DLr、DLg和DLb延伸所沿的第一方向(x 轴方向)，由于数据线延伸区域DLA、单元发光二极管(LED)LDU、像素电路单元PXC、下一行像素电路单元PXC、下一行单元发光二极管(LED) LDU和数据线延伸区域DLA顺序地定位，因此在单元发光二极管(LED) LDU和下一行单元发光二极管(LED)LDU旁边分别逐一地形成级。结果，与位于上方的单元发光二极管(LED)LDU的一侧相邻的级连接到与像素电路单元PXC之中的向上设置的像素电路单元PXC连接的信号线，并且与位于下方的下一行单元发光二极管(LED)LDU的一侧相邻的级连接到与下一行像素电路单元PXC连接的信号线。因此，在基本结构中，仅一个级可以位于单元发光二极管(LED)LDU旁边。
然而，再次参照图3，在左上区域10-24中，形成第一行像素电路单元PXC以将信号施加到位于上区域10-4中的第一行单元发光二极管(LED)LDU，但是第一行单元发光二极管(LED)LDU和第一行像素电路单元PXC不像其它像素那样彼此相邻地定位。例如，为了通过在解复用器Demux和静电防止单元ESD之前形成第一行单元发光二极管(LED)LDU来减小非显示区域，第一行像素电路单元PXC直接位于第二行单元发光二极管(LED)LDU上方。在这种情况下，连接第一行像素电路单元PXC和第一行单元发光二极管(LED) LDU的二极管连接部分LDEr、LDEg和LDEb被扩展。
另外，由于连接到第一行像素电路单元PXC的信号线GIL、GWL、EML 和GBL也在第二方向(y轴方向)上在第二行单元发光二极管(LED)LDU 上方直接穿过，因此产生施加到第一行的像素电路单元PXC的信号的级紧邻第二行单元发光二极管(LED)LDU地定位。结果，如图3中所示，第一行的级和第二行的级在一个单元发光二极管(LED)LDU旁边形成。这表示即使在显示装置10的下区域10-5中，两个级也可以位于一个单元发光二极管 (LED)LDU旁边，并且这结合图4更详细地描述。
另一方面，一些实施例的多个信号产生单元包括第一扫描信号产生单元、第二扫描信号产生单元、旁路信号产生单元和光发射信号产生单元，并且用于光发射信号产生单元的光发射信号的级EMS1、EMS2和EMS3、用于旁路信号产生单元的旁路信号的级GBS1、GBS2和GBS3、用于第二扫描信号产生单元的第二扫描信号的级GIS1、GIS2和GIS3以及用于第一扫描信号产生单元的第一扫描信号的级GWS1、GWS2和GWS3从最左边(最外面)朝向中心顺序地形成。相同的级沿着第一方向(x轴方向)布置。
用于光发射信号的级EMS1、EMS2和EMS3位于第一列单元发光二极管(LED)LDU与第二列单元发光二极管(LED)LDU之间。用于旁路信号的级GBS1、GBS2和GBS3位于第二列单元发光二极管(LED)LDU与第三列单元发光二极管(LED)LDU之间。用于第二扫描信号的级GIS1、GIS2 和GIS3位于第三列单元发光二极管(LED)LDU与第四列单元发光二极管 (LED)LDU之间。用于第一扫描信号的级GWS1、GWS2和GWS3位于第四列单元发光二极管(LED)LDU与第五列单元发光二极管(LED)LDU之间。
在第五列的单元发光二极管(LED)LDU之后，如图2中所示，每个级不形成在中心区域10-1中以及单元发光二极管(LED)LDU之间。
此外，即使在显示装置10的右区域10-3中也可以包括每个级，并且每个级可以形成有与图3的结构对称的结构。例如，从最右边(最外边)朝向中心，用于光发射信号产生单元的光发射信号的级EMS1、EMS2和EMS3、用于旁路信号产生单元的旁路信号的级GBS1、GBS2和GBS3、用于第二扫描信号产生单元的第二扫描信号的级GIS1、GIS2和GIS3以及用于第一扫描信号产生单元的第一扫描信号的级GWS1、GWS2和GWS3可以按顺序形成。相同的级沿着第一方向(x轴方向)布置。例如，信号线GIL、GWL、EML 和GBL中的每条可以具有其中从位于左区域10-2和右区域10-3中的两个级施加相同的信号的结构。
因此，在左区域10-2或右区域10-3中，用于第一扫描信号的级GWS1、 GWS2和GWS3、用于第二扫描信号的级GIS1、GIS2和GIS3、用于旁路信号的级GBS1、GBS2和GBS3以及用于光发射信号的级EMS1、EMS2和EMS3 中的每个位于两个相邻的单元发光二极管(LED)LDU之间，并且针对相同信号的每个级可以沿着第一方向(x轴方向)布置。此外，对于每个信号的级，在左区域10-2或右区域10-3中，用于光发射信号的级EMS1、EMS2和 EMS3位于最外侧，并且用于旁路的级GBS1、GBS2和GBS3、用于第二扫描信号的级GIS1、GIS2和GIS3以及用于第一扫描信号的级GWS1、GWS2 和GWS3可以朝向内部顺序地定位。
此外，图3示出了其中可以形成虚设开口(参照图5/图6的60)的开口形成区域60A。在一些实施例中，定位有开口形成区域60A的部分可以是左区域10-2，而不是上区域10-4。例如，即使在上区域10-4中，如果存在形成虚设开口60的空间，则可以添加虚设开口60，但是可能是不合适的。在图3 的实施例中，提供了其中开口形成区域60A位于具有自由空间的左上区域 10-24中的实施例。
根据实施例，在显示装置10的左上区域10-24中，开口形成区域60A 可以位于未定位单元发光二极管(LED)LDU、像素电路单元PXC、数据线延伸区域DLA、信号线延伸区域SLA、解复用器Demux、静电防止单元ESD 以及每个级EMS、GBS、GIS和GWS的区域中。此外，根据实施例，虚设开口可以位于数据线延伸区域DLA或信号线延伸区域SLA中，并且如果在每个部分之间也存在空间，则可以定位虚设开口。
在上文中，使用图3研究了左上区域10-24的结构。将参照图4更详细地描述与图3的左上区域10-24对称的左下区域10-25(例如，左区域10-2 的下侧)的结构。
图4是根据实施例的发光显示装置的驱动区域的下布局图。
与上区域10-4不同，根据一些实施例的下区域10-5不包括数据分配单元，使得不形成多个解复用器Demux。然而，下区域10-5还包括静电防止单元ESD。结果，解复用器Demux不包括在左下区域10-25中，并且仅形成静电防止单元ESD。
由于静电防止单元ESD，最后一行单元发光二极管(LED)LDU和最后一行像素电路单元PXC如第一行中的单元发光二极管(LED)LDU和像素电路单元PXC一样彼此分离。例如，最后一行单元发光二极管(LED)LDU位于静电防止单元ESD下方以减小非显示区域，并且最后一行像素电路单元 PXC位于从最后一行开始的第二行中的单元发光二极管(LED)LDU的正下方。此时，连接最后一行中的像素电路单元PXC和最后一行中的单元发光二极管(LED)LDU的二极管连接部分LDEr、LDEg和LDEb被延伸。
另外，由于连接到最后一行中的像素电路单元PXC的信号线GIL、GWL、 EML和GBL也在第二方向(y轴方向)上直接穿过从最后一行开始的第二行中的单元发光二极管(LED)LDU下方，因此产生施加到最后一行中的像素电路单元PXC的用于信号的级紧邻从最后一行开始的第二行中的单元发光二极管(LED)LDU地定位。结果，如图4中所示，在一个单元发光二极管(LED) LDU旁边形成最后一行的级和从最后一行开始的第二行的级。
由于左下区域10-25也具有左区域10-2的特性，所以信号产生单元位于单元发光二极管(LED)LDU之间。多个信号产生单元包括第一扫描信号产生单元、第二扫描信号产生单元、旁路信号产生单元和光发射信号产生单元，并且从最左侧(最外侧)朝向中心，用于光发射信号产生单元的光发射信号的级EMS1、EMS2和EMS3、用于旁路信号产生单元的旁路信号的级GBS1、 GBS2和GBS3、用于第二扫描信号产生单元的第二扫描信号的级GIS1、GIS2 和GIS3以及用于第一扫描信号产生单元的第一扫描信号的级GWS1、GWS2 和GWS3按顺序形成。相同的级沿着第一方向(x轴方向)布置。
图4还示出了可以形成虚设开口(参照图5/图6的60)的开口形成区域 60A。在一些实施例中，定位有开口形成区域60A的部分可以是下区域10-5 或左下区域10-25。例如，在下区域10-5中，如图4中所示，可以定位有形成虚设开口60的开口形成区域60A，这是没有解复用器Demux的原因，因此可以使用该空间。
此外，在显示装置10的左下区域10-25中，开口形成区域60A可以位于其中未定位单元发光二极管(LED)LDU、像素电路单元PXC、数据线延伸区域DLA、信号线延伸区域SLA、静电防止单元ESD以及每个级EMS、GBS、 GIS和GWS的区域中。此外，根据实施例，虚设开口可以位于数据线延伸区域DLA或信号线延伸区域SLA中，并且如果在每个部分之间存在空间，则可以定位虚设开口60。
接下来，将参照图5和图6更详细地描述位于像素电路单元PXC周围的虚设开口60的结构。
图5是根据实施例的发光显示装置的像素电路单元及其周围的布局图。图6是根据实施例的图5的VI-VI'-VI”的剖面线和像素电路单元的周围的剖视图。
根据实施例的像素电路单元PXC在图7和图8以及图5中更详细地示出，因此将在以下附图的描述中更详细地描述。因此，基于图5和图6描述根据实施例的虚设开口60的结构。
在图5中，信号线GIL、GWL、EML和GBL被改变为数字作为参考数字，并且分别地，第一扫描线GWL被编号为151，第二扫描线GIL被编号为 152，旁路控制线GBL被编号为158，同时光发射信号线EML被编号为153。
另外，数据线DLr、DLg和DLb被示出为数字171，并且下面可以分别单独地示出并描述为数据线171R、171G和171B。
参照图5，虚设开口60形成在第二扫描线152与第一扫描线151之间、第一扫描线151与光发射信号线153之间以及光发射信号线153与旁路信号线158之间。结果，虚设开口60形成在由图2至图4中的信号线延伸区域 SLA表示的部分处。
此外，参照图5，虚设开口60也形成在第二扫描线152的上侧和旁路信号线158的下侧。该部分是图2至图4中的开口形成区域60A，使得虚设开口60也形成在图2至图4的开口形成区域60A中。
在图5中，除了开口形成区域60A之外，还示出了其中在信号线延伸区域SLA中形成虚设开口60的实施例。此外，根据实施例，虚设开口60也可以形成在数据线延伸区域DLA中的数据线DLr、DLg和DLb之间。另一方面，参照图6，示出了虚设开口60也可以位于单元发光二极管(LED)LDU 下方。例如，在图6中，示出了虚设开口60也位于单元发光二极管(LED)LDU附着到的阴极对应垫LDC1和LDC2下方的部分中。此外，与图6不同，虚设开口60可以位于单元发光二极管(LED)LDU附着到的阳极对应垫LDA1 和LDA2下方。
在下文中，将参照图6描述虚设开口60的剖面结构。
图6示出了根据实施例的显示装置10中的像素电路单元PXC及其周围的虚设开口60的剖面结构。
缓冲层112可以位于基底110上，并且半导体层130可以位于缓冲层112 上。这里，基底110可以使用由诸如塑料或聚酰亚胺(PI)的柔性材料形成的基底。在使用柔性材料的基底110的情况下，当形成半导体层130时，杂质可能从基底110流入半导体层130，但是可以形成缓冲层112以防止这样的杂质流动。缓冲层112可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)的材料之中的至少一种无机绝缘材料。另外，根据实施例，可以通过使用诸如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)的材料之中的至少一种无机绝缘材料在基底110与缓冲层112之间进一步形成阻挡层。根据实施例，基底110可以由玻璃基底形成。在这种情况下，可以省略缓冲层112，并且半导体层130可以直接位于基底110上。
第一绝缘层140位于半导体层130上，并且第一绝缘层140可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)的材料之中的至少一种无机绝缘材料。
第一栅极导电层设置在第一绝缘层140上，并且第一栅极导电层可以包括薄膜晶体管的栅电极和电容器的一个电极。在图6中，电容器的一个电极由驱动晶体管的栅电极155形成，使得它们由相同的附图标记表示。另外，信号产生单元和/或解复用器Demux的各种布线可以包括在第一栅极导电层中，这在每个部分的详细描述中讨论。根据实施例，第一栅极导电层由导电材料形成，并且可以由多个导电层形成。
第一栅极导电层被第二绝缘层141覆盖，并且第二绝缘层141可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)的材料之中的至少一种无机绝缘材料。
第二栅极导电层位于第二绝缘层141上，并且第二栅极导电层可以包括电容器的存储电极172-2。此外，第二栅极导电层可以包括信号产生单元和/ 或解复用器Demux中包括的电容器的一个电极，或者可以包括各种部件。这在每个部分的详细描述中讨论。第二栅极导电层可以由导电材料形成，并且根据实施例，其可以由多个导电层形成。
第二栅极导电层被第三绝缘层142覆盖，并且第三绝缘层142可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)的材料之中的至少一种无机绝缘材料。
第一数据导电层位于第三绝缘层142上，并且第一数据导电层可以包括数据线171、驱动电压线172-1和数据连接构件73(在下文中，第三数据连接构件73)。另外，第一数据导电层可以包括信号产生单元和/或解复用器 Demux的各种布线，这将在每个部分的详细描述中描述。根据实施例，第一数据导电层由导电材料形成，并且可以由多个导电层形成。
第一数据导电层被第四绝缘层143覆盖。第四绝缘层143可以包括有机材料。
第二数据导电层位于第四绝缘层143上，并且二极管连接部分LDE和电力施加布线172'可以包括在第二数据导电层中。这里，电力施加布线172'通过开口82电连接到驱动电压线172-1，以传输驱动电压ELVDD。电力施加布线172'与二极管连接部分LDE电分离，并且可以完全位于除了定位有二极管连接部分LDE的区域之外的剩余部分中。另外，根据实施例，第二数据导电层可以包括信号产生单元和/或解复用器Demux的各种布线。根据实施例，第二数据导电层由导电材料形成，并且可以由多个导电层形成。
第二数据导电层被第五绝缘层144覆盖，并且第五绝缘层144可以包括有机材料。
分隔壁145位于第五绝缘层144上，并且分隔壁145包括开口，阳极对应垫LDA1和LDA2以及阴极对应垫LDC1和LDC2形成在开口中，位于单元发光二极管(LED)LDU的底表面上的阳极垫和阴极垫附着到阳极对应垫 LDA1和LDA2以及阴极对应垫LDC1和LDC2。阳极对应垫LDA1和LDA2 以及阴极对应垫LDC1和LDC2可以位于分隔壁145的不同开口中。阳极对应垫LDA1和LDA2接收像素电路单元PXC的输出电流，并且阴极对应垫 LDC1和LDC2接收驱动低电压(即，公共电压)ELVSS。阴极对应垫LDC1 和LDC2与阳极对应垫LDA1和LDA2电分离，并且可以完全位于除了定位有阳极对应垫LDA1和LDA2的区域之外的剩余部分中。分隔壁145可以包括有机材料。分隔壁145可以覆盖除了阴极对应垫LDC1和LDC2被敞开以与单元发光二极管(LED)LDU的阴极垫接触的部分之外的阴极对应垫LDC1 和LDC2。
阳极对应垫LDA1和LDA2以及阴极对应垫LDC1和LDC2可以形成为双层，位于上方的第二阳极对应垫LDA2和第二阴极对应垫LDC2可以由透明导电材料(诸如ITO)形成，并且位于下方的第一阳极对应垫LDA1和第一阴极对应垫LDC1可以由不透明导电材料或多个导电层形成。根据实施例，阳极对应垫LDA1和LDA2以及阴极对应垫LDC1和LDC2可以形成为单个层，并且在这种情况下，可以省略第二阳极对应垫LDA2和第二阴极对应垫 LDC2。
在图6中，示出了虚设开口60，并且根据一些实施例的虚设开口60形成在第一绝缘层140、第二绝缘层141和第三绝缘层142中。另外，根据一些实施例，虚设开口60可以与阴极对应垫LDC1和LDC2叠置，使得虚设开口60也可以位于单元发光二极管(LED)LDU附着到的部分下方。
虚设开口60可以形成为直到第一绝缘层140，并且可以形成为等于使半导体层130的开口67和69暴露的深度。虚设开口60用于在至少一个制造工艺期间允许氢从半导体层130逸出。如果在其中形成半导体层130的各种工艺(例如，结晶工艺、退火工艺等)之后氢没有从半导体层130逸出，则氢聚集在半导体层130中的特定位置处，并且特性可能改变。例如，如图2至图4中所示，在像素电路单元PXC稀疏地定位的情况下，在与半导体层130 相邻的部分中没有足够数量的开口，因此氢不能逸出，并且一些晶体管会具有不想要的特性。然而，当如在各种实施例中形成虚设开口60时，在半导体层130中容易发生脱氢现象，使得半导体层130和晶体管的特性是恒定的。虚设开口60可以被有机材料覆盖，并且在图6中，虚设开口60被由有机材料形成的第四绝缘层143覆盖。
在结合图5描述的实施例中，示出了其中虚设开口60以恒定尺寸的四边形形状以规则间隔布置的结构，但是根据一些实施例，虚设开口60可以以各种尺寸形成为各种形状。此外，可以在宽的区域中形成单个虚设开口。此外，根据实施例，诸如图26至图28中所示，可以使用具有特定图案的掩模来形成虚设开口60。
在下文中，将参照图7描述根据一些实施例的像素电路单元PXC的更详细的结构。
图7是根据实施例的发光显示装置的像素电路单元的布局图。
图7示出了其中形成在显示装置10中的三个像素电路单元PXC相邻设置的结构。下面描述它们中的一个像素电路单元PXC。
根据实施例的发光显示装置10的像素电路单元PXC包括沿着第二方向 (y轴方向)延伸并且分别传输第一扫描信号GW(n)、第二扫描信号GI(n)、光发射控制信号EM(n)和旁路信号GB(n)的第一扫描线151、第二扫描线152、光发射信号线153和旁路信号线158。发光显示装置10包括沿着第一方向(x 轴方向)和第二方向(y轴方向)延伸并且分别传输数据电压Dm和驱动电压ELVDD的数据线(171R、171G和171B)和驱动电压线172-1。
发光显示装置10包括驱动晶体管T1(也称为第一晶体管)、第二晶体管 T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和存储电容器Cst。
驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7的每个沟道设置在延伸为伸长的半导体层130中。半导体层130的沟道的两侧通过等离子体处理形成为与导体具有相同的特性，并且可以通过半导体层130直接连接到相邻的晶体管。半导体层130可以以各种形状弯曲地形成并且包括多晶半导体，诸如多晶硅或氧化物半导体。
多个晶体管T1、T2、T3、T4、T5、T6和T7的每个沟道与每个晶体管 T1、T2、T3、T4、T5、T6和T7的栅电极叠置。多个晶体管T1、T2、T3、 T4、T5、T6和T7可以与图6中由T1表示的部分具有基本相同的堆叠结构并且与图6中由T1表示的部分具有相同的层叠结构。在下文中，主要详细地描述了驱动晶体管T1，并且简单地描述了其余的晶体管T2、T3、T4、T5、 T6和T7。
包括沟道和栅电极155的驱动晶体管T1还可以包括设置在沟道的相应侧的第一区域和第二区域。驱动晶体管T1的沟道位于第一区域与第二区域之间，并且在平面上与栅电极155叠置。如图7中所示，驱动晶体管T1的沟道具有在行方向上延伸的直线形状，然而，它可以具有各种形状(例如，“Ω”形状)。
存储电极172-2位于将被绝缘的栅电极155上。存储电极172-2在平面上经由第二绝缘层141与栅电极155叠置，以构造存储电容器Cst。存储电极 172-2具有开口56，使得栅电极155可以连接到第一数据连接构件71。在开口56中，栅电极155的上表面和第一数据连接构件71通过开口61电连接。第一数据连接构件71连接到第三晶体管T3和第四晶体管T4，从而驱动晶体管T1的栅电极155将第三晶体管T3和第四晶体管T4连接。此外，存储电极172-2通过开口68连接到驱动电压线172-1，从而接收驱动电压ELVDD。
第二晶体管T2的栅电极可以是第一扫描线151的一部分。第二晶体管 T2的第一区域通过开口62连接到数据线171，并且第一区域和第二区域可以设置在半导体层130上。
第三晶体管T3可以由彼此相邻的两个晶体管组成。例如，在图7中，相对于半导体层130弯曲的部分，标记T3示出在右侧和下方。这两个部分起到第三晶体管T3的作用，并且具有其中一个第三晶体管T3的第一区域连接到另一第三晶体管T3的第二区域的结构。两个晶体管T3的栅电极可以是第一扫描线151的一部分或从第一扫描线151向上突出的一部分。这样的结构可以被称为双栅极结构，并且可以用于阻挡漏电流的流动。第三晶体管T3 连接到第六晶体管T6和驱动晶体管T1。第三晶体管T3通过开口63连接到第一数据连接构件71。
第四晶体管T4还可以通过具有由两个第四晶体管T4组成的双栅极结构而具有阻挡漏电流的结构。两个第四晶体管T4形成在第二扫描线152和半导体层130的交叉处。第四晶体管T4的栅电极可以是第二扫描线152的一部分。第二数据连接构件72通过开口65连接到第四晶体管T4的第一区域，并且第一数据连接构件71通过开口63连接到第四晶体管T4的第二区域。
第五晶体管T5的栅电极可以是光发射信号线153的一部分。驱动电压线172-1通过开口67连接到第五晶体管T5的第一区域，并且第五晶体管T5 的第二区域通过半导体层130连接到驱动晶体管T1。
第六晶体管T6的栅电极可以是光发射信号线153的一部分。第三数据连接构件73通过开口69连接到第六晶体管T6的第二区域，并且第六晶体管 T6的第一区域通过半导体层130连接到驱动晶体管T1。
第七晶体管T7的栅电极可以是旁路信号线158的一部分。第三数据连接构件73通过开口81连接到第七晶体管T7的第一区域，并且第七晶体管T7的第二区域通过开口65连接到第二数据连接构件72。第二数据连接构件 72通过开口64连接到初始化电压线127，并且第七晶体管T7和第四晶体管 T4接收初始化电压VINT(见图8)。
寄生电容器控制图案172-3可以位于补偿晶体管T3的双栅电极之间。寄生电容器存在于像素PX中，并且如果施加到寄生电容器的电压改变，则图像质量特性可能改变。驱动电压线172-1通过开口66连接到寄生电容器控制图案172-3。为此，可以通过将恒定DC电压的驱动电压ELVDD施加到寄生电容器来防止图像质量特性改变。寄生电容器控制图案172-3可以与所示的形状和位置不同地形成。
在图7中，用阴影线标记的部分是第一栅极导电层，并且用点标记的部分是第一数据导电层。半导体层130和第二栅极导电层未单独示出。基于此，参照图6以堆叠顺序描述根据实施例的发光显示装置的剖面结构如下。
在根据实施例的发光显示装置中，缓冲层112可以位于基底110上，并且包括多个晶体管T1、T2、T3、T4、T5、T6和T7的沟道、第一区域和第二区域的半导体层130位于缓冲层112上。
覆盖半导体层130的第一绝缘层140位于其上。包括多个晶体管T1、T2、 T3、T4、T5、T6和T7的栅电极155、第一扫描线151、第二扫描线152、光发射信号线153和旁路信号线158的第一栅极导电层位于第一绝缘层140上。
覆盖第一栅极导电层的第二绝缘层141位于第一绝缘层140上。第一绝缘层140和第二绝缘层141可以由诸如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)的材料之中的至少一种无机绝缘材料形成。包括第一存储电极172-2、初始化电压线127和寄生电容器控制图案172-3的第二栅极导电层位于第二绝缘层141上。
覆盖第二栅极导电层的第三绝缘层142位于第二绝缘层141上。第三绝缘层142可以由诸如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)的材料之中的至少一种无机绝缘材料形成。
在第三绝缘层142上，定位有包括数据线171、驱动电压线172-1、第一数据连接构件71、第二数据连接构件72和第三数据连接构件73的第一数据导电层。
覆盖第一数据导电层的第四绝缘层143位于第一数据导电层上。也被称为平坦化膜的第四绝缘层143可以包括有机绝缘材料。
在第四绝缘层143上，根据实施例，可以定位有第二数据导电层和第五绝缘层144，并且在第四绝缘层143上可以定位有分隔壁145、阳极对应垫 LDA1和LDA2以及阴极对应垫LDC1和LDC2。根据实施例，可以省略第二数据导电层和第五绝缘层144。
数据线171通过形成在第一绝缘层140、第二绝缘层141和第三绝缘层 142中的开口62连接到第二晶体管T2的第一电极。
驱动电压线172-1通过形成在第一绝缘层140、第二绝缘层141和第三绝缘层142中的开口67连接到第五晶体管T5的第一区域，通过形成在第三绝缘层142中的开口68连接到存储电极172-2，并且通过形成在第三绝缘层 142中的开口66连接到寄生电容器控制图案172-3。
第一数据连接构件71的一端通过形成在第二绝缘层141和第三绝缘层 142中的开口61连接到栅电极155，并且其另一端通过形成在第一绝缘层140、第二绝缘层141和第三绝缘层142中的开口63连接到第三晶体管T3和第四晶体管T4。
第二数据连接构件72的一端通过形成在第一绝缘层140、第二绝缘层141 和第三绝缘层142中的开口65连接到第四晶体管T4，并且其另一端通过形成在第三绝缘层142中的开口64连接到初始化电压线127。
第三数据连接构件73通过形成在第一绝缘层140、第二绝缘层141和第三绝缘层142中的开口69连接到第六晶体管T6。第三数据连接构件73通过开口81连接到二极管连接部分LDE，并且阳极对应垫LDA1和LDA2位于二极管连接部分LDE的端部处，以将输出电流传输到单元发光二极管(LED) LDU。
在下文中，参照图8和图9描述包括发光二极管(LED)的像素PX的示例电路图和输入信号。注意的是，图8的实施例示出了还包括能够测试输出电流是否从像素电路单元PXC产生的像素输出测试单元PXCT的实施例。
图8是根据实施例的发光显示装置的像素的电路图。图9是根据实施例的施加到图8的像素的信号的波形图。
参照图8，发光显示装置10的像素PX包括连接到若干条信号线127、 151、152、153、158、171和172-1的多个晶体管T1、T2、T3、T4、T5、T6 和T7、存储电容器Cst和发光二极管(LED)。此外，像素输出测试单元PXCT 还包括第八晶体管T8和控制第八晶体管T8的测试信号线157。然而，根据实施例，发光显示装置10可以不包括像素输出测试单元PXCT。
首先，描述除了像素输出测试单元PXCT和发光二极管(LED)之外的像素电路单元PXC。
多个晶体管T1、T2、T3、T4、T5、T6和T7包括驱动晶体管T1和第二晶体管T2，并且其它晶体管可以包括用于操作发光二极管(LED)的第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。
多条信号线127、151、152、153、158、171和172-1可以包括第一扫描线151、第二扫描线152、光发射信号线153、旁路信号线158、数据线171、驱动电压线172-1和初始化电压线127。
第一扫描线151连接到图3的用于第一扫描信号的级GWS，以将扫描信号GW(n)传输到第二晶体管T2和第三晶体管T3。第二扫描线152连接到用于第二扫描信号的级GIS，以将第二扫描信号GI(n)传输到第四晶体管T4。光发射信号线153连接到用于光发射信号的级EMS，以将控制发光二极管(LED) 发射的时间的光发射控制信号EM(n)传输到第五晶体管T5和第六晶体管T6。旁路信号线158连接到用于光发射信号的级EMS，以将旁路信号GB(n)传输到第七晶体管T7。
数据线171连接到作为传输数据电压Dm的布线的解复用器Demux，并且发光二极管(LED)(也称为发光元件)的照度根据数据电压Dm而变化。驱动电压线172-1施加驱动电压ELVDD，并且初始化电压线127传输用于使驱动晶体管T1的栅电极、存储电容器的一个电极和发光二极管(LED)的阳极的电压初始化的初始化电压VINT。驱动低电压ELVSS施加到发光二极管 (LED)的阴极。驱动电压ELVDD、初始化电压VINT和驱动低电压ELVSS 可以为恒定电压。
在下文中，将描述包括在像素电路单元PXC中的多个晶体管之间的连接关系。
首先，驱动晶体管T1是根据施加的数据电压Dm来调节输出电流的大小的晶体管，并且驱动晶体管T1的输出电流被施加到发光二极管(LED)，使得发光二极管(LED)的亮度根据数据电压Dm来调节。为此目的，驱动晶体管T1通过第五晶体管T5在输入侧端子处接收驱动电压ELVDD，并且还通过第二晶体管T2施加数据电压Dm。驱动晶体管T1的输出侧端子被设置为向发光二极管(LED)输出电流，并且经由第六晶体管T6连接到发光二极管(LED)的阳极。此外，驱动晶体管T1的输出侧端子连接到第三晶体管 T3。驱动晶体管T1的栅电极155连接到存储电容器Cst的一个电极。因此，栅电极155的电压根据存储在存储电容器Cst中的电压而改变，并且由驱动晶体管T1输出的输出电流相应地改变。
第二晶体管T2是将数据电压Dm接收到像素PX中的晶体管。第二晶体管T2的栅电极连接到第一扫描线151，第二晶体管T2的输入侧端子连接到数据线171，并且其输出侧端子连接到驱动晶体管T1的输入侧端子。当第二晶体管T2根据通过第一扫描线151传输的扫描信号GW(n)而导通时，通过数据线171传输的数据电压Dm被传输到驱动晶体管T1的输入侧端子。
第三晶体管T3是其中数据电压Dm从驱动晶体管T1输出并传送回驱动晶体管T1的栅电极155和存储电容器Cst的一个电极的晶体管。第三晶体管 T3的栅电极连接到第一扫描线151，第三晶体管T3的输入侧端子连接到驱动晶体管T1的输出侧端子。第三晶体管T3的输出侧端子连接到存储电容器 Cst的一个电极和驱动晶体管T1的栅电极155。第三晶体管T3根据通过第一扫描线151接收的扫描信号GW(n)而导通，以将驱动晶体管T1的栅电极155和驱动晶体管T1的输出侧端子彼此连接。
第四晶体管T4具有使驱动晶体管T1的栅电极155和存储电容器Cst的一个电极初始化的功能。第四晶体管T4的栅电极连接到第二扫描线152，第四晶体管T4的输入侧端子连接到第三晶体管T3的输出侧端子、存储电容器 Cst的一个电极和驱动晶体管T1的栅电极155。第四晶体管T4的输出侧端子连接到初始化电压线127。第四晶体管T4根据通过第二扫描线152传输的第二扫描信号GI(n)将初始化电压VINT传输到驱动晶体管T1的栅电极155和存储电容器Cst的一个电极。因此，存储电容器Cst和驱动晶体管T1的栅电极 155的栅极电压被初始化。初始化电压VINT具有低电压值，并且可以是能够使驱动晶体管T1导通的电压。
第五晶体管T5用于将驱动电压ELVDD传输到驱动晶体管T1。第五晶体管T5的栅电极连接到光发射信号线153，并且第五晶体管T5的输入侧端子连接到驱动电压线172-1。第五晶体管T5的输出侧端子连接到驱动晶体管 T1的输入侧端子。
第六晶体管T6用于将从驱动晶体管T1输出的输出电流传输到发光二极管(LED)。第六晶体管T6的栅电极连接到光发射信号线153，第六晶体管T6的输入侧端子连接到驱动晶体管T1的输出侧端子。第六晶体管T6的输出侧端子通过二极管连接部分LDE电连接到发光二极管(LED)的阳极垫。结果，从驱动晶体管T1输出的输出电流被传输到发光二极管(LED)的阳极。
如果驱动电压ELVDD通过第五晶体管T5施加到驱动晶体管T1的输入侧端子，则第五晶体管T5和第六晶体管T6根据通过光发射信号线153传输的光发射控制信号EM(n)同时导通，并且驱动晶体管T1根据驱动晶体管T1 的栅电极155的电压(例如，存储电容器Cst的一个端子处的电压)输出输出电流。输出电流通过第六晶体管T6传输到发光二极管(LED)。当电流流过发光二极管(LED)时，发光二极管(LED)发光。
第七晶体管T7用于使发光二极管(LED)的阳极初始化。第七晶体管 T7的栅电极连接到旁路信号线158，第七晶体管T7的输入侧端子连接到发光二极管(LED)的阳极，并且第七晶体管T7的输出侧端子连接到初始化电压线127。当第七晶体管T7根据通过旁路信号线158传输的旁路信号GB(n) 而导通时，初始化电压VINT被施加到发光二极管(LED)的阳极并被初始化。
存储电容器Cst的一个电极连接到驱动晶体管T1的栅电极155、第三晶体管T3和第四晶体管T4，并且其另一电极连接到驱动电压线172-1。结果，存储电容器Cst具有存储和保持驱动晶体管T1的栅电极155的电压的功能。
在一些实施例中，包括在单元发光二极管(LED)LDU中的每个发光二极管(LED)的阳极通过阳极对应垫LDA1和LDA2以及二极管连接部分LDE 电连接到第六晶体管T6的输出侧端子和第七晶体管T7的输入侧端子，并且其阴极通过阴极对应垫LDC1和LDC2接收公共电压ELVSS。
如图8中所示，像素电路包括七个晶体管T1至T7和一个电容器Cst；然而，实施例不限于此，并且晶体管的数量、电容器的数量及其连接可以不同地改变。
将参照图8和图9来描述根据实施例的发光显示装置的一个像素PX的操作。
其中光发射控制信号EM(n)具有低电压的时段是发光时段，并且第五晶体管T5和第六晶体管T6导通，使得驱动电压ELVDD施加到驱动晶体管T1，并且驱动晶体管T1的输出电流传输到发光二极管(LED)的阳极。
此后，当光发射控制信号EM(n)变为高电压时，执行初始化时段和写入时段。
初始化时段可以被划分为用于使驱动晶体管T1的栅电极155的电压初始化的第一初始化时段和用于使发光二极管(LED)的阳极电压初始化的第二初始化时段。
首先，第一初始化时段由第二扫描信号GI(n)控制，第四晶体管T4通过第二扫描信号GI(n)的低电压而导通，并且驱动晶体管T1的栅电极155的电压被初始化为初始化电压VINT。
接着，进行其中向像素电路单元PXC施加数据电压Dm的写入时段。写入时段由第一扫描信号GW(n)控制，第二晶体管T2通过第一扫描信号GW(n) 的低电压而导通，并且数据电压Dm被传输到驱动晶体管T1的输入侧端子。此时，在驱动晶体管T1中，由于施加到栅电极155的初始化电压VINT，数据电压Dm被传输到驱动晶体管T1的输出侧端子。
第三晶体管T3也通过第一扫描信号GW(n)的低电压而导通，使得驱动晶体管T1的输出侧端子的电压通过第三晶体管T3传输到驱动晶体管T1的栅电极155。结果，当驱动晶体管T1的栅电极155的电压逐渐增加，然后增加至比驱动晶体管T1的输入侧端子的电压(例如，数据电压Dm)低驱动晶体管T1的阈值电压的电压时，驱动晶体管T1截止。此时，比数据电压Dm 低驱动晶体管T1的阈值电压的电压被存储在存储电容器Cst中。
在结合图9描述的实施例中，第一初始化时段和写入时段重复3次，并且在写入时段中施加的数据电压Dm之中，在第三写入时段中施加的数据电压Dm是像素电路单元PXC的数据电压，并且在其之前的数据电压是前一像素电路单元PXC的数据电压。首先施加先前的数据电压是通过预充电减少写入时段(1H的时段)的长度的驱动方法。
当第三写入时段结束时，第二初始化时段继续进行。例如，在第二初始化时段中，旁路信号GB(n)作为低电压施加，结果，第七晶体管T7导通以将发光二极管(LED)的阳极电压改变为初始化电压VINT。
此后，随着光发射控制信号EM(n)再次变为低电压，发光时段继续进行。例如，当第五晶体管T5导通时，驱动电压ELVDD被施加到驱动晶体管T1 的输入侧端子，并且基于与驱动晶体管T1的栅电极155的电压的差来产生输出电流。这里，驱动晶体管T1的栅电极155的电压具有比数据电压Dm低驱动晶体管T1的阈值电压的电压，并且阈值电压用于使驱动晶体管T1导通，并且基于驱动电压ELVDD和数据电压Dm的差产生输出电流。该驱动方法具有补偿每个驱动晶体管T1的特性的特性，即使驱动晶体管T1的阈值电压对于每个像素电路单元PXC是不同的。
如上所述，从驱动晶体管T1产生的输出电流穿过由光发射控制信号 EM(n)的低电压导通的第六晶体管T6，并经由二极管连接部分LDE和阳极对应垫LDA1和LDA2传输到发光二极管(LED)的阳极。根据所传输的输出电流的大小来调节发光二极管(LED)的光发射程度。
在图8中，还包括具有分别连接到发光二极管(LED)的阳极和阴极的电极的用于发光二极管(LED)电容器Cled。用于发光二极管(LED)的电容器Cled可以是通过将阳极对应垫LDA1和LDA2或二极管连接部分LDE 与阴极对应垫LDC1和LDC2叠置而形成的电容器，并且可以执行从像素电路单元PXC输出的输出电流被存储到用于发光二极管(LED)的电容器Cled并被保持的功能。根据实施例，可以省略用于发光二极管(LED)的电容器 Cled。
结合图8描述的实施例还包括像素输出测试单元PXCT。
像素输出测试单元PXCT是用于通过在附着单元发光二极管(LED)LDU 之前检查像素电路单元PXC是否适当地产生输出电流来检查单元发光二极管 (LED)LDU是否有缺陷的部件，并且根据实施例，可以不包括像素输出测试单元PXCT。
像素输出测试单元PXCT还包括第八晶体管T8和用于控制第八晶体管 T8的测试信号线157。
第八晶体管T8包括具有沟道、位于沟道两侧的第一区域和第二区域的半导体层以及栅电极，并且可以具有类似于第三晶体管T3和第四晶体管T4 的双栅极结构。例如，在两个第八晶体管T8中，沟道形成在测试信号线157 和半导体层130相遇的部分处，并且测试信号线157和半导体层130相遇的部分形成在两个位置中。在这种情况下，第八晶体管T8的栅电极可以是测试信号线157的一部分。具有双栅极结构的第八晶体管T8的输入侧端子连接到阳极对应垫LDA1和LDA2或二极管连接部分LDE，并且输出侧端子连接到阴极对应垫LDC1和LDC2。结果，如果低电压被施加到测试信号线157，则像素电路单元PXC的输出电流被输入到第八晶体管T8的输入侧端子，然后被输出到输出侧端子。例如，可以检查像素电路单元PXC是否基于流过第八晶体管T8的输出电流正常产生输出电流。
包括这样的像素输出测试单元PXCT的发光显示装置10可以具有与图2 至图4的结构不同的结构，并且通过图10A和图10B描述包括像素输出测试单元PXCT的发光显示装置10。
图10A和图10B是根据实施例的发光显示装置的驱动区域的上布局图。
图10A和图10B将在切割线处切割，并且当基于两幅图的切割线连接时，示出了发光显示装置的驱动区域的上布局图。
与图3相比，在图10A和图10B中，像素输出测试单元PXCT位于在第二方向(y轴方向)上相邻的两个单元发光二极管(LED)LDU之间，从而与图3中形成有多个信号产生单元的位置叠置。结果，为了设置所有四种类型的级EMS、GBS、GIS和GWS，使用与图3相比两倍的行。
此外，像素输出测试单元PXCT和多个信号产生单元交替布置。例如，在左区域10-2或右区域10-3中，对于像素输出测试单元PXCT和多个信号产生单元之中的信号的一个级交替地设置在沿着第二方向(y轴方向)相邻的两个单元发光二极管(LED)LDU之间。更详细地，像素输出测试单元PXCT 位于第一列单元发光二极管(LED)LDU与第二列单元发光二极管(LED) LDU之间，用于光发射信号的级EMS1、EMS2和EMS3位于第二列单元发光二极管(LED)LDU与第三列单元发光二极管(LED)LDU之间，像素输出测试单元PXCT位于第三列单元发光二极管(LED)LDU与第四列单元发光二极管(LED)LDU之间，用于旁路信号的级GBS1、GBS2和GBS3位于第四列单元发光二极管(LED)LDU与第五列单元发光二极管(LED)LDU 之间，像素输出测试单元PXCT位于第五列单元发光二极管(LED)LDU与第六列单元发光二极管(LED)LDU之间，用于第二扫描信号的级GIS1、 GIS2和GIS3位于第六列单元发光二极管(LED)LDU与第七列单元发光二极管(LED)LDU之间，像素输出测试单元PXCT位于第七列单元发光二极管(LED)LDU与第八列单元发光二极管(LED)LDU之间，并且用于第一扫描信号的级GWS1、GWS2和GWS3位于第八列单元发光二极管(LED) LDU与第九列单元发光二极管(LED)LDU之间。
中心区域10-1位于第九列单元发光二极管(LED)LDU之后，并且从图2开始，像素输出测试单元PXCT可以另外形成在单元发光二极管(LED) LDU之间。如图10A中所示，像素输出测试单元PXCT可以稀疏地形成。
在图10A和图10B中，尽管示出了在形成四种类型的级EMS、GBS、GIS和GWS的区域中存在像素输出测试单元PXCT可以一起形成的空间，但是根据实施例，为了形成更密集的单元发光二极管(LED)LDU，像素输出测试单元PXCT会无法定位在具有四种类型的级EMS、GBS、GIS和GWS 中的一种的相邻单元发光二极管(LED)LDU之间。然而，根据实施例，如果存在空间，则像素输出测试单元PXCT和四种类型的级EM、GB、GI和 GWS中的一种可以位于相邻的单元发光二极管(LED)LDU之间，并且可以一起形成。
在下文中，作为实施例，将参照图11描述可以定位有虚设开口60的开口形成区域60A的位置。
图11是示出根据实施例的发光显示装置中可以定位有开口的区域的视图。
在结合图11描述的实施例中，示出了发光显示装置10的中心区域10-1，并且示出了像素电路单元形成区域PXCA和像素输出测试单元PXCT。像素电路单元形成区域PXCA可以表示形成有六个像素电路单元PXC的区域，并且像素输出测试单元PXCT包括对应于三个像素电路单元PXC的第八晶体管 T8，由此一个像素输出测试单元PXCT可以包括三个第八晶体管T8。
根据图11，示出了除了其中形成有像素电路单元PXC的像素电路单元形成区域PXCA和其中形成有像素输出测试单元PXCT的区域之外可以形成其中可以形成有虚设开口60的开口形成区域60A。因此，虚设开口60也可以形成在单元发光二极管(LED)LDU被附着的区域(参照图12的LDUA)、数据线延伸区域DLA和信号线延伸区域SLA中。另外，甚至可以在什么都没有形成的部分中形成虚设开口60。这里，什么都没有形成的部分表示仅形成有绝缘层的区域，并且虚设开口60可以形成在绝缘层中。
虽然虚设开口60可以形成在所有开口形成区域60A中，但是虚设开口 60可以仅形成在图11中所示的开口形成区域60A中的至少一个中。
在根据结合图11描述的实施例的发光显示装置10的左区域10-2和右区域10-3中，虚设开口60可以不形成在定位有信号产生单元的区域中。例如，在未定位每个级EMS、GBS、GIS和GWS的区域中，可以不定位开口形成区域60A。
此外，在根据结合图11描述的实施例的发光显示装置10的上区域10-4 和下区域10-5中，虚设开口60可以不形成在包括解复用器Demux的数据分配单元和定位有静电防止单元ESD的区域中，从而可以不定位开口形成区域 60A。
对于位于开口形成区域60A中的虚设开口60，如图5中所示，可以根据矩阵形成一定尺寸的虚设开口60，并且可以使用具有特定图案的掩模来形成虚设开口60，如图27至图28中所示。另外，虚设开口60可以以各种尺寸和密度形成。
在下文中，参照图12描述用于形成虚设图案的实施例。
图12是示出根据实施例的包括虚设驱动器的发光显示装置的视图。
在结合图12描述的实施例中，示出了发光显示装置10的中心区域10-1，并且图12示出了单元发光二极管(LED)LDU未附着在单元发光二极管(LED) LDU被附着的区域(发光二极管(LED)附着区域LDUA)中的状态。
如图12中所示，还形成了形成有像素电路单元PXC的像素电路单元形成区域PXCA、连接到像素电路单元PXC的数据线延伸的数据线延伸区域 DLA、连接到像素电路单元PXC的信号线延伸的信号线延伸区域SLA以及像素输出测试单元PXCT。具体地，还形成了连接到包括在像素输出测试单元PXCT中的第八晶体管T8的栅电极的测试信号线157。
在其中布置有这些构成元件的中心区域10-1中，与左区域10-2和右区域10-3中的用于信号的级具有相同的图案和虚设开口的虚设驱动器可以形成在多个信号产生单元中包括的用于信号的级所定位的区域中。例如，使用与级EMS、GBS、GIS和GWS中的一个相同的掩模形成相同的图案，并且可以包括虚设开口(参照图27和图28中的60)。虚设驱动器虽然具有与实际级EMS、GBS、GIS和GWS的图案相同的图案，但是因为未施加外部信号或电压而具有不操作的结构。
根据实施例，虚设驱动器可以仅包括每个级EMS、GBS、GIS和GWS 的图案中的一些，并且在这种情况下，可以包括虚设开口。
在中心区域10-1之中，在与左区域10-2相邻的区域中，在根据左区域 10-2的每个级EMS、GBS、GIS和GWS的布置从最左列朝向中心形成虚设驱动器的位置处，光发射信号产生单元的光发射信号的级EMS、旁路信号产生单元的旁路信号的级GBS、第二扫描信号产生单元的第二扫描信号的级 GIS以及第一扫描信号产生单元的第一扫描信号的级GWS可以按顺序形成。此外，可以相同的级沿着第一方向(x轴方向)布置。
在中心区域10-1之中，在与右区域10-3相邻的区域中，根据右区域10-3 的每个级EMS、GBS、GIS和GWS的布置，从最右列朝向中心，用于光发射信号产生单元的光发射信号的级EMS、用于旁路信号产生单元的旁路信号的级GBS、用于第二扫描信号产生单元的第二扫描信号的级GIS以及用于第一扫描信号产生单元的第一扫描信号的级GWS可以按顺序形成。此外，相同的级可以沿着第一方向(x轴方向)布置。
除了像素电路单元形成区域PXCA和像素输出测试单元PXCT之外，虚设开口60可以另外形成在除了定位有虚设驱动器的区域之外的区域中。例如，虚设开口60可以进一步形成在数据线延伸区域DLA、发光二极管(LED) 附着区域LDUA和什么都没有形成的区域中。
如图5中所示，可以根据矩阵形成恒定尺寸的虚设开口60，并且如图27 至图28中所示，还可以使用具有特定图案的掩模来形成虚设开口60。另外，虚设开口60可以以各种尺寸和密度来形成。
在下文中，参照图13至图22更详细地描述包括在多个信号产生单元中的每个级EMS、GBS、GIS和GWS、包括在数据分配单元中的解复用器Demux 以及施加到它们的信号。
首先，将参照图13至图15和图22描述包括在多个信号产生单元中的光发射信号的级EMS。
将参照图13描述用于光发射信号的级EMS的电路结构。
图13是根据实施例的用于光发射信号的级的电路图。
根据实施例的用于每个光发射信号的级包括高电平输出单元2551、低电平输出单元2552、第一节点第一控制器2553、第一节点第二控制器2554、第二节点第一控制器2555、第二节点第二控制器2556、第三节点控制器2557、第一连接部分2558、第二连接部分2559和2-1节点存储单元2552-1。
用于每个光发射信号的级的核心结构描述如下。
高电平输出单元2551是输出光发射信号的高电压VGH的部分，并且低电平输出单元2552是输出光发射信号的低电压VGL的部分。高电平输出单元2551和低电平输出单元2552连接到输出端子OUT，并且当从高电平输出单元2551输出高电压VGH时，低电平输出单元2552不输出，而当从低电平输出单元2552输出低电压VGL时，高电平输出单元2551不输出。
根据第一节点EM_QB的电压来控制高电平输出单元2551，并且第一节点EM_QB的电压由第一节点第一控制器2553和第一节点第二控制器2554 控制。
根据第二节点SR_Q的电压来控制低电平输出单元2552，并且第二节点 SR_Q的电压由第二节点第一控制器2555控制。例如，低电平输出单元2552 通过第二连接部分2559连接到第二节点SR_Q，从而根据2-1节点SR_Q_F 的电压而被控制。然而，由于包括在第二连接部分2559中的212晶体管T212 作为控制端子接收低电压VGL并且保持导通状态，因此实际上根据第二节点 SR_Q的电压来控制低电平输出单元2552。
第一节点第二控制器2554由第三节点SR_QB的电压控制，并且第三节点SR_QB的电压由第三节点控制器2557控制。例如，第一节点第二控制器 2554通过第一连接部分2558连接到第三节点SR_QB，并且根据3-1节点 SR_QB_F的电压而被控制。然而，由于包括在第一连接部分2558中的211 晶体管T211作为控制端子接收低电压VGL并保持导通状态，因此实际上，根据第三节点SR_QB的电压来控制第一节点第二控制器2554。
图13的用于光发射信号的级接收两个时钟信号EM_CLK1和EM_CLK2，并且连接下一行中的用于光发射信号的级，使得两个时钟信号被交换和输入。此外，用于光发射信号的级被示出为通过输入端子(在下文中，输入端子也可以称为输入侧端子)接收FLM信号(在下文中，也称为起始信号)，但是如果存在用于前一光发射信号的级(用于光发射信号的前一级)，则用于光发射信号的所述级的输出可以被输入到输入级。
每个光发射信号的级的每个部分更详细地描述如下。
高电平输出单元2551包括209晶体管T209，209晶体管T209的栅电极连接到第一节点EM_QB，其输入侧端子连接到高电压VGH端子，并且其输出侧端子连接到输出端子OUT。结果，当第一节点EM_QB的电压为低电压时，高电压VGH被输出到输出端子OUT，并且当第一节点EM_QB的电压为高电压时，晶体管T209截止，然后不发生输出。
低电平输出单元2552包括210晶体管T210，210晶体管T210的栅电极连接到2-1节点SR_Q_F，其输入侧端子连接到低电压VGL端子，并且其输出侧端子连接到输出端子OUT。结果，当2-1节点SR_Q_F的电压为低电压时，低电压VGL被输出到输出端子OUT，并且当2-1节点SR_Q_F的电压高时，晶体管T210不产生任何输出。由于包括在第二连接部分2559中的212晶体管T212作为控制端子接收低电压VGL并且保持导通状态，因此2-1节点SR_Q_F的电压具有与第二节点SR_Q的电压基本相同的电压。因此，低电平输出单元2552由第二节点SR_Q控制。
现在将描述控制第一节点EM_QB的电压的第一节点第一控制器2553和第一节点第二控制器2554。
第一节点第一控制器2553包括一个晶体管(208晶体管T208)和一个电容器(201电容器Ca201)。晶体管T208的栅电极连接到第二节点SR_Q，其输入侧端子连接到高电压VGH端子，并且其输出侧端子连接到第一节点 EM_QB。当第二节点SR_Q具有低电压时，208晶体管T208将高电压VGH 传输到第一节点EM_QB。因此，第一节点第一控制器2553用于将第一节点EM_QB的电压改变为高电压VGH。201电容器Ca201的两个电极分别连接到晶体管T208的输入侧端子和输出侧端子，从而201电容器Ca201连接在第一节点EM_QB与高电压VGH端子之间。因此，201电容器Ca201用于存储并保持第一节点EM_QB的电压。
在实施例中，第一节点第二控制器2554包括两个晶体管(206晶体管 T206和207晶体管T207)和一个电容器(202电容器Ca202)。206晶体管 T206的栅电极连接到第一时钟输入端子(在图13中施加有EM_CLK2的输入端子)，其输出侧端子连接到第一节点EM_QB，并且其输入侧端子连接到第四节点EM_C。207晶体管T207的栅电极连接到3-1节点SR_QB_F，其输出侧端子连接到第四节点EM_C，并且其输入侧端子连接到第一时钟输入端子(图13中EM_CLK2施加的输入端子)。由于包括在第一连接部分2558中的211晶体管T211接收低电压VGL并且保持导通状态，因此3-1节点 SR_QB_F的电压具有与第三节点SR_QB的电压基本相同的电压。因此，207 晶体管T207由第三节点SR_QB控制。因此，第一节点第二控制器2554具有在第三节点SR_QB的电压和输入到第一时钟输入端子的时钟信号 EM_CLK2的电压具有低电压时将第一节点EM_QB的电压改变为时钟信号 EM_CLK2的低电压的功能。202电容器Ca202连接在3-1节点SR_QB_F与第四节点EM_C之间，并且可以通过使用这两个节点之间的电压差来减小两个端子处的电压变化。
现在将描述控制第二节点SR_Q的电压的第二节点第一控制器2555、第二节点第二控制器2556和2-1节点存储单元2552-1。
第二节点第一控制器2555由一个晶体管(201晶体管T201)组成。201 晶体管T201的栅电极连接到第二时钟输入端子(在图13中施加有EM_CLK1 的输入端子)，其输入侧端子连接到起始信号输入端子(施加有起始信号EM_FLM的输入端子或用于前一光发射信号的级的输出被输入到的输入端子)，并且其输出侧端子连接到第二节点SR_Q。当施加到第二时钟输入端子 (图13中EM_CLK1施加到的输入端子)的时钟信号EM_CLK1是低电压时， 201晶体管T201将第二节点SR_Q的电压改变为起始信号EM_FLM或用于前一光发射信号的级的输出信号的电压。例如，第二节点第一控制器2555具有根据时钟信号EM_CLK1将第二节点SR_Q的电压改变为进位信号(起始信号EM_FLM或用于前一光发射信号的级的输出信号)的功能。
包括在第二连接部分2559中的212晶体管T212作为控制端子接收低电压VGL，并且保持导通状态，并且2-1节点SR_Q_F的电压具有与第二节点 SR_Q的电压相同的电压。
由于2-1节点SR_Q_F的电压是控制低电平输出单元2552的210晶体管 T210的电压，因此通过2-1节点存储单元2552-1存储和稳定2-1节点SR_Q_F 的电压。例如，2-1节点存储单元2552-1包括203电容器Ca203，并且203 电容器Ca203连接在第一时钟输入端子(图13中施加有EM_CLK2的输入端子)与2-1节点SR_Q_F之间。由于包括在第二节点第一控制器2555中的201 晶体管T201仅在EM_CLK1为低电压时操作，因此在高电压的情况下，第二节点SR_Q和2-1节点SR_Q_F可以浮置，使得203电容器Ca203具有通过使用具有反相信号的EM_CLK1和EM_CLK2的低电压来保持2-1节点 SR_Q_F的电压较低的功能。
第二节点第二控制器2556包括两个晶体管(202晶体管T202和203晶体管T203)。202晶体管T202的栅电极连接到第三节点SR_QB，其输入侧端子连接到高电压VGH端子，并且其输出侧端子连接到第五节点EM_A。203 晶体管T203的栅电极连接到第一时钟输入端子(在图13中施加有EM_CLK2 的输入端子)，其输入侧端子连接到第五节点EM_A，并且其输出侧端子连接到第二节点SR_Q。当EM_CLK2和第三节点SR_QB都具有低电压时，第二节点第二控制器2556用于将第二节点SR_Q改变为高电压。
现在将描述控制第三节点SR_QB的电压的第三节点控制器2557。
第三节点控制器2557包括两个晶体管(204晶体管T204和205晶体管T205)。204晶体管T204的控制端子连接到第二节点SR_Q，其输入端子连接到第二时钟输入端子(图13中EM_CLK1施加的输入端子)，并且其输出侧端子连接到第三节点SR_QB。根据图13，204晶体管T204包括两个晶体管，并且其每个控制端子连接到第二节点SR_Q以同等地操作，并且具有其中一个晶体管的输入端子和另一晶体管的输出侧端子彼此连接的结构。205晶体管T205的控制端子连接到第二时钟输入端子(在图13中EM_CLK1施加到的输入端子)，其输入端子连接到低电压VGL端子，并且其输出侧端子连接到第三节点SR_QB。205晶体管T205用于使第三节点SR_QB的电压为低电压VGL，并且204晶体管T204用于在第二节点SR_Q具有低电压时将第三节点SR_QB的电压改变为时钟信号EM_CLK1的电压。
与上述不同，输入侧端子和输出侧端子可以根据将连接的电压的大小相反地命名。
根据施加到分别施加有两个时钟信号的两个时钟输入端子的信号以及施加到起始信号输入端子的信号来确定具有这样的配置的用于光发射信号的级的操作。施加到用于光发射信号的级的信号包括并示出在图22中，并且使用 EM_CLK1、EM_CLK2、EM_FLM和EM(1)的用于光发射信号的级的操作如下图22中所示。
图22示出了两个时钟信号EM_CLK1和EM_CLK2以及起始信号 EM_FLM，并且还示出了根据其作为输出信号的EM(1)。例如，用于光发射信号的级输出从输入起始信号EM_FLM延迟1H的信号。从用于光发射信号的级输出的光发射控制信号不仅施加到光发射信号线153，而且还作为起始信号EM_FLM施加到下一行中的用于光发射信号的级。
基于图22的信号的图13的用于光发射信号的级的操作描述如下。
在下文中，用于光发射信号的级被广义地分类为当起始信号EM_FLM具有高电压时的情况和起始信号EM_FLM具有低电压时的情况，并且描述在每个分类中根据时钟信号的电压电平的变化的操作。
首先，作为高电压被施加到用于光发射信号的级的起始信号输入端子的情况，描述了其中输入到第一时钟输入端子的时钟信号EM_CLK2具有高电压并且输入到第二时钟输入端子的时钟信号EM_CLK1具有低电压的情况 (在下文中，称作第一种情况)的操作。
206晶体管T206由于高电压的时钟信号EM_CLK2而截止，第一节点EM_QB不改变为低电压，并且203晶体管T203也保持截止状态，从而第二节点第二控制器2556不操作，并且第二节点SR_Q不改变为高电压。
由于时钟信号EM_CLK1的低电压，201晶体管T201和205晶体管T205 导通。
输入到起始信号输入端子的高电压的起始信号EM_FLM通过201晶体管 T201被施加到第二节点SR_Q和2-1节点SR_Q_F，从而第二节点SR_Q和 2-1节点SR_Q_F被改变为高电压。由于2-1节点SR_Q_F的高电压，210晶体管T210截止。此外，由于第二节点SR_Q的高电压，208晶体管T208和 204晶体管T204截止。
由于205晶体管T205导通，所以低电压VGL被施加到第三节点SR_QB 和3-1节点SR_QB_F。在这种情况下，当第二节点SR_Q具有高电压时，204 晶体管T204截止，从而第三节点SR_QB和3-1节点SR_QB_F的电压由205 晶体管T205控制并改变为低电压VGL。
202晶体管T202由于第三节点SR_QB的低电压而导通，使得高电压 VGH被施加到第五节点EM_A；然而，由于203晶体管T203通过高电压的时钟信号EM_CLK2截止，所以第二节点SR_Q不改变为高电压。
207晶体管T207通过3-1节点SR_QB_F的低电压导通。当207晶体管 T207导通时，高电压的时钟信号EM_CLK2被施加到第四节点EM_C。结果，高电压(第四节点EM_C的电压)和低电压(3-1节点SR_QB_F的电压)被施加到电容器Ca202的两端。此外，207晶体管T207导通；然而，由于206 晶体管T206通过高电压的时钟信号EM_CLK2截止，所以第一节点EM_QB 的电压不改变。此外，由于208晶体管T208截止，所以第一节点EM_QB的电压即使在高电压VGH的情况下也不改变，并且保持现有的电压电平。
例如，当用于光发射信号的级是第一级时，第一节点EM_QB的电压不改变，并且保持现有的电压电平。例如，当用于光发射信号的级通过209晶体管T209输出高电压VGH时，它可以连续地输出高电压VGH。此时，由于第二节点SR_Q和2-1节点SR_Q_F具有高电压，所以不通过210晶体管T210 输出低电压。
现在将描述用于光发射信号的级的第二种情况。也就是说，作为高电压被施加到用于光发射信号的级的起始信号输入端子的情况，将描述其中输入到第一时钟输入端子的时钟信号EM_CLK2具有低电压并且输入到第二时钟输入端子的时钟信号EM_CLK1具有高电压的情况(在下文中，称作第二种情况)的操作。
首先，201晶体管T201和205晶体管T205通过高电压的时钟信号 EM_CLK1截止。
201晶体管T201截止，然后第二节点SR_Q和2-1节点SR_Q_F的电压不改变。此外，第三节点SR_QB和3-1节点SR_QB_F的电压不随着晶体管 T205截止而改变。
206晶体管T206由于低电压时钟信号EM_CLK2而导通。此时，207晶体管T207通过3-1节点SR_QB_F的电压(例如，存储在202电容器Ca202 中的电压)而导通。结果，低电压的时钟信号EM_CLK2被施加到第一节点 EM_QB，然后第一节点EM_QB的电压被改变为低电压。因此，当用于光发射信号的级是第二种情况时，第一节点EM_QB的电压改变为低电压，然后高电压VGH的输出通过209晶体管T209开始。
在一些实施例中，第二节点SR_Q和2-1节点SR_Q_F通过第二节点第二控制器2556改变为高电压。例如，203晶体管T203由于低电压的时钟信号EM_CLK2而导通，并且202晶体管T202也通过第三节点SR_QB的电压 (例如，存储到202电容器Ca202的3-1节点SR_QB_F的电压)而导通，然后高电压VGH被传输到第二节点SR_Q。结果，210晶体管T210截止，然后不输出低电压。
现在将描述用于光发射信号的级的第三种情况。也就是说，作为低电压被施加到用于光发射信号的级的起始信号输入端子的情况，现在将描述其中输入到第一时钟输入端子的时钟信号EM_CLK2具有高电压并且输入到第二时钟输入端子的时钟信号EM_CLK1具有低电压的情况(在下文中，称为第三种情况)的操作。
由于高电压时钟信号EM_CLK2，206晶体管T206截止，使得第一节点 EM_QB不改变为低电压，并且203晶体管T203也截止，使得第二节点SR_Q 也具有高电压。
201晶体管T201和205晶体管T205由于低电压时钟信号EM_CLK1而导通。
通过201晶体管T201输入到起始信号输入端子的低电压的起始信号 EM_FLM被施加到第二节点SR_Q和2-1节点SR_Q_F，然后第二节点SR_Q 和2-1节点SR_Q_F被改变为低电压。由于2-1节点SR_Q_F的低电压，210 晶体管T210导通并开始输出低电压VGL。
此外，208晶体管T208和204晶体管T204由于第二节点SR_Q的低电压而导通。在它们之中，208晶体管T208导通，因此第一节点EM_QB改变为高电压VGH，并且209晶体管T209截止。
由于205晶体管T205导通，所以低电压VGL被施加到第三节点SR_QB 和3-1节点SR_QB_F。此时，204晶体管T204也通过第二节点SR_Q的低电压而导通，并且第三节点SR_QB和3-1节点SR_QB_F的电压由205晶体管 T205和204晶体管T204控制并改变为低电压VGL。
202晶体管T202由于第三节点SR_QB的低电压而导通，但是203晶体管T203由于高电压时钟信号EM_CLK2而截止，并且第二节点SR_Q不变为高电压。
由于3-1节点SR_QB_F的低电压，207晶体管T207导通。然而，因为 206晶体管T206由于高电压时钟信号EM_CLK2而截止，所以第一节点 EM_QB的电压不改变。
例如，当用于光发射信号的级是第三种情况时，第一节点EM_QB的电压被改变为高电压VGH，使得209晶体管T209不操作，并且第二节点SR_Q 和2-1节点SR_Q_F被改变为低电压，并且低电压VGL通过210晶体管T210 开始输出。
现在将描述用于光发射信号的级的第四种情况。也就是说，作为低电压被施加到用于光发射信号的级的起始信号输入端子的情况，现在将描述其中输入到第一时钟输入端子的时钟信号EM_CLK2具有低电压并且输入到第二时钟输入端子的时钟信号EM_CLK1具有高电压的情况(在下文中，被称为第四种情况)的操作。
首先，201晶体管T201和205晶体管T205由于高电压时钟信号 EM_CLK1而截止。
201晶体管T201截止并且第二节点SR_Q和2-1节点SR_Q_F的电压不改变。此外，第三节点SR_QB和3-1节点SR_QB_F的电压不随着205晶体管T205截止而改变。
206晶体管T206由于低电压时钟信号EM_CLK2而导通。此时，207晶体管T207可以通过3-1节点SR_QB_F的电压(例如，存储在202电容器Ca202 中的电压)而导通。结果，可以施加低电压的时钟信号EM_CLK2，但是由于第二节点SR_Q的低电压，208晶体管T208保持导通状态，因此第一节点 EM_QB被连续地施加高电压VGH并且电压不改变。
因此，当用于光发射信号的级是第四种情况时，第一节点EM_QB的电压保持为高电压，然后209晶体管T209不操作，并且由于第二节点SR_Q和 2-1节点SR_Q_F可以保持现有存储的低电压，所以210晶体管T210继续其先前的操作并输出低电压。
通过如上所述的基本操作，输入到输入端子的起始信号EM_FLM延迟 1H并且可以作为光发射控制信号输出。输出的光发射控制信号不仅被施加到光发射信号线153，而且还作为起始信号EM_FLM被施加到下一行中的用于光发射信号的级。
在下一行的用于光发射信号的级中，时钟信号EM_CLK1被施加到施加到有时钟信号EM_CLK2的第一时钟输入端子，并且时钟信号EM_CLK2被施加到施加有时钟信号EM_CLK1的第二时钟输入端子。
在下文中，将参照图14和图15描述根据实施例的用于光发射信号的级的更详细的结构。
图14是根据实施例的用于光发射信号的级的布局图。图15是根据实施例的用于光发射信号的级的剖视图。
在图14中，由正方形中的x表示的标记表示位于绝缘层上的开口，并且允许上导电层与下导电层彼此电连接。
包括在用于光发射信号的级中的晶体管和电容器的剖面结构相同。
与图15中所示的210晶体管类似，包括在用于光发射信号的级中的每个晶体管包括位于基底110上的半导体层C210、第一绝缘层140和栅电极，沟道位于半导体层C210和栅电极彼此叠置的部分处，并且经等离子体处理或掺杂并制成导体的源区和漏区位于半导体层之中的沟道的两侧。该层叠结构由基底110、半导体层、第一绝缘层140、第一栅极导电层、第二绝缘层141、第二栅极导电层、第三绝缘层142、第一数据导电层和第四绝缘层143形成。
第一栅极导电层包括所有晶体管的栅电极。
201晶体管T201的栅电极G201延伸并电连接到施加有时钟信号CLK1 的第二时钟布线2103。半导体层C201包括沟道、源区和漏区。半导体层C201 的一侧电连接到连接线2205，起始信号EM_FLM或用于前一光发射信号的级的输出被传输到连接线2205，并且另一侧连接到连接部分2301，连接部分 2301电连接到204晶体管T204的栅电极G204。连接部分2301位于第一数据导电层中。201晶体管T201通过连接部分2301连接到208晶体管T208和212晶体管T212，并且半导体层C201直接延伸并且还连接到203晶体管T203。
202晶体管T202的栅电极G202延伸并电连接到用于连接204晶体管 T204和211晶体管T211的连接部分2302。半导体层C202的一侧电连接到施加有高电压VGH的高电压布线2101，并且另一侧直接连接到203晶体管 T203的半导体层C203。栅电极G202进一步延伸并电连接到连接部分2303，并且还电连接到204晶体管T204和205晶体管T205。连接部分2302和2303 位于第一数据导电层中。
203晶体管T203的栅电极G203延伸并通过连接部分2304电连接到206 晶体管T206、207晶体管T207和203电容器Ca203。半导体层C203的一侧连接到连接部分2301，201晶体管T201和半导体层C203直接延伸以被连接，并且半导体层C203的另一侧延伸并直接连接到202晶体管T202的半导体层。连接部分2304位于第一数据导电层中。
204晶体管T204的栅电极G204由两部分组成，连接到201晶体管T201 的一侧，同时电连接到连接部分2301，并且另外延伸以电连接到208晶体管 T208的栅电极G208和212晶体管T212的一侧。半导体层C204的一侧连接到连接部分2303以连接到205晶体管T205的一侧，并且还另外连接到202 晶体管T202的栅电极G202和211晶体管T211的一侧。半导体层C204的另一侧通过连接部分2305电连接到205晶体管T205的一个端子和施加有时钟信号CLK1的第二时钟布线2103。连接部分2305位于第一数据导电层中。
205晶体管T205的栅电极G205延伸以电连接到施加有时钟信号CLK1 的第二时钟布线2103，并且另外延伸到201晶体管T201的栅电极G201。半导体层C205的一侧电连接到施加有低电压VGL的低电压布线2102，并且另一侧通过连接部分2303电连接到204晶体管T204、202晶体管T202的栅电极G202和211晶体管T211的一个端子。
206晶体管T206的栅电极G206电连接到连接部分2304，通过203电容器Ca203电连接到施加CLK2时钟信号的第一时钟布线2104，并且通过连接部分2304电连接到203晶体管T203的栅电极G203和207晶体管T207的一个端子。半导体层C206的一侧连接到连接部分2307以连接到201电容器Ca201、208晶体管T208的一侧和209晶体管T209的栅电极G209，并且另一侧直接延伸以连接到207晶体管T207的一侧并通过连接部分2308电连接到202电容器Ca202。连接部分2307和2308位于第一数据导电层中。
207晶体管T207的栅电极G207延伸以形成202电容器Ca202的一个电极，并且连接到连接部分2309以连接到211晶体管T211的一端。半导体层 C207的一侧连接到连接部分2304，以连接到206晶体管T206的栅电极G206 和203晶体管T203的栅电极G203，并且电连接到第一时钟布线2104，CLK2 时钟信号通过203电容器Ca203施加到第一时钟布线2104。另一侧直接延伸以连接到206晶体管T206的一侧，并且连接到连接部分2308以电连接到202 电容器Ca202的另一电极202。
208晶体管T208的栅电极G208延伸以连接到212晶体管T212的一侧，并且通过连接部分2301电连接到201晶体管T201的一侧和204晶体管T204 的栅电极G204。半导体层C208的一侧连接到连接部分2306以连接到201 电容器Ca201和206晶体管T206的一侧，并且另一侧连接到连接部分2310 和连接部分2101-1以电连接到施加有高电压VGH的高电压布线2101，并且延伸到202晶体管T202的一个端子。连接部分2306和2310位于第一数据导电层中，连接部分2101-1位于第二栅极导电层中。
209晶体管T209的栅电极G209被划分为多个(在图14中由四个栅电极组成)，延伸以连接到201电容器Ca201，并且通过连接部分2307连接到 206晶体管T206的一侧。半导体层C209的一侧通过输入侧电极SD209和连接部分2101-2电连接到高电压布线2101，并且另一侧连接到输出布线2201。输入侧电极SD209位于第一数据导电层中，连接部分2101-2位于第二栅极导电层中。
210晶体管T210的栅电极G210被划分为多个(在图14中由四个栅电极组成)，并且通过连接部分2311连接到203电容器Ca203，并且向另一侧延伸以连接到212晶体管T212的一个端子。半导体层C210的一侧通过输入侧电极SD210电连接到低电压布线2102，并且另一侧连接到输出布线2201。输入侧电极SD210位于第一数据导电层中。
输出布线2201通过延伸连接线2202和连接部分2202-1电连接到光发射信号线153，连接部分2202-1位于第一栅极导电层中，并且连接线2202位于第一数据导电层中。
211晶体管T211的栅电极G211延伸以电连接到低电压布线2102，半导体层C211的一侧连接到连接部分2309以连接到202电容器Ca202和207晶体管T207的一个端子，并且另一侧通过连接部分2302连接到202晶体管T202 的栅电极G202、204晶体管T204的一个端子和205晶体管T205的一个端子。
212晶体管T212的栅电极G212延伸以电连接到低电压布线2102，半导体层C212的一侧电连接到210晶体管T210的栅电极G210，并且另一侧电连接到201晶体管T201的一侧、203晶体管T203的一侧、204晶体管T204 的栅电极G204和208晶体管T208的栅电极。
如图15中所示的203电容器Ca203一样，电容器Ca201、Ca202和Ca203 具有包括第一栅极导电层和第二栅极导电层作为两个电极以及位于其间的第二绝缘层141作为介电材料的剖面结构。
在201电容器Ca201中，一个电极2212连接到高电压布线2101，并且另一电极2211延伸以连接到209晶体管T209的栅电极G209、206晶体管T206 的一个端子和208晶体管T208的一个端子。
在202电容器Ca202中，一个电极2222通过连接部分2308连接到206 晶体管T206的一个端子和207晶体管T207的一个端子，另一电极2221延伸以连接到207晶体管T207的栅电极G207并通过连接部分2309连接到211 晶体管T211的一个端子。
在203电容器Ca203中，一个电极2232通过连接部分2304电连接到203 晶体管T203的栅电极G203、206晶体管T206的栅电极G206、晶体管T207 的一个端子207以及施加有CLK2时钟信号的第一时钟布线2104，并且另一电极2231通过连接部分2311连接到210晶体管T210的栅电极G210。
在下文中，将参照图16至图18和图22描述包括在多个信号产生单元中的用于扫描信号的级。用于扫描信号的级可以针对用于第一扫描信号GWS 的级、用于第二扫描信号GIS的级和用于旁路信号的级GBS共用，并且是相同的级，但是输入时钟信号和起始信号是不同的以产生不同的输出。
例如，在图22中，当用于扫描信号的级被用作用于第二扫描信号GIS 的级时，CLK1和CLK2作为时钟信号被施加，并且GI_FLM作为起始信号被施加。
另一方面，在图22中，当用于扫描信号的级用作用于第一扫描信号GWS 的级时，CLK1和CLK2可以作为时钟信号被施加，并且比GI_FLM晚1H的信号作为起始信号被施加。这是因为第一扫描信号GW(1)是比第二扫描信号 GI(1)晚1H的信号。
此外，在图22中，当用于扫描信号的级用作用于旁路信号的级GBS时， CLK1和CLK2作为时钟信号被施加，并且GB_FLM作为起始信号被施加。
另一方面，当用于扫描信号的级用作用于第一扫描信号GWS的级、用于第二扫描信号GIS的级及用于旁路信号的级GBS时，可以交换时钟信号输入到的输入端子。例如，在当前行的用于扫描信号的级中，如果时钟信号CLK1 被施加到第一输入端子，则时钟信号CLK2被施加到第二输入端子；然而，在下一行的用于扫描信号的级中，时钟信号CLK2被施加到第一输入端子，并且时钟信号CLK1被施加到第二输入端子。
在下文中，将参照图16描述用于扫描信号的级的电路结构。
图16是根据实施例的用于扫描信号的级的电路图。
根据本实施例的用于每个扫描信号的级包括高电平输出单元3551、低电平输出单元3552、第一节点第一控制器3555、第一节点第二控制器3556、第二节点第一控制器3553、第二节点第二控制器3554和第一连接部分3557。
针对每个扫描信号的级的核心结构描述如下。
高电平输出单元3551是输出扫描信号的高电压VGH的部件，并且低电平输出单元3552是输出扫描信号的低电压VGL的部件。高电平输出单元3551 和低电平输出单元3552连接到输出端子OUT，并且当从高电平输出单元3551 输出高电压VGH时，低电平输出单元3552输出，而当从低电平输出单元3552 输出低电压VGL时，高电平输出单元3551不输出。
根据第一节点QB的电压控制高电平输出单元3551，并且第一节点QB 的电压由第一节点第一控制器3555和第一节点第二控制器3556控制。
低电平输出单元3552由第二节点Q的电压控制，并且第二节点Q的电压由第二节点第一控制器3553和第二节点第二控制器3554控制。例如，低电平输出单元2552通过第一连接部分3557连接到第二节点Q，因此根据2-1 节点QF的电压对其进行控制。然而，由于包括在第一连接部分3557中的308 晶体管T308作为控制端子接收低电压VGL，因此保持导通状态，因此实际上根据第二节点Q的电压控制低电平输出单元3552。
图16的用于扫描信号的级接收两个时钟信号CLK1和CLK2，并且连接下一行中的用于扫描信号的级，使得两个时钟信号被交换和输入。用于此外，图16的扫描信号的级被示出为通过输入端子接收起始信号(FLM信号)，但是当存在用于扫描信号的前一级(用于前一扫描信号的级)时，用于扫描信号的前一级的输出可以被输入到输入端子。
用于扫描信号的级的每个部分处的更详细的信息描述如下。
高电平输出单元3551包括306晶体管T306和301电容器Ca301。306 晶体管T306的栅电极连接到第一节点QB，输入侧端子连接到高电压VGH 端子，并且输出侧端子连接到输出端子OUT。结果，当第一节点QB的电压为低电压时，高电压VGH被输出到输出端子OUT，并且当第一节点QB的电压为高电压时，306晶体管T306截止并且不发生输出。高电压VGH被施加到301电容器Ca301的一个端子，另一端子连接到第一节点QB以用于保持第一节点QB的电压。
低电平输出单元3552包括307晶体管T307和302电容器Ca302。307 晶体管T307的栅电极连接到2-1节点QF，输入侧端子连接到施加第一时钟信号CLK1的第一输入端子，并且输出侧端子连接到输出端子OUT。结果，当2-1节点QF的电压为低电压时，第一时钟信号CLK1的电压被输出到输出端子OUT，并且当2-1节点QF的电压为高电压时，307晶体管T307不产生任何输出。这里，为了使2-1节点QF成为低电压，必须向第二节点Q施加低电压作为起始信号FLM，并且施加到2-1节点QF的低电压存储在302电容器Ca302中，此时，第一时钟信号CLK1的电压输出到输出端子OUT。包括在第一连接部分3557中的308晶体管T308从控制端子接收低电压VGL，并且保持接通状态，因此2-1节点QF的电压具有与第二节点Q的电压基本相同的电压。因此，低电平输出单元3552由第二节点SR_Q控制。302电容器Ca302的一个端子连接到输出端子OUT，另一端子连接到2-1节点QF，从而用于存储和保持2-1节点QF的电压。
现在将描述用于控制第一节点QB的电压的第一节点第一控制器3555和第一节点第二控制器3556。
第一节点第一控制器3555包括304晶体管T304。304晶体管T304的栅电极连接到第二节点Q，其输入侧端子连接到施加有第二时钟信号CLK2的第一输入端子，并且其输出侧端子连接到第一节点QB。结果，根据第二节点 Q的电压来控制第一节点QB的电压，并且在一些实施例中，第一节点QB 的电压被改变为时钟信号的高电压。
第一节点第二控制器3556包括305晶体管T305。305晶体管T305的栅电极连接到施加有第二时钟信号CLK2的第一输入端子，其输入侧端子接收低电压VGL，并且其输出侧端子连接到第一节点QB。结果，根据输入到第一输入端子的第二时钟信号CLK2，第一节点QB的电压改变为低电压VGL。
现在将描述用于控制第二节点Q的电压的第二节点第一控制器3553和第二节点第二控制器3554。
第二节点第一控制器3553包括301晶体管T301。301晶体管T301的栅电极连接到施加有第二时钟信号CLK2的第一输入端子，其输入侧端子连接到起始信号输入端子(起始信号(FLM信号)或用于前一扫描信号的级的输出输入到的输入端子)，并且其输出侧端子连接到第二节点Q。301晶体管T301 可以由两个晶体管组成，栅电极以相同的方式连接到第一输入端子，一个晶体管的输入侧端子连接到起始信号输入端子，并且另一晶体管的输出侧端子连接到第二节点Q，并且一个晶体管的输出侧端子和另一晶体管的输入侧端子可以彼此连接。结果，根据输入到第一输入端子的第二时钟信号CLK2，第二节点Q的电压被改变为输入到起始信号输入端子的电压。
第二节点第二控制器3554包括302晶体管T302和303晶体管T303。302 晶体管T302的栅电极连接到第一节点QB)，其输入侧端子接收高电压VGH，并且其输出侧端子连接到303晶体管T303的输入侧端子。303晶体管T303 的栅电极连接到施加有第一时钟信号CLK1的第二输入端子，其输入侧端子连接到302晶体管T302的输出侧端子，并且其输出侧端子连接到第二节点Q。结果，当第一节点QB具有低电压并且第一时钟信号CLK1具有低电压时，第二节点Q变为高电压VGH。因此，当第一节点QB具有低电压VGL并且第一时钟信号CLK1具有低电压时，第二节点Q的电压具有高电压VGH。
与上述不同，输入侧端子和输出侧端子可以根据将施加的电压的大小相反地命名。
根据施加到分别施加有两个时钟信号的两个时钟输入端子和起始信号输入端子的信号来确定具有这样的配置的用于扫描信号的级的操作。
当用于扫描信号的级用作用于第一扫描信号GWS的级、用于第二扫描信号GIS的级以及用于旁路信号的级GBS时，CLK1和CLK2用作如图22 中所示的时钟信号，并且另外施加不同的起始信号作为起始信号。例如，图 22示出了GI_FLM作为在用于它的级用作用于第二扫描信号GIS的级的情况下施加的开始信号和GB_FLM作为在用于它的级用作用于旁路信号的级 GBS的情况下施加的开始信号。同时，当用于它的级用作用于第一扫描信号 GWS的级时，施加比GI_FLM晚1H的信号作为起始信号。
由于操作没有差异，因此通过使用图22的CLK1、CLK2和GI_FLM来关注和描述三个级之中的用作用于第二扫描信号GIS的级的情况。
根据306晶体管T306和307晶体管T307的操作来输出用于扫描信号的级的输出端子OUT的输出。
当305晶体管T305导通时，由于第一节点QB具有低电压VGL，所以输出高电压VGH的306晶体管T306将高电压VGH输出到输出端子OUT。晶体管T305的导通仅在施加到第一输入端子的第二时钟信号CLK2具有低电压时发生。因此，如果施加到第一输入端子的第二时钟信号CLK2具有低电压，则用于扫描信号的级输出高电压VGH。
当第二时钟信号CLK2为低电压时，301晶体管T301也导通，并且起始信号FLM或用于扫描信号的前一级的输出被传输到第二节点Q和2-1节点 QF，并存储到302电容器Ca302。此时，如果起始信号FLM或用于扫描信号的前一级的输出具有高电压，则307晶体管T307不导通且不操作。然而，当起始信号FLM或用于扫描信号的前一级的输出具有低电压时，307晶体管T307导通以输出第一时钟信号CLK1。如果第二时钟信号CLK2具有低电压，则第一时钟信号CLK1具有高电压，因此用于扫描信号的级的输出端子OUT 输出高电压。然而，当第二时钟信号CLK2具有高电压时，307晶体管T307 此时通过存储在302电容器Ca302中的低电压而导通，并且此时输出第一时钟信号CLK1(即，低电压)。
因此，在用于扫描信号的级中，当第二时钟信号CLK2具有低电压时，起始信号FLM或用于扫描信号的前一级的输出被存储到302电容器Ca302，然后当第二时钟信号CLK2具有高电压时，低电压的第一时钟信号CLK1通过307晶体管T307输出。因此，在输入与输出之间相差一个时钟信号，并且输出延迟了一个时钟信号宽度1H的信号。
参照图22，GI_FLM起始信号在波形上与输出的第二扫描信号GI(1)具有不同，然而，由于在用于扫描信号的级的操作中实际使用的GI_FLM起始信号仅是当第二时钟信号CLK2具有低电压时的电压，所以施加GI_FLM作为起始信号或者施加前一级的第二扫描信号GI(n)，并且产生相同的输出。
此外，在一些实施例中，对于第一扫描信号GW(n)和第二扫描信号GI(n)，在一帧中存在三个低电压，但是对于旁路信号GB(n)，在一帧中仅存在一个低电压。然而，根据实施例，在一帧中所有第一扫描信号GW(n)、第二扫描信号GI(n)和旁路信号GB(n)中可以仅存在一个低电压。
在下文中，参照图17和图18描述用于扫描信号的级的结构。
图17是根据实施例的用于扫描信号的级的布局图。图18是根据实施例的用于扫描信号的级的剖视图。
在图17中，由正方形中的x表示的标记表示位于绝缘层中使得上导电层和下导电层彼此电连接的开口。
如图18中所示的306晶体管T306一样，包括在用于扫描信号的级中的每个晶体管包括位于基底110上的半导体层、第一绝缘层140和栅电极，沟道位于半导体层和栅电极叠置的部分处，并且经等离子体处理或掺杂并制成导体的源区和漏区位于半导体层中沟道的两侧。
301晶体管T301的栅电极G301由两部分组成，在一侧延伸到305晶体管T305的栅电极G305，并且在另一侧延伸以电连接到施加有CLK2时钟信号的第一时钟布线2104。另外，栅电极G301通过连接部分3302连接到304 晶体管T304的一侧。半导体层C301的一侧电连接到连接线3205，起始信号 (FLM信号)或用于扫描信号的前一级的输出被传输到连接线3205，并且另一侧连接到304晶体管T304的栅电极G304、308晶体管T308的一侧以及电连接到303晶体管T303的一侧的连接部分3301。连接部分3301和3302位于第一数据导电层中。
302晶体管T302的栅电极G302延伸到306晶体管T306和301电容器 Ca301的一个电极3211。它还连接到连接部分3303以电连接到304晶体管 T304的一侧和305晶体管T305的一侧。半导体层C302的一侧电连接到施加有高电压VGH的高电压布线3101，另一侧直接连接到具有半导体层的303 晶体管T303的一侧。例如，半导体层C302延伸并与303晶体管T303的半导体层C303成一体。连接部分3303位于第一数据导电层中。
303晶体管T303的栅电极G303向一侧延伸以电连接到施加有时钟信号 CLK1的第二时钟布线3103，并且向另一侧延伸以连接到307晶体管T307 的一侧。半导体层C303的一侧通过连接部分3301连接到301晶体管T301 的一侧，并且半导体层C303延伸以直接连接到具有半导体层的302晶体管T302的一侧。
304晶体管T304的栅电极G304向一侧延伸以通过连接部分3301连接到301晶体管T301和303晶体管T303，并且向另一侧延伸以通过连接部分 3304连接到308晶体管T308的一侧。半导体层C304的一侧通过连接部分 3302连接到301晶体管T301的栅电极G301，并且另一侧通过连接部分3303 电连接到302晶体管T302的栅电极G302、306晶体管T306的栅电极G306 和305晶体管T305的一侧。连接部分3304位于第一数据导电层中。
305晶体管T305的栅电极G305延伸以连接到301晶体管T301的栅电极G301，并且电连接到施加有CLK2时钟信号的第一时钟布线2104。半导体层C305的一侧电连接到施加有低电压VGL的低电压布线3102，另一侧通过连接部分3303电连接到302晶体管T302的栅电极G302、306晶体管T306 的栅电极G306和304晶体管T304的一侧。
306晶体管T306的栅电极G306被划分为多个(在图17中由两个栅电极组成)，并且延伸以连接到301电容器Ca301的一个电极3211和302晶体管T302的栅电极G302。半导体层C306的一侧通过连接电极SD306连接到 301电容器Ca301的一个电极3212，并且经由301电容器Ca301电连接到高电压布线3101。半导体层C306的另一侧连接到输出布线3201。连接电极 SD306位于第一数据导电层中。
307晶体管T307的栅电极G307被划分为多个(在图17中由四个栅电极组成)，并且一部分形成302电容器Ca302的一个电极3221，并且延伸以通过连接部分3305连接到308晶体管T308的一个端子。半导体层C307的一侧通过连接电极SD307电连接到303晶体管T303的栅电极G303，并且还连接到第二时钟布线2103，时钟信号CLK1通过303晶体管T303的栅电极G303施加到第二时钟布线2103。半导体层C307的另一侧连接到输出布线 3201。连接电极SD307位于第一数据导电层中。
输出布线3201通过连接部分3101-1和连接线3202电连接到信号线，输出布线3201和连接线3202位于第一数据导电层中，并且连接部分3101-1位于第一栅极导电层中。当用于扫描信号的级是用于第一扫描信号GWS的级时，信号线是第一扫描线151，并且当它是用于第二扫描信号GIS的级时，信号线是第二扫描线152，而当它是用于旁路信号GBS的级时，信号线是旁路信号线158。
晶体管T308的栅电极G308延伸并电连接到施加有低电压VGL的低电压布线3102。半导体层C308的一侧通过连接部分3305电连接到307晶体管 T307的栅电极G307，另一侧通过连接部分3304电连接到304晶体管T304 的栅电极G304。
电容器Ca301和电容器Ca302具有包括第一栅极导电层和第二栅极导电层作为两个电极以及位于它们之间的第二绝缘层141作为介电材料的剖面结构。
对于301电容器Ca301，一个电极3212延伸以连接到高电压布线3101，并且另一电极3211位于306晶体管T306的栅电极G306的一部分处。
对于302电容器Ca302，一个电极3222电连接到输出布线3201，另一电极3221位于307晶体管T307的栅电极G307的一部分处。
在下文中，现在将参照图19至图22描述包括在数据分配单元中的解复用器Demux。
首先，参照图19描述解复用器Demux的电路结构。
图19是根据实施例的数据分配单元的电路图。
解复用器Demux具有一个输入侧端子和三个输出侧端子，并且输入到输入侧端子的信号被输出到由选择信号CLA、CLB和CLC选择的输出侧端子。
解复用器Demux包括三个晶体管T401、T402和T403，输入侧端子连接到主数据线170-0以输入主数据电压DATA，并且每条数据线171R、171G和 171B连接到输出侧端子。
在401晶体管T401中，栅电极连接到第一选择线4201，输入侧端子连接到主数据线170-0，并且输出侧端子连接到红色数据线171R。401晶体管 T401通过施加到第一选择线4201的CLA选择信号来选择主数据电压DATA 的一部分，并将其作为数据电压Dmr施加到红色数据线171R。
402晶体管T402包括连接到第二选择线4202的栅电极、连接到主数据线170-0的输入侧端子以及连接到绿色数据线171G的输出侧端子。402晶体管T402通过施加到第二选择线4202的CLB选择信号来选择主数据电压 DATA的一部分，以将其作为数据电压Dmg施加到绿色数据线171G。
403晶体管T403具有连接到第三选择线4203的栅电极、连接到主数据线170-0的输入侧端子和连接到蓝色数据线171B的输出侧端子。403晶体管 T403通过施加到第三选择线4203的CLC选择信号选择主数据电压DATA的一部分，以将其作为数据电压Dmb施加到蓝色数据线171B。
结果，如果输入主数据电压DATA，则解复用器Demux将由选择信号 CLA、CLB和CLC划分的数据电压Dmr、Dmg和Dmb施加到每条数据线 171R、171G和171B。根据本实施例的选择信号CLA、CLB和CLC在图22 中示出，并且低电压彼此不交叠。结果，通过Demux施加到每条数据线171R、 171G和171B的数据电压Dmr、Dmg和Dmb在时间上不交叠。此外，根据图22，在1H的时段内施加所有三个选择信号CLA、CLB、CLC。
在下文中，参照图20和图21描述解复用器Demux的结构。
图20是根据实施例的数据分配单元的布局图。图21是根据实施例的数据分配单元的剖视图。
在图20中，由正方形中的x表示的标记表示位于绝缘层中使得上导电层与下导电层彼此电连接的的开口。
如图21中所示的401晶体管T401一样，包括在解复用器Demux中的每个晶体管包括位于基底110上的半导体层C401、第一绝缘层140和栅电极G401，沟道位于半导体层C401和栅电极G401叠置的部分处，并且经等离子体处理或掺杂并制成导体的源区和漏区位于半导体层C401中的沟道的两侧。
401晶体管T401的栅电极G401沿着数据线171R、171G和171B的延伸方向以直线延伸，以电连接到第一选择线4201。半导体层C401沿着栅电极G401延伸并且比栅电极G401宽。输入侧电极S401电连接到主数据线170-0，并且输出侧电极D401通过连接部分4301电连接到红色数据线171R。
402晶体管T402的栅电极G402沿着数据线171R、171G和171B的延伸方向以直线延伸，以电连接到第二选择线4202。半导体层C402沿着栅电极G402延伸并且比栅电极G402宽。输入侧电极S402电连接到主数据线170-0，并且输出侧电极D402通过连接部分4302电连接到绿色数据线171G。
403晶体管T403的栅电极G403沿着数据线171R、171G和171B的延伸方向以直线延伸，以电连接到第三选择线4203。半导体层C403沿着栅电极G403延伸并且比栅电极G403的宽度宽。输入侧电极S403电连接到主数据线170-0，并且输出侧电极D403通过连接部分4303电连接到蓝色数据线 171B。
选择线4201、4202和4203形成在第一数据导电层中，主数据线170-0 和连接部分4301、4302和4303形成在第一栅极导电层中。
另一方面，在发光显示装置10的上区域10-4中，在与选择线4201、4202 和4203相同的层(第一数据导电层)上，还形成施加有高电压VGH的高电压布线4101和施加有低电压VGL的低电压布线4102。高电压布线4101和低电压布线4102在与选择线4201、4202和4203平行的方向上延伸。高电压布线4101和低电压布线4102可以连接到用于光发射信号的级或用于扫描信号的级，以施加高电压VGH和低电压VGL。此外，根据实施例，高电压布线4101和低电压布线4102可以是将驱动电压ELVDD或驱动低电压ELVSS 施加到像素电路单元PXC或单元发光二极管(LED)LDU的布线。
图22示出了施加到数据分配单元和每个信号产生单元的信号以及输出信号。
图22是根据实施例的施加到用于光发射信号的级、用于扫描信号的级和数据分配单元的信号及其输出信号的波形图。
下面参照图22描述发光显示装置10的整体操作。
在用于光发射信号EMS的级中，在输出具有高电压的光发射控制信号 EM(n)的同时，在用作用于第一扫描信号GWS的级和用于第二扫描信号GIS 的级的用于扫描信号的级中输出具有三倍低电压的第一扫描信号GW(n)和第二扫描信号GI(n)，在用作用于旁路信号的级GBS的用于扫描信号的级中输出具有一倍低电压的旁路信号GB(n)。
在其中施加低电压第二扫描信号GI(n)的1H之后施加低电压的第一扫描信号GW(n)，并且在其中施加三倍低电压的第一扫描信号GW(n)的1H之后施加低电压的旁路信号GB(n)。
对于施加到解复用器Demux的三个选择信号CLA、CLB及CLC，每1H 施加低电压的选择信号，并且在1H的时段内顺序地施加所有三个选择信号 CLA、CLB和CLC。三个选择信号CLA、CLB和CLC的低电压时段彼此不交叠。
结果，如果数据电压Dmr、Dmg和Dmb在1H内通过三个选择信号CLA、 CLB和CLC施加到三条数据线171R、171G和171B中的每条，并且当施加低电压的第一扫描信号GW(n)时，它们被接收到像素电路单元PXC中。例如，像素电路单元PXC的第二晶体管T2通过第一扫描信号GW(n)导通，并且对应的数据电压Dmr、Dmg和Dmb被输入到像素电路单元PXC中。当施加三倍低电压的第一扫描信号GW(n)时施加到数据线171R、171G和171B的数据电压Dmr、Dmg和Dmb是对应的像素电路单元PXC的数据电压Dmr、Dmg 和Dmb，并且如果光发射控制信号EM(n)改变为低电压，则根据数据电压Dmr、 Dmg和Dmb产生输出电流以输出到单元发光二极管(LED)LDU。
在下文中，参照图23和图24比较并研究了根据虚设开口60的存在或不存在的显示质量。
图23是示出根据对比示例的发光显示装置的显示照度差的视图。图24 是示出根据实施例的发光显示装置的显示照度是均匀的视图。
首先，图23的对比示例是其中在图10A和图10B的结构中未形成虚设开口60的发光显示装置，并且图24的实施例是如图10A和图10B的实施例的其中如图5中所示地形成虚设开口60的实施例。
图23示出了在根据对比示例的发光显示装置的右侧拍摄的图片和具有右上侧角部部分的放大图片的部分X1。如图23中确认的，可以看出，尽管施加数据电压以显示相同的颜色或照度，但是在对比示例中沿着右侧存在具有不同颜色或照度的部分。在图23中，与中心区域10-1相比，具有不同颜色或照度的部分是其中定位有多个信号产生单元的右区域10-3，并且当进一步形成多个信号产生单元时，会更容易识别由于像素电路单元PXC中的半导体层中积聚的氢引起的显示缺陷。
在图24中，示出了在根据实施例的发光显示装置10的右侧拍摄的图片和具有右上侧角部部分的放大图片的部分X2。在图24中，与图23相比，可以确认的是，具有不同颜色和照度的部分确实未出现。也就是说，在实施例中，由于形成虚设开口60，并且氢不积聚在半导体层中，因此即使多个信号产生单元相邻于发光显示装置10的右区域10-3中的像素电路单元PXC定位，像素电路单元PXC也不受影响，使得可以产生恒定的输出电流。结果，显示器不劣化。
在如上所述的发光显示装置10中，如图2至图4中确认的，单元发光二极管(LED)LDU位于发光显示装置10的最外侧。例如，单元发光二极管 (LED)LDU位于多个信号产生单元、静电防止单元ESD和解复用器Demux 外部，因此可以看出非显示区域非常窄。因此，即使通过附着一些实施例的多个发光显示装置10来形成大尺寸显示装置，也可以在附着发光显示装置 10的部分中非显示区域地连续显示图像。
在下文中，参照图25描述通过附着多个发光显示装置10形成的大尺寸显示装置。
图25是根据实施例的大尺寸显示装置的示意图。
如图25中所示，通过附着多个发光显示装置10来形成大尺寸显示装置 1。在图25的实施例中，附着有六个发光显示装置10。然而，根据实施例，可以附着两个或更多个发光显示装置10以形成大尺寸显示装置1。
在根据图1至图22的实施例的发光显示装置10中，如图3和图4中所示，第一行的单元发光二极管(LED)LDU和最后一行的单元发光二极管(LED) LDU位于驱动器单元(静电防止单元ESD和/或解复用器Demux)外部，因此可以不存在非显示区域。
此外，参照图2，在左区域10-2中，在最外侧的最左列中，定位有单元发光二极管(LED)LDU，并且多个信号产生单元EMS、GBS、GIS和GWS 位于单元发光二极管(LED)LDU之间。结果，在左区域10-2中几乎没有非显示区域，并且在与此对称的右区域10-3中几乎没有非显示区域。
因此，即使根据一些实施例的多个发光显示装置10附着到顶侧/底侧/左侧/右侧中的任一侧，也不存在(或基本不存在)位于两个发光显示装置10 之间的非显示区域，因此可以连续显示图像。
另外，如果布置在发光显示装置10中的单元发光二极管(LED)LDU 与基底110的端部之间的间隔被设定为等于所布置的单元发光二极管LDU的间隔的一半，并且即使附着多个单元发光二极管(LED)LDU，单元发光二极管LDU之间的间隔也可以是恒定的。此时，单元发光二极管(LED)LDU 与基底110的端部之间的间隔可以比单元发光二极管(LED)LDU之间的间隔的一半窄，从而通过考虑用于附着单元发光二极管(LED)的附着材料的厚度可以使单元发光二极管(LED)LDU均匀地间隔开。结果，用户难以识别出附着多个发光显示装置10。
在下文中，参照图26至图28描述根据一些实施例的将被形成的虚设开口60的形状和位置。
图26至图28是示出根据一些实施例的虚设开口的各种布置的视图。
图26中所示的虚设开口60是通过使用原样地形成位于图7的像素电路单元PXC上的开口的掩模而形成的虚设开口60图案。
图27中所示的虚设开口60是通过使用原样地形成位于图14的用于光发射信号的级上的开口的掩模而形成的虚设开口60图案。
图28中所示的虚设开口60是通过使用原样地形成位于图17的用于扫描信号的级上的开口的掩模而形成的虚设开口60图案。
除了其中形成有像素电路单元PXC的像素电路单元形成区域PXCA和其中形成有像素输出测试单元PXCT的区域之外，还可以形成位于图26至图 28中的虚设开口60图案。因此，虚设开口60可以形成在附着单元发光二极管(LED)LDU的区域(参照图12中的LDUA)、数据线延伸区域DLA和信号线延伸区域SLA中，并且虚设开口60图案甚至可以形成在什么都没有形成的区域中。这里，什么都没有形成的区域表示仅形成绝缘层的区域，并且虚设开口60可以形成在绝缘层中。虚设开口60图案可以形成在上述区域中的至少一个中。
尽管这里已经描述了某些实施例和实施方式，但是根据该描述，其它实施例和修改将是明显的。因此，发明构思不限于这样的实施例，而是限于所附权利要求以及如对于本领域普通技术人员将明显的各种明显的修改和等同布置的更宽范围。

Claims (15)

1.一种发光显示装置，所述发光显示装置包括：
像素电路单元，被配置为产生输出电流；
数据分配单元，被配置为通过数据线将数据电压施加到所述像素电路单元；
多个信号产生单元，分别被配置为通过多条信号线将扫描信号和光发射控制信号施加到所述像素电路单元；
单元发光二极管，被配置为接收所述像素电路单元的所述输出电流并且附着到所述像素电路单元；以及
虚设开口，形成在未定位所述像素电路单元、所述数据分配单元和所述多个信号产生单元的区域中。
2.根据权利要求1所述的发光显示装置，其中：
所述单元发光二极管包括红色发光二极管、绿色发光二极管和蓝色发光二极管；并且
所述像素电路单元包括：红色像素电路单元、绿色像素电路单元和蓝色像素电路单元；红色二极管连接部分，电连接所述红色发光二极管和所述红色像素电路单元；绿色二极管连接部分，电连接所述绿色发光二极管和所述绿色像素电路单元；以及蓝色二极管连接部分，电连接所述蓝色发光二极管和所述蓝色像素电路单元，
其中，所述红色二极管连接部分、所述绿色二极管连接部分和所述蓝色二极管连接部分分别包括红色阳极对应垫、绿色阳极对应垫和蓝色阳极对应垫。
3.根据权利要求1所述的发光显示装置，其中：
所述像素电路单元和所述单元发光二极管具有单元像素布置结构；并且
所述单元像素布置结构包括：所述像素电路单元，布置成两行；以及所述单元发光二极管，逐行定位在两行中的所述像素电路单元的两侧，电连接到一行中的所述像素电路单元。
4.根据权利要求3所述的发光显示装置，所述发光显示装置还包括：
数据线延伸区域，在所述数据线延伸区域中，所述数据线在第一方向上延伸，以及
信号线延伸区域，在所述信号线延伸区域中，多条信号线在第二方向上延伸，所述第二方向与所述第一方向交叉，
其中，所述单元发光二极管、所述像素电路单元、下一行的像素电路单元、所述下一行的单元发光二极管和所述数据线延伸区域沿着所述第一方向顺序地定位，并且
其中，所述像素电路单元和所述信号线延伸区域形成为沿着所述第二方向重复。
5.根据权利要求4所述的发光显示装置，其中：
所述多条信号线包括第一扫描线、第二扫描线、旁路控制线和光发射信号线；
所述多个信号产生单元包括：
第一级，被配置为将第一扫描信号传输到所述第一扫描线；
第二级，被配置为将第二扫描信号传输到所述第二扫描线；
第三级，被配置为将旁路信号传输到所述旁路控制线；以及
第四级，被配置为将光发射信号传输到所述光发射信号线；
所述第一级至所述第四级中的每个位于两个相邻的单元发光二极管之间；并且
用于所述第一扫描信号、所述第二扫描信号、所述旁路信号和所述光发射信号中的每个的相同级沿着所述第一方向布置并且位于所述发光显示装置的左区域或右区域中。
6.根据权利要求5所述的发光显示装置，其中：
在位于所述左区域或所述右区域中的所述第一级至所述第四级之中，所述第四级位于最外侧区域中；并且
所述第三级、所述第二级和所述第一级相对于所述最外侧区域朝向内侧区域顺序地定位。
7.根据权利要求5所述的发光显示装置，所述发光显示装置还包括：
像素输出测试单元，位于在所述第二方向上相邻的两个单元发光二极管之间，
其中，所述像素输出测试单元包括第八晶体管，所述像素输出测试单元在像素电路单元形成区域中在倾斜方向上定位，所述像素电路单元位于所述像素电路单元形成区域中，并且
其中，在所述左区域或所述右区域中，所述像素输出测试单元和所述第一级至所述第四级中的至少一个交替地位于在所述第二方向上相邻的两个所述单元发光二极管之间。
8.根据权利要求7所述的发光显示装置，其中：
在所述左区域与所述右区域之间的中心区域中，与所述第一级至所述第四级中的至少一个具有相同的图案和虚设开口的虚设驱动器位于定位有所述第一级至所述第四级中的所述至少一个的区域中。
9.根据权利要求7所述的发光显示装置，其中：
形成有所述虚设开口的所述区域位于附着有所述单元发光二极管的所述区域、所述数据线延伸区域、所述信号线延伸区域和除了至少一个绝缘层之外什么都没有形成的区域中。
10.根据权利要求9所述的发光显示装置，其中：
所述虚设开口是多个虚设开口中的一个，所述多个虚设开口中的每个具有恒定的尺寸；并且
所述多个虚设开口形成在根据矩阵未定位所述像素电路单元、所述数据分配单元和多个信号产生单元的区域中，或者所述虚设开口使用用于形成所述像素电路单元或所述多个信号产生单元的掩模来形成。
11.根据权利要求10所述的发光显示装置，其中：
所述数据分配单元包括多个解复用器；
所述发光显示装置还包括与所述多个解复用器相邻定位的静电防止单元；并且
在平面图中，所述多个虚设开口与所述多个解复用器和所述静电防止单元间隔开。
12.一种发光显示装置，所述发光显示装置包括彼此附着的多个发光显示装置，
其中，所述多个所述发光显示装置中的至少一个包括：
像素电路单元，被配置为产生输出电流；
数据分配单元，被配置为通过数据线将数据电压施加到所述像素电路单元；
多个信号产生单元，分别被配置为通过多条信号线将扫描信号和光发射控制信号施加到所述像素电路单元；
单元发光二极管，被配置为接收所述像素电路单元的所述输出电流并且附着到所述像素电路单元；以及
虚设开口，形成在未定位所述像素电路单元、所述数据分配单元和所述多个信号产生单元的区域中。
13.根据权利要求12所述的发光显示装置，其中：
所述单元发光二极管是多个单元发光二极管中的一个；并且
在平面图中，第一行中的单元发光二极管和最后一行中的单元发光二极管与所述数据分配单元间隔开。
14.根据权利要求12所述的发光显示装置，其中：
在所述发光显示装置的左区域和右区域，所述单元发光二极管位于最外侧区域中并且所述多个信号产生单元位于最内侧区域中，
所述多个信号产生单元包括多个级；并且
在所述左区域与所述右区域之间的中心区域中，与所述多个级中的至少一个具有相同的图案和虚设开口的虚设驱动器位于定位有所述多个级中的所述至少一个的区域中。
15.根据权利要求12所述的发光显示装置，所述发光显示装置还包括：
数据线延伸区域，在所述数据线延伸区域中，所述数据线在第一方向上延伸；以及
信号线延伸区域，在所述信号线延伸区域中，所述多条信号线在与所述第一方向交叉的第二方向上延伸，
其中，形成所述虚设开口的开口形成区域位于附着有所述单元发光二极管的区域、所述数据线延伸区域、所述信号线延伸区域和除了绝缘层之外什么都没有形成的区域中，
其中，所述虚设开口是多个虚设开口中的一个，所述多个虚设开口中的每个具有恒定的尺寸；并且
所述多个虚设开口根据矩阵形成在所述开口形成区域中，或者所述多个虚设开口使用用于形成所述像素电路单元或所述多个信号产生单元的掩模来形成。
CN202210488559.8A 2021-05-06 2022-05-06 发光显示装置 Pending CN115312533A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0058692 2021-05-06
KR1020210058692A KR20220152430A (ko) 2021-05-06 2021-05-06 발광 표시 장치

Publications (1)

Publication Number Publication Date
CN115312533A true CN115312533A (zh) 2022-11-08

Family

ID=81585137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210488559.8A Pending CN115312533A (zh) 2021-05-06 2022-05-06 发光显示装置

Country Status (4)

Country Link
US (1) US12080724B2 (zh)
EP (1) EP4086888A3 (zh)
KR (1) KR20220152430A (zh)
CN (1) CN115312533A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230041119A (ko) * 2021-09-16 2023-03-24 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8279145B2 (en) 2009-02-17 2012-10-02 Global Oled Technology Llc Chiplet driver pairs for two-dimensional display
KR102117614B1 (ko) * 2013-10-18 2020-06-02 삼성디스플레이 주식회사 박막트랜지스터 기판 및 기판의 신호선 리페어 방법
KR102272216B1 (ko) 2015-02-13 2021-07-02 삼성디스플레이 주식회사 타일드 표시 장치
KR20170080962A (ko) 2015-12-31 2017-07-11 엘지디스플레이 주식회사 타일형 유기발광 표시장치
KR20170094930A (ko) 2016-02-12 2017-08-22 광주과학기술원 마이크로 led 디스플레이용 기판 구조 및 이를 이용한 디스플레이 장치
KR102305180B1 (ko) 2017-04-25 2021-09-28 주식회사 루멘스 마이크로 led 디스플레이 장치 및 그 제조방법
CN109994510B (zh) 2018-01-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
KR102500799B1 (ko) * 2018-03-09 2023-02-20 삼성디스플레이 주식회사 트랜지스터 기판 및 이를 구비하는 표시 장치
KR102180807B1 (ko) 2018-03-27 2020-11-19 삼성전자주식회사 디스플레이 모듈
KR102577240B1 (ko) * 2018-11-21 2023-09-12 삼성디스플레이 주식회사 타일드 표시 장치
KR20200098750A (ko) * 2019-02-11 2020-08-21 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US12080724B2 (en) 2024-09-03
EP4086888A3 (en) 2023-01-25
KR20220152430A (ko) 2022-11-16
US20220359577A1 (en) 2022-11-10
EP4086888A2 (en) 2022-11-09

Similar Documents

Publication Publication Date Title
JP7422869B2 (ja) アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法
US11398181B2 (en) Display module and driving method thereof
US9492993B2 (en) Chiplet display with multiple passive-matrix controllers
EP2399254B1 (en) Chiplet driver pairs for two-dimensional display
US11462167B2 (en) Display device and method of driving the same
US7982694B2 (en) Display apparatus and drive control method
US7733309B2 (en) Image display apparatus
CN100555385C (zh) 发光显示器
CN1892765B (zh) 显示装置及驱动方法
US9576523B2 (en) Display device including power controller with a plurality of output terminals and method of driving the same
US20210057458A1 (en) Display device and method of manufacturing the same
CN103247660A (zh) 有机发光二极管显示器
CN116027600A (zh) 显示基板及其制作方法、显示装置
US20140071107A1 (en) Display device including power link line
CN113990182A (zh) 显示面板和包括显示面板的显示装置
CN111430433A (zh) 显示面板及显示装置
CN112018149A (zh) 显示装置
EP4086888A2 (en) Light emitting display device
US20230217751A1 (en) Display apparatus
US20230180554A1 (en) Light emitting display device and manufacturing method thereof
JP2009063665A (ja) 表示装置
CN114531922A (zh) 显示基板及显示装置
US11783776B2 (en) Display panel and display device
US20240282802A1 (en) Display device
US20240282247A1 (en) Light emitting display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination