CN115312502A - 阻变存储器测试结构、操作方法及制备方法 - Google Patents

Abstract

一种阻变存储器测试结构、用于阻变存储器测试结构的操作方法以及制备方法。该阻变存储器测试结构包括衬底以及设置在衬底上的阻变存储器、限流电阻和至少一个测试垫，阻变存储器包括衬底的表面上在远离衬底的方向上依次提供的第一电极、阻变存储层和第二电极，限流电阻在衬底上的表面上呈条状延伸，第一电极与限流电阻一体形成在同一层中，且经由限流电阻与至少一个测试垫电连接。该阻变存储器测试结构的制作工艺简单，用于对不同阻变存储器材料体系的研究中可以极大降低测试成本。

Description

阻变存储器测试结构、操作方法及制备方法

技术领域

本公开的实施例涉及一种阻变存储器测试结构、用于阻变存储器测试结构的操作方法以及制备方法。

背景技术

随着半导体技术的发展，阻变存储器(Resistive Random Access Memory，RRAM)作为下一代存储器的研究热点，具有很强的应用潜力，被认为是最具有商业价值的存储器。例如，在阻变存储器的操作中，对初始态的阻变存储器首先通过激活(Forming)操作形成一条氧空位导电细丝，Forming过程等价于对阻变存储器的介质层的一种软击穿。如果没有额外限流的装置，阻变存储器被Forming为低阻态的瞬间，较大的Forming电压下产生电流的过冲会使RRAM介质层被硬击穿，无法进一步进行置位(Set)、复位(Reset)等操作。通常情况下，阻变存储器由高阻态转变为低阻态被称为Set，从低阻态转变为高阻态被称为Reset。

发明内容

本公开至少一个实施例提供一种阻变存储器测试结构，包括：衬底以及设置在衬底上的阻变存储器、限流电阻和至少一个测试垫，阻变存储器包括衬底的表面上在远离衬底的方向上依次提供的第一电极、阻变存储层和第二电极，限流电阻在衬底上的表面上呈条状延伸，第一电极与限流电阻一体形成在同一层中，且经由限流电阻与至少一个测试垫电连接。

例如，在本公开一个实施例提供的阻变存储器测试结构中，限流电阻至少包括呈螺旋线延伸的部分和/或蛇形延伸的部分。

例如，在本公开一个实施例提供的阻变存储器测试结构中，在垂直于衬底的表面的方向上，限流电阻的厚度小于第一电极的厚度。

例如，在本公开一个实施例提供的阻变存储器测试结构中，限流电阻从至少一个测试垫到阻变存储器的部分的阻值为在1kΩ到200KΩ范围内的薄膜电阻。

例如，在本公开一个实施例提供的阻变存储器测试结构中，至少一个测试垫为多个测试垫，多个测试垫与限流电阻分别电连接，且沿限流电阻的条状延伸的路径与阻变存储器具有不同的距离。

例如，在本公开一个实施例提供的阻变存储器测试结构中，至少一个测试垫与第二电极位于同一层，且通过过孔与限流电阻电连接。

本公开至少一个实施例还提供一种用于本公开至少一个实施例提供的阻变存储器测试结构的操作方法，包括：对第二电极施加第一电压，通过在至少一个测试垫中的一个经限流电阻对第一电极施加第二电压，以对阻变存储器进行激活操作。

例如，本公开一个实施例提供的操作方法，还包括：在对阻变存储器进行激活操作之前，获取限流电阻的阻值区间以选择至少一个测试垫中的一个。

例如，本公开一个实施例提供的操作方法，还包括：在对阻变存储器进行激活操作之后，在对阻变存储器进行置位操作或复位操作过程中，绕过限流电阻来对阻变存储器的第一电极和第二电极施加操作电压。

本公开至少一个实施例还提供一种本公开至少一个实施例提供的阻变存储器测试结构的制备方法，包括：在衬底上形成依次包括第一电极薄膜、阻变存储薄膜、第二电极薄膜的薄膜叠层；采用光刻方法对薄膜叠层进行构图以形成第一电极、阻变存储层和第二电极以及形成限流电阻。

例如，本公开一个实施例提供的制备方法，还包括：采用光刻方法对薄膜叠层进行构图以形成至少一个测试垫，至少一个测试垫与第二电极位于同一层，且通过过孔与限流电阻电连接。

例如，在本公开一个实施例提供的制备方法中，采用光刻方法对薄膜叠层进行构图以形成第一电极、阻变存储层和第二电极以及形成限流电阻，包括：在第二电极薄膜上方利用第一光刻胶层形成第一刻蚀掩模图案；使用第一刻蚀掩模图案，对薄膜叠层进行第一刻蚀操作直至暴露第一电极薄膜；在对薄膜叠层上利用第二光刻胶层形成第二刻蚀掩模图案；使用第二刻蚀掩模图案，对暴露的第一电极薄膜进行第二刻蚀操作以得到所述第一电极和所述限流电阻。

例如，在本公开一个实施例提供的制备方法中，使用第一刻蚀掩模图案，对薄膜叠层进行第一刻蚀操作直至暴露第一电极薄膜，包括：通过控制刻蚀速率以将暴露的第一电极薄膜的厚度控制在预定的范围内，检测第一电极薄膜的剩余厚度并设定第二刻蚀操作的参数。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1示出了阻变存储器与晶体管串联成的1T1R结构的示意图；

图2示出了机器限流的示意图；

图3示出了示出了本公开至少一个实施例提供的一种阻变存储器测试结构的示意图；

图4示出了本公开至少一个实施例提供的阻变存储器测试结构的横截面的示意图；

图5示出了本公开至少一个实施例提供的一种用于本公开至少一个实施例提供的阻变存储器测试结构的操作方法的示意性流程图；

图6A示出了本公开至少一个实施例提供的一种本公开至少一个实施例提供的阻变存储器测试结构的制备方法的示意性流程图；

图6B示出了本公开至少一个实施例提供的步骤S602的示意性流程图；

图7示出了本公开至少一个实施例提供的一种本公开至少一个实施例提供的阻变存储器测试结构的制备方法的工艺流程图；

图8示出了使用机器限流的阻变存储器的IV扫描的示意图；

图9示出了本公开至少一个实施例提供的阻变存储器测试结构的IV扫描的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

对阻变存储器进行激活(Forming)操作是指：采用一个较高的电压，对处于初始化状态的较高阻态的阻变存储器进行软击穿，激活该阻变存储器的可操作性。

在对阻变存储器的操作中，通常有两种限流方法。一种是晶体管限流，即将阻变存储器与晶体管串联从而利用晶体管对阻变存储器进行限流，阻变存储器与晶体管串联的结构，即1T1R结构，该1T1R结构在图1中示出。通过控制晶体管的栅极电压Vwl，限制Forming成功的瞬间串联通路上经过阻变存储器的电流，达到限流的目的。使用晶体管的限流方法被广泛应用于阵列级阻变存储器电路中，通过前道工艺完成晶体管的制备，再在后道工艺中完成阻变存储器的工序。

另一种限流方法是机器限流，即使用测试设备自带的限流功能来进行限流。图2示出了机器限流的示意图，例如，测试设备为KeysightB1500A(其是最常用的半导体器件参数分析仪之一)，在图2中，测试设备包括源测量单元(Source Measure Unit，SMU)、波形发生器/快测量单元(Waveform Generator/Fast Measure Unit，WGFMU)、路侧单元(RoadsiteUnit，RSU)。SMU用于产生信号激励并采集测量响应信号，WGFMU是一种能够产生任意电压波形并且能够极快测量电流和电压的测试模块，RSU用于选通SMU支路或WGFMU支路。该测试设备的限流功能来自SMU的限制功能，例如电流限制，在电压源模式下，设置电流限制值，当回路电流达到限流值，就由电压源受控变成电流源受控。

然而，上述两种限流方法各有缺点。

(1)使用机器限流的缺点：在直流扫描测试中，机器限流由于SMU响应速度受到寄生电容的限制，无法在阻变存储器变为低阻态的瞬间起到限流的作用。

如图2所示，中心导体和外屏蔽层之间的杂散电容和寄生电容C通常为10²pF量级。假设Forming电压为3V，阻变存储器的低阻为1KΩ，则Forming瞬间流过阻变存储器的电流为3mA。在Vs节点的电容的放电时间常数为100ns(＝100pF×1KΩ)，即至少100ns后，流过阻变存储器的电流才为设置的SMU限流值，因此通过机器限流的方法并不理想。

而在脉冲测试中，由于使用的是无限流功能的WGFMU脉冲模块，阻变存储器更容易被击穿至失效。

(2)使用晶体管限流的缺点：晶体管的限流会极大地提高工艺的复杂度。普通实验室一般不具备片上晶体管的制备条件，通常通过代工厂完成晶体管制备后再在实验室完成阻变存储器的制备。然而选择代工厂代工将极大增加测试成本，同时将显著提高时间成本，不利于对阻变存储器的材料体系和后道工艺进行灵活探索。

另外，也可以采用外接晶体管/电阻来进行限流。然而，和机器限流一样，由于外接晶体管和阻变存储器之间需要通过探针进行连接，因此无法避免探针的寄生电容导致的限流失效。

本公开至少一个实施例提供一种阻变存储器测试结构，包括：衬底以及设置在衬底上的阻变存储器、限流电阻和至少一个测试垫，阻变存储器包括衬底的表面上在远离衬底的方向上依次提供的第一电极、阻变存储层和第二电极，限流电阻在衬底上的表面上呈条状延伸，第一电极与限流电阻一体形成在同一层中，且经由限流电阻与至少一个测试垫电连接。

本公开上述实施例提供的阻变存储器测试结构中的限流电阻可以被等效成阻变存储器的串联电阻，该阻变存储器测试结构可以解决在缺乏晶体管条件下阻变存储器Forming后直接击穿无法复位(Reset)的问题，也可以解决机器限流由于寄生电容和杂散电容导致限流响应速度慢，进而导致阻变存储器被击穿无法复位的问题，而且该阻变存储器的制作工艺简单，用于对不同阻变存储器材料体系的研究中可以极大降低测试成本。

本公开至少一个实施例还提供用于上述阻变存储器测试结构的操作方法和制备方法。

下面结合附图对本公开的实施例进行详细说明，但是本公开并不限于这些具体的实施例。

图3示出了本公开至少一个实施例提供的一种阻变存储器测试结构的示意图。

如图3所示，阻变存储器测试结构包括衬底101以及设置在衬底101上的一个或多个阻变存储器102、限流电阻103和至少一个测试垫104。限流电阻103在衬底101上的表面上呈条状延伸，阻变存储器102经由限流电阻103与至少一个测试垫104电连接。

例如，在本公开的一些实施例中，限流电阻可以等效成阻变存储器的串联电阻，因此无需晶体管即可稳定测试小尺寸、容易失效的阻变存储器的电学特性。

例如，在图3中，限流电阻103可以至少包括呈螺旋线延伸的部分和/或蛇形延伸的部分，从而可以使得限流电阻103在单位面积中延伸的距离更层。在限流电阻呈螺旋线和/或蛇形延伸的情况下，可以灵活地选择要形成的限流电阻的阻值大小，使得本公开实施例提供的阻变存储器测试结构灵活性好。

例如，在图3中，阻变存储器102为多个，沿着用于形成限流电阻的导线布置，例如等间距布置；测试垫104为单个，该单个测试垫104形成用于形成限流电阻的导线端部布置，但是，在其他实施例中，也可以形成多个(2个或以上)测试垫104，该多个测试垫104与限流电阻103分别单独电连接，且沿限流电阻103的条状延伸的路径与阻变存储器102具有不同的距离，由此在测试的过程中，对于同一个阻变存储器，可以根据所需要的限流电阻值，在多个测试垫中选择某一个来进行测试；多个测试垫中与阻变存储器102距离越远的情形，所得到的限流电阻值越大。

图4示出了本公开至少一个实施例提供的阻变存储器测试结构的横截面的示意图。

如图4所示，阻变存储器设置在衬底201上，阻变存储器包括衬底201的表面上在远离衬底201的方向上依次提供的第一电极202、阻变存储层203和第二电极204。第一电极202与限流电阻205一体形成在同一层中，且经由限流电流电阻205与至少一个测试垫(未示出)电连接。

例如，在本公开的实施例一些示例中，阻变存储层203可以进一步包括堆叠的阻变层206和阻变功能层207，阻变层206是使得阻变存储器能够发生电阻转变的层，阻变功能层207起到优化阻变存储器并使阻变存储器更加稳定的作用。

例如，在本公开的一些实施例中，在垂直于衬底201的表面的方向上，限流电阻205的厚度小于第一电极202的厚度。

例如，在本公开的一些实施例中，测试垫(图4中未示出)与第二电极204位于同一层，且通过过孔(未示出)与限流电阻205电连接。

例如，在本公开的一些实施例中，限流电阻从测试垫到阻变存储器的部分的阻值为在1kΩ到200KΩ范围内的薄膜电阻。

图5示出了本公开至少一个实施例提供的一种用于本公开至少一个实施例提供的阻变存储器测试结构的操作方法的示意性流程图。

如图5所示，该操作方法包括步骤S501～S503。

步骤S501：获取限流电阻的阻值区间以选择至少一个测试垫中的一个。

例如，选择不同的测试垫可以得到不同的限流电阻的阻值，通过预先计算可能对激活操作起到限流辅助的阻值区间可以有效地节省测试版图的面积。

步骤S502：对第二电极施加第一电压，通过在至少一个测试垫中的一个经限流电阻对第一电极施加第二电压，以对阻变存储器进行激活操作。

例如，对第一电极和第二电极施加的第一电压和第二电压构成正向电压后，使得阻变存储层中的氧原子均向第二电极移动。例如，阻变存储器外加的正向电压达到一定条件(施加激活电压)，使得氧原子可以离开晶格，产生足够的氧空位。

步骤S503：在对阻变存储器进行置位操作或复位操作过程中，绕过限流电阻来对阻变存储器的第一电极和第二电极施加操作电压。

例如，在对阻变存储器进行激活操作的过程中，需要防止软击穿，因此通过限流电阻来进行限流操作。在对阻变存储器进行置位操作或复位操作的过程中，不需要进行限流操作，因此绕过限流电阻来对阻变存储器的第一电极和第二电极施加操作电压。

图6A示出了本公开至少一个实施例提供的一种本公开至少一个实施例提供的阻变存储器测试结构的制备方法的示意性流程图。

如图6A所示，该制备方法包括步骤S601～S602。

步骤S601：在衬底上形成依次包括第一电极薄膜、阻变存储薄膜、第二电极薄膜的薄膜叠层。

例如，衬底可以采用薄膜电阻较高的衬底材料，例如SiO2衬底或Si衬底等。

例如，第二电极薄膜可以采用TiN、W、TaN等材料。

例如，阻变存储薄膜可以包括阻变功能薄膜和阻变薄膜。阻变功能薄膜可以采用TaOx、Ta、AlOx等用于提升阻变存储器性能的材料，阻变薄膜可以采用HfOx、WOx、TaOx等用于实现阻变功能的材料。

例如，第一电极薄膜可以采用TiN、W、TaN等材料。

步骤S602：采用光刻方法对薄膜叠层进行构图以形成第一电极、阻变存储层和第二电极以及形成限流电阻。

例如，经过步骤S602形成的第一电极、阻变存储层和第二电极以及限流电阻的整体结构的截面图可以参考图4。在衬底的表面上在远离衬底的方向上依次为第一电极、阻变存储层和第二电极，第一电极与限流电阻一体形成在同一层中。

例如，本公开实施例提供的制备方法还可以包括：采用光刻方法对薄膜叠层进行构图以形成至少一个测试垫，至少一个测试垫与第二电极位于同一层，且通过过孔与限流电阻电连接。

图6B示出了本公开至少一个实施例提供的步骤S602的示意性流程图。

如图6B所示，步骤S602包括如下的步骤S611～S604。

步骤S611：在第二电极薄膜上方利用第一光刻胶层形成第一刻蚀掩模图案。

例如，在第二电极薄膜上方覆盖第一光刻胶层并对第一光刻胶层进行光刻操作形成第一刻蚀掩膜图案。

步骤S612：使用第一刻蚀掩模图案，对薄膜叠层进行第一刻蚀操作直至暴露第一电极薄膜。

步骤S613：在对薄膜叠层上利用第二光刻胶层形成第二刻蚀掩模图案。

例如，在薄膜叠层上淀积第二光刻胶层并对第二光刻胶层进行光刻操作形成第二刻蚀掩膜图案。

步骤S614：使用第二刻蚀掩模图案，对暴露的第一电极薄膜进行第二刻蚀操作以得到第一电极和限流电阻。

例如，在本公开的一些实施例中，步骤S612可以包括：通过控制刻蚀速率以将暴露的第一电极薄膜的厚度控制在预定的范围内，检测第一电极薄膜的剩余厚度并设定第二刻蚀操作的参数。

例如，可以通过四探针方块电阻测试仪检测第一电极薄膜的剩余厚度，由此例如可以使得后续形成的限流电阻在垂直于衬底表面的方向上的厚度小于第一电极的厚度。

限流电阻是通过刻蚀第一电极薄膜得到的，由于第一电极一般采用导电性能好的金属或金属性材料薄膜，因此需要计算阻值和进行版图设计以制备出足够长的金属线条才能得到足够大的限流电阻。根据电阻公式：

R＝ρL/(Wd)

其中，ρ为第一电极材料的电阻率，L为线条长度，W和d分别为线条宽度和第一电极薄膜厚度(在图4中标示)。通过控制第一电极薄膜厚度、线条的长度即可得到不同的限流电阻，设置较大的阻值区间可以方便在激活操作中找到合适的限流电阻的阻值。

本公开至少一实施例提供的制备方法的工艺步骤简单，限流电阻方便与阻变存储器一起制备，大大简化了阻变存储器测试的复杂度和可靠性，与1T1R结构的制备工艺相比，复杂度和难度大大简化，用于对不同阻变存储器材料体系的研究中共可以极大降低测试成本。

图7示出了本公开至少一个实施例提供的一种本公开至少一个实施例提供的阻变存储器测试结构的制备方法的工艺流程图。

如图7所示，首先，使用镀膜设备在衬底上生成依次包括第一电极薄膜、阻变存储薄膜、第二电极薄膜的薄膜叠层，得到初始样品，初始样品的截面示意图如图7中的(a)所示。

然后，在第二电极薄膜上方覆盖光刻胶并对光刻胶进行光刻操作，如图7中的(b)所示。

然后，对包括光刻后得到的光刻胶图案的样品上蒸镀或溅射硬金属(例如铂或铅等具有良好硬度和低电阻率的金属材料)层，该硬金属层的厚度小于光刻胶图案的厚度，因此光刻胶图案上的硬金属层与其余的硬金属层断开。例如，硬金属用于扎针测试并定义器件尺寸。该步骤后所得到的截面示意图如图7中的(c)所示。

然后，将光刻胶和光刻胶上的硬金属剥离形成由剩余的硬金属层形成的第一刻蚀掩膜图案，其截面图如图7中的(d)所示。

然后，使用第一刻蚀掩膜图案对薄膜叠层进行刻蚀操作直至暴露第一电极薄膜，其截面如图7中的(e)所示。例如，可以使用干法刻蚀；例如，可以通过控制刻蚀速率以将暴露的第一电极薄膜的厚度控制在预定的范围内，例如，使用四探针方块电阻测试仪检测第一电极薄膜的剩余厚度并设定第二刻蚀操作的参数。

然后，在样品的薄膜叠层上再次形成光刻胶并进行光刻操作得到由光刻胶本身形成的第二刻蚀掩膜图案，如图7中的(f)所示。

然后，使用第二刻蚀掩模图案，对暴露的第一电极薄膜进行刻蚀操作以得到限流电阻，其截面图如图7中的(g)所示；第二刻蚀掩模图案将用于第一电极薄膜中形成限流电阻的部分保护起来。同样，例如可以通过四探针方块电阻测试仪检测刻蚀是否干净，尽量保证无第一电极薄膜残留，防止限流电阻被短路。最后，进行去胶操作，完成制备，如图7中的(h)所示。

需要说明的是，在使用光刻胶层直接形成刻蚀掩模图案的情形，形成硬金属层的步骤可以被省略。可以在第一次光刻操作得到第一刻蚀掩膜图案后对薄膜叠层进行刻蚀操作，本公开的实施例对此不作限制。

图8示出了传统的使用机器限流的阻变存储器的IV扫描的示意图。

如图8所示，对于无限流电阻、依靠机器限流的阻变存储器，在IV曲线中机器限流值显示为200μA，在对阻变存储器进行激活操作后无法进行复位操作、置位操作，阻变存储器直接被击穿。

图9示出了本公开至少一个实施例提供的阻变存储器测试结构的IV扫描的示意图。

如图9所示，对于本公开至少一个实施例提供的阻变存储器测试结构，阻变存储器测试结构除了阻变存储器之外还具有限流电阻，在对阻变存储器成功进行激活操作后的置位操作和复位操作时，可以绕过限流电阻来对阻变存储器的第一电极和第二电极施加对应的操作电压，可以从图9中看出阻变存储器具有稳定、良好的阻变窗口。

有以下几点需要说明：

(1)本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种阻变存储器测试结构，包括衬底以及设置在所述衬底上的阻变存储器、限流电阻和至少一个测试垫，

其中，所述阻变存储器包括所述衬底的表面上在远离所述衬底的方向上依次提供的第一电极、阻变存储层和第二电极，

所述限流电阻在所述衬底上的所述表面上呈条状延伸，

所述第一电极与所述限流电阻一体形成在同一层中，且经由所述限流电阻与所述至少一个测试垫电连接。

2.根据权利要求1所述的阻变存储器测试结构，其中，所述限流电阻至少包括呈螺旋线延伸的部分和/或蛇形延伸的部分。

3.根据权利要求2所述的阻变存储器测试结构，其中，在垂直于所述衬底的表面的方向上，所述限流电阻的厚度小于所述第一电极的厚度。

4.根据权利要求3所述的阻变存储器测试结构，其中，所述限流电阻从所述至少一个测试垫到所述阻变存储器的部分的阻值为在1kΩ到200KΩ范围内的薄膜电阻。

5.根据权利要求4所述的阻变存储器测试结构，其中，所述至少一个测试垫为多个测试垫，所述多个测试垫与所述限流电阻分别电连接，且沿所述限流电阻的条状延伸的路径与所述阻变存储器具有不同的距离。

6.根据权利要求5所述的阻变存储器测试结构，其中，所述至少一个测试垫与所述第二电极位于同一层，且通过过孔与所述限流电阻电连接。

7.一种用于权利要求1-6任一项所述的阻变存储器测试结构的操作方法，包括：

对所述第二电极施加第一电压，通过在所述至少一个测试垫中的一个经所述限流电阻对所述第一电极施加第二电压，以对所述阻变存储器进行激活操作。

8.根据权利要求7所述的操作方法，还包括：

在对所述阻变存储器进行激活操作之前，获取所述限流电阻的阻值区间以选择所述至少一个测试垫中的一个。

9.根据权利要求7所述的操作方法，还包括：

在对所述阻变存储器进行激活操作之后，在对所述阻变存储器进行置位操作或复位操作过程中，绕过所述限流电阻来对所述阻变存储器的第一电极和第二电极施加操作电压。

10.一种权利要求1-6任一项所述的阻变存储器测试结构的制备方法，包括：

在所述衬底上形成依次包括第一电极薄膜、阻变存储薄膜、第二电极薄膜的薄膜叠层；

采用光刻方法对所述薄膜叠层进行构图以形成所述第一电极、所述阻变存储层和所述第二电极以及形成所述限流电阻。

11.根据权利要求10所述的制备方法，还包括：采用光刻方法对所述薄膜叠层进行构图以形成所述至少一个测试垫，其中，所述至少一个测试垫与所述第二电极位于同一层，且通过过孔与所述限流电阻电连接。

12.根据权利要求10所述的制备方法，其中，采用所述光刻方法对所述薄膜叠层进行构图以形成所述第一电极、所述阻变存储层和所述第二电极以及形成所述限流电阻，包括：

在所述第二电极薄膜上方利用第一光刻胶层形成第一刻蚀掩模图案；

使用所述第一刻蚀掩模图案，对所述薄膜叠层进行第一刻蚀操作直至暴露所述第一电极薄膜；

在对所述薄膜叠层上利用第二光刻胶层形成第二刻蚀掩模图案；

使用所述第二刻蚀掩模图案，对暴露的所述第一电极薄膜进行第二刻蚀操作以得到所述第一电极和所述限流电阻。

13.根据权利要求12所述的制备方法，其中，使用所述第一刻蚀掩模图案，对所述薄膜叠层进行第一刻蚀操作直至暴露所述第一电极薄膜，包括：

通过控制刻蚀速率以将暴露的所述第一电极薄膜的厚度控制在预定的范围内，

检测所述第一电极薄膜的剩余厚度并设定所述第二刻蚀操作的参数。

Images