CN115312393A - 封装方法以及封装体 - Google Patents

封装方法以及封装体 Download PDF

Info

Publication number
CN115312393A
CN115312393A CN202210822752.0A CN202210822752A CN115312393A CN 115312393 A CN115312393 A CN 115312393A CN 202210822752 A CN202210822752 A CN 202210822752A CN 115312393 A CN115312393 A CN 115312393A
Authority
CN
China
Prior art keywords
bonding pad
chip
plastic package
pad
far away
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210822752.0A
Other languages
English (en)
Inventor
李俞虹
肖浩洋
高宸山
宋关强
江京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202210822752.0A priority Critical patent/CN115312393A/zh
Publication of CN115312393A publication Critical patent/CN115312393A/zh
Priority to PCT/CN2023/093328 priority patent/WO2024012033A1/zh
Priority to US18/459,043 priority patent/US20240021555A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了封装方法以及封装体，封装方法包括：获取到载体，并在载体的一侧表面上加工出第一焊盘；在第一焊盘远离载体的一侧表面上加工出第二焊盘；获取到第一塑封材料，将第一塑封材料与第二焊盘、第一焊盘以及载体设置有第一焊盘的一侧表面进行压合，以形成第一塑封体；在每一个第一焊盘远离第二焊盘的一侧表面上加工出芯片焊盘；在至少一个芯片焊盘上贴装芯片；获取到第二塑封材料，将第二塑封材料与芯片、芯片焊盘远离第二焊盘的一侧表面以及第一塑封体靠近第一焊盘的一侧表面进行压合，以形成第二塑封体。本申请通过在贴装芯片前就在第一焊盘的一侧表面上加工出第二焊盘，能够降低第一焊盘与第二焊盘出现偏位的风险。

Description

封装方法以及封装体
技术领域
本申请涉及芯片封装领域，特别是涉及封装方法以及封装体。
背景技术
FOPLP(扇出板级封装)技术作为先进封装的一种，目前已在分立式器件中得到大规模应用，扇出板级封装面积更小，没有基板与中介层；封装芯片厚度更薄，管脚数密度也更大，能够更好地满足终端市场对芯片小型化和高性能的需求。
现有技术中，通常先制作内部焊盘并在内部焊盘的一侧表面贴装芯片，继而对内部焊盘与芯片进行塑封，塑封完成后研磨露出内部焊盘远离芯片的一侧表面，以通过对位的方式焊接外部焊盘。
然而，由于加工过程中存在板件涨缩以及加工精度等问题，外部焊盘与内部焊盘上的图形位置通常会发生偏移，在对位时容易产生误差，影响图形对位精度，从而导致内外焊盘出现偏位的风险较大，继而影响产品良率。
发明内容
本申请主要解决的技术问题是提供封装方法以及封装体，能够解决现有技术中的内外焊盘存在较大偏位风险的问题。
为解决上述技术问题，本申请采用的第一技术方案是提供一种封装方法，包括：获取到载体，并在载体的一侧表面上加工出至少一个第一焊盘；在每一个第一焊盘远离载体的一侧表面上加工出第二焊盘；其中，第一焊盘的正投影面积大于第二焊盘的正投影面积；获取到第一塑封材料，将第一塑封材料与第二焊盘、第一焊盘以及载体设置有第一焊盘的一侧表面进行压合，以形成第一塑封体；其中，第一塑封体围绕第二焊盘并覆盖第一焊盘靠近第二焊盘的一侧表面以及载体设置有第一焊盘的一侧表面；在每一个第一焊盘远离第二焊盘的一侧表面上加工出芯片焊盘；在至少一个芯片焊盘上贴装芯片；获取到第二塑封材料，将第二塑封材料与芯片、芯片焊盘远离第二焊盘的一侧表面以及第一塑封体靠近第一焊盘的一侧表面进行压合，以形成第二塑封体；其中，第二塑封体覆盖芯片远离芯片焊盘的一侧表面、芯片焊盘靠近芯片的一侧表面以及第一塑封体靠近第一焊盘的一侧表面。
其中，第一焊盘具有相对的第一侧与第二侧；响应于仅有第一侧靠近切割位置，在每一个第一焊盘远离载体的一侧表面上加工出第二焊盘的步骤包括：在第一焊盘远离载体的一侧表面的靠近第一侧的位置加工出第二焊盘，以使第二焊盘与第一侧的第一间距小于与第二侧的第二间距。
其中，响应于第一侧与第二侧均靠近切割位置，在每一个第一焊盘远离载体的一侧表面上加工出第二焊盘的步骤包括：在第一焊盘远离载体的一侧表面的中心区域加工出第二焊盘，以使第二焊盘与第一侧的第一间距等于与第二侧的第二间距。
其中，在每一个第一焊盘远离第二焊盘的一侧表面上加工出芯片焊盘的步骤，包括：去除载体，以将第一焊盘远离第二焊盘的一侧表面作为芯片焊盘；或，在载体远离第一焊盘的一侧表面上加工出第三焊盘，以将第三焊盘作为芯片焊盘；其中，第三焊盘的正投影与第一焊盘的正投影重叠。
其中，获取到第二塑封材料，将第二塑封材料与芯片、芯片焊盘远离第二焊盘的一侧表面以及第一塑封体靠近第一焊盘的一侧表面进行压合，以形成第二塑封体的步骤后，包括：利用激光钻孔的方式在第二塑封体靠近芯片的一侧表面加工出至少一个第一盲孔与至少一个第二盲孔；其中，第一盲孔的孔底为芯片远离芯片焊盘的一侧表面，第二盲孔的孔底为未贴装有芯片的芯片焊盘远离第二焊盘的一侧表面；对第一盲孔、第二盲孔以及第二塑封体远离第一塑封体的一侧表面进行电镀，以使芯片与周围的未贴装有芯片的芯片焊盘通过第一盲孔、第二盲孔以及第一盲孔与第二盲孔之间形成的第一导电线路实现互连。
其中，获取到第二塑封材料，将第二塑封材料与芯片、芯片焊盘远离第二焊盘的一侧表面以及第一塑封体靠近第一焊盘的一侧表面进行压合，以形成第二塑封体的步骤后，包括：利用曝光显影的方式在第二塑封体靠近芯片的一侧表面上进行开窗处理，以在每一个芯片远离芯片焊盘的一侧表面上形成第一开窗口；利用激光钻孔的方式在第二塑封体靠近芯片的一侧表面加工出至少一个第三盲孔；其中，第三盲孔的孔底为未贴装有芯片的芯片焊盘远离第二焊盘的一侧表面；对第一开窗口、第三盲孔以及第二塑封体远离第一塑封体的一侧表面进行电镀，以使芯片与周围的未贴装有芯片的芯片焊盘通过第一开窗口、第三盲孔以及第一开窗口与第三盲孔之间形成的第二导电线路实现互连。
其中，对第一盲孔、第二盲孔以及第二塑封体远离第一塑封体的一侧表面进行电镀，以使芯片与周围的未贴装有芯片的芯片焊盘通过第一盲孔、第二盲孔以及第一盲孔与第二盲孔之间形成的第一导电线路实现互连的步骤后，包括：获取到增强材料，将增强材料与第一盲孔、第二盲孔、第一导电线路以及第二塑封体远离第一塑封体的一侧表面进行压合，以形成增强层。
其中，获取到第一塑封材料，将第一塑封材料与第二焊盘、第一焊盘以及载体设置有第一焊盘的一侧表面进行压合，以形成第一塑封体的步骤，包括：获取到第一塑封材料，将第一塑封材料与第二焊盘、第一焊盘以及载体设置有第一焊盘的一侧表面进行压合，以使第一塑封材料覆盖第二焊盘远离第一焊盘的一侧表面、第一焊盘靠近第二焊盘的一侧表面以及载体设置有第一焊盘的一侧表面；对第一塑封材料进行研磨，直至露出第二焊盘远离第一焊盘的一侧表面，以形成第一塑封体。
为解决上述技术问题，本申请采用的第二技术方案是提供一种封装体，包括：至少一个第一焊盘以及设置在第一焊盘一侧表面的第二焊盘；其中，第一焊盘的正投影面积大于第二焊盘的正投影面积；芯片焊盘，芯片焊盘设置在第一焊盘远离第二焊盘的一侧表面上；至少一个芯片，芯片设置在芯片焊盘远离第二焊盘的一侧表面上；第一塑封体，第一塑封体围绕第二焊盘并覆盖第一焊盘靠近第二焊盘的一侧表面；第二塑封体，第二塑封体覆盖芯片远离芯片焊盘的一侧表面、芯片焊盘靠近芯片的一侧表面以及第一塑封体靠近第一焊盘的一侧表面。
其中，所述第一焊盘具有相对的第一侧与第二侧，所述第二焊盘与所述第一侧的第一间距小于与所述第二侧的第二间距；其中，所述第一侧靠近切割位置。
本申请的有益效果是：区别于现有技术，本申请提供封装方法以及封装体，通过在第一焊盘远离载体的一侧表面上加工出第二焊盘，能够固定第一焊盘与第二焊盘之间的间距，以及避免对位蚀刻导致的图形精度差，从而降低了第一焊盘与第二焊盘出现偏位的风险。继而在第一焊盘与第二焊盘加工完成后进行塑封，能够避免第二焊盘脱落，从而提高了封装体的可靠性。同时，由于第一焊盘的正投影面积大于第二焊盘的正投影面积，能够满足大尺寸芯片的贴装需求，避免切割露出芯片，从而进一步提升了产品的良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请封装方法第一实施方式的流程示意图；
图2是本申请封装方法第二实施方式的流程示意图；
图3是S22中获取的待封装板件一实施方式的结构示意图；
图4是S23中获取的待封装板件一实施方式的结构示意图；
图5是S25中获取的待封装板件一实施方式的结构示意图；
图6是S26中获取的待封装板件一实施方式的结构示意图；
图7是本申请封装体第一实施方式的结构示意图；
图8是本申请封装方法第三实施方式的流程示意图；
图9是S34中获取的待封装板件一实施方式的结构示意图；
图10是本申请封装体第二实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，本文中使用的术语“包括”、“包含”或者其他任何变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
现有技术中，通常先制作内部焊盘并在内部焊盘的一侧表面贴装芯片，继而对内部焊盘与芯片进行塑封，塑封完成后研磨露出内部焊盘远离芯片的一侧表面，以通过对位的方式焊接外部焊盘。然而，由于加工过程中存在板件涨缩以及加工精度等问题，外部焊盘与内部焊盘上的图形位置通常会发生偏移，在对位时容易产生误差，影响图形对位精度，从而导致内外焊盘出现偏位的风险较大，继而影响产品良率。
基于上述情况，本申请提供封装方法以及封装体，能够解决现有技术中的内外焊盘存在较大偏位风险的问题。
下面结合附图和实施方式对本申请进行详细说明。
请参阅图1，图1是本申请封装方法一实施方式的流程示意图。
在本实施方式中，封装方法包括：
S11：获取到载体，并在载体的一侧表面上加工出至少一个第一焊盘。
本实施方式中，载体为纯铜基板。
本实施方式中，通过贴干膜、曝光显影以及电镀的方式，在载体的一侧表面上加工出至少一个第一焊盘。
具体地，在载体的两侧表面均贴附第一干膜，并通过曝光显影的方式使载体上的一侧表面上的至少一个第一预设位置裸露。对贴附有第一干膜的载体进行整板电镀，以在第一预设位置形成第一焊盘。
其中，第一预设位置的数量可以基于需求设定，本申请对此不作限定。
其中，第一干膜为抗镀感光膜。抗镀感光膜是一种高分子的化合物，它通过特定光源的照射后能够产生一种聚合反应(由单体合成聚合物的反应过程)形成一种稳定的物质附着于板面上，从而达到阻挡电镀的功能。
S12：在每一个第一焊盘远离载体的一侧表面上加工出第二焊盘；其中，第一焊盘的正投影面积大于第二焊盘的正投影面积。
本实施方式中，通过贴干膜、曝光显影以及电镀的方式，在第一焊盘远离载体的一侧表面上加工出第二焊盘。
具体地，在第一焊盘上贴附第二干膜，并通过曝光显影的方式使第一焊盘上的第二预设位置裸露。对贴附有第一干膜的载体以及贴附有第二干膜的第一焊盘进行整板电镀，以在第二预设位置形成第二焊盘。
其中，第二干膜为抗镀感光膜。
本实施方式中，通过电镀加工出第二焊盘后，去除贴附的第一干膜与第二干膜。
可以理解地，通过在第一焊盘远离载体的一侧表面上直接加工出第二焊盘，能够固定第一焊盘与第二焊盘之间的间距，避免后续对位蚀刻导致的图形精度差，从而降低了第一焊盘与第二焊盘出现偏位的风险。
S13：获取到第一塑封材料，将第一塑封材料与第二焊盘、第一焊盘以及载体设置有第一焊盘的一侧表面进行压合，以形成第一塑封体；其中，第一塑封体围绕第二焊盘并覆盖第一焊盘靠近第二焊盘的一侧表面以及载体设置有第一焊盘的一侧表面。
本实施方式中，第一塑封材料包括树脂、塑料、膜料以及液态环氧中的一种或多种。
本实施方式中，获取到第一塑封材料，将第一塑封材料与第二焊盘、第一焊盘以及载体设置有第一焊盘的一侧表面进行压合，以使第一塑封材料覆盖第二焊盘远离第一焊盘的一侧表面、第一焊盘靠近第二焊盘的一侧表面以及载体设置有第一焊盘的一侧表面。对第一塑封材料进行研磨，直至露出第二焊盘远离第一焊盘的一侧表面，以形成第一塑封体。
具体地，将第一塑封材料分别与第二焊盘、第一焊盘以及载体进行高温压合，通过压合使第一塑封材料融化，变成半固化的流体，以覆盖第二焊盘远离第一焊盘的一侧表面、第一焊盘靠近第二焊盘的一侧表面以及载体设置有第一焊盘的一侧表面。
本实施方式中，通过倒装制备的第一焊盘相当于内部焊盘，第二焊盘相当于外部焊盘，因而还需要对覆盖在第二焊盘表面的第一塑封材料进行研磨，以露出第二焊盘远离第一焊盘的一侧表面。
在其他实施方式中，覆盖在第二焊盘表面的第一塑封材料可以在贴装芯片后去除，本申请对此不作限定。
可以理解地，通过对第二焊盘、第一焊盘以及载体进行塑封，能够避免第二焊盘脱落，从而提高了封装体的可靠性。
S14：在每一个第一焊盘远离第二焊盘的一侧表面上加工出芯片焊盘。
本实施方式中，可以去除载体，以将焊盘远离第二焊盘的一侧表面作为芯片焊盘，还可以在载体远离第一焊盘的一侧表面上加工出第三焊盘，以将第三焊盘作为芯片焊盘，其中，第三焊盘的正投影与第一焊盘的正投影重叠。本申请对此不作限定。
S15：在至少一个芯片焊盘上贴装芯片。
本实施方式中，芯片可以是MOS(Metal Oxide Semiconductor，金属氧化物半导体)芯片。
可以理解地，由于第一焊盘的正投影面积大于第二焊盘的正投影面积，且芯片焊盘的大小与第一焊盘的大小一致，因而能够满足大尺寸芯片的贴装需求，避免切割露出芯片，从而进一步提升了产品的良率。
S16：获取到第二塑封材料，将第二塑封材料与芯片、芯片焊盘远离第二焊盘的一侧表面以及第一塑封体靠近第一焊盘的一侧表面进行压合，以形成第二塑封体；其中，第二塑封体覆盖芯片远离芯片焊盘的一侧表面、芯片焊盘靠近芯片的一侧表面以及第一塑封体靠近第一焊盘的一侧表面。
本实施方式中，通过丝印树脂或者层压聚丙烯等热塑性塑料的方式来对芯片进行密封，既可以使成本较低，又能保证对芯片进行可靠的固定和密封。
区别于现有技术，本实施方式通过在第一焊盘远离载体的一侧表面上加工出第二焊盘，能够固定第一焊盘与第二焊盘之间的间距，能够避免对位蚀刻导致的图形精度差，从而降低了第一焊盘与第二焊盘出现偏位的风险。继而在第一焊盘与第二焊盘加工完成后进行塑封，能够避免第二焊盘脱落，从而提高了封装体的可靠性。同时，由于第一焊盘的正投影面积大于第二焊盘的正投影面积，能够满足大尺寸芯片的贴装需求，避免切割露出芯片，从而进一步提升了产品的良率。
请参阅图2，图2是本申请封装方法第二实施方式的流程示意图。
在本实施方式中，封装方法包括：
S21：获取到载体，并在载体的一侧表面上加工出至少一个第一焊盘。
本实施方式中，载体为纯铜基板。
本实施方式中，通过贴干膜、曝光显影以及电镀的方式，在载体的一侧表面上加工出至少一个第一焊盘。
S22：在每一个第一焊盘远离载体的一侧表面上加工出第二焊盘；其中，第一焊盘的正投影面积大于第二焊盘的正投影面积。
本实施方式中，通过贴干膜、曝光显影以及电镀的方式，在第一焊盘远离载体的一侧表面上加工出第二焊盘。
封装工艺中，需要对贴装有多个芯片的集成面板进行切割，以获取独立的封装体。其中，通常会以外部焊盘的位置作为靶标，基于外部焊盘的位置进行切割，以获取每一个封装体。为了避免芯片在切割过程中受到损伤，一般会在外部焊盘所在的具体区域外预留一部分区域作为切割位置，即切割位置与外部焊盘之间存在一定的预设间距。
现有技术中，外部焊盘是在贴装芯片后才通过对位的方式焊接至内部焊盘上的，由于对位时容易产生误差，内外焊盘容易偏位，如果内部焊盘偏移的位置更靠近切割位置，在切割时就可能会切割到内部焊盘以及贴装在内部焊盘上的芯片，从而降低产品良率。
本实施方式中，第一焊盘具有相对的第一侧与第二侧。其中，可以仅是第一侧或第二侧靠近切割位置，也可以是第一侧与第二侧均靠近切割位置。
在一个具体的实施场景中，响应于仅有第一侧靠近切割位置，在第一焊盘远离载体的一侧表面的靠近第一侧的位置加工出第二焊盘，以使第二焊盘与第一侧的第一间距小于与第二侧的第二间距。
可以理解地，通过使第二焊盘与第一侧的第一间距小于与第二侧的第二间距，可以使第一焊盘与切割位置之间的安全间距小于预留的预设间距，以确保后续切割时不会露出第一焊盘，从而保护芯片在切割过程中不会受到损伤。
进一步地，当仅有第一侧靠近切割位置时，第二焊盘与第一侧之间的第一间距越小，第二焊盘与切割位置之间的预设间距减去第一间距得到的安全间距就越大，因此，本实施方式还可以根据切割精度，进一步地调整第二焊盘的设置位置，从而调整第一间距的大小。
在另一个具体的实施场景中，响应于第一侧与第二侧均靠近切割位置，在第一焊盘远离载体的一侧表面的中心区域加工出第二焊盘，以使第二焊盘与第一侧的第一间距等于与第二侧的第二间距。
可以理解地，当第一侧与第二侧均靠近切割位置时，需要确保在两侧切割时均不会露出第一焊盘，因此第二焊盘的设置位置不能偏向任意一侧。
具体地，请参阅图3，图3是S22中获取的待封装板件一实施方式的结构示意图。待封装板件100包括载体01、设置在载体01一侧表面的多个第一焊盘10以及设置在第一焊盘10远离载体01的一侧表面上的第二焊盘20。其中，第一焊盘10的第一侧101靠近切割位置(图中箭头处)，第二焊盘20与第一侧101的第一间距H1小于与第二侧102的第二间距H2。
S23：获取到第一塑封材料，将第一塑封材料与第二焊盘、第一焊盘以及载体设置有第一焊盘的一侧表面进行压合，以形成第一塑封体；其中，第一塑封体围绕第二焊盘并覆盖第一焊盘靠近第二焊盘的一侧表面以及载体设置有第一焊盘的一侧表面。
其中，第一塑封材料包括树脂、塑料、膜料以及液态环氧中的一种或多种。
具体地，请参阅图4，图4是S23中获取的待封装板件一实施方式的结构示意图。待封装板件200包括载体01、设置在载体01一侧表面的多个第一焊盘10以及设置在第一焊盘10远离载体01的一侧表面上的第二焊盘20。其中，第一焊盘10的第一侧101靠近切割位置，第二焊盘20与第一侧101的第一间距H1小于与第二侧102的第二间距H2。第一塑封体31，第一塑封体31围绕第二焊盘20并覆盖第一焊盘10靠近第二焊盘20的一侧表面以及载体01设置有第一焊盘10的一侧表面。
S24：去除载体，以将第一焊盘远离第二焊盘的一侧表面作为芯片焊盘。
本实施方式中，通过蚀刻去除载体，以露出所述第一焊盘远离第二焊盘的一侧表面，并将该表面作为芯片焊盘，即芯片焊盘就是第一焊盘的焊接面。
可以理解地，直接将第一焊盘的焊接面作为芯片焊盘，能够减少封装件的整体厚度。
S25：在至少一个芯片焊盘上贴装芯片。
本实施方式中，可以在一个芯片焊盘(第一焊盘)上贴装一个芯片，也可以在一个第一焊盘上贴装多个芯片，本申请对此不作限定。
可以理解地，由于第一焊盘的正投影面积大于第二焊盘的正投影面积，因而能够满足大尺寸芯片的贴装需求。
其中，芯片的面积小于或等于芯片焊盘的面积。
可以理解地，响应于仅有第一侧靠近切割位置时，第二焊盘与第一侧的第一间距小于与第二侧的第二间距，还能够使第一焊盘与切割位置之间的安全间距小于预留的预设间距，以确保切割时不会露出第一焊盘，从而保护芯片在切割过程中不会受到损伤，继而进一步提升了产品的良率。
具体地，请参阅图5，图5是S25中获取的待封装板件一实施方式的结构示意图。待封装板件300包括多个第一焊盘10以及设置在第一焊盘10远离载体01的一侧表面上的第二焊盘20。其中，第一焊盘10的第一侧101靠近切割位置，第二焊盘20与第一侧101的第一间距H1小于与第二侧102的第二间距H2。第一塑封体31，第一塑封体31围绕第二焊盘20并覆盖第一焊盘10靠近第二焊盘20的一侧表面。芯片40，芯片40设置在第一焊盘10远离第二焊盘20的一侧表面上。其中，芯片40通过导电粘接剂41与第一焊盘10远离第二焊盘20的一侧表面键合。
S26：获取到第二塑封材料，将第二塑封材料与芯片、芯片焊盘远离第二焊盘的一侧表面以及第一塑封体靠近第一焊盘的一侧表面进行压合，以形成第二塑封体；其中，第二塑封体覆盖芯片远离芯片焊盘的一侧表面、芯片焊盘靠近芯片的一侧表面以及第一塑封体靠近第一焊盘的一侧表面。
本实施方式中，第二塑封材料包括树脂、塑料、膜料以及液态环氧中的一种或多种。
本实施方式中，获取到第二塑封材料，将第二塑封材料与芯片、芯片焊盘远离第二焊盘的一侧表面以及第一塑封体靠近第一焊盘的一侧表面进行压合，以使第二塑封体覆盖芯片远离芯片焊盘的一侧表面、芯片焊盘靠近芯片的一侧表面以及第一塑封体靠近第一焊盘的一侧表面，以形成第二塑封体。
具体地，请参阅图6，图6是S26中获取的待封装板件一实施方式的结构示意图。封装体400包括多个第一焊盘10以及设置在第一焊盘10远离载体01的一侧表面上的第二焊盘20。其中，第一焊盘10的第一侧101靠近切割位置，第二焊盘20与第一侧101的第一间距H1小于与第二侧102的第二间距H2。第一塑封体31，第一塑封体31围绕第二焊盘20并覆盖第一焊盘10靠近第二焊盘20的一侧表面。芯片40，芯片40设置在第一焊盘10远离第二焊盘20的一侧表面上。第二塑封体32，第二塑封体32覆盖芯片40远离第一焊盘10的一侧表面、第一焊盘10靠近芯片40的一侧表面以及第一塑封体31靠近第一焊盘10的一侧表面。
S27：利用激光钻孔的方式在第二塑封体靠近芯片的一侧表面加工出至少一个第一盲孔与至少一个第二盲孔；其中，第一盲孔的孔底为芯片远离芯片焊盘的一侧表面，第二盲孔的孔底为未贴装有芯片的芯片焊盘远离第二焊盘的一侧表面。
本实施方式中，激光包括UV(紫外线)激光和/或CO2(二氧化碳)激光。
S28：对第一盲孔、第二盲孔以及第二塑封体远离第一塑封体的一侧表面进行电镀，以使芯片与周围的未贴装有芯片的芯片焊盘通过第一盲孔、第二盲孔以及第一盲孔与第二盲孔之间形成的第一导电线路实现互连。
本实施方式中，通过电镀在第一盲孔内形成第一导电连接柱，在第二盲孔内形成第二导电连接柱，以使芯片与周围的未贴装有芯片的第一焊盘通过第一导电连接柱、第二导电连接柱以及第一导电线路实现电连接。
S29：获取到增强材料，将增强材料与第一盲孔、第二盲孔、第一导电线路以及第二塑封体远离第一塑封体的一侧表面进行压合，以形成增强层。
本实施方式中，增强材料可以为玻纤的环氧或液态环氧等绝缘物质，本申请对此不作限定。
进一步地，还可以在增强层远离第二塑封体的一侧表面涂覆油墨，以形成阻焊层，继而可以在阻焊层上制作所需要的外观。
具体地，请参阅图7，图7是本申请封装体第一实施方式的结构示意图。封装体500包括多个第一焊盘10以及设置在第一焊盘10远离载体01的一侧表面上的第二焊盘20。其中，第一焊盘10的第一侧101靠近切割位置，第二焊盘20与第一侧101的第一间距H1小于与第二侧102的第二间距H2。第一塑封体31，第一塑封体31围绕第二焊盘20并覆盖第一焊盘10靠近第二焊盘20的一侧表面。芯片40，芯片40设置在第一焊盘10远离第二焊盘20的一侧表面上。第二塑封体32，第二塑封体32覆盖芯片40远离第一焊盘10的一侧表面、第一焊盘10靠近芯片40的一侧表面以及第一塑封体31靠近第一焊盘10的一侧表面。第一盲孔51，第一盲孔51的孔底为芯片40远离第一焊盘10的一侧表面。第二盲孔52，第二盲孔52的孔底为未贴装有芯片的第一焊盘10远离第二焊盘20的一侧表面。其中，第一盲孔51内形成有第一导电连接柱510，第二盲孔52内形成有第二导电连接柱520，第一导电连接柱510与第二导电连接柱520之间形成有第一导电线路61。芯片40通过第一导电连接柱510、第二导电连接柱520以及第一导电线路61与周围的第一焊盘10实现电连接。增强层70，增强层70覆盖第一导电线路61远离第一盲孔51的一侧表面以及第二塑封体32远离第一塑封体31的一侧表面。阻焊层90，阻焊层90设置于增强层70远离第二塑封体32的一侧表面。
区别于现有技术，本实施方式通过在第一焊盘远离载体的一侧表面上加工出第二焊盘，能够固定第一焊盘与第二焊盘之间的间距，能够避免对位蚀刻导致的图形精度差，从而降低了第一焊盘与第二焊盘出现偏位的风险。继而在第一焊盘与第二焊盘加工完成后进行塑封，能够避免第二焊盘脱落，从而提高了封装体的可靠性。同时，由于第一焊盘的正投影面积大于第二焊盘的正投影面积，能够满足大尺寸芯片的贴装需求，避免切割露出芯片，从而提升了产品的良率。进一步地，通过使第二焊盘与第一侧的第一间距小于与第二侧的第二间距，可以使第一焊盘与切割位置之间的安全间距小于预留的预设间距，以确保后续切割时不会露出第一焊盘，从而保护芯片在切割过程中不会受到损伤。
请参阅图8，图8是本申请封装方法第三实施方式的流程示意图。
在本实施方式中，封装方法包括：
S31：获取到载体，并在载体的一侧表面上加工出至少一个第一焊盘。
具体过程请参见S11与S21中的描述，此处不再赘述。
S32：在每一个第一焊盘远离载体的一侧表面上加工出第二焊盘；其中，第一焊盘的正投影面积大于第二焊盘的正投影面积。
具体过程请参见S12与S22中的描述，此处不再赘述。
S33：获取到第一塑封材料，将第一塑封材料与第二焊盘、第一焊盘以及载体设置有第一焊盘的一侧表面进行压合，以形成第一塑封体；其中，第一塑封体围绕第二焊盘并覆盖第一焊盘靠近第二焊盘的一侧表面以及载体设置有第一焊盘的一侧表面。
具体过程请参见S13与S23中的描述，此处不再赘述。
S34：在载体远离第一焊盘的一侧表面上加工出第三焊盘，以将第三焊盘作为芯片焊盘；其中，第三焊盘的正投影与第一焊盘的正投影重叠。
本实施方式中，通过图形蚀刻将载体上除对应第一焊盘的其余基板均去除，以形成第三焊盘。
具体地，请参阅图9，图9是S34中获取的待封装板件一实施方式的结构示意图。待封装板件600包括多个第一焊盘10以及设置在第一焊盘10远离载体01的一侧表面上的第二焊盘20。第一塑封体31，第一塑封体31围绕第二焊盘20并覆盖第一焊盘10靠近第二焊盘20的一侧表面。第三焊盘80，第三焊盘80设置在第一焊盘10远离第二焊盘20的一侧表面上。其中，第三焊盘80的正投影与第一焊盘10的正投影重叠。
S35：在至少一个芯片焊盘上贴装芯片。
本实施方式中，可以在一个第三焊盘上贴装一个芯片，也可以在一个第三焊盘上贴装多个芯片，本申请对此不作限定。
其中，芯片的面积小于或等于第三焊盘的面积。
S36：获取到第二塑封材料，将第二塑封材料与芯片、芯片焊盘远离第二焊盘的一侧表面以及第一塑封体靠近第一焊盘的一侧表面进行压合，以形成第二塑封体；其中，第二塑封体覆盖芯片远离芯片焊盘的一侧表面、芯片焊盘靠近芯片的一侧表面以及第一塑封体靠近第一焊盘的一侧表面。
本实施方式中，第二塑封材料为感光环氧材料。
S37：利用曝光显影的方式在第二塑封体靠近芯片的一侧表面上进行开窗处理，以在每一个芯片远离芯片焊盘的一侧表面上形成第一开窗口。
可以理解地，由于激光能量不好控制，在利用激光进行钻孔时，有可能会对芯片造成损伤，尤其是对MOS芯片。而本实施方式采用感光环氧材料作为第二塑封体的材料，利用类似干膜曝光显影的方式进行开窗，能够控制开窗能量，以避免开窗时对芯片造成损伤，从而提高产品的可靠性。
S38：利用激光钻孔的方式在第二塑封体靠近芯片的一侧表面加工出至少一个第三盲孔；其中，第三盲孔的孔底为未贴装有芯片的芯片焊盘远离第二焊盘的一侧表面。
S39：对第一开窗口、第三盲孔以及第二塑封体远离第一塑封体的一侧表面进行电镀，以使芯片与周围的未贴装有芯片的芯片焊盘通过第一开窗口、第三盲孔以及第一开窗口与第三盲孔之间形成的第二导电线路实现互连。
本实施方式中，通过电镀在第一开窗口内形成第三导电连接柱，在第三盲孔内形成第四导电连接柱，以使芯片与周围的未贴装有芯片的第三焊盘通过第三导电连接柱、第四导电连接柱以及第二导电线路实现电连接。
进一步地，获取到增强材料，将增强材料与第一开窗口、第三盲孔、第二导电线路以及第二塑封体远离第一塑封体的一侧表面进行压合，以形成增强层。
进一步地，还可以在增强层远离第二塑封体的一侧表面涂覆油墨，以形成阻焊层，继而可以在阻焊层上制作所需要的外观。
具体地，请参阅图10，图10是本申请封装体第二实施方式的结构示意图。封装体700包括多个第一焊盘10以及设置在第一焊盘10远离载体01的一侧表面上的第二焊盘20。第一塑封体31，第一塑封体31围绕第二焊盘20并覆盖第一焊盘10靠近第二焊盘20的一侧表面。第三焊盘80，第三焊盘80设置在第一焊盘10远离第二焊盘20的一侧表面上。其中，第三焊盘80的正投影与第一焊盘10的正投影重叠。芯片40，芯片40设置在第三焊盘80远离第一焊盘10的一侧表面上。其中，芯片40通过导电粘接剂41与第三焊盘80远离第一焊盘10的一侧表面键合。第二塑封体32，第二塑封体32覆盖芯片40远离第三焊盘80的一侧表面、第三焊盘80靠近芯片40的一侧表面以及第一塑封体31靠近第一焊盘10的一侧表面。第一开窗口53，第一开窗口53设置于芯片40远离第三焊盘80的一侧表面上。第三盲孔54，第三盲孔54的孔底为未贴装有芯片的第三焊盘80远离第二焊盘20的一侧表面。其中，第一开窗口53内形成有第三导电连接柱530，第三盲孔54内形成有第四导电连接柱540，第三导电连接柱530与第四导电连接柱540之间形成有第二导电线路62。芯片40通过第三导电连接柱530、第四导电连接柱540以及第二导电线路62与周围的第三焊盘80实现电连接。增强层70，增强层70覆盖第二导电线路62远离第一开窗口53的一侧表面以及第二塑封体32远离第一塑封体31的一侧表面。阻焊层90，阻焊层90设置于增强层70远离第二塑封体32的一侧表面。
区别于现有技术，本实施方式通过在第一焊盘远离载体的一侧表面上加工出第二焊盘，能够固定第一焊盘与第二焊盘之间的间距，能够避免对位蚀刻导致的图形精度差，从而降低了第一焊盘与第二焊盘出现偏位的风险。继而在第一焊盘与第二焊盘加工完成后进行塑封，能够避免第二焊盘脱落，从而提高了封装体的可靠性。同时，由于第一焊盘的正投影面积大于第二焊盘的正投影面积，能够满足大尺寸芯片的贴装需求，避免切割露出芯片，从而提升了产品的良率。此外，通过使用开窗的方式在芯片远离芯片焊盘的一侧表面制备第一开窗口，还能够避免激光钻孔对芯片造成的损伤，从而进一步提升产品的可靠性。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种封装方法，其特征在于，包括：
获取到载体，并在所述载体的一侧表面上加工出至少一个第一焊盘；
在每一个所述第一焊盘远离所述载体的一侧表面上加工出第二焊盘；其中，所述第一焊盘的正投影面积大于所述第二焊盘的正投影面积；
获取到第一塑封材料，将所述第一塑封材料与所述第二焊盘、所述第一焊盘以及所述载体设置有所述第一焊盘的一侧表面进行压合，以形成第一塑封体；其中，所述第一塑封体围绕所述第二焊盘并覆盖所述第一焊盘靠近所述第二焊盘的一侧表面以及所述载体设置有所述第一焊盘的一侧表面；
在每一个所述第一焊盘远离所述第二焊盘的一侧表面上加工出芯片焊盘；
在至少一个所述芯片焊盘上贴装芯片；
获取到第二塑封材料，将所述第二塑封材料与所述芯片、所述芯片焊盘远离所述第二焊盘的一侧表面以及所述第一塑封体靠近所述第一焊盘的一侧表面进行压合，以形成第二塑封体；其中，所述第二塑封体覆盖所述芯片远离所述芯片焊盘的一侧表面、所述芯片焊盘靠近所述芯片的一侧表面以及所述第一塑封体靠近所述第一焊盘的一侧表面。
2.根据权利要求1所述的封装方法，其特征在于，
所述第一焊盘具有相对的第一侧与第二侧；
响应于仅有所述第一侧靠近切割位置，所述在每一个所述第一焊盘远离所述载体的一侧表面上加工出第二焊盘的步骤包括：
在所述第一焊盘远离所述载体的一侧表面的靠近所述第一侧的位置加工出所述第二焊盘，以使所述第二焊盘与所述第一侧的第一间距小于与所述第二侧的第二间距。
3.根据权利要求2所述的封装方法，其特征在于，
响应于所述第一侧与所述第二侧均靠近所述切割位置，所述在每一个所述第一焊盘远离所述载体的一侧表面上加工出第二焊盘的步骤包括：
在所述第一焊盘远离所述载体的一侧表面的中心区域加工出所述第二焊盘，以使所述第二焊盘与所述第一侧的第一间距等于与所述第二侧的第二间距。
4.根据权利要求1～3任一项所述的封装方法，其特征在于，
所述在每一个所述第一焊盘远离所述第二焊盘的一侧表面上加工出芯片焊盘的步骤，包括：
去除所述载体，以将所述第一焊盘远离所述第二焊盘的一侧表面作为芯片焊盘；或，
在载体远离所述第一焊盘的一侧表面上加工出第三焊盘，以将所述第三焊盘作为所述芯片焊盘；其中，所述第三焊盘的正投影与所述第一焊盘的正投影重叠。
5.根据权利要求1～3任一项所述的封装方法，其特征在于，
所述获取到第二塑封材料，将所述第二塑封材料与所述芯片、所述芯片焊盘远离所述第二焊盘的一侧表面以及所述第一塑封体靠近所述第一焊盘的一侧表面进行压合，以形成第二塑封体的步骤后，包括：
利用激光钻孔的方式在所述第二塑封体靠近所述芯片的一侧表面加工出至少一个第一盲孔与至少一个第二盲孔；其中，所述第一盲孔的孔底为所述芯片远离所述芯片焊盘的一侧表面，所述第二盲孔的孔底为未贴装有芯片的芯片焊盘远离所述第二焊盘的一侧表面；
对所述第一盲孔、所述第二盲孔以及所述第二塑封体远离所述第一塑封体的一侧表面进行电镀，以使所述芯片与周围的所述未贴装有芯片的芯片焊盘通过所述第一盲孔、所述第二盲孔以及所述第一盲孔与所述第二盲孔之间形成的第一导电线路实现互连。
6.根据权利要求1～3任一项所述的封装方法，其特征在于，
所述获取到第二塑封材料，将所述第二塑封材料与所述芯片、所述芯片焊盘远离所述第二焊盘的一侧表面以及所述第一塑封体靠近所述第一焊盘的一侧表面进行压合，以形成第二塑封体的步骤后，包括：
利用曝光显影的方式在所述第二塑封体靠近所述芯片的一侧表面上进行开窗处理，以在每一个所述芯片远离所述芯片焊盘的一侧表面上形成第一开窗口；
利用激光钻孔的方式在所述第二塑封体靠近所述芯片的一侧表面加工出至少一个第三盲孔；其中，所述第三盲孔的孔底为未贴装有芯片的芯片焊盘远离所述第二焊盘的一侧表面；
对所述第一开窗口、所述第三盲孔以及所述第二塑封体远离所述第一塑封体的一侧表面进行电镀，以使所述芯片与周围的所述未贴装有芯片的芯片焊盘通过所述第一开窗口、所述第三盲孔以及所述第一开窗口与所述第三盲孔之间形成的第二导电线路实现互连。
7.根据权利要求5所述的封装方法，其特征在于，
所述对所述第一盲孔、所述第二盲孔以及所述第二塑封体远离所述第一塑封体的一侧表面进行电镀，以使所述芯片与周围的所述未贴装有芯片的芯片焊盘通过所述第一盲孔、所述第二盲孔以及所述第一盲孔与所述第二盲孔之间形成的第一导电线路实现互连的步骤后，包括：
获取到增强材料，将所述增强材料与所述第一盲孔、所述第二盲孔、所述第一导电线路以及所述第二塑封体远离所述第一塑封体的一侧表面进行压合，以形成增强层。
8.根据权利要求1所述的封装方法，其特征在于，
所述获取到第一塑封材料，将所述第一塑封材料与所述第二焊盘、所述第一焊盘以及所述载体设置有所述第一焊盘的一侧表面进行压合，以形成第一塑封体的步骤，包括：
获取到所述第一塑封材料，将所述第一塑封材料与所述第二焊盘、所述第一焊盘以及所述载体设置有所述第一焊盘的一侧表面进行压合，以使所述第一塑封材料覆盖所述第二焊盘远离所述第一焊盘的一侧表面、所述第一焊盘靠近所述第二焊盘的一侧表面以及所述载体设置有所述第一焊盘的一侧表面；
对所述第一塑封材料进行研磨，直至露出所述第二焊盘远离所述第一焊盘的一侧表面，以形成所述第一塑封体。
9.一种封装体，其特征在于，包括：
至少一个第一焊盘以及设置在所述第一焊盘一侧表面的第二焊盘；其中，所述第一焊盘的正投影面积大于所述第二焊盘的正投影面积；
芯片焊盘，所述芯片焊盘设置在所述第一焊盘远离所述第二焊盘的一侧表面上；
至少一个芯片，所述芯片设置在所述芯片焊盘远离所述第二焊盘的一侧表面上；
第一塑封体，所述第一塑封体围绕所述第二焊盘并覆盖所述第一焊盘靠近所述第二焊盘的一侧表面；
第二塑封体，所述第二塑封体覆盖所述芯片远离所述芯片焊盘的一侧表面、所述芯片焊盘靠近所述芯片的一侧表面以及所述第一塑封体靠近所述第一焊盘的一侧表面。
10.根据权利要求9所述的封装体，其特征在于，
所述第一焊盘具有相对的第一侧与第二侧，所述第二焊盘与所述第一侧的第一间距小于与所述第二侧的第二间距；其中，所述第一侧靠近切割位置。
CN202210822752.0A 2022-07-12 2022-07-12 封装方法以及封装体 Pending CN115312393A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210822752.0A CN115312393A (zh) 2022-07-12 2022-07-12 封装方法以及封装体
PCT/CN2023/093328 WO2024012033A1 (zh) 2022-07-12 2023-05-10 封装方法以及封装体
US18/459,043 US20240021555A1 (en) 2022-07-12 2023-08-30 Packaging method and package member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210822752.0A CN115312393A (zh) 2022-07-12 2022-07-12 封装方法以及封装体

Publications (1)

Publication Number Publication Date
CN115312393A true CN115312393A (zh) 2022-11-08

Family

ID=83856674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210822752.0A Pending CN115312393A (zh) 2022-07-12 2022-07-12 封装方法以及封装体

Country Status (2)

Country Link
CN (1) CN115312393A (zh)
WO (1) WO2024012033A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116895726A (zh) * 2023-09-11 2023-10-17 深圳明阳电路科技股份有限公司 一种micro-led芯片及其集成方法
WO2024012033A1 (zh) * 2022-07-12 2024-01-18 天芯互联科技有限公司 封装方法以及封装体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117792321A (zh) * 2024-02-26 2024-03-29 甬矽电子(宁波)股份有限公司 芯片封装工艺和芯片封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100511664C (zh) * 2006-07-11 2009-07-08 日月光半导体制造股份有限公司 芯片封装结构
US20140175657A1 (en) * 2012-12-21 2014-06-26 Mihir A. Oka Methods to improve laser mark contrast on die backside film in embedded die packages
CN104779220A (zh) * 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
CN115312393A (zh) * 2022-07-12 2022-11-08 天芯互联科技有限公司 封装方法以及封装体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024012033A1 (zh) * 2022-07-12 2024-01-18 天芯互联科技有限公司 封装方法以及封装体
CN116895726A (zh) * 2023-09-11 2023-10-17 深圳明阳电路科技股份有限公司 一种micro-led芯片及其集成方法
CN116895726B (zh) * 2023-09-11 2023-12-22 深圳明阳电路科技股份有限公司 一种micro-led芯片及其集成方法

Also Published As

Publication number Publication date
WO2024012033A1 (zh) 2024-01-18

Similar Documents

Publication Publication Date Title
CN115312393A (zh) 封装方法以及封装体
JP4024773B2 (ja) 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
US8336201B2 (en) Method of manufacturing printed circuit board having flow preventing dam
US6376769B1 (en) High-density electronic package, and method for making same
US6541872B1 (en) Multi-layered adhesive for attaching a semiconductor die to a substrate
US8035202B2 (en) Electronic device having a wiring substrate
US8071881B2 (en) Wiring board, method for manufacturing same and semiconductor device
US7825499B2 (en) Semiconductor package and trenched semiconductor power device using the same
JP4919103B2 (ja) ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
KR20120041010A (ko) 반도체 패키지 및 그 제조 방법
KR20140042462A (ko) 반도체 패키지 장치
KR20020069288A (ko) 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
CN112103194A (zh) 转接基板及其制作方法、器件封装结构
KR100711966B1 (ko) 패키지 기판, 반도체 패키지 및 반도체 패키지 제작방법
US8266796B2 (en) Method of fabricating a semiconductor device package
JP2000040676A (ja) 半導体装置の製造方法
US20240021555A1 (en) Packaging method and package member
KR101008973B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
JPH1074887A (ja) 電子部品及びその製造方法
JP2001298102A (ja) 機能素子の実装構造およびその製造方法
US10588214B2 (en) Stacked structure and method for manufacturing the same
JP2022036015A (ja) 埋め込み構造およびその作製方法ならびに基板
US20090309208A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination