CN115298796A - 用于半导体反应室的保护涂层 - Google Patents
用于半导体反应室的保护涂层 Download PDFInfo
- Publication number
- CN115298796A CN115298796A CN202080098814.7A CN202080098814A CN115298796A CN 115298796 A CN115298796 A CN 115298796A CN 202080098814 A CN202080098814 A CN 202080098814A CN 115298796 A CN115298796 A CN 115298796A
- Authority
- CN
- China
- Prior art keywords
- reaction chamber
- processing
- protective material
- layer
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32458—Vessel
- H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32458—Vessel
- H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
- H01J37/32495—Means for protecting the vessel against plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/3299—Feedback systems
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
Abstract
提供了用于在反应室的内表面上沉积保护层的处理方法和装置。一种方法可以包括:在具有内表面的反应室中不存在晶片时,将第一保护材料层沉积到所述内表面上,并且所述内表面包括第一材料;在沉积所述第一层之后,在反应室内处理批次晶片的一部分;测量在处理所述批次晶片的所述一部分期间所述反应室中的所述第一材料的量或在所述批次晶片的所述一部分中的一个晶片上的所述第一材料的量;确定所述第一量超过阈值;以及响应于确定所述第一量超过所述阈值并且当所述反应室中不存在晶片时,将所述第二保护材料层沉积到所述反应室的所述内表面上。
Description
相关申请
PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。
背景技术
在一些半导体处理操作中,例如在沉积、蚀刻和清洁操作中,在这些操作中使用的气体可能对执行处理操作的反应室的内表面具有腐蚀性。随着时间的推移,反应室的内表面可能被蚀刻或腐蚀超过可接受的阈值。
发明内容
在一些实施方案中,可以提供一种方法。所述方法可以包括:在具有多个内表面的反应室中不存在晶片时,将第一保护材料层沉积到所述反应室的多个内表面上,并且所述多个内表面可以包括第一材料;在沉积所述第一保护材料层之后,在反应室内处理批次晶片的一部分;测量在处理所述批次晶片的所述一部分期间所述反应室中的所述第一材料的量或在所述批次晶片的所述一部分中的一个晶片上的所述第一材料的量;确定所述第一量超过阈值;以及响应于所述确定所述第一量超过所述阈值并且当所述反应室中不存在晶片时,将所述第二保护材料层沉积到所述反应室的所述多个内表面上。
在一些实施方案中,所述方法还可以包括:在沉积所述第二保护材料层之后,在所述反应室内处理所述批次晶片的第二部分。
在一些实施方案中,所述方法还可以包括在沉积所述第二保护材料层之前清洁所述反应室。
在一些这样的实施方案中,所述沉积所述第二保护材料层还可以包括将所述第二保护材料层沉积到所述第一材料层上和所述反应室的所述多个内表面上。
在一些这样的实施方案中,所述测量还可以包括在所述处理所述批次晶片的所述一部分期间的处理操作期间测量所述反应室中的所述第一材料的所述量。
在一些这样的实施方案中,所述测量还可以包括在所述处理操作期间通过使用残余气体分析仪或光谱仪测量所述反应室中的所述第一材料的所述量。
在一些实施方案中,所述测量还可以包括测量所述晶片的所述一部分中的一个晶片上的所述第一材料的量。
在一些实施方案中,所述保护材料可以包括氧化硅。
在一些实施方案中,所述第一材料可以包括铝或铝合金。
在一些实施方案中,所述处理可以包括蚀刻操作。
在一些实施方案中,所述处理可以包括沉积操作。
在一些实施方案中,所述处理可以不包括室清洁操作。
在一些实施方案中,将所述保护材料沉积到所述反应室的所述多个内表面上可以是通过原子层沉积来执行的。
在一些实施方案中,可以提供一种方法。该方法可以包括:在反应室中不存在晶片时,将保护材料层沉积到所述反应室的多个内表面上,并且所述多个内表面可以包括第一材料;在所述反应室内处理批次晶片的一部分,所述处理使用能够在第一组处理条件下的所述处理期间以第一蚀刻速率蚀刻所述多个内表面的所述第一材料的工艺气体,并且所述工艺气体在所述第一组处理条件下的所述处理期间以第二蚀刻速率蚀刻所述保护材料,并且其中所述第二蚀刻速率比所述第一蚀刻速率小至少20倍。
在一些实施方案中,所述方法还可以包括:在处理所述批次晶片的所述一部分之后并且当所述反应室中不存在晶片时,在所述反应室的所述多个内表面上沉积第二保护材料层;以及在沉积所述第二保护材料层之后,在所述反应室内处理所述批次晶片的第二部分。
在一些实施方案中,所述方法还可以包括在沉积所述第二保护材料层之前清洁所述反应室。
在一些这样的实施方案中,所述沉积所述第二保护材料层还可以包括将所述第二保护材料层沉积到所述第一材料层上和所述反应室的所述多个内表面上。
在一些实施方案中,第二蚀刻速率可以比所述第一蚀刻速率小至少100倍。
在一些实施方案中,所述保护层可以包括氧化硅。
在一些实施方案中,所述第一材料可以包括铝或铝合金。
在一些实施方案中,所述处理可以包括蚀刻操作。
在一些实施方案中,所述处理可以包括沉积操作。
在一些实施方案中,所述处理可以不包括室清洁操作。
在一些实施方案中,所述沉积所述保护材料可以通过原子层沉积来执行。
在一些实施方案中,可以提供一种用于半导体处理的装置。该装置可以包括:反应室,其具有带顶表面的顶部、带壁表面的侧壁和带底表面的底部,以及由所述顶部、所述侧壁和所述底部部分限定的内部容积;具有衬底支撑外表面的衬底支撑件;具有喷头外表面的喷头;以及材料保护涂层。所述衬底支撑件和所述喷头定位于所述反应室的所述内部容积内,所述顶表面、所述壁表面、所述底表面、所述衬底支撑外表面和所述喷头外表面由包含金属的第一材料制成,并且所述保护涂层在所述顶表面、所述壁表面、所述底表面、所述衬底支撑外表面和所述喷头外表面上并与其直接接触。
在一些实施方案中,所述金属可以是铝或铝合金。
在一些实施方案中,所述保护涂层可以包括氧化硅。
在一些实施方案中,工艺气体可能能够在第一组条件或工艺条件下的处理操作期间以第一蚀刻速率蚀刻第一材料,工艺气体可能能够在第一组条件或工艺条件下的处理操作期间以第二蚀刻速率蚀刻保护材料,并且第二蚀刻速率可以比第一蚀刻速率小至少20倍。
在一些实施方案中,第二蚀刻速率可以比第一蚀刻速率小至少100倍。
下面参考附图进一步描述这些和其他方面。
附图说明
图1A描绘了反应室的简化示例性视图,其中可以实施根据本公开的工艺。
图1B描绘了图1A的反应室,其中保护材料层沉积在反应室的内表面上。
图2描绘了根据本公开的示例性技术。
图3描绘了根据本公开的另一示例性技术。
图4描绘了根据本公开的又一示例性技术。
图5描绘了保护材料在内部反应室表面上的沉积的图形表示。
图6示意性地示出了处理站的实施方案。
图7示出了多站处理工具的实施方案的示意图。
图8描绘了在具有铝内表面和沉积在其上的保护材料的反应室中执行各种量的蚀刻和室清洁之后在晶片上测量的铝的实验数据。
图9描绘了在具有铝内表面和沉积在其上的保护涂层的反应室中进行不同量的蚀刻之后在晶片上测量的铝的其他实验数据。
具体实施方式
在以下描述中,阐述了许多具体细节以便提供对所呈现的实施方案的透彻理解。本文所公开的实施方案可以在没有这些具体细节中的一些或全部的情况下实践。在其他情况下,不详细描述公知的处理操作,以免不必要地模糊本公开的实施方案。此外,虽然所公开的实施方案结合特定实施方案来说明,但应理解具体的实施方案并不意图限制所公开的实施方案。
在本申请中,术语“晶片”和“衬底”可互换使用。半导体设备工业中使用的晶片或衬底通常具有200mm、300mm或450mm的直径。除非另有说明,否则本文所述的处理细节(例如,流速、功率电平等)与处理300mm直径衬底或处理被配置为处理300mm直径衬底的室相关,并且可以适当缩放用于其他尺寸的衬底或室。本文所述的室可用于处理可能具有各种形状、尺寸和材料的工件。除了半导体晶片之外,可以在根据某些实施方案制备的室中处理的其他工件包括各种制品,例如印刷电路板、磁记录介质、磁记录传感器、镜、光学元件、微机械设备等。
介绍和背景
许多半导体处理操作使用反应物和其他气体,这些反应物和其他气体可能腐蚀进行处理操作的反应室的各种内表面。这些处理操作包括将材料沉积到衬底上、从衬底蚀刻材料以及在沉积和/或蚀刻操作之后执行反应室的清洁操作。半导体处理工具的反应室具有内表面,该内表面可以由能够被这些处理操作中使用的反应物或其他气体蚀刻或腐蚀的材料(例如金属或金属合金)构成。可被反应物和其他气体腐蚀或蚀刻的反应室的内表面包括反应室内部壁,例如反应室、喷头或其他气体分散装置以及衬底支撑件(例如基座或静电卡盘)的侧壁、底部和顶部。例如,反应室内表面可以包括铝或铝合金,并且处理操作可以使用能够蚀刻这种铝的包括碘、卤化物或氯化物的气体。
反应室内表面的蚀刻或腐蚀会损坏反应室并导致晶片缺陷。例如,蚀刻的反应室材料可能会重新沉积到反应室中的晶片上,这会导致晶片缺陷。反应室的损坏可能需要修理或更换损坏的部件,包括反应室本身,这需要额外的成本和工具的停机时间。对反应室的表面、基座和基座的表面的损坏也可能对这些特征在处理过程中的性能产生不利影响,例如在等离子体产生过程中改变喷头的气流或改变基座的传导率,这进而会对处理操作产生不利影响并导致晶片缺陷。一些传统的处理工具具有室和室的内部方面,例如喷头和底座,它们由能够承受工艺气体和化学品的材料制成,但这些材料通常非常昂贵并且会增加工具的拥有成本。如下文所述,可以使用成本较低的材料,但这些材料通常更容易受到工艺气体的腐蚀和蚀刻。此外,一些半导体工艺正在向室内的更高温度发展,并且腐蚀随着温度的升高而呈指数增长。因此希望防止反应室的内表面受到不希望的腐蚀或蚀刻。
示例性技术和设备
本文提供了用于防止反应室的内表面受到不希望的蚀刻并从其恢复的各种技术和装置。在一些实施方案中,可以将保护涂层沉积到反应室的内表面上,并且当暴露于相同的工艺气体时,该保护涂层以低于蚀刻内表面的蚀刻速率被蚀刻。例如,沉积操作可以使用包含卤化物的工艺气体,并且该卤化物可以以比其蚀刻内表面的材料更慢的蚀刻速率(例如20:1)蚀刻保护涂层。因为在许多处理操作中使用的材料和处理条件(例如,温度、压强)可能会有所不同,但仍可能导致对反应室内表面的不希望的蚀刻,因此在一些实施方案中,该保护涂层的组成可以专门针对在处理操作中使用的(一种或多种)腐蚀性气体和/或处理条件,使得保护涂层被该工艺气体以由相同工艺气体蚀刻内表面的蚀刻速率低的蚀刻速率蚀刻。短语“保护涂层”、“保护材料”和“保护材料层”在本文中可互换使用并且旨在具有相同的含义。
在一些实施方案中,可以发生多于一种的保护涂层沉积,以进一步防止反应室的内表面的不希望的蚀刻并从其恢复。例如,本发明人发现,在某些情况下,在保护涂层沉积到反应室的内表面上之后,随后的处理蚀刻穿过该保护涂层并蚀刻反应室的一些内表面。通过在反应室的内表面上进行一次或多次额外的保护涂层沉积,本发明人发现在随后的处理操作中反应室内部的蚀刻被阻止和停止。这在已经发生的反应室内表面的蚀刻随后通过在反应室中沉积一层或多层额外的保护材料层而停止时可以被认为是从蚀刻中恢复。在一些实施方案中,反应室材料的蚀刻或腐蚀可以通过该材料在反应室的内部容积内和/或晶片上的存在来指示。如果确定测量的反应室材料的量在反应室内或晶片上增加到超过特定阈值,则这可能表明反应室正在被蚀刻并且可以响应于该确定而施加保护涂层。在一些情况下,保护材料的多次沉积可以在处理单批次衬底期间发生。也可以在处理每批次衬底之前和在两批次之间进行清洁操作之后施加保护涂层。
图1A描绘了可以在其中实施根据本公开的工艺的反应室的简化示例性视图。反应室100包括室外壁102。位于处理室100内的是衬底支撑件110(例如,基座或静电卡盘),衬底114(例如,部分制造的半导体晶片)被保持在其上用于处理。处理室还包括喷头112,以及用于工艺气体和/或等离子体的一个或多个入口116。在一些实施方案中,直接和/或远程等离子体源(未示出)设置在处理室中或处理室的上游。等离子体源包括用于产生等离子体的等离子体发生器部件(例如,线圈、电极等),等离子体可以是电感耦合等离子体(ICP)、电容耦合等离子体(CCP)或微波产生的等离子体等。
如本文所使用的,反应室的内表面包括反应室壁的表面以及反应室内的元件和结构的表面。如图1A所示,反应室包括具有侧壁表面106A的侧壁106、具有顶表面104A的顶部104和具有底表面108A的底部108,它们被认为是反应室100内表面中的至少一些。喷头112和基座110的暴露表面,即表面112A和110A,分别也被认为是反应室100的内表面。反应室的侧壁106、顶部104和底部108、衬底支撑件110和喷头112可以由形成这些元件中的每一个的外表面以及外部区域的金属或金属合金制成。在一些实施方案中,金属可以是铝或铝合金。在一些实施方案中,反应室的侧壁106、顶部104和底部108、衬底支撑件110和喷头112可以由陶瓷材料制成或包括陶瓷材料。在一些实施方案中,内表面的材料被认为是制造结构的材料,而不是应用于这些结构的涂层或其他层。例如,在一些情况下,基座110结构可以由包括铝的材料制成,并且这种铝的外表面110A被认为是反应室100的内表面。
本文所述的各种技术可用于保护这些内表面免受损坏并从任何此类损坏中恢复。图2描绘了根据本公开的示例性技术。在操作201中,该工艺开始并且在操作203中,保护材料层被沉积到反应室的内表面上。在此沉积过程中,反应室中没有放置晶片;这种沉积不是将材料沉积到晶片上。图1B描绘了图1A的反应室,其中保护材料层沉积在反应室的内表面上。可以看出,保护材料层118(用阴影示出)已经沉积到顶表面104A、侧壁表面106A、底表面108A、喷头的外表面112A和衬底支撑件的外表面110A上。如下文更详细描述的,该保护材料118保护反应室的内表面免受在处理操作期间使用的气体和产生的副产物的损害。
在一些实施方案中,可以使用原子层沉积(ALD)来执行保护材料的沉积。这种ALD沉积在反应室的所有要施加保护层的特征上进行,包括在喷头、衬底支撑件和室壁上进行。在一些实施方案中,同时在所有这些反应室特征上进行ALD沉积。
ALD是一种非常适合于保形膜沉积的膜形成技术,因为ALD的单个循环仅沉积单个薄材料层,厚度受限于可以在成膜化学反应本身之前吸附到衬底表面(即形成吸附限制层)的一种或多种膜前体反应物的量。然后可以使用多个“ALD循环”来构建所需厚度的膜,并且由于每一层都很薄且保形,因此所得膜基本上符合下伏设备结构的形状。在某些实施方案中,每个ALD循环包括以下步骤:(1)将衬底表面暴露于第一前体,(2)清扫衬底所在的反应室,(3)激活衬底表面通常与等离子体和/或第二前体的反应,以及(4)清扫衬底所在的反应室。每个ALD循环的持续时间通常少于25秒或少于10秒。ALD循环的(一个或多个)等离子体暴露步骤可以是短持续时间,例如1秒或更短的持续时间。
如本文所使用的,“层”或保护材料可以是由多层材料构成的沉积层的总厚度。例如,保护材料层可以是该层的总厚度,该总厚度通过沉积100个单独的材料层来实现。
在操作205中,可以在反应室中处理批次晶片的一部分。在典型情况下,在处理室中一次处理晶片组,例如一个或多个晶片,例如一个、两个或四个晶片,例如,在处理室内在晶片上进行沉积。例如,在可从朗姆研究公司(Lam Research Corporation)获得的多站工具中,四个晶片可以进入处理室,被处理,然后被移除。接下来,可以将四个额外的未处理晶片传送到处理室中进行处理。直至达到所需的室清洁之间的总目标数量或“批次”为止的晶片组的这种运输和处理可以称为“批次处理”。可以如上所述一次一个或多个地连续处理晶片,直至达到最大反应室批次大小,其例如由最大允许的总沉积累积限制或与此相关的晶片计数确定。因此,在一些实施方案中,每批次包括多个衬底,其可以具有从几个衬底到几百个衬底之间的任何数目。
晶片的“批次”是指在需要关闭反应器以进行完全清洁以继续处理晶片而不存在由于在反应室内处理晶片而产生的工艺漂移和/或来自颗粒产生的(例如在反应器内部部件(特别是侧壁)上累积的脱靶材料沉积的剥落的)晶片污染的风险之前,在反应室清洁循环之间可以在反应室中处理的晶片的总数。因此,“批次”晶片是指在达到累积限制之前或当达到累积限制时可针对特定ALD工艺处理的衬底数量。例如,特定室中的ALD工艺可以具有的累积限制,这是室上的累积对在该室中处理的衬底造成不利影响的点,即累积限制,并且在该室中处理的批次衬底仅限于在达到的累积限制之前可以处理的衬底数量。在某些实施方案中,批次中的第一晶片是在室清洁之后处理的第一晶片。在多站反应器中,多个晶片被一起处理,因此第一晶片可以是成组晶片中的部分晶片,该部分晶片共同是按批次处理的第一晶片。最后一个晶片是在室清洁之前处理的最后一个晶片。在多站反应器中,将有多个最后的晶片。
在图2的操作205中,该批次晶片的一部分是指小于被处理的整个批次晶片的晶片数量。例如,该批次可以包括500个晶片并且该批次的一部分可以是100个晶片。该批次晶片的一部分的处理包括各种半导体处理操作,例如蚀刻和沉积。在这批次晶片的一部分上执行的处理操作可以使用可能会损坏反应室的内表面的气体、化学品、反应物等;在某些情况下,这些操作过程中的副产品也可能损坏内表面。这种损坏包括腐蚀(包括蚀刻)外表面和下伏的材料,其通过去除这些材料而导致。这些半导体处理操作包括蚀刻操作、沉积操作以及在蚀刻和沉积之后执行的清洁操作。
在一些实施方案中,蚀刻操作中使用的气体可能腐蚀反应室的内表面。这些气体和反应物可以包括卤化物、碘和氯化物。一些具体的非限制性示例包括三氟化氮(NF3)、四氟甲烷(CF4)、四氟乙烯(C2F4)、六氟乙烷(C2F6)和八氟丙烷(C3F8)、三氟甲烷(CHF3)、六氟化硫(SF6)、分子氟(F2)、氯化亚砜(SOCl2)、磷酰氯(POCl3)、二氧化硫(SO2)和二氯二乙硫(C4H8Cl2S)。在一些实施方案中,可以使用含氮气体和含氟气体的组合,例如氮/氟(N2/F2)的混合物。此外,处理副产品也可能损坏和腐蚀反应室的内表面,例如硫化氢副产品。在一些实施方案中,用于沉积操作的气体可能腐蚀反应室的内表面。例如,这些气体可以是用于原子层沉积的前体,例如四氯化铪(HfCl4)、四氯化钛(TiCl4)和硫化氢(H2S)。类似地,在一些实施方案中,反应室清洁操作中使用的气体可能腐蚀和蚀刻反应室的内表面。例如,这些气体可能是氯化亚砜(SOCl2)。
如本文所述的,在一些实施方案中,反应室的内表面可以由易受或比其他材料更易受上述气体损坏(例如腐蚀和蚀刻)的材料制成。不易损坏的材料可能比易损坏的材料更昂贵;希望使用这些不易损坏的材料来节省成本,这是可以使用本文的技术和装置实现的。例如,该材料可以是易受硫化氢、碘化合物、卤素化合物和氯化合物损坏的铝或铝合金。在一个示例中,在相同的工艺条件下,工艺气体氯对铝的蚀刻比对钛的蚀刻更多。铝通常比钛便宜,并且本文提供的技术允许将铝用于反应室和反应室中的相应部件,例如喷头和基座。此外,铝可能比陶瓷材料便宜,因此可以替代这种陶瓷材料。
保护材料层被设计成通过在一些情况下比反应室的内表面的材料慢的降解(即腐蚀或蚀刻)来保护反应室的内表面。保护涂层和反应室内表面材料之间的这种蚀刻速率或腐蚀速率的差异被认为是保护材料的“选择性”;选择性越高,在相同条件下,作为反应室内表面的材料的保护材料被蚀刻或腐蚀的速度就越慢。在一些实施方案中,希望保护材料具有高选择性,以使其在相同处理条件下以比反应室内表面的材料更慢的速度腐蚀或被蚀刻。在某些情况下,合乎期望和有利的是,选择性或蚀刻速率的差异至少为20比1和至少100比1。在一些这样的情况下,这可以在保护材料被腐蚀或蚀刻透并且反应室内表面的材料开始腐蚀或蚀刻之前能处理20个或100个晶片。例如,在第一组工艺条件下,反应室内表面的材料可以是铝合金,保护材料可以是氧化硅,在同一组工艺条件下,通过工艺气体以蚀刻氧化硅的速率的20或100倍的速度对铝合金进行蚀刻。
如本文所述的,保护材料可以包括“氧化硅”,其在本文中被称为包括包括硅和氧原子的化合物,包括SixOy的任何和所有化学计量可能性,包括x和y的整数值以及x和y的非整数值。例如,“氧化硅”包括具有式SiOn的化合物,其中1≤n≤2,其中n可以是整数或非整数值。“氧化硅”可以包括亚化学计量的化合物,例如SiO1.8。“氧化硅”还包括二氧化硅(SiO2)和一氧化硅(SiO)。“氧化硅”还包括天然和合成变体,还包括任何和所有包括围绕中心硅原子的氧原子的四面体配位的晶体和分子结构。“氧化硅”还包括无定形氧化硅和硅酸盐。
回到操作203,沉积的保护材料的参数和特性可以根据各种因素(例如处理条件和处理操作)而不同。例如,材料的腐蚀和蚀刻速率会随着温度的升高而增大。因此,在某些情况下,保护材料的蚀刻速率也将随着处理操作温度的升高而增大,因此需要更厚的保护材料或不同的保护材料,或两者。此外,不同的工艺气体可能会导致相同材料的不同蚀刻速率。本发明人已经发现,对于一些实施方案,具有厚度在和之间的保护材料是有利的,例如 以及和此外,本发明人发现,对于一些处理条件,使用含有氧化硅(例如,SiO2)的保护材料是有利的,包括当反应室的内表面的材料由铝(例如铝合金)制成时。
在一些实施方案中,在保护材料的初始沉积之后,可以在处理批次衬底期间或之后发生保护材料的额外沉积。这些额外的沉积物可以补充被腐蚀或蚀刻掉的保护材料,以继续保护反应室的内表面。在一些实施方案中,保护材料可能在单批次晶片的处理过程中被腐蚀,即或被蚀刻,使得反应室的内表面在该单批次晶片的处理过程中被腐蚀或蚀刻。这种情况的发生可以使用处理条件的已知参数(包括保护材料的蚀刻速率)来计算,以确定例如在多个晶片或沉积循环之后,保护材料何时从一个或多个位置被蚀刻掉,并且反应室的和内表面被暴露和蚀刻。在某些情况下,蚀刻速率可以通过以下方式确定:将膜沉积到晶片上然后使用已知的用于蚀刻的蚀刻化学进行蚀刻,然后测量剩余多少沉积膜,从而给出了蚀刻速率。因此,在一些实施方案中,可在处理批次衬底期间将保护材料重新沉积在反应室的内表面上一次或多次。这可能包括周期性间隔,例如批次中的每N个晶片或在Y蚀刻分钟之后。
图3描绘了根据本公开的另一示例性技术。在操作307中,该工艺开始,在操作309中,保护材料层被沉积到如上所述的反应室的内表面上,例如图2中的操作203,并且在操作311中,批次晶片的第一部分是如上所述进行处理,例如图2中的操作205。在图3中,在执行操作311之后,操作313将第二保护材料层沉积到反应室的内表面上,随后在操作315中处理批次晶片的第二部分。因此,该序列在完成该批次衬底和清洁室之前执行初始和随后的保护材料沉积。在一些情况下,可以重复操作313和315,直到该批次晶片完成处理。在一些实施方案中,可以在反应室中处理不同数量的晶片之后重复操作313和315,因为例如反应室内的处理条件可以改变使得保护材料在处理该批次晶片的过程中被不同地(例如,更多或更少)蚀刻或腐蚀。
在一些情况下,反应室的内表面的蚀刻或腐蚀可以通过反应室的内表面的材料存在于反应室的内部容积内和/或处理的晶片上来证明。因此,一些实施方案检测和测量反应室的内表面的材料的存在并且基于该检测和测量,执行随后的保护材料沉积。可以以各种方式测量和检测反应室的内表面的材料的存在,例如测量反应室的内表面的材料在反应室的内部容积内和/或处理的晶片上的存在。例如,残余气体分析仪或光谱仪能够检测和测量反应室内的材料量。这包括检测和测量反应室的内表面的材料(例如铝或铝合金)的量。在一些实施方案中,这可以是原位测量和检测,例如在处理操作期间或在晶片批次的处理期间的原位测量和检测。在另一示例中,可以检查晶片本身,以检查晶片表面上反应室的内表面的材料的存在。例如,这可以包括执行扫描透射电子显微镜(STEM)或透射电子显微镜(TEM)成像以直观地看到剩余的膜、执行椭圆光度法以光学测量、执行X射线光电子能谱(XPS)和执行电子能量损失光谱(EELS)以化学方式观察晶片上的物质,以检测和测量晶片元素的量,例如晶片表面上反应室的内表面的材料(例如铝)的存在。
随后的保护材料沉积可以响应于在反应室的内部容积内检测到反应室的内表面的材料、在晶片的表面上检测到反应室的内表面的材料、确定室内这种材料的量高于阈值,以及确定晶片上的这种材料的量高于另一阈值中的一者或多者来执行。这种随后的保护材料沉积可以在衬底批次期间发生(类似于图3),而在一些其他实施方案中,它可以在同一室中处理晶片批次之间发生。
图4描绘了根据本公开的又一示例性技术。在操作417中,该工艺开始,在操作419中,保护材料层被沉积到如上所述的反应室的内表面上,例如,图2中的操作203,并且在操作421中,批次晶片的第一部分被如上所述处理,例如图2中的操作205。在操作423中,进行上述确定中的一项或多项,包括反应室的内表面的材料是否存在于反应室的内部容积内,是否存在晶片上,是否存在于反应室的内部容积中高于第一阈值,和/或是否存在于晶片上高于第二阈值。可以进行这些确定中的一项或多项,例如确定反应室的内表面的材料存在于室内部容积内和晶片上。在其他实施方案中,可以仅做出这些确定中的一项,例如反应室的内表面的材料是否存在于晶片上超过特定阈值。响应于这些确定中的一项或多项,操作425将第二保护材料层沉积到反应室的内表面上。与上述类似,该第二保护层的沉积是在反应室中没有衬底的情况下进行的。保护材料的随后的第二次沉积因此可以引起保护材料的回收,使得它继续保护反应室的内表面免受腐蚀和蚀刻。
与上述类似,在一些实施方案中,操作423的确定可以在该批次衬底的处理期间进行,并且操作425的沉积也可以在该批次衬底的处理期间执行,即,在这批次衬底完成之前执行。
在一些实施方案中,操作423的确定可以在该批衬底的处理期间或之后进行,而操作425的沉积可以在该批次衬底在反应室中完成处理之后执行。这可以允许在操作421之后和操作425之前执行可选的清洁操作,图4中的可选操作427,从而可以从反应室中去除积聚和其他不需要的副产物,并且允许第二保护材料层直接沉积在第一保护材料层和反应室内表面的任何暴露表面上。因此,操作425的这种沉积可以包括将第二保护材料层沉积到第一材料层上和反应室的多个内表面上。在一些这样的实施方案中,第二保护材料层的厚度可以小于或等于第一保护材料层的厚度。在一些情况下,沉积与第一保护材料层相同厚度的保护材料可以为暴露部分提供原始量的厚度保护,以及为第一保护材料层的其余部分提供额外的材料和保护。该第一保护材料层可以在处理该批次衬底和清洁反应室之后减少厚度。
图5描绘了保护材料在内部反应室表面上的沉积的图形表示。在图5的图例A中,可以看到保护材料518沉积在反应室的内表面506A上,例如沉积在侧壁506上,使得保护材料518具有厚度T1并覆盖内表面506A。图例B表示在一些处理操作(例如沉积或蚀刻)已经蚀刻或腐蚀保护材料518并且暴露了内表面506A的一部分并且腐蚀或蚀刻了一些侧壁506之后的保护材料518和内表面506A。可以如上所述检测到该蚀刻掉的侧壁506的存在。由于处理操作,第一保护层的厚度也降低到了T2。图例C表示将第二保护材料层530沉积到第一保护材料和侧壁506的暴露表面上。可以看出,该第二保护材料层530已经覆盖了侧壁506的暴露部分和第一材料层518,从而使反应室的该暴露部分恢复并且为反应室内表面提供额外的保护。例如,第一和第二保护材料层518和530的总厚度T3可以大于最初沉积的第一保护材料层的厚度T1。
沉积处理示例
一些半导体工艺用于将一或多个材料层沉积到衬底上。示例沉积工艺包括化学气相沉积(“CVD”)、等离子体增强CVD(“PECVD”)、原子层沉积(“ALD”)、低压CVD、超高CVD、物理气相沉积(“PVD”)、和保形膜沉积(“CFD”)。一些CVD工艺可以通过使一种或多种气体反应物流入形成膜前体和副产物的反应器中来在晶片表面上沉积膜。前体被运送到晶片表面,在这里它们被晶片吸附,扩散到晶片中,并通过化学反应(包括在PECVD中产生等离子体)沉积在晶片上。其他一些沉积工艺涉及多个膜沉积循环,每个循环都会产生“离散”的膜厚度。ALD是一种这样的膜沉积方法,但任何沉淀薄膜层并且以重复顺序方式使用的技术都可能被视为涉及多个沉积循环。
如上所述,随着设备尺寸继续缩小和IC转向采用3-D晶体管和其他3-D结构,沉积精确量(厚度)的保形膜材料(特别是电介质,但还有各种含掺杂剂的材料)的能力变得越来越重要。原子层沉积是一种用于完成保形膜沉积的技术,该技术通常涉及多个沉积循环以实现所需的膜厚度。
与使用活化的气相反应来沉积膜的CVD工艺相反,ALD工艺使用表面介导的沉积反应来逐层沉积膜。例如,在一类ALD工艺中,第一膜前体(P1)以气相形式引入处理室,暴露于衬底,并且允许吸附到衬底表面上(通常在表面活性位点群处)。一些P1分子可以在衬底表面上形成凝聚相,包括P1的化学吸附物质和物理吸附分子。然后将衬底表面周围的体积抽空以去除气相和物理吸附的P1,从而仅保留化学吸附的物质。然后可以将第二膜前体(P2)引入处理室中,使得一些P2分子吸附到衬底表面。可再次抽空处理室内围绕衬底的体积,这次是为了去除未结合的P2。随后,提供给衬底的能量(例如,热能或等离子体能)激活吸附的P1分子和P2分子之间的表面反应,从而形成膜层。最后,再次抽空衬底周围的体积以去除未反应的P1和/或P2和/或(如果存在的)反应副产物,从而结束ALD的单个循环。
用于沉积具有多种化学成分的保形膜的ALD技术(以及基本ALD工艺序列的许多变体)在以下文献中详细描述:于2011年4月11日提交的名称为“PLASMA ACTIVATEDCONFORMAL FILM DEPOSITION”(代理人案号NOVLP405)的美国专利申请No.13/084,399;于2011年9月23日提交的名称为“PLASMA ACTIVATED CONFORMAL DIELECTRIC FILMDEPOSITION”、现为美国专利No.8,637,411(代理人案号NOVLP427)的美国专利申请No.13/242,084;于2011年9月1日提交的名称为“PLASMA ACTIVATED CONFORMAL DIELECTRIC FILMDEPOSITION”的美国专利申请No.13/224,240(代理人案号NOVLP428);以及于2012年9月7日提交的、名称为“CONFORMAL DOPING VIA PLASMA ACTIVATED ATOMIC LAYER DEPOSITIONAND CONFORMAL FILM DEPOSITION”的美国专利申请No.13/607,386(代理人案卷号NOVLP488),这些专利文献中的每一者都通过引用的方式全文并入本文以用于所有目的。如这些在先申请中所述,用于在衬底上沉积单层材料的基本ALD循环可以包括:(i)在处理站将膜前体吸附到衬底上,以使其形成吸附限制层,(ii)从处理站附近去除未吸附的前体(“未吸附的前体”定义为包括解吸的前体)(当其存在时),(iii)使吸附的前体反应以在衬底上形成膜层,以及任选地(iv)从处理站附近去除解吸的膜前体和/或反应副产物。操作(ii)和(iv)中的去除可以通过对衬底周围的体积进行清扫、抽空、抽排至基础压强(“泵到基压”)等来完成。在一些实施方案中,清扫气体可以与主要等离子体进料气体相同。上述操作序列(i)至(iv)表示导致形成单层膜的单个ALD循环。然而,由于通过ALD形成的单层膜通常非常薄(通常只有一个分子厚),因此依次重复多个ALD循环以形成可观厚度的膜。因此,如果希望沉积例如N层膜(或者,等同地,可以说是膜的N层),则可以按顺序重复多个ALD循环(操作(i)到(iv))N次。
应注意,该基本ALD操作序列(i)至(iv)不一定如上述示例中那样涉及两种化学吸附的活性物质P1和P2,它甚至也不一定涉及第二活性物质,但是可以使用这些可能性/选项,具体取决于所涉及的所需沉积化学。
然而,由于ALD的吸附限制性质,ALD的单次循环仅沉积材料薄膜,并且通常仅沉积单个单层材料。例如,根据膜前体投配操作的暴露时间和膜前体(对衬底表面)的粘附系数,每个ALD循环可沉积仅约0.5至3埃厚的膜层。因此,典型的ALD循环中的操作顺序(刚刚描述的操作(i)到(iv))通常重复多次,以形成所需厚度的保形膜。因此,在一些实施方案中,操作(i)至(iv)连续重复至少1次,或至少2次,或至少3次,或至少5次,或至少7次,或连续至少10次。ALD膜可以以每个ALD循环约或介于至之间、或每个ALD循环约或介于至之间、或每个ALD循环约或介于至之间、或每个ALD循环约或介于至之间、或每个ALD循环约或在至之间、或每个ALD循环约或介于和之间,或每个ALD循环约或介于至之间,或者每个ALD循环约或介于到之间的速率沉积。
在一些成膜化学过程中,除了所谓的“膜前体”之外,还可以使用辅助反应物或共反应物。在某些此类实施方案中,辅助反应物或共反应物可以在步骤(i)至(iv)的子集期间或在重复步骤(i)至(iv)的每一个期间连续流动。在一些实施方案中,该其他反应性化学物质(辅助反应物、共反应物等)可以在其与膜前体反应之前与膜前体一起吸附到衬底表面上(如在以上涉及前体P1和P2所描述的示例中),然而,在其他实施方案中,它可以在与被吸附的膜前体接触而其本身没有预先吸附到衬底表面上的情况下与该被吸附的膜前体发生反应。此外,在一些实施方案中,使吸附的膜前体反应的操作(iii)可以涉及使吸附的膜前体与等离子体接触。等离子体可提供能量以驱动衬底表面上的成膜反应。在某些这样的实施方案中,等离子体可以是在反应室中通过施加合适的RF功率产生的氧化等离子体(但在一些实施方案中,它可以远程产生)。在其他实施方案中,可以使用惰性等离子体代替氧化等离子体。氧化等离子体可以由一种或多种氧化剂(如O2、N2O或CO2)形成,并且可以任选地包括一种或多种稀释剂,例如Ar、N2或He。在一个实施方案中,氧化等离子体由O2和Ar形成。合适的惰性等离子体可以由一种或多种惰性气体,例如He或Ar形成。在刚刚引用的先前专利申请中详细描述了ALD工艺的进一步变化(并通过引用并入)。
在一些实施方案中,多层沉积膜可以包括例如通过以下方式形成的交替组合物的区域/部分:保形地依次沉积具有一种成分的多个层,然后保形地依次沉积具有另一种成分的多个层,接着可能重复和交替这两个序列。沉积的ALD膜的这些方面中的一些方面例如在2012年9月7日提交的名称为“CONFORMAL DOPING VIA PLASMA ACTIVATED ATOMIC LAYERDEPOSITION AND CONFORMAL FILM DEPOSITION”(代理人案号NOVLP488)的美国专利申请No.13/607,386中进行了描述,出于所有目的,该专利申请以引用的方式全文并入本文。具有交替组成的部分的保形膜(包括用于掺杂下伏的目标IC结构或衬底区域的膜)以及形成这些膜的方法的进一步的示例在以下文献中详细描述:于2011年4月11日提交的并且名称为“PLASMA ACTIVATED CONFORMAL FILM DEPOSITION”(代理人案号NOVLP405)的美国专利申请No.13/084,399;于2011年9月23日提交的并且名称为“PLASMA ACTIVATED CONFORMALDIELECTRIC FILM DEPOSITION”、现为美国专利No.8,637,411(代理人案号NOVLP427)的美国专利申请No.13/242,084;于2011年9月1日提交的并且名称为“PLASMA ACTIVATEDCONFORMAL DIELECTRIC FILM DEPOSITION”的美国专利申请No.13/224,240(代理人案号NOVLP428);于2012年9月7日提交的并且名称为“CONFORMAL DOPING VIA PLASMAACTIVATED ATOMIC LAYER DEPOSITION AND CONFORMAL FILM DEPOSITION”的美国专利申请No.13/607,386(代理人案卷号NOVLP488);以及于2014年2月28日提交的并且名称为“CAPPED ALD FILMS FOR DOPING FIN-SHAPED CHANNEL REGIONS OF 3-D ICTRANSISTORS”的美国专利申请No.14/194,549,这些专利文献中的每一者都通过引用的方式全文并入本文以用于所有目的。
如上述参考说明书中详述的,ALD工艺通常用于沉积保形氧化硅膜(SiOx),然而ALD工艺也可用于沉积其他化学品的保形介电膜,如也在前述并入的说明书中公开的。在一些实施方案中,ALD形成的介电膜可以包含碳化硅(SiC)材料、氮化硅(SiN)材料、碳氮化硅(SiCN)材料或它们的组合。在一些实施方案的ALD形成的膜中,也可以形成硅碳氧化物和硅碳氧氮化物以及硅碳氮化物。用于沉积这些类型的膜的方法、技术和操作在以下专利文献中详细描述:于2012年6月12日提交的、名称为“REMOTE PLASMA BASED DEPOSITION OFSiOC CLASS OF FILMS”、代理人案卷号为NOVLP466/NVLS003722的美国专利申请No.13/494,836;于2013年5月31日提交的、名称为“METHOD TO OBTAIN SiC CLASS OF FILMS OFDESIRED COMPOSITION AND FILM PROPERTIES”、代理人案卷号为LAMRP046/3149的美国专利申请No.13/907,699;名称为“GROUND STATE HYDROGEN RADICAL SOURCES FOR CHEMICALVAPOR DEPOSITION OF SILICON-CARBON-CONTAINING FILMS”的美国专利申请No.14/062,648;以及于2014年2月28日提交的、名称为“CAPPED ALD FILMS FOR DOPING FIN-SHAPEDCHANNEL REGIONS OF 3-D IC TRANSISTORS”的美国专利申请No.14/194,549;这些专利文献中的每一者都通过引用的方式全文并入本文且用于所有目的。
经由ALD进行膜沉积的其他示例包括用于沉积含掺杂剂膜的化学方法,如上文所列并以引用方式并入的专利申请(美国专利申请No.13/084,399、No.13/242,084、No.13/224,240、和No.14/194,549)中所描述的。如其中所述,各种含掺杂剂膜前体可用于形成含掺杂剂膜,例如掺硼硅酸盐玻璃(BSG)膜、掺磷硅酸盐玻璃(PSG)膜、掺硼磷硅酸盐玻璃(BPSG)膜、掺砷(As)硅酸盐玻璃(ASG)膜等。含掺杂剂膜可以包括B2O3、B2O、P2O5、P2O3、As2O3、As2O5等。因此,具有硼以外的掺杂剂的含掺杂剂膜是可行的。示例包括镓、磷或砷掺杂剂,或适合掺杂半导体衬底的其他元素,例如其他三价和五价元素。
至于ALD工艺条件,可以在各种温度下执行ALD工艺。在一些实施方案中,ALD反应室内的合适温度可以在约25℃和450℃之间、或约50℃和300℃之间、或约20℃和400℃之间、或约200℃至400℃之间、或约100℃至350℃之间的范围内。
同样,ALD工艺可以在各种ALD反应室压强下进行。在一些实施方案中,反应室内的合适压强可以在约10mTorr和10Torr之间,或约20mTorr和8Torr之间,或约50mTorr和5Torr之间,或约100mTorr和2Torr之间的范围内。
如果在操作(iii)中使用,则可以采用各种RF功率电平来产生等离子体。在一些实施方案中,合适的RF功率可以在约100W和10kW之间,或在约200W和6kW之间,或者在约500W和3kW之间,或者在约1kW和2kW之间的范围内。
在操作(i)中可以采用各种膜前体流速。在一些实施方案中,合适的流速可在约或介于0.1mL/min至10mL/min之间,或者约或介于0.5mL/min至5mL/min,或者约或介于1mL/min至3mL/min之间的范围内。
在各种操作中可以使用各种气体流速。在一些实施方案中,一般气体流速可以在约或介于1L/min和20L/min之间,或者约或介于2L/min和10L/min之间的范围内。对于操作(ii)和(iv)中任选的惰性清扫步骤,所采用的爆破流速可以在约或介于20L/min至100L/min之间,或者约或介于40L/min至60L/min之间的范围内。
再一次,在一些实施方案中,泵至基压步骤是指通过将反应室直接暴露于一个或多个真空泵而将反应室泵送到基础压强。在一些实施方案中,基础压强通常可以仅为几毫托(例如,在约1和20毫托之间)。此外,如上所述,从泵至基压的步骤可能会或可能不会伴随惰性清扫,因此当一个或多个阀门打开通向真空泵的传导路径时,载气可能会或可能不会流动。
同样,可以重复多个ALD循环以建立保形层的堆叠件。在一些实施方案中,每一层可以具有基本相同的组成,而在其他实施方案中,顺序ALD沉积层可以具有不同的组成,或者在某些这样的实施方案中,该组成可以逐层交替,或者可以存在具有不同组成的重复序列的层,如上所述。因此,根据实施方案,可以使用某些堆叠工程构思,例如在上面列出并通过引用并入的专利申请(美国专利申请No.13/084,399、No.13/242,084和No.13/224,240)中公开的那些来调节这些膜中的硼、磷或砷浓度。
许多半导体制造工艺使用等离子体增强化学气相沉积(“PECVD”)来沉积材料。在典型的PECVD反应中,将衬底加热至操作温度并且暴露于一种或多种挥发性前体,这些前体反应和/或分解以在衬底表面上产生所需的沉积物。PECVD工艺通常通过使一种或多种反应物流入反应室开始。反应物输送可随着等离子体的产生而继续,从而将衬底表面暴露于该等离子体,这又导致在衬底表面上发生沉积。该工艺一直持续到达到所需的膜厚度,之后等离子体通常会熄灭并且反应物流终止。接下来,可以清洗反应室并且可以执行沉积后步骤。
PECVD工艺可用于沉积多种膜类型,并且在特定实现方案中可用于用这些膜类型填充间隙。一些可以用于形成未掺杂的氧化硅,但是也可以形成例如氮化物、碳化物、氮氧化物、碳掺杂的氧化物、氮掺杂的氧化物、硼化物等其他膜类型。氧化物包含多种材料,包含未掺杂的硅酸盐玻璃(USG)、掺杂的硅酸盐玻璃。掺杂玻璃的示例包含掺硼硅酸盐玻璃(BSG)、掺磷硅酸盐玻璃(PSG)和掺硼磷硅酸盐玻璃(BPSG)。更进一步,PECVD工艺可以用于金属沉积和特征填充。
在一些实施方案中,所沉积的膜为含硅膜。在这些情况下,含硅反应物可以是例如硅烷、卤素硅烷、或氨基硅烷。硅烷包含氢和/或碳基团,但不含卤素。硅烷的示例为:硅烷(SiH4)、四甲基硅烷(C4H12Si;4MS)、二硅烷(Si2H6)、以及有机硅烷(例如:甲基硅烷(methylsilane)、乙基硅烷(ethylsilane)、异丙基硅烷(isopropylsilane)、叔丁基硅烷(t-butylsilane)、二甲基硅烷(dimethylsilane)、二乙基硅烷(diethylsilane)、二-叔丁基硅烷(di-t-butylsilane)、烯丙基硅烷(allylsilane)、仲丁基硅烷(sec-butylsilane)、叔己基硅烷(thexylsilane)、异戊基硅烷(isoamylsilane)、叔丁基二硅烷(t-butyldisilane)、二-叔丁基二硅烷(di-t-butyldisilane)、四乙基正硅酸盐(tetra-ethyl-ortho-silicate)(又称为四乙氧基硅烷(tetra-ethoxy-silane)或TEOS)及类似物)。卤素硅烷包含至少一个卤素基团,并且可以(或可以不)包含氢和/或碳基团。卤素硅烷的示例为:碘硅烷、溴硅烷、氯硅烷、以及氟硅烷。虽然卤素硅烷(尤其氟硅烷)能形成可蚀刻硅材料的反应性卤化物物质,但在本文所述的一些实施方案中,当等离子体激励时并不存在含硅反应物。具体的氯硅烷为:四氯硅烷(SiCl4)、三氯硅烷(HSiCl3)、二氯硅烷(H2SiCl2)、一氯硅烷(ClSiH3)、氯烯丙基硅烷(chloroallylsilane)、氯甲基硅烷(chloromethylsilane)、二氯甲基硅烷(dichloromethylsilane)、氯二甲基硅烷(chlorodimethylsilane)、氯乙基硅烷(chloroethylsilane)、叔丁基氯硅烷(t-butylchlorosilane)、二-叔丁基氯硅烷(di-t-butylchlorosilane)、氯异丙基硅烷(chloroisopropylsilane)、氯仲丁基硅烷(chloro-sec-butylsilane)、叔丁基二甲基氯硅烷(t-butyldimethylchlorosilane)、叔己基二甲基氯硅烷(thexyldimethylchlorosilane)、及类似物。氨基硅烷包含与硅原子结合的至少一个氮原子,但也可以包含氢、氧、卤素、及碳。氨基硅烷的示例为:一级、二级、三级、及四级氨基硅烷(分别是H3Si(NH2)4、H2Si(NH2)2、HSi(NH2)3、及Si(NH2)4)、以及经取代的单氨基硅烷、二氨基硅烷、三氨基硅烷以及四氨基硅烷(例如叔丁基氨基硅烷(t-butylaminosilane)、甲基氨基硅烷(methylaminosilane)、叔丁基硅烷胺(tert-butylsilanamine)、双(叔丁基氨基)硅烷(SiH2(NHC(CH3)3)2(BTBAS,bis(tertiarybutylamino)silane)、叔丁基硅烷基氨基甲酸酯(tert-butylsilylcarbamate)、SiH(CH3)-(N(CH3)2)2、SiHCl-(N(CH3)2)2、(Si(CH3)2NH)3以及类似物)。氨基硅烷的进一步的示例为三硅烷胺(N(SiH3)3)。
在其他情况下,沉积膜包含金属。可以形成的含金属膜的示例包括铝、钛、铪、钽、钨、锰、镁、锶等的氧化物和氮化物,以及元素金属膜。示例性前体可以包括金属烷基胺、金属醇盐、金属烷基酰胺、金属卤化物、金属β-二酮酸盐、金属羰基化合物、有机金属化合物等。合适的含金属前体将包括希望结合到膜中的金属。例如,可以通过使五(二甲基氨基)钽与氨或另一种还原剂反应来沉积含钽层。可以使用的含金属前体的其他示例包括三甲基铝、四乙氧基钛、四-二甲基-氨基钛、四(乙基甲基氨基)铪、双(环戊二烯基)锰、双(正丙基环戊二烯基)镁等。
在某些实现方案中,使用含氧氧化反应物。含氧氧化反应物的示例包括氧气、臭氧、一氧化二氮、一氧化碳等。
在一些实施方案中,沉积膜包含氮,并且使用含氮反应物。含氮反应物包含至少一个氮,例如氨、肼、胺(例如,带有碳的胺),例如甲胺、二甲胺、乙胺、异丙胺、叔丁胺、二叔丁胺、环丙胺、仲丁胺、环丁胺、异戊胺、2-甲基丁-2-胺、三甲胺、二异丙胺、二乙基异丙胺、二叔丁基肼,以及含芳香族的胺,例如苯胺、吡啶和苄胺。胺可以是伯胺、仲胺、叔胺或季胺(例如,四烷基铵化合物)。含氮反应物可以含有除氮以外的杂原子,例如羟胺、叔丁氧羰基胺和N-叔丁基羟胺是含氮反应物。
蚀刻处理示例
在各种实施方案中,原子层蚀刻(ALE)用于蚀刻衬底。各种实施方案涉及结合无离子氧化物蚀刻的氧化。这种循环的两步工艺以单层增量进行蚀刻,从而形成均匀蚀刻的沟槽或特征,并且可用于横向蚀刻。方法与衬底的特征尺寸、形状或3-D方面无关,因为没有或几乎没有再沉积,并且每个循环都是自限反应,使得沟槽的顶部、中间和底部在相同的单层深度蚀刻,因此即使在横向蚀刻期间也不会改变轮廓。所公开的实施方案可用于制造晶体管的源极-漏极区。
作为示例,传统的ALE循环可以包括以下操作:(i)反应气体的输送,(ii)从室中清扫反应气体,(iii)去除气体和可选等离子体的输送,和(iv)清扫室。在一些实施方案中,可以非保形地执行蚀刻。改性操作通常形成厚度小于未改性材料的薄的反应性表面层。在示例性修改操作中,可以通过将氯引入室中来氯化衬底。氯用作示例性蚀刻剂物质或蚀刻气体,但应理解可以将不同的蚀刻气体引入室中。可以根据要蚀刻的衬底的类型和化学性质来选择蚀刻气体。可以点燃等离子体,并且氯与衬底发生反应以进行蚀刻工艺;氯可以与衬底反应或者可以吸附在衬底表面上。从氯等离子体产生的物质可以通过在容纳衬底的处理室中形成等离子体直接产生,或者它们可以在不容纳衬底的处理室中远程产生,并且可以被供应到容纳衬底的处理室中。
还如上所述,蚀刻工艺涉及等离子体蚀刻。这可能涉及从远程等离子体发生器引入活化物质(包括自由基、离子和/或高能分子)。在某些实施方案中,去除操作涉及基于氟的等离子体蚀刻,例如远程NF3等离子体蚀刻。回蚀的程度将在下文进一步讨论,但在某些实施方案中,约10%的沉积层被去除。然后关闭氟活化物质(或其他物质,具体取决于去除化学物质)的流动。通常,如果回蚀后的沉积厚度是所需的总厚度,则该工艺在此时完成。在某些实施方案中,执行至少一个额外的沉积-去除循环以沉积钨层。
去除操作可以是可用于去除沉积膜的顶部的任何物理或化学去除操作。可以采用的蚀刻化学物质包括含氟蚀刻化学物质,包括使用二氟化氙、分子氟和三氟化氮。溴和含氯化合物,包括三氯化氮、分子氯和分子溴。在某些实施方案中,蚀刻可以是等离子体蚀刻。等离子体可以远程产生或在室中产生。在特定实施方案中,NF3被馈送到远程等离子体发生器。包括原子氟在内的活化物质在远程等离子体发生器内产生并流入室以进行化学蚀刻。
已发现蚀刻剂压强影响膜电阻率,其中较高的压强导致较低的电阻率。使用高分压导致膜具有较低的电阻率。传统沉积的膜的电阻率几乎为18微欧-厘米,而高NF3膜的电阻率小于16微欧-厘米——提高了20%以上。在某些实施方案中,被引入远程等离子体发生器的蚀刻剂的分压高于0.5托,并且高达80托。在特定实施方案中,当流入远程等离子体发生器或沉积室时,蚀刻剂的分压为约1托。
将常规沉积膜的电阻率与相当厚度(例如,在约和约)的蚀刻膜的电阻率进行比较,蚀刻膜的电阻率小于常规沉积膜的电阻率。与常规沉积膜相比,高流量(高分压)蚀刻剂和低流量(低分压)蚀刻剂的电阻率均有所提高。如下表所示:
对于常规沉积,电阻率和厚度之间存在反比关系:电阻率随着厚度的增加而降低。然而,使用本文所述的方法,可以获得低电阻率薄膜。该工艺可用于沉积具有低电阻率的膜,根据各种实施方案,最终薄膜厚度范围为至对于薄膜,最终的膜厚度可以在沉积膜的10%至90%之间,即可以去除多达90%的沉积膜以形成低电阻率薄膜。
除了化学蚀刻之外,在某些实施方案中,顶部部分可以通过例如用氩气的溅射或通过诸如触摸CMP的非常软的化学机械平面化(CMP)方法来去除。
附加装置
图6示意性地显示了可用于使用原子层沉积(ALD)和/或化学气相沉积(CVD)来沉积材料的处理站600的实施方案,其中ALD和CVD中的任一个可以是等离子体增强的。为简单起见,处理站600被描绘为具有用于维持低压环境的处理室主体602的独立处理站。然而,应当理解,多个处理站600可以包括在共同的处理工具环境中。此外,应当理解,在一些实施方案中,可以由一个或多个计算机控制器以编程方式调整处理站600的一个或多个硬件参数,包括下面详细讨论的那些硬件参数。
处理站600与反应物输送系统601流体连通,以将工艺气体输送至分配喷头606。反应物输送系统601包含混合容器604,混合容器604用于共混和/或调节工艺气体以输送至喷头606。一个或多个混合容器入口阀620可以对工艺气体导入至混合容器604进行控制。类似地,喷头入口阀605可对工艺气体导入至喷头606进行控制。
一些反应物(例如BTBAS)可以在处理站汽化之前以及随后输送到处理站之前以液体形式储存。例如,图6的实施方案包含汽化点603,汽化点603用于汽化将供应至混合容器604的液体反应物。在一些实施方案中,汽化点603可以是加热的蒸发器。从这样的蒸发器产生的反应物蒸气会在下游输送管道凝结。不兼容气体暴露于凝结的反应物会产生小颗粒。这些小颗粒可能阻塞管道、阻碍阀操作、污染衬底等。处理这些问题的一些方法涉及清扫和/或抽空输送管道以去除残留反应物。然而,清扫输送管道会增加处理站循环时间,降低处理站吞吐量。因此,在一些实施方案中,汽化点603下游的输送管道可以被热追踪。在一些示例中,混合容器604也可以被热追踪。在一个非限制性示例中,汽化点603下游的管道具有从约100℃升高至在混合容器604处的约150℃的升高的温度分布。
在一些实施方案中,反应物液体可以在液体喷射器处汽化。例如,液体喷射器可以将液体反应物的脉冲喷射到混合容器上游的载气流中。在一种情况中,液体喷射器可以通过将液体从较高压闪变到较低压来汽化反应物。在另一情况中,液体喷射器可以将液体雾化为接下来在加热的输送管中汽化的分散的微滴。应当理解,较小的液滴可比较大的液滴更快汽化,从而减小了在液体注入和完成汽化之间的延迟。较快的汽化可以减小汽化点603下游的管道长度。在一种情况中,液体喷射器可以直接装载到混合容器604。在另一情况中,液体喷射器可以直接装载到喷头606。
在一些实施方案中,可以在汽化点603上游设置液体流控制器来控制用于汽化并输送至处理站600的液体的质量流量。例如,液体流控制器(LFC)可以包含位于LFC下游的热质量流量计(MFM)。然后可以响应于由与MFM电通信的比例积分微分(PID)控制器提供的反馈控制信号来调节LFC的柱塞阀。然而,其可以采取一秒或更长时间来使用反馈控制以稳定液体流。这可以延长投配液体反应物的时间。因此,在一些实施方案中,LFC可以在反馈控制模式和直接控制模式之间动态切换。在一些实施方案中,LFC可以通过禁用LFC的感测管道和PID控制器来从反馈控制模式动态切换到直接控制模式。
喷头606朝衬底612分配工艺气体。在图6所示的实施方案中,衬底612位于喷头606下方,并且示出为安置在基座608上。应当理解,喷头606可以具有任何适当的形状,并且可以具有任何适当数量和布置的端口,以将工艺气体分配至衬底612。
在一些实施方案中,微体积607位于喷头606下方。在微体积中而不是在处理站的整个体积中执行ALD和/或CVD工艺可以减少反应物暴露和清扫时间,可以减少改变处理条件(例如,压强、温度等)的时间,可以限制处理站机械手对工艺气体的暴露等。示例性的微体积大小包括但不限于0.1升和2升之间的体积。这个微体积也影响生产力吞吐量。当每个循环的沉积速率下降时,循环时间也同时减少。在某些情况下,对于给定的目标膜厚度,循环时间减少的效果足够显著以提高模块的总体产量。
在一些实施方案中,可以升高或降低基座608以使衬底612暴露于微体积607和/或改变微体积607的体积。例如,在衬底传送阶段中,可以降低基座608以使得衬底612能被加载在基座608上。在沉积工艺阶段期间,可以升高基座608以将衬底612定位在微体积607内。在一些实施方案中,微体积607可以完全包围衬底612以及基座608的一部分以在沉积工艺期间形成高流阻抗的区域。
任选地,基座608可以在沉积工艺的部分期间降低和/或升高,以调节微体积607内的处理压强、反应物浓度等。在一种使处理室主体602在沉积工艺期间保持在基础压强下的情况下,降低基座608可以使得微体积607能被抽空。微体积与处理室体积的示例性比率包括但不限于1:600和1:10之间的体积比。应当理解,在一些实施方案中,可以通过合适的计算机控制器以编程方式调整基座高度。
在另一情形中,调整基座608的高度可以使得在沉积工艺中包含的等离子体启动和/或处理循环期间改变等离子体密度。在沉积工艺阶段结束时,基座608可以在另一衬底转移阶段期间降低,以使得能从基座608移除衬底612。
尽管这里描述的示例性微体积变化涉及高度可调节的基座,但是应当理解,在一些实施方案中,喷头606的位置可以相对于基座608调节以改变微体积607的体积。此外,应当理解的是,基座608和/或喷头606的竖直位置可以通过本公开内容的范围内的任何合适的机构来改变。在一些实施方案中,基座608可包括用于使衬底612的方位旋转的旋转轴线。应该理解的是,在一些实施方案中,这些示例性调节中的一种或多种可以通过一个或多个适当的计算机控制器以编程方式执行。
回到图6所示的实施方案,喷头606和基座608与RF功率源614和匹配网络616电通信以用于对等离子体供电。在一些实施方案中,等离子体的能量可通过控制处理站的压强、气体的浓度、RF源功率、RF源频率以及等离子体功率脉冲时序中的一个或多个来控制。例如,RF功率源614和匹配网络616可在任何合适的功率下进行操作,以形成具有所期望的自由基物质的组分的等离子体。合适的功率的实施例被包含在上文中。类似地,RF功率源614可以提供任何适当频率的RF功率。在一些实施方案中,RF功率源614可以被配置为控制彼此独立的高频RF功率源和低频RF功率源。示例性的低频RF频率可包括但不限于,介于50kHz和600kHz之间的频率。示例性的高频RF频率可包括但不限于,介于1.8MHz和2.45GHz之间的频率。应当理解,任何合适的参数可被离散地或连续地调节以提供用于表面反应的等离子体能量。在一个非限制性示例中,相对于被连续供电的等离子体,可对等离子体功率间歇地施以脉冲,以减少对衬底表面的离子轰击。
在一些实施方案中,等离子体可由一个或多个等离子体监控器原位监控。在一种情况中,等离子体功率可通过一个或多个电压、电流传感器(例如,VI探针)进行监控。在另一种情况下,等离子体密度和/或工艺气体的浓度可以由一个或多个光发射光谱传感器(OES)来测量。在一些实施方案中,一个或多个等离子体参数可基于来自这样的原位等离子体监控器的测量结果通过编程方式进行调节。例如,OES传感器可用于反馈回路中以提供对等离子体功率的编程式控制。应理解的是,在一些实施方案中,可使用其它监控器来监控等离子体和其它工艺特性。这样的监控器可包括但不限于,红外(IR)监控器、声学监控器、以及压力传感器。
在一些实施方案中,可以经由输入/输出控制(IOC)测序指令来控制等离子体。在一个示例中,用于设置等离子体工艺阶段的等离子体条件的指令可被包含在沉积工艺配方的相应的等离子体激活配方阶段中。在一些情况下,工艺配方阶段可按顺序排列,使得用于沉积工艺阶段的所有指令与该工艺阶段同时执行。在一些实施方案中,用于设置一个或多个等离子体参数的指令可以包括在等离子体工艺阶段之前的配方阶段中。例如,第一配方阶段可以包括用于设定惰性气体和/或反应物气体的流速的指令,用于将等离子体产生器设定到功率设定点的指令,以及用于第一配方阶段的时间延迟指令。后续的第二配方阶段可以包括用于启用等离子体产生器的指令和用于第二配方阶段的时间延迟指令。第三配方阶段可以包括用于禁用等离子体产生器的指令和用于第三配方阶段的时间延迟指令。应当理解,可以在本公开的范围内以任何合适的方式进一步细分和/或迭代这些配方阶段。
在一些沉积工艺中,等离子体激励持续时间为几秒或更长。在某些实现方式中,可以使用更短时间的等离子体激励。这些可以是约10ms到1秒,通常是约20到80ms,其中50ms是特定示例。这种非常短的RF等离子体激励需要非常快速地稳定等离子体。为了实现这一点,可以配置等离子体发生器,使得阻抗匹配被设置预设为特定电压,同时允许频率浮动。通常,在约13.56MHz的RF频率下产生高频等离子体。在本文公开的各种实施方案中,允许频率浮动到与该标准值不同的值。通过允许频率浮动同时将阻抗匹配固定到预定电压,等离子体可以更快地稳定,这在使用与某些类型的沉积循环相关联的非常短的等离子体激励时可能是重要的。
在一些实施方案中,基座608可以通过加热器610进行温度控制。此外,在一些实施方案中,沉积工艺站600的压力控制可以由蝶形阀618提供。如图6的实施方案所示,蝶形阀618节流由下游真空泵(未示出)提供的真空。然而,在一些实施方案中,还可以通过改变引入处理站600的一种或多种气体的流速来调节处理站600的压力控制。
图7示出了多站式处理工具700的实施方案的示意图,其具有入站装载锁702和出站装载锁704,其一者或者两者可以包含远程等离子体源。在大气压下,机械手706被配置为将晶片从通过晶舟708装载的盒经由大气端口710移动至入站装载锁702内。晶片由机械手706放置在入站装载锁702中的基座712上,关闭大气端口710,且抽空装载锁。当入站装载锁702包含远程等离子体源时,晶片在被引入处理室714之前,可以暴露于装载锁中的远程等离子体处理。此外,晶片另外也可以在入站装载锁702中加热,例如以移除湿气和吸附的气体。接下来,通向处理室714的室传输端口716被打开,且另一个机械手(未示出)将晶片放置到反应器中在所述反应器中所示的第一站的基座上以用于处理。尽管图4所示的实施方案包括装载锁,但是应当理解,在一些实施方案中,可以使晶片直接进入处理站。
绘出的处理室714包含4个处理站,图7所示的实施方案中编号为1至4。每个站具有加热的基座(对于站1示出为718)和气体管线入口。应该理解的是,在一些实施方案中,每个处理站可以具有不同或者多个用途。虽然绘出的处理室714包含4个站,但应理解,根据本公开所述的处理室可以具有任何适当数量的站。例如,在一些实施方案中,处理室可以具有5个或更多个站,而在其它实施方案中,处理室可以具有3个或者更少的站。
图7还绘出了用于在处理室714内传输晶片的晶片搬运系统790的实施方案。在一些实施方案中,晶片搬运系统790可以在各种处理站之间和/或处理站与装载锁之间传输晶片。应该理解的是,可以采用任何适当的晶片搬运系统。非限制性示例包含晶片转盘和搬运晶片的机械手。图7还绘出了用于控制处理工具700的工艺条件和硬件状态的系统控制器750的实施方案。系统控制器750可以包含一个或多个存储器设备756、一个或多个海量存储设备754和一个或多个处理器752。处理器752可以包含CPU或者计算机、模拟和/或数字输入/输出连接、步进马达控制器板等。
在一些实施方案中,系统控制器750控制处理工具700的所有活动。系统控制器750执行存储在海量存储设备754、载入存储器设备756、并在处理器752上执行的系统控制软件758。系统控制软件758可以包含用于控制时序、气体的混合、室和/或站压强、室和/或站温度、清扫条件和时序、晶片温度、RF功率电平、RF频率、衬底、基座、卡盘和/或基座位置、以及由处理工具700执行的特定处理的其它参数的指令。系统控制软件758可以以任何适当的方式配置。例如,各种处理工具组件子程序或者控制对象可以写入以控制根据所公开的方法执行各种处理工具处理所必需的处理工具组件的操作。系统控制软件758可以以任何适当的计算机可读编程语言来编码。
在一些实施方案中,系统控制软件758可以包含用于控制上述各种参数的输入/输出控制(IOC)测序指令。例如,PEALD工艺的每个阶段可以包括用于由系统控制器750执行的一个或多个指令。用于设置PEALD工艺阶段的工艺条件的指令可以包括在相应的PEALD配方阶段中。在一些实施方案中,可以顺序地布置PEALD配方阶段,使得PEALD工艺阶段的所有指令与该工艺阶段同时执行。
在一些实施方案中可以采用存储在与系统控制器750关联的海量存储设备754和/或存储器设备756上的其它计算机软件和/或程序。用于该目的的程序或者程序段的示例包含衬底定位程序、工艺气体控制程序、压力控制程序、加热器控制程序、以及等离子体控制程序。
衬底定位程序可以包含用于处理工具组件的程序代码,该处理工具组件用于将衬底装载到基座718,并控制衬底和处理工具700的其它部分之间的间隔。
工艺气体控制程序可以包括用于控制气体组分和流速以及可选地用于在沉积之前使气体流入一个或多个处理站以便稳定处理站中的压强的代码。工艺气体控制程序可包括用于控制任何公开范围内的气体组成和流速的代码。压力控制程序可以包含用于通过调节例如在处理站的排放系统中的节流阀、流入处理站内的气流等等来控制处理站内的压强的代码。压力控制程序可以包括用于将处理站中的压强保持在任何所公开的压强范围内的代码。
加热器控制程序可以包括用于控制流到加热单元的电流的代码,该加热单元用于加热衬底。替代地,加热器控制程序可以控制传热气体(例如氦气)向衬底的传送。加热器控制程序可以包括将衬底的温度保持在任何公开范围内的指令。
等离子体控制程序可以包括用于设置施加到一个或多个处理站中的工艺电极的RF功率电平和频率的代码,例如使用本文公开的任何RF功率电平。等离子体控制程序还可以包括用于控制每次等离子体暴露的持续时间的代码。
在一些实施方案中,可以存在与系统控制器750相关联的用户界面。用户界面可以包含显示屏、装置和/或工艺条件的图形软件显示器、以及诸如定点设备、键盘、触摸屏、麦克风等用户输入设备。
在一些实施方案中,由系统控制器750调节的参数会涉及工艺条件。非限制性示例包含工艺气体组成和流率、温度、压强、等离子体条件(例如,RF功率电平、频率和暴露时间)等。这些参数可以以配方的形式提供给用户,配方可以利用所述用户界面输入。
用于监控工艺的信号可以由系统控制器750的模拟和/或数字输入连接件从各种处理工具传感器提供。用于控制工艺的信号可以通过处理工具700的模拟和/或数字输出连接件输出。可被监控的处理工具传感器的非限制性示例包含质量流量控制器、压力传感器(例如压力计)、热电偶等等。经适当编程的反馈和控制算法可以与来自这些传感器的数据一起使用,以保持工艺条件。
可以使用任何合适的室来实施所公开的实施方案。示例性沉积装置包括但不限于来自产品系列、以及产品系列和/或产品系列的装置,或者各种其他可商购获得的处理系统中的任一种,其中产品系列可从加利福尼亚州弗里蒙特的Lam Research Corp.获得。两个或更多个站可以执行相同的功能。类似地,两个或更多个站可以执行不同的功能。可以根据需要设计/配置每个站以执行特定的功能/方法。
系统控制器750可以提供用于实施上述沉积工艺的程序指令。程序指令可控制多种工艺参数,例如DC功率电平、RF偏置功率电平、压强、温度等。指令可控制参数以操作根据本文描述的各种实施方案的膜堆叠件的原位沉积。
系统控制器750通常将包括一个或多个存储器设备和被配置为执行指令的一个或多个处理器,使得该装置将执行根据所公开的实施方案的方法。包含根据所公开的实施方案的用于控制工艺操作的指令的机器可读介质可以耦合到系统控制器750。
在一些实现方案中,系统控制器750是系统的一部分,该系统可以是上述示例的一部分。这种系统可以包含半导体处理设备,半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定处理部件(晶片基座、气体流系统等)。这些系统可以与用于在半导体晶片或衬底的处理之前、期间和之后控制它们的操作的电子器件集成。电子器件可以被称为“控制器”,其可以控制一个或多个系统的各种部件或子部件。根据处理条件和/或系统类型,系统控制器750可以被编程以控制本文公开的任何工艺,包括工艺气体的输送、温度设置(例如加热和/或冷却)、压力设置、真空设置、功率设置、射频(RF)产生器设置、RF匹配电路设置、频率设置、流率设置、流体输送设置、位置和操作设置、晶片转移进出工具和其他转移工具和/或与具体系统连接或通过接口连接的装载锁。
概括地说,系统控制器750涉及电子器件,电子器件具有接收指令、发出指令、控制操作、启用清洁操作、启用端点测量等的各种集成电路、逻辑、存储器和/或软件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片、和/或一个或多个微处理器、或执行程序指令(例如,软件)的微控制器。程序指令可以是以各种单独设置(或程序文件)的形式发送到系统控制器750的指令,单独设置(或程序文件)定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定工艺的操作参数。在一些实施方案中,操作参数可以是由工艺工程师定义的配方的一部分,以在一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或晶片的管芯的制造期间完成一个或多个处理步骤。
在一些实现方案中,系统控制器750可以是与系统集成、耦合到系统、以其它方式联网到系统或其组合的计算机的一部分或耦合到该计算机。例如,系统控制器750可以在“云”中或是晶片厂(fab)主机系统的全部或一部分,其可以允许对晶片处理的远程访问。计算机可以实现对系统的远程访问以监视制造操作的当前进展、检查过去制造操作的历史、检查多个制造操作的趋势或性能标准,改变当前处理的参数、设置处理步骤以跟随当前的处理、或者开始新的处理。在一些示例中,远程计算机(例如服务器)可以通过网络(其可以包括本地网络或因特网)向系统提供工艺配方。远程计算机可以包括使得能够输入或编程参数和/或设置的用户界面,然后将该参数和/或设置从远程计算机发送到系统。在一些示例中,系统控制器750接收数据形式的指令,其指定在一个或多个操作期间要执行的每个处理步骤的参数。应当理解,参数可以特定于要执行的工艺的类型和工具的类型,系统控制器750被配置为与该工具接口或控制该工具。因此,如上所述,系统控制器750可以是例如通过包括联网在一起并朝着共同目的(例如本文所述的工艺和控制)工作的一个或多个分立的控制器而呈分布式。用于这种目的的分布式控制器的示例是在与远程(例如在平台级或作为远程计算机的一部分)的一个或多个集成电路通信的室上的一个或多个集成电路,其组合以控制在室上的工艺。
本文所述的控制器可以具有用于执行本文所述的任何和所有示例性工艺和技术的程序指令。例如,该装置可以具有带有存储器的控制器,该存储器存储指令,所述指令用于在具有多个内表面的反应室中不存在晶片时,在反应室的多个内表面上沉积第一保护材料层,在沉积第一保护材料层之后,在反应室内处理批次晶片的一部分,在处理该批次晶片的一部分期间测量反应室中第一材料的量,或者在该批次晶片的一部分中的晶片中的一个上,确定第一量超过阈值,并且响应于确定第一量超过阈值并且当反应室中不存在晶片时,沉积第二保护材料层到反应室的多个内表面上。这也可以包括用于执行上述图2、3和4中描述的技术的所有操作的指令。
实验
如上所述,保护材料的后续沉积可以帮助从反应室的内表面和先前沉积的保护材料的蚀刻或腐蚀中恢复。图8描绘了在如本文所述的具有铝内表面和沉积在其上的保护材料的反应室中执行各种量的蚀刻和室清洁之后在晶片上测得的铝的实验数据。可以看出,四批晶片经过蚀刻,并且每批之后清洁反应室。蚀刻包括使用SOCl2进行干法蚀刻,而室清洁使用三氟化氮(NF3)。在这些批次期间的不同时间,例如,在总蚀刻时间的0、4、8、12、16、32和48分钟时,在该批次中的一个晶片上测量铝的量并且绘制在该图上。在第一批次开始时和第三批次之后再次沉积氧化硅(SiO2)保护涂层。该数据显示,在第一批次和第二批次期间,晶片上的测得的铝没有超过阈值限值,即1×1010个原子/cm2。在这两个批次中,沉积的SiO2保护材料防止反应室被蚀刻。然而,在第三批次期间,在16分钟后在一个晶片上测得的铝以及在48分钟后在另一个晶片上测得的铝的量超过阈值。这表明一些保护材料已被蚀刻掉并且暴露了反应室的一些内表面,该内表面也被蚀刻并且在反应室内部容积中释放铝并且释放到晶片上。在完成该批次的处理并执行该批次之后的清洁操作之后,进行第二次、随后的SiO2保护材料沉积,如在第四批次中所看见的,防止反应室被蚀刻超过阈值限制并且因此使反应室从蚀刻中恢复。
图9描绘了在如本文所述的具有铝内表面和沉积在其上的保护涂层的反应室中执行不同量的蚀刻之后在晶片上测得的铝的其他实验数据。这里,铝的晶片表面浓度是竖直轴,蚀刻轮次是在水平轴。蚀刻又是干法蚀刻。对于基线蚀刻,没有保护材料沉积在反应室的内表面上,并且可以看出,在使用SOCl2进行12分钟的干法蚀刻和进行10分钟的NF3蚀刻之后,铝阈值超过了100倍。在基线之后,将的SiO2保护材料沉积到反应室的内表面,并且进行20轮蚀刻;每轮蚀刻包括12分钟的SOCl2干法蚀刻和10分钟的NF3蚀刻。在每一轮蚀刻之后,SiO2保护材料再次沉积在反应室的内表面上。在20轮蚀刻和沉积操作之后,晶片上没有测量到铝,因此表明保护材料阻止了反应室的内表面被蚀刻操作蚀刻。
结论
尽管出于清楚理解的目的已经对前述实施方案进行了一些详细的描述,但显然可以在所附权利要求的范围内实施某些改变和修改。应该注意,有许多替代方式来实现本实施方案的工艺、系统和装置。因此本实施方案被认为是说明性的而非限制性的,并且实施方案不限于这里给出的细节。
提供以下样本权利要求以进一步说明本公开的某些实施方案。本公开不一定限于这些实施方案。
Claims (20)
1.一种方法,其包括:
在具有多个内表面的反应室中不存在晶片时,将第一保护材料层沉积到所述反应室的多个内表面上,其中所述多个内表面包括第一材料;
在沉积所述第一保护材料层之后,在反应室内处理批次晶片的一部分;
测量在处理所述批次晶片的所述一部分期间所述反应室中的所述第一材料的量或在所述批次晶片的所述一部分中的一个晶片上的所述第一材料的量;
确定所述第一量超过阈值;以及
响应于所述确定所述第一量超过所述阈值并且当所述反应室中不存在晶片时,将所述第二保护材料层沉积到所述反应室的所述多个内表面上。
2.根据权利要求1所述的方法,其还包括:
在沉积所述第二保护材料层之后,在所述反应室内处理所述批次晶片的第二部分。
3.根据权利要求1所述的方法,其还包括在沉积所述第二保护材料层之前清洁所述反应室。
4.根据权利要求3所述的方法,其中,所述沉积所述第二保护材料层还包括将所述第二保护材料层沉积到所述第一材料层上和所述反应室的所述多个内表面上。
5.根据权利要求1所述的方法,其中,所述测量还包括在所述处理所述批次晶片的所述一部分期间的处理操作期间测量所述反应室中的所述第一材料的所述量。
6.根据权利要求5所述的方法,其中,所述测量还包括在所述处理操作期间通过使用残余气体分析仪或光谱仪测量所述反应室中的所述第一材料的所述量。
7.根据权利要求1所述的方法,其中所述测量还包括测量所述晶片的所述一部分中的一个晶片上的所述第一材料的所述量。
8.根据权利要求1所述的方法,其中,所述保护材料包括氧化硅。
9.根据权利要求1所述的方法,其中,所述第一材料包括铝或铝合金。
10.根据权利要求1所述的方法,其中,所述处理包括蚀刻操作。
11.根据权利要求1所述的方法,其中,所述处理包括沉积操作。
12.根据权利要求1所述的方法,其中,所述处理不包括室清洁操作。
13.根据权利要求1所述的方法,其中将所述保护材料沉积到所述反应室的所述多个内表面上是通过原子层沉积来执行的。
14.一种方法,其包括:
在反应室中不存在晶片时,将保护材料层沉积到所述反应室的多个内表面上,其中所述多个内表面包括第一材料;
在所述反应室内处理批次晶片的一部分,所述处理使用能够在第一组处理条件下的所述处理期间以第一蚀刻速率蚀刻所述多个内表面的所述第一材料的工艺气体,其中所述工艺气体在所述第一组处理条件下的所述处理期间以第二蚀刻速率蚀刻所述保护材料,并且其中所述第二蚀刻速率比所述第一蚀刻速率小至少20倍。
15.根据权利要求14所述的方法,其还包括:
在处理所述批次晶片的所述一部分之后并且当所述反应室中不存在晶片时,在所述反应室的所述多个内表面上沉积第二保护材料层;以及
在沉积所述第二保护材料层之后,在所述反应室内处理所述批次晶片的第二部分。
16.根据权利要求15所述的方法,其还包括在沉积所述第二保护材料层之前清洁所述反应室。
17.根据权利要求16所述的方法,其中所述沉积所述第二保护材料层还包括将所述第二保护材料层沉积到所述第一材料层上和所述反应室的所述多个内表面上。
18.根据权利要求14所述的方法,其中,所述保护层包括氧化硅。
19.根据权利要求14所述的方法,其中,所述第一材料包括铝或铝合金。
20.一种用于半导体处理的装置,所述装置包括:
反应室,其具有带顶表面的顶部、带壁表面的侧壁和带底表面的底部,以及由所述顶部、所述侧壁和所述底部部分限定的内部容积;
具有衬底支撑外表面的衬底支撑件;
具有喷头外表面的喷头;以及
材料保护涂层,其中:
所述衬底支撑件和所述喷头定位于所述反应室的所述内部容积内,
所述顶表面、所述壁表面、所述底表面、所述衬底支撑外表面和所述喷头外表面由包含金属的第一材料构成,并且
所述保护涂层在所述顶表面、所述壁表面、所述底表面、所述衬底支撑外表面和所述喷头外表面上并与其直接接触。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202062965049P | 2020-01-23 | 2020-01-23 | |
US62/965,049 | 2020-01-23 | ||
PCT/US2020/065717 WO2021150331A1 (en) | 2020-01-23 | 2020-12-17 | Protective coating for a semiconductor reaction chamber |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115298796A true CN115298796A (zh) | 2022-11-04 |
Family
ID=76992607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080098814.7A Pending CN115298796A (zh) | 2020-01-23 | 2020-12-17 | 用于半导体反应室的保护涂层 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230038880A1 (zh) |
JP (1) | JP2023511196A (zh) |
KR (1) | KR20220131955A (zh) |
CN (1) | CN115298796A (zh) |
WO (1) | WO2021150331A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102639194B1 (ko) * | 2019-03-25 | 2024-02-20 | 아토나프 가부시키가이샤 | 가스 분석 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW514996B (en) * | 1999-12-10 | 2002-12-21 | Tokyo Electron Ltd | Processing apparatus with a chamber having therein a high-corrosion-resistant sprayed film |
US7659184B2 (en) * | 2008-02-25 | 2010-02-09 | Applied Materials, Inc. | Plasma immersion ion implantation process with chamber seasoning and seasoning layer plasma discharging for wafer dechucking |
US10269545B2 (en) * | 2016-08-03 | 2019-04-23 | Lam Research Corporation | Methods for monitoring plasma processing systems for advanced process and tool control |
JP6723659B2 (ja) * | 2017-01-12 | 2020-07-15 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
US10697059B2 (en) * | 2017-09-15 | 2020-06-30 | Lam Research Corporation | Thickness compensation by modulation of number of deposition cycles as a function of chamber accumulation for wafer to wafer film thickness matching |
-
2020
- 2020-12-17 JP JP2022544689A patent/JP2023511196A/ja active Pending
- 2020-12-17 US US17/759,096 patent/US20230038880A1/en active Pending
- 2020-12-17 WO PCT/US2020/065717 patent/WO2021150331A1/en active Application Filing
- 2020-12-17 KR KR1020227028640A patent/KR20220131955A/ko unknown
- 2020-12-17 CN CN202080098814.7A patent/CN115298796A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230038880A1 (en) | 2023-02-09 |
JP2023511196A (ja) | 2023-03-16 |
WO2021150331A1 (en) | 2021-07-29 |
KR20220131955A (ko) | 2022-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11646198B2 (en) | Ultrathin atomic layer deposition film accuracy thickness control | |
CN111247269B (zh) | 介电膜的几何选择性沉积 | |
US10170324B2 (en) | Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch | |
KR20230039625A (ko) | 저온 ald 막들을 위한 챔버 언더코팅 준비 방법 | |
TWI706049B (zh) | 藉由原子層沉積及原子層蝕刻的保形膜之沉積 | |
US10297459B2 (en) | Technique to deposit sidewall passivation for high aspect ratio cylinder etch | |
US9997372B2 (en) | Technique to deposit sidewall passivation for high aspect ratio cylinder etch | |
US9543158B2 (en) | Technique to deposit sidewall passivation for high aspect ratio cylinder etch | |
JP6562629B2 (ja) | パルスプラズマ暴露を伴うプラズマ原子層堆積 | |
TWI675122B (zh) | 用以在敏感基板上沉積薄膜的方法 | |
KR20160035991A (ko) | Ald에 의해 형성된 실리콘 나이트라이드 막의 피처-내 습식 에칭 레이트의 균일한 감소를 위한 방법들 및 장치들 | |
CN112368804A (zh) | 含金属硬掩模薄膜的选择性生长 | |
TWI780118B (zh) | 用於高深寬比圓筒狀物蝕刻之側壁保護層沉積保形的調節技術 | |
KR20170021208A (ko) | 반도체 디바이스에서 막들을 치밀화하는 방법 | |
CN115398032A (zh) | 原子层沉积过程中的损失预防 | |
CN115298796A (zh) | 用于半导体反应室的保护涂层 | |
CN114761612A (zh) | 原位pecvd覆盖层 | |
CN112868087A (zh) | 用于膜沉积和表面处理的连续等离子体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |