CN115298775A - 分层工艺构建的双绕组嵌入式螺线管电感器 - Google Patents
分层工艺构建的双绕组嵌入式螺线管电感器 Download PDFInfo
- Publication number
- CN115298775A CN115298775A CN202180021245.0A CN202180021245A CN115298775A CN 115298775 A CN115298775 A CN 115298775A CN 202180021245 A CN202180021245 A CN 202180021245A CN 115298775 A CN115298775 A CN 115298775A
- Authority
- CN
- China
- Prior art keywords
- winding
- solenoid inductor
- accordance
- layer
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 title claims abstract description 216
- 238000000034 method Methods 0.000 title claims abstract description 99
- 230000008569 process Effects 0.000 title claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 176
- 239000012792 core layer Substances 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims description 61
- 238000003754 machining Methods 0.000 claims description 16
- 238000003475 lamination Methods 0.000 abstract description 4
- 239000011162 core material Substances 0.000 description 27
- 230000008901 benefit Effects 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 7
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 230000035699 permeability Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/24—Magnetic cores
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/06—Coil winding
- H01F41/08—Winding conductors onto closed formers or cores, e.g. threading conductors through toroidal cores
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0086—Printed inductances on semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种用于构建螺线管电感器的方法包括将内绕组基本上定位在磁芯周围，将外绕组基本上定位在内绕组周围，以及使用分层工艺来执行内绕组和外绕组的所述定位。分层工艺包括将第一导电层加工为外绕组的底层，在其上加工第一介电层，在其上加工第二导电层作为内绕组的底层，在其上加工第二介电层，在其上加工磁芯层，在其上加工第三介电层，在其上加工第三导电层作为内绕组的顶层，在其上加工第四介电层，在其上加工第四导电层作为外绕组的顶层，在其上加工第五介电层，并且内绕组与外绕组是电连接的。
Description
相关申请的交叉引用
本申请基于于2020年3月13日提交的标题为LAYERED PROCESS-CONSTRUCTEDDOUBLE-WINDING EMBEDDED SOLENOID INDUCTOR的美国临时申请序列号62/989,076要求优先权，其全部内容在此通过引用整体并入。
背景技术
电感器是许多电子应用中的重要元件。历史上，电感器一直被用于例如射频和机械相关应用。最近，电感器被用于例如手机、笔记本电脑和医疗设备。在许多这些应用中，嵌入式电感器是理想的。电感器有多种形状和尺寸，诸如平面电感器、环形电感器和螺旋电感器等。需求不断增长的一种电感器是带磁芯的嵌入式螺线管电感器。由于许多应用的空间要求，出现了对具有增加的电感与尺寸比的嵌入式螺线管电感器的需求。
发明内容
描述了一种用于通过使用分层工艺来构建嵌入式螺线管电感器的方法的实施例，该分层工艺用于将内绕组定位在磁芯周围并将外绕组定位在内绕组周围。分层工艺包括加工外绕组的底部导电层、在其上方加工第一介电层、在其上方加工内绕组的底部导电层、在其上方加工第二介电层、在其上方加工磁芯层、在其上方加工第三介电层、在其上方加工内绕组的顶部导电层，在其上方加工第四介电层、在其上方所加工外绕组的顶部导电层、在其上方加工第五介电层，并且内绕组和外绕组是电连接的。该工艺还可包括加工垂直导体穿过第一、第二、第三和第四介电层以电连接外绕组的底层和顶层，以及加工垂直导体穿过第二和第三介电层以电连接内绕组的底层与顶层。对于每个导电层，该工艺还可以包括：将导电层分离成多个导体，使用一些垂直导体电连接外绕组的底层和顶层的多个导体中的对应导体以形成外绕组的对应匝，以及使用一些垂直导体以电连接内绕组的底层和顶层的多个导体中的对应导体以形成内绕组的对应匝。内绕组和外绕组可以被连接以在磁芯中生成非反向磁场，或者它们可以被连接以生成磁芯中的反向磁场。在反向磁场的情况下，内和外绕组可以具有不同匝数，以提供基本匹配的电感值。分层工艺可被用于将偶数个附加绕组定位在内绕组和外绕组周围，使得每个连续的附加绕组基本上被定位在先前的附加绕组周围。分层工艺可被用于将螺线管电感器构建为集成电路设备、分立设备、具有一个或多个有源或无源设备的集成电路封装的部件或作为多层层压印刷电路板(PCB)的部件。
在一个实施例中，本公开提供了一种用于构建螺线管电感器的方法，该方法包括将内绕组基本上定位在磁芯周围，将外绕组基本上定位在内绕组周围，以及使用分层工艺来执行所述内绕组和外绕组的所述定位。该方法还可以包括加工作为外绕组底层的第一导电层、在第一导电层上方加工第一介电层、在作为内绕组的底层的第一介电层上方加工第二导电层、以及在第二导电层上方加工第二介电层，在第二介电层上方加工磁芯层，在磁芯层上方加工第三介电层，在作为内绕组的顶层的第三介电层上方加工第三导电层，在第三导电层上方加工第四介电层，在作为外绕组的顶层的第四介电层上方加工第四导电层，在第四导电层上方加工第五介电层，并且内绕组和外绕组是电连接的。该方法还可以包括内绕组和外绕组以串联方式且以在磁芯中生成非反向磁场的方式被电连接。该方法还可以包括，内绕组和外绕组以在磁芯中生成反向磁场的方式被电连接。该方法还可以包括将螺线管电感器构建为集成电路设备。该方法还可以包括将螺线管电感器构建为分立设备。该方法还可以包括将螺线管电感器构建为具有一个或多个有源或无源设备的集成电路封装的部件。该方法还可以包括将螺线管电感器构建为多层层压印刷电路板的部件。
在其他实施例中，本公开提供了根据上述方法构建的螺线管电感器。
附图说明
图1是示出根据本公开实施例的使用分层工艺来构建嵌入式双绕组螺线管电感器的示例方法的流程图。
图2是根据本公开实施例的使用例如图1的分层工艺构建的示例嵌入式双绕组螺线管电感器的模拟三维图示。
图3是根据本公开实施例的使用例如图1的分层工艺构建的嵌入式双绕组螺线管电感器的示例的模拟纵向二维横截面图。
图4是根据本公开实施例的使用例如图1的分层工艺构建的嵌入式双绕组螺线管电感器的示例的模拟俯视图。
图5是根据本公开实施例的使用例如图1的分层工艺构建的嵌入式双绕组螺线管电感器的示例的模拟纵向二维横截面图。
图6是示出根据本公开实施例的使用分层工艺来构建嵌入式双绕组螺线管电感器的示例方法的流程图。
图7是根据本公开实施例的使用例如图1的分层工艺构建的嵌入式双绕组螺线管电感器70的示例的模拟二维俯视图。
具体实施方式
本文描述了用于构建包括将外绕组定位在内绕组周围的嵌入式双绕组螺线管电感器的方法的实施例，该内绕组被定位在磁芯周围。分层工艺还可以包括定位再分布层(RDL)，以将螺线管电感器端子连接到集成电路的输入/输出焊盘(例如，如图5所示)。
图1是示出根据本公开实施例的使用分层工艺来构建嵌入式双绕组螺线管电感器的示例方法的流程图。在一个实施例中，分层工艺可以是平面工艺，其包括例如光刻、化学气相沉积和蚀刻的一个或多个步骤，以便加工各种导电层和介电层以及垂直导体。在另一个实施例中，分层工艺可以是用于将螺线管电感器构建为多层层压印刷电路板(PCB)的部件的工艺，其包括铜图案化、化学蚀刻、层压、钻孔、印刷、激光烧蚀、电镀和涂层中的一个或多个步骤。该方法开始于框101。
在框101处，第一导电层被加工为螺线管电感器的外绕组的底层。在一个实施例中，第一导电层可以在钝化半导体(例如，硅)衬底的顶部上被加工。在另一实施例中，底层可以在PCB的绝缘材料层的顶部上被加工。第一导电层的加工包括将第一导电层分离成由介电材料分隔的彼此平行延伸的多个导体。
在框103处，第一介电层在第一导电层上方被加工。
在框105处，第二导电层被加工为螺线管电感器的内绕组的底层。对第二导电层的加工包括将第二导体层分离成由介电材料分隔的彼此平行延伸的多个导体。
在框107处，第二介电层在第二导电层上方被加工。
在框109处，磁芯层在第二介电层上方被加工。优选地，磁芯材料是磁性材料，诸如，例如CoZrTa，当然可以使用如本领域技术人员已知的其他材料。
在框111处，第三介电层在磁芯层上方被加工。
在框113处，第三导电层被加工为螺线管电感器的内绕组的顶层。第三导电层的加工包括将第三导体层分离成由介电材料分隔的彼此平行延伸的多个导体。
在框115处，第四介电层在第三导电层上方被加工。
在框117处，第四导电层被加工为螺线管电感器的外绕组的顶层。对第四导电层的加工包括将第四导体层分离成由介电材料分隔的彼此平行延伸的多个导体。
在框119处，第五介电层在第四导电层上方被加工。
在框121处，垂直导体被加工穿过第一、第二、第三和第四介电层，以电连接在框101和117处被加工的外绕组的底层和顶层的对应导体，即，以创建外绕组的对应匝数。附加地，垂直导体被加工穿过第二和第三介电层，以电连接在框105和113处被加工的内绕组的底层和顶层的对应导体，即，以创建内绕组的对应匝数。在一个实施例中，垂直导体与每个相关介电层的加工同时加工，例如，外绕组垂直导体的最低部分可以在从第一介电层蚀刻的孔中被加工，外绕组垂直导体的下一个较高部分可以在从第二介电层蚀刻的孔中被加工，外绕组垂直导体的下一较高部分可以在从第三介电层蚀刻的孔中被加工，并且外绕组垂直导体的最高部分可以在从第四介电层蚀刻的孔中被加工。类似地，内绕组垂直导体的最低部分可以在从第二介电层蚀刻的孔中被加工，并且内绕组垂直导体的最高部分可以在从第三介电层蚀刻的孔中被加工。在另一个实施例中，垂直导体随后被加工，例如，使用钻孔和电镀工艺。在一个实施例中，在介电材料中打孔(例如，使用光刻、机械钻孔、激光烧灼(laser oblation)、化学蚀刻等)，然后用导电材料填充孔以加工垂直导体。垂直导体可以使用电镀、印刷或层压的方式进行加工。在一个实施例中，柱子可以被电镀起来，并且然后用介电材料涂层或层压，然后介电材料可以被去除以露出垂直导体，并且然后可以形成下一个导电层。
在框123处，内绕组和外绕组是电连接的。在一个实施例中，内绕组和外绕组以当电流流过绕组时在磁芯中产生非反向磁场的方式进行电连接。在另一实施例中，内绕组和外绕组以当电流流过绕组时在磁芯中产生反向磁场的方式进行电连接。在一个实施例中，内绕组和外绕组中的匝数可以不同，并且经过计算以提供内绕组和外层绕组的匹配电感值。
虽然所描述的步骤通常是顺序执行的，但是一些步骤可以以不同的顺序执行。例如，如上所述，加工垂直导体的框121处的步骤可以以顺序方式执行，或者可以基本上结合其他框处的步骤一起执行。根据图1的方法构建的嵌入式双绕组螺线管电感器的用途可包括但不限于可用于音频、RF、信号处理等的功率转换器、滤波器、谐振器等。
图2是根据本公开的实施例的使用例如图1的分层工艺构建的嵌入式双绕组螺线管电感器20的示例的模拟三维图示。螺线管电感器20包括外绕组21的底部导电层的导体，例如根据图1的框101进行加工的。螺线管电感器20包括在外绕组21的底部导电层上方，例如，如根据图1的框103进行加工的第一介电层22；在第一介电层22上方，例如，如根据图1的框105进行加工的内绕组23的底部导电层的导体；在内绕组23的底部导电层上方，例如，如根据图1的框107进行加工的第二介电层24；在第二介电层24上方，例如，如根据图1的框109进行加工的磁芯层25；在磁芯层25上方，例如，如根据图1的框111进行加工的第三介电层26；在第三介电层26上方，例如，如根据图1的框113进行加工的内绕组27的顶部导电层的导体；在内绕组27的顶部导电层上方，例如，如根据图1的框115进行加工的第四介电层28；在第四介电层28上方，例如，如根据图1的框117进行加工的外绕组29的顶部导电层的导体；在外绕组29的顶部导电层上方，例如，如根据图1的框119进行加工的第五介电层30；以及外绕组31的垂直导体，其电连接外绕组的底层和顶层的对应导体，以及内绕组32的垂直导体，其电连接内绕组的底层和顶层的对应导体，例如，如根据图1中的框121进行加工的。图2中未示出内绕组和外绕组的电连接，例如，如根据图1的框123进行加工的。
图3是根据本公开的实施例的使用例如图1的分层工艺构建的嵌入式双绕组螺线管电感器39的示例的模拟纵向二维截面图。如图所示，螺线管电感器39包括图2的螺线管电感器20的对应部分，即，外绕组21的底部导电层的导体、第一介电层22、内绕组23的底部导电层的导体、第二介电层24、磁芯层25、第三介电层26、内绕组27的顶部导电层的导体、第四介电层28、外绕组29的顶部导体层的导体、第五介电层30，以及外绕组31的垂直导体和内绕组32的垂直导体，例如，如根据图1的框101至121进行加工的。
图4是根据本公开的实施例的使用例如图1的分层工艺构建的嵌入式双绕组螺线管电感器40的示例的模拟俯视图。如图所示，螺线管电感器40包括磁芯层25，由底部和顶部导电层的导体以及内绕组的垂直导体(例如，图2的元件23、27和32)组成的内绕组41的匝，以及由底部和顶部导电层的导体以及外绕组的垂直导体(例如，图2中的元件21、29和31)组成的外绕组42的匝，例如，如根据图1的框101至121进行加工的。
图5是根据本公开的实施例的使用例如图1的分层工艺构建的嵌入式双绕组螺线管电感器50的示例的模拟纵向二维截面图。图5中的螺线管电感器50在许多方面与图3中的螺线管电感器39相似，并且对应的元件没有进行编号。图5中还示出了用于与系统(例如，PCB)进行连接的芯片或集成电路封装的焊料凸块53。在其中嵌入式双绕组螺线管电感器50是部件的芯片或集成电路封装可以包括可以被连接到嵌入式双绕组螺线管电感器50的一个或多个有源或无源设备。可替选地，嵌入式双绕组螺线管电感器50可以被构建为分立设备。图5中的螺线管电感器50还包括位于外绕组的顶部导电层上方的附加介电层51，该介电层将其与导电材料的再分布层(RDL)52分离。RDL 52的第一部分被连接到外绕组的一端，并且RDL 52的第二部分被连接到该外绕组的另一端。RDL 52的第一部分还被连接到第一输入/输出引脚，该引脚被连接到作为螺线管电感器50的第一端子54的第一焊料凸块，并且RDL 52的第二部分还被连接到第二输入/输出引脚，该第二输入输出引脚被连接到作为螺线管电感器50的第二端子54的第二焊料凸块。
图6是示出根据本公开实施例的使用分层工艺来构建嵌入式双绕组螺线管电感器的示例方法的流程图。在图6的实施例中，分层工艺是一种平面工艺，其包括使用物理气相沉积(PVD)、光刻、电镀、蚀刻、涂层、固化、化学气相淀积(CVD)和其他工艺步骤来加工各种导电层和介电层以及垂直导体。该方法包括奇数编号的步骤601至627。通常，步骤601和603以及617和619旨在定位基本上对应于图1的框101、103、115、117和121的外绕组(例如，图2至图5的)。通常，步骤605和607以及611至615旨在定位基本上对应于图1的框105、107、111、113和121的内绕组(例如，图2至图5的)。通常，步骤609旨在定位基本上对应于图1的框109的磁芯(例如，图2至图5的)。通常，步骤621至627针对定位RDL、I/O引脚和焊料凸块(例如，图6的)。
图7是根据本公开实施例的使用例如图1的分层工艺构建的嵌入式双绕组螺线管电感器70的示例的模拟二维俯视图。图7还包括具有类似电感的常规双绕组螺线管电感器71的示例的模拟二维俯视图，用于与双绕组螺线管电感器70实施例进行比较的目的。
螺线管电感器的电感L可根据等式(1)进行近似：
其中μ0是自由空间的磁导率(或磁常数)，μr是磁芯的相对磁导率，SF是磁芯的形状系数，N是所有绕组的总匝数，Wm是磁芯的宽度，tm是磁芯的厚度，并且P是绕组的间距，使得P和N的乘积近似于每个绕组的长度。因此，可以观察到，对于给定磁芯，电感将在很大程度上由螺线管电感器的间距P和匝数N确定。
在图7的示例中，假设嵌入式双绕组螺线管电感器70和常规单绕组螺线管电感器71具有相同的磁芯、相同的匝数间距P和相同的匝数(例如，28匝)，使得它们的电感近似相等，尽管嵌入式双绕组螺线管电感器70的电感可以略有不同，因为外绕组与磁芯的距离比内绕组与磁芯的距离稍大。
在图7的示例中，嵌入式双绕组螺线管电感器70的14匝内绕组具有的面积尺寸为Xmm*Y mm，如图所示。常规单绕组螺线管电感器71的可比较的14匝部分具有类似的尺寸，如图所示。单绕组的延伸部分增加了另外14匝(如虚线矩形所示)，总共28匝，将面积尺寸增加到X mm*1.86Y mm，如图所示，总面积为1.86XY平方毫米。相反，在嵌入式双绕组螺线管电感器70上增加另外14匝外绕组(如两个虚线矩形所示)将面积尺寸增加到1.18X mm*Y mm，如图所示，总面积为1.18XY平方毫米，这表示与沿Y维延伸单绕组的常规解决方案相比减少了约37％的面积。
因此，本文所述的嵌入式双绕组螺线管电感器实施例的优点是可比较电感的显著面积减少。另一种说法是，本文描述的嵌入式双绕组螺线管电感器实施例的优点可以是电感与面积比的显著增加。进一步地说，相对于类似尺寸的常规单绕组螺线管电感器，嵌入式双绕组螺线管电感器实施例的优点在于，由于匝数N的增加，双绕组螺线管电感器可以享受按每单位设备面积的电感的增加。电感的增加仅与外绕组增加的匝数近似成正比，因为外绕组与磁芯的距离略大于内部绕与磁芯的距离组。在以下情况下，嵌入式双绕组螺线阀电感器实施例可以特别有利：给定芯片尺寸约束将常规单绕组螺线管电感器的最大可实现电感限制为不可接受值，但其中嵌入式双绕组螺线管电感器可实现所需电感。
本文所述的嵌入式双绕组螺线管电感器实施例的另一优点是不需要附加的磁芯材料，这可导致单位面积的单位电感的成本降低。例如，关于图7，可以观察到，常规单绕组螺线管电感器71需要大约两倍于嵌入式双绕组螺线线电感器70所需的磁芯材料量，以实现可比较的电感。本文描述的嵌入式双绕组螺线管电感器实施例的另一个优点是，它们可以允许磁芯具有较低Y/X或长/宽纵横比。例如，关于图7，可以观察到常规单绕组电感器71具有的长度/宽度纵横比大约是嵌入式双绕组螺线管电感器70的两倍。减小纵横比可导致芯材料的磁性的改善，例如，诸如磁导率相对于电流的线性。
在一个实施例中，一种双反绕组电感器，其使用具有类似于由发明人JasonW.Lawrence、John L.Melanson，以及Eric J.King于2019年12月10日提交的标题为“Current Control for a Boost Converter with a Dual Anti-Wound Inductor”的美国专利申请序列号16/709036中所述的交替层的单绕组层，可以使用类似于本文描述的实施例的方法来构建。
尽管已经描述了其中螺线管电感器具有两个绕组的实施例，即单个内绕组和单个外绕组，但是可以设想其中绕组的数量大于两个的其他实施例，即，其中包括附加的外绕组。例如，可以修改图1的方法，以通过使用分层工艺来构建多绕组螺线管电感器，以将内绕组定位在磁芯周围，将第二绕组定位在内绕组周围，将第三绕组定位在第二绕组周围，以及将第四绕组定位在第三绕组周围。用于定位第三和第四绕组的分层工艺可以包括类似于框101至107和111至117的附加框，在框121处进行附加加工以创建垂直导体，以电连接第三绕组的底层和顶层的对应导体且以电连接第四绕组的底层和顶层的对应导体。再进一步，该方法可以扩展到四个绕组周围的甚至更多绕组。在绕组被连接以在磁性材料中创建反向磁场的实施例中，绕组的总数应当是偶数。
应当理解——特别是受益于本公开的本领域普通技术人员——本文描述的各种操作，特别是结合附图描述的操作，可以由其他电路系统或其他硬件部件实现。除非另有指示，否则可以改变执行给定方法的每个操作的顺序，并且本文所示系统的各种元素可以被添加、重新排序、组合、省略、修改等。本公开旨在包括所有这些修改和改变，因此，以上描述应当被视为说明性的而不是限制性的。
类似地，尽管本公开涉及特定实施例，但在不脱离本公开的范围和覆盖范围的情况下，可以对这些实施例进行某些修改和改变。此外，本文针对特定实施例描述的任何益处、优点或问题的解决方案不旨在被解释为关键的、必需的或基本的特征或元素。
类似地，受益于本公开的进一步的实施例对于本领域普通技术人员将是显而易见的，并且这些实施例应被认为被包含在本文中。本文所述的所有示例和条件语言旨在用于教学目的，以帮助读者理解本公开内容和发明人为推进本领域所贡献的概念，并被解释为不限于这些具体列举的示例和条件。
本公开包括本领域普通技术人员将理解的对本文示例实施例的所有改变、替换、变化、变更和修改。类似地，在适当的情况下，所附权利要求包括本领域普通技术人员将理解的对本文示例实施例的所有改变、替换、变化、变更和修改。此外，在所附权利要求中，对装置或系统或装置或系统的部件的引用，适用于、布置于、能够于、配置于、启用于、可操作于或操作于执行特定功能，包括该装置、系统或部件，无论其或该特定功能是否被激活、开启或解锁，只要该装置，系统或部件被如此适用、布置、能够、配置、启用、可操作或操作。
最后，软件可以引起或配置本文所述的装置和方法的功能、制造和/或描述。这可以使用通用编程语言(例如，C、C++)、包括Verilog HDL、VHDL等的硬件描述语言(HDL)或其他可用程序来实现。这种软件可以被布置在任何已知的非暂时性计算机可读介质中，诸如磁带、半导体、磁盘或光盘(例如，CD-ROM、DVD-ROM等)、网络、电线或另一通信介质中，其上具有存储有能够引起或配置本文所述的装置和方法的指令。
Claims (30)
1.一种用于构建螺线管电感器的方法，包括：
将内绕组基本上定位在磁芯周围；
将外绕组基本上定位在所述内绕组周围；以及
使用分层工艺来执行所述内绕组和所述外绕组的所述定位。
2.根据权利要求1所述的方法，其中，所述使用分层工艺包括：
加工作为所述外绕组的底层的第一导电层；
在所述第一导电层上方加工第一介电层；
在作为所述内绕组的底层的所述第一介电层上方加工第二导电层；
在所述第二导电层上方加工第二介电层；
在所述第二介电层上方加工磁芯层；
在所述磁芯层上方加工第三介电层；
在作为所述内绕组的顶层的所述第三介电层上方加工第三导电层；
在所述第三导电层上方加工第四介电层；
在作为所述外绕组的顶层的所述第四介电层上方加工第四导电层；
在所述第四导电层上方加工第五介电层；以及
其中，所述内绕组和所述外绕组是电连接的。
3.根据权利要求2所述的方法，其中，所述使用分层工艺还包括：
加工垂直导体穿过所述第一介电层、所述第二介电层、所述第三介电层和所述第四介电层以电连接所述外绕组的底层和顶层；以及
加工垂直导体穿过所述第二介电层和所述第三介电层以电连接所述内绕组的底层和顶层。
4.根据权利要求3所述的方法，其中，所述使用分层工艺还包括：
对于所述第一导电层、所述第二导电层、所述第三导电层和所述第四导电层中的每个导电层：
将导电层分离成多个导体；
其中，所述加工垂直导体穿过所述第一介电层、所述第二介电层、所述第三介电层和所述第四介电层以电连接所述外绕组的底层和顶层包括：电连接所述外绕组的底层和顶层的所述多个导体中的对应导体以形成所述外绕组的对应匝；以及
其中，所述加工垂直导体穿过所述第二介电层和所述第三介电层以电连接所述内绕组的底层和顶层包括：电连接所述内绕组的底层和顶层的所述多个导体中的对应导体以形成所述内部绕线的对应匝。
5.根据权利要求1所述的方法，其中，所述内绕组和外绕组以串联方式且以在所述磁芯中生成非反向磁场的方式被电连接。
6.根据权利要求5所述的方法，还包括：
使用所述分层工艺将附加绕组基本上定位在所述内绕组和所述外绕组周围；
其中，所述附加绕组的每个连续附加绕组基本上被定位在先前的附加绕组周围；以及
其中，所述内绕组和所述外绕组以及所述附加绕组以串联的方式且以在所述磁芯中生成非反向磁场的方式被电连接。
7.根据权利要求1所述的方法，其中所述内绕组和所述外绕组以在所述磁芯中生成反向磁场的方式被电连接。
8.根据权利要求7所述的方法，其中，所述内绕组和所述外绕组具有不同匝数。
9.根据权利要求8所述的方法，其中，所述不同匝数提供所述内绕组和所述外绕组的基本匹配的相应电感值。
10.根据权利要求7所述的方法，还包括：
使用所述分层工艺将偶数个附加绕组基本上定位在所述内绕组和所述外绕组周围；
其中，所述附加绕组的每个连续附加绕组基本上被定位在先前的附加绕组周围；以及
其中，所述内绕组和所述外绕组以及所述附加绕组以使得所有绕组层的外半部在所述磁芯中生成与由所有绕组层的内半部在所述磁芯中生成的磁场反向的磁场的方式被电连接。
11.根据权利要求7所述的方法，其中，所述内绕组和所述外绕组具有相同匝数。
12.根据权利要求1所述的方法，其中，所述螺线管电感器被构建为集成电路设备。
13.根据权利要求1所述的方法，其中，所述螺线管电感器被构建为分立设备。
14.根据权利要求1所述的方法，其中，所述螺线管电感器被构建为具有一个或多个有源设备或无源设备的集成电路封装的部件。
15.根据权利要求1所述的方法，其中，所述螺线管电感器被构建为多层层压印刷电路板的部件。
16.一种根据权利要求1所述的方法构建的螺线管电感器。
17.一种根据权利要求2所述的方法构建的螺线管电感器。
18.一种根据权利要求3所述的方法构建的螺线管电感器。
19.一种根据权利要求4所述的方法构建的螺线管电感器。
20.一种根据权利要求5所述的方法构建的螺线管电感器。
21.一种根据权利要求6所述的方法构建的螺线管电感器。
22.一种根据权利要求7所述的方法构建的螺线管电感器。
23.一种根据权利要求8所述的方法构建的螺线管电感器。
24.一种根据权利要求9所述的方法构建的螺线管电感器。
25.一种根据权利要求10所述的方法构建的螺线管电感器。
26.一种根据权利要求11所述的方法构建的螺线管电感器。
27.一种根据权利要求12所述的方法构建的螺线管电感器。
28.一种根据权利要求13所述的方法构建的螺线管电感器。
29.一种根据权利要求14所述的方法构建的螺线管电感器。
30.一种根据权利要求15所述的方法构建的螺线管电感器。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202062989076P | 2020-03-13 | 2020-03-13 | |
| US62/989,076 | 2020-03-13 | ||
| US17/173,486 US11881343B2 (en) | 2020-03-13 | 2021-02-11 | Layered process-constructed double-winding embedded solenoid inductor |
| US17/173,486 | 2021-02-11 | ||
| PCT/US2021/021738 WO2021183666A1 (en) | 2020-03-13 | 2021-03-10 | Layered process-constructed double-winding embedded solenoid inductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115298775A true CN115298775A (zh) | 2022-11-04 |
Family
ID=77663751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180021245.0A Pending CN115298775A (zh) | 2020-03-13 | 2021-03-10 | 分层工艺构建的双绕组嵌入式螺线管电感器 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US11881343B2 (zh) |
| KR (2) | KR20240063153A (zh) |
| CN (1) | CN115298775A (zh) |
| DE (1) | DE112021001622T5 (zh) |
| GB (2) | GB202407573D0 (zh) |
| TW (1) | TWI836197B (zh) |
| WO (1) | WO2021183666A1 (zh) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102222A (ja) * | 1999-09-30 | 2001-04-13 | Tokin Corp | コモンモードチョークコイル及びその製造方法 |
| US8350657B2 (en) * | 2005-06-30 | 2013-01-08 | Derochemont L Pierre | Power management module and method of manufacture |
| US8552828B1 (en) * | 2012-09-07 | 2013-10-08 | Infineon Technologies Ag | System and method for a coreless transformer |
| US9041152B2 (en) | 2013-03-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor with magnetic material |
| TWI592955B (zh) * | 2015-06-25 | 2017-07-21 | Wafer Mems Co Ltd | Embedded passive components and methods of mass production |
| SE539353C2 (en) * | 2015-11-18 | 2017-07-25 | Optistring Tech Ab | Combined common mode inductor and differential signal 12 |
| JP6414645B2 (ja) | 2016-02-16 | 2018-10-31 | 株式会社村田製作所 | インダクタ部品およびその製造方法 |
| US20190393403A1 (en) | 2018-06-26 | 2019-12-26 | Cirrus Logic International Semiconductor Ltd. | Fabrication of piezoelectric transducer including integrated inductive element |
| US11476759B2 (en) | 2018-12-21 | 2022-10-18 | Cirrus Logic, Inc. | Current control for a boost converter with dual anti-wound inductor |
| US10917013B2 (en) | 2018-12-21 | 2021-02-09 | Cirrus Logic, Inc. | Augmented multi-stage boost converter |
-
2021
- 2021-02-11 US US17/173,486 patent/US11881343B2/en active Active
- 2021-03-10 CN CN202180021245.0A patent/CN115298775A/zh active Pending
- 2021-03-10 DE DE112021001622.9T patent/DE112021001622T5/de active Pending
- 2021-03-10 KR KR1020247013005A patent/KR20240063153A/ko active Application Filing
- 2021-03-10 WO PCT/US2021/021738 patent/WO2021183666A1/en active Application Filing
- 2021-03-10 KR KR1020227031399A patent/KR102661756B1/ko active IP Right Grant
- 2021-03-10 GB GBGB2407573.1A patent/GB202407573D0/en active Pending
- 2021-03-10 GB GB2212411.9A patent/GB2607801A/en active Pending
- 2021-03-12 TW TW110108948A patent/TWI836197B/zh active
-
2023
- 2023-10-25 US US18/383,816 patent/US20240136105A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR102661756B1 (ko) | 2024-04-26 |
| KR20220153017A (ko) | 2022-11-17 |
| GB202212411D0 (en) | 2022-10-12 |
| GB2607801A (en) | 2022-12-14 |
| DE112021001622T5 (de) | 2022-12-29 |
| US20210287841A1 (en) | 2021-09-16 |
| US11881343B2 (en) | 2024-01-23 |
| TWI836197B (zh) | 2024-03-21 |
| WO2021183666A1 (en) | 2021-09-16 |
| GB202407573D0 (en) | 2024-07-10 |
| TW202143259A (zh) | 2021-11-16 |
| KR20240063153A (ko) | 2024-05-10 |
| US20240136105A1 (en) | 2024-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3591710B1 (en) | A small size and fully integrated power converter with magnetic cores on a chip | |
| US10115661B2 (en) | Substrate-less discrete coupled inductor structure | |
| EP2956948B1 (en) | In substrate coupled inductor structure | |
| US20100148905A1 (en) | Inductor module and circuit module | |
| EP2652755A1 (en) | Thin film inductor with integrated gaps | |
| US9449762B2 (en) | Embedded package substrate capacitor with configurable/controllable equivalent series resistance | |
| US11011461B2 (en) | Perpendicular inductors integrated in a substrate | |
| WO2003100853A1 (fr) | Substrat a multiples couches avec une bobine integree, puce a semi-conducteurs, procedes de facturation | |
| US10403707B2 (en) | Array type inductor | |
| CN115298775A (zh) | 分层工艺构建的双绕组嵌入式螺线管电感器 | |
| TW202418311A (zh) | 建構螺線管電感器的方法及以其建構的螺線管電感器 | |
| US20230395305A1 (en) | Inductors Embedded in Package Substrate and Board and Method and System for Manufacturing the Same | |
| JP2006013117A (ja) | インダクタ構造体 | |
| EP4320634A1 (en) | Three dimensional (3d) vertical spiral inductor and transformer | |
| JP2006165430A (ja) | インダクタンス部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |