CN115298366B - 用于碳化硅晶体材料的位错分布 - Google Patents

用于碳化硅晶体材料的位错分布 Download PDF

Info

Publication number
CN115298366B
CN115298366B CN202180022293.1A CN202180022293A CN115298366B CN 115298366 B CN115298366 B CN 115298366B CN 202180022293 A CN202180022293 A CN 202180022293A CN 115298366 B CN115298366 B CN 115298366B
Authority
CN
China
Prior art keywords
sic
wafer
ingot
tdd
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180022293.1A
Other languages
English (en)
Other versions
CN115298366A (zh
Inventor
尤里·赫列布尼克夫
罗伯特·泰勒·莱昂纳德
叶利夫·巴尔卡斯
斯蒂文·格里菲思
瓦莱里·茨韦特科夫
迈克尔·佩斯利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Publication of CN115298366A publication Critical patent/CN115298366A/zh
Application granted granted Critical
Publication of CN115298366B publication Critical patent/CN115298366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C30B23/005—Controlling or regulating flux or flow of depositing species or vapour
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Abstract

公开了提供改进的位错分布的碳化硅(SiC)晶片、SiC晶锭和相关方法。提供的SiC晶锭在更长的晶锭长度上表现出降低的位错密度和改进的位错均匀性。对应的SiC晶片包括降低的总位错密度(TDD)值和改进的TDD径向均匀性。SiC晶体材料的生长条件包括提供过饱和量的源材料，其中在生长期间存在的源材料的量显著高于通常所需的量。这种SiC晶体材料和相关方法适用于提供具有改进的晶体质量的大直径SiC晶锭和对应的SiC晶片。

Description

用于碳化硅晶体材料的位错分布
技术领域
本公开涉及晶体材料，并且更具体地涉及碳化硅晶体材料中的位错分布(dislocation distributions in silicon carbide crystalline materials)。
背景技术
碳化硅(SiC)表现出许多有吸引力的电和热物理性能。SiC由于其物理强度和高耐化学侵蚀性以及各种电子性能而特别有用，包括辐射硬度、高击穿场、相对宽的带隙、高饱和电子漂移速度、高温操作、以及在光谱的蓝、紫和紫外区中的高能光子的吸收和发射。与包括硅和蓝宝石的常规晶片(wafer)或基底材料相比，SiC的此类性质使其更适合于制造用于高功率密度固态器件(如功率电子器件、射频器件和光电子器件)的晶片或基底。SiC以称为多型体(polytype)的许多不同晶体结构出现，其中某些多型体(例如，4H-SiC和6H-SiC)具有六方晶体结构。
虽然SiC表现出优异的材料特性，但生长SiC所需的晶体生长技术与其他晶体材料的常规生长工艺相比是非常不同的，并且显著地更具挑战性。在半导体制造中使用的常规晶体材料(如硅和蓝宝石)具有显著较低的熔点，允许从熔融的源材料直接进行晶体生长技术，这使得能够制造大直径晶体材料。相反，块状晶体SiC通常通过在高温下通过晶种升华生长工艺生产，其中，各种挑战包括杂质结合、与热和结晶学应力相关的结构缺陷、以及不同多型体的形成等。在典型的SiC生长技术中，基底和源材料都被放置在反应坩埚内。当坩埚被加热时产生的热梯度促进材料从源材料到基底的气相移动，随后在基底上冷凝，并且导致块状晶体生长。已知杂质可以作为掺杂剂引入SiC中，并且这些掺杂剂可以调节某些性质。对于SiC的升华生长，掺杂剂可以以各种方式引入腔室(chamber)中，使得掺杂剂将存在于由该过程产生的SiC晶体中。控制该过程以提供用于特定应用的掺杂剂的适当浓度。在块状晶体生长之后，可以通过切割块状SiC晶锭块(bulk crystal ingot)或晶锭(boule)来获得SiC的单个晶片，并且随后可以对单个晶片进行额外的处理，诸如研磨(lapping)或抛光。
SiC晶片的独特特性使得能够设计和制造高功率和/或高频半导体器件阵列。持续的发展使SiC晶片的制造已达到一定的成熟度，从而使此类半导体器件能够被制造用于越来越广泛的商业应用。随着半导体器件工业持续成熟，期望具有更大可用直径的SiC晶片。SiC晶片的可用直径可能受到SiC材料组合物中的某些结构缺陷以及某些晶片形状特性的限制。材料组合物中的结构缺陷可以包括位错(dislocation)(例如，微管位错、刃型(threading edge)位错、螺型(threading screw)位错和/或基面(basal plane)位错)、六方空隙和堆叠层错(stacking fault)等。与SiC相关联的晶片形状特性可以包括可以与晶片平坦度有关的翘曲、弯曲和厚度变化。这些各种结构缺陷和晶片形状特性可以导致结晶学应力，这可能对随后形成在常规SiC晶片上的半导体器件的制造和适当操作有害。这种结晶学应力通常与晶片半径的平方成比例，因此难以经济地制造高质量的较大直径的SiC半导体晶片。
现有技术继续寻求具有更大直径的改进SiC晶片和相关的固态器件，同时克服与常规SiC晶片相关的挑战。
发明内容
公开了提供改进的位错分布的碳化硅(SiC)晶片、SiC晶锭和相关方法。提供的SiC晶锭在更长的晶锭长度上表现出降低的位错密度和改进的位错均匀性。对应的SiC晶片包括降低的总位错密度(TDD)值和改进的TDD径向均匀性。SiC晶体材料的生长条件包括提供过饱和量的源材料，其中在生长期间存在的源材料的量显著高于通常所需的量。这种SiC晶体材料和相关方法适用于提供具有改善的晶体质量的大直径SiC晶锭和对应的SiC晶片。
在一方面中，对于包括1mm宽度和对应于包括SiC晶片的中心的3mm和50mm的范围内(3mm至50mm的范围)的径向晶片位置的外径的任何环形圈，SiC晶片包括至少145毫米(mm)的直径和小于或等于3000每平方厘米(cm2)的总位错密度(TDD)。在某些实施方式中，对于包括1mm宽度和对应于包括距SiC晶片的中心3mm和距SiC晶片的周边边缘2mm的范围内的径向晶片位置的外径的任何环形圈，TDD小于或等于3000/cm2。在某些实施方式中，对于包括1mm宽度和对应于包括SiC晶片的中心的3mm和50mm的范围内的径向晶片位置的外径的任何环形圈，TDD小于或等于2500/cm2。在某些实施方式中，对于包括1mm宽度和对应于SiC晶片的所有径向晶片位置的至少50％的径向晶片位置的外径的任何环形圈，TDD小于或等于2000/cm2。在某些实施方式中，对于包括1mm宽度和对应于SiC晶片的所有径向晶片位置的至少50％的径向晶片位置的外径的任何环形圈，TDD小于或等于1500/cm2。在某些实施方式中，直径在包括145mm至205mm的范围内。在某些实施方式中，直径在包括145mm至155mm的范围内。在某些实施方式中，SiC晶片包括4H-SiC晶片。在某些实施方式中，SiC晶片包括半绝缘SiC。在某些实施方式中，SiC晶片包括n型碳化硅。在某些实施方式中，TDD大于或等于1000/cm2。
在另一方面中，SiC晶片包括至少145mm的直径和小于或等于0.3的TDD的变化系数(对于划分成具有1mm宽度的环形圈的晶片区域)，并且晶片区域由距SiC晶片的中心3mm并且距SiC晶片的周边边缘2mm的径向晶片位置界定。在某些实施方式中，变化系数小于或等于0.2。在某些实施方式中，变化系数大于或等于0.1。在某些实施方式中，对于包括1mm宽度和对应于包括SiC晶片的中心的3mm和50mm的范围内的径向晶片位置的外径的任何环形圈，TDD小于或等于3000/cm2。在某些实施方式中，对于包括1mm宽度和对应于SiC晶片的所有径向晶片位置的至少50％的径向晶片位置的外径的任何环形圈，TDD小于或等于2000/cm2。在某些实施方式中，SiC晶片包括4H-SiC晶片。在某些实施方式中，SiC晶片包括半绝缘SiC。在某些实施方式中，SiC晶片包括n型碳化硅。在某些实施方式中，直径在包括145mm至155mm的范围内。在某些实施方式中，直径在包括145mm至205mm的范围内。
在另一方面中，SiC晶锭包括在145mm至180mm的范围内的直径和大于50mm的晶锭高度。在某些实施方式中，SiC晶锭的高度的至少75％被配置为提供多个SiC晶片，并且对于包括SiC晶片的中心并且由距SiC晶片的周边边缘2mm的径向晶片位置径向界定的晶片区域，多个SiC晶片中的每个SiC晶片包括小于或等于4600/cm2的TDD。在某些实施方式中，TDD大于或等于1000/cm2。在某些实施方式中，SiC晶锭的高度的至少40％被配置为提供多个SiC晶片，并且对于包括SiC晶片的中心并且由距SiC晶片的周边边缘2mm的径向晶片位置径向界定的晶片区域，多个SiC晶片中的每个SiC晶片包括小于或等于3000每平方厘米的TDD。在某些实施方式中，TDD大于或等于1000/cm2。在某些实施方式中，晶锭高度在包括60mm至300mm的范围内。在某些实施方式中，晶锭高度在包括55mm至80mm的范围内。在某些实施方式中，晶锭高度在包括60mm至70mm的范围内。在某些实施方式中，晶锭高度小于或等于65mm。在某些实施方式中，晶锭高度大于或等于55mm且小于或等于65mm。
在另一方面中，SiC晶锭包括在145mm至180mm的范围内的直径和大于或等于40mm的晶锭高度，其中，SiC晶锭的高度的至少50％被配置为产生多个SiC晶片，并且对于包括SiC晶片的中心并且由距SiC晶片的周边边缘2mm的径向晶片位置径向界定的晶片区域，多个SiC晶片中的每个SiC晶片包括小于或等于4600/cm2的TDD。在某些实施方式中，晶锭高度在包括40mm至300mm的范围内。在某些实施方式中，晶锭高度在包括40mm至80mm的范围内。在某些实施方式中，TDD大于或等于1000/cm2。在某些实施方式中，SiC晶锭的高度的至少80％被配置为产生多个SiC晶片，该多个SiC晶片包括小于或等于4600/cm2的平均TDD。在某些实施方式中，SiC晶锭的高度的至少40％被配置为产生多个SiC晶片，并且对于包括SiC晶片的中心并且由距SiC晶片的周边边缘2mm的径向晶片位置径向界定的晶片区域，多个SiC晶片中的每个SiC晶片包括小于或等于3000/cm2的平均TDD。在某些实施方式中，TDD大于或等于1000/cm2。
在另一方面中，对于包括SiC晶片的中心并且由距SiC晶片的周边边缘2mm的径向晶片位置径向界定的晶片区域，SiC晶片包括小于或等于3500/cm2的TDD，其中，SiC晶片取自从晶种测量的大于或等于40mm的晶锭位置。在某些实施方式中，晶锭位置在包括40mm至300mm的范围内、或在包括40mm至80mm的范围内、或在包括40mm至65mm的范围内。在某些实施方式中，TDD大于或等于500/cm2。在某些实施方式中，TDD小于或等于2500/cm2或小于或等于1500/cm2。在某些实施方式中，SiC晶片包括大于或等于145mm且小于或等于180mm的直径。
在另一方面中，前述方面中的任一者单独地或一起和/或如本文中所描述的不同单独方面和特征可以组合以获得额外优点。除非在本文中相反地指出，否则在本文中公开的各种特征和元件中的任一个可与一个或多个其他公开的特征和元件相结合。
在结合附图阅读优选实施方式的以下详细描述之后，本领域技术人员将理解本公开的范围并实现其附加方面。
附图说明
并入本说明书中并构成本说明书的一部分的附图示出了本公开的若干方面，并且与说明书一起用于解释本公开的原理。
图1A和图1B图示根据本文所公开的实施方式的生长晶体碳化硅(SiC)的工艺。
图2包括第一框架和第二框架，该第一框架提供由传统线锯工具(wire saw tool)接收且经受线锯过程的晶体锭块的立体图，该第二框架提供通过线锯过程获得的多个晶片的立体图。
图3是示出六方晶体(如4H-SiC)的坐标系的第一立体晶面图。
图4是六方晶体的第二立体图晶面图，示出了不平行于c面的平面。
图5A是表示邻位晶片相对于c面的方向的晶片取向图的立体图。
图5B是叠加在锭块的一部分上方的图5A的邻位晶片的简化截面图。
图6A和图6B是示例性SiC晶片的俯视平面图，其中叠加箭头示出了晶体学平面。
图7是被配置为将激光发射聚焦在晶体材料的内部以用于激光辅助分离的示例性激光工具的示意性立体图。
图8是SiC生长系统的截面图示，其类似于图1B的图示，其中增加的箭头指示源材料与晶种之间的蒸气流(vapor flux)。
图9是包括被配置为向晶种提供过饱和量的蒸汽流的源材料的SiC生长系统的截面图示。
图10是被配置为使用比图8的SiC生长系统高的坩埚向晶种提供过饱和量的蒸汽流的SiC生长系统的截面图示。
图11是被配置为使用比图8的SiC生长系统宽的坩埚向晶种提供过饱和量的蒸汽流的SiC生长系统的截面图示。
图12A是根据本文公开的实施方式的示例性SiC晶锭的立体图。
图12B是示出针对图8的SiC晶体所描述的生长的晶体SiC与图9的SiC晶体的过饱和生长条件的晶锭位置的平均总位错密度(TDD)的差异的比较图。
图13A是示出针对图8的SiC晶体所描述的生长的SiC晶片的TDD值的轮廓图。
图13B是示出针对图9的SiC晶体的过饱和生长条件所描述的生长的SiC晶片的TDD值的轮廓图。
图13C是具有以log10标度重绘TDD值的图13A的轮廓图。
图13D是以与图13C相同的log10标度重绘TDD值的图13B的轮廓图。
图14A是示出通过图13A的SiC晶片上的总TDD值与径向位置的图。
图14B是示出通过图13B的SiC晶片上的总TDD值与径向位置的图。
具体实施方式
以下阐述的实施方式表示使本领域技术人员能够实践实施方式的必要信息并且示出实践实施方式的最佳方式。当根据附图阅读以下描述时，本领域技术人员将理解本公开的概念，并且将认识到这些概念在本文中没有具体解决的应用。应当理解，这些概念和应用落入本公开和所附权利要求的范围内。
应当理解，尽管本文中可以使用术语第一、第二等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所用，术语“和/或”包括一个或多个相关列出项目的任何和所有组合。
应当理解，当元件(如层、区域或基底)被称为“在另一元件上”或“延伸到另一元件上”时，其可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在中间元件。相反，当一个元件被称为“直接在”或“直接延伸到”另一元件时，不存在中间元件。应当理解，当元件(如层、区域或基底)被称为“在另一元件上方”或“延伸到另一元件上方”时，其可以直接在另一元件上方或直接延伸到另一元件上方，或者也可以存在中间元件。相反，当一个元件被称为“直接在另一元件上方”或“直接延伸到另一元件上方”时，不存在中间元件。还应当理解，当一个元件被称为“连接”或“耦接”至另一元件时，其可以直接连接或耦接至另一元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦接”至另一元件时，不存在中间元件。
本文中可以使用相对术语(如“在......下方”或“在......上方”或“上部”或“下部”或“水平”或“垂直”)来描述一个元件、层或区域与另一元件、层或区域的关系，如附图所示。将理解，这些术语和上述那些术语旨在包括除图中所描绘的取向之外的器件的不同取向。
本文中使用的术语仅用于描述具体实施方式的目的，而并非旨在限制本公开。如本文所用，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该”也旨在包括复数形式。应进一步理解，当在本文中使用时术语“包括”、“包含”、“含有”和/或“包括了”是指所描述的特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。
本文中参考本公开的实施方式的示意图示说明描述了实施方式。因此，层和元件的实际尺寸可不同，并且预期例如由于制造技术和/或容差而产生的与图示的形状的变化。例如，图示或描述为正方形或矩形的区域可以具有圆形或弯曲特征，并且示出为直线的区域可以具有一些不规则性。因此，附图中示出的区域是示意性的，并且它们的形状不旨在示出装置的区域的精确形状，并且不旨在限制本公开的范围。附图之间的共同元件在本文中可以用共同元件编号示出，并且可以随后不再重复描述。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同的含义。应进一步理解，本文中使用的术语应被解释为具有与它们在本说明书和相关领域的上下文中的含义一致的含义，并且不得以理想化或过于正式的意义进行解释，除非本文中明确如此定义。
公开了提供改进的位错分布的碳化硅(SiC)晶片、SiC晶锭和相关方法。提供的SiC晶锭在更长的晶锭长度上表现出降低的位错密度和改进的位错均匀性。对应的SiC晶片包括降低的总位错密度(TDD)值和改进的TDD径向均匀性。SiC晶体材料的生长条件包括提供过饱和量的源材料，其中在生长期间存在的源材料的量显著高于通常所需的量。这种SiC晶体材料和相关方法适用于提供具有改善的晶体质量的大直径SiC晶锭和对应的SiC晶片。
SiC可以是生长非常具有挑战性的晶体材料，因为在常压下，它不具有液态，而是直接从固体转化为气体并回到固体。这使得它与大多数材料的不同之处在于液相生长是不可获得的。SiC晶体生长的另一主要挑战是在SiC中观察到的非常低的堆叠层错能量(stacking fault energy)，这使得非常容易将另外的原子平面及其相关的缺陷结构引入晶格。这种低堆叠层错能量结合SiC的常规物理蒸汽传输生长中采用的非常高的温度使得在从局部应力场获得的能量低于产生堆叠层错所需的能量的区域中保持生长具有挑战性。SiC中的结晶学应力可以由许多因素控制。晶体高度和晶体直径可以起到重要作用，因为应力可以与晶体高度和直径的平方幂成比例地增加。常规的SiC生长技术已实现了100和150毫米(mm)直径的SiC晶体。可以限制这种SiC晶体的尺寸以防止诱导的晶体应力超过其中形成高密度位错的SiC晶体的临界分切剪切应力(critical resolved shear stress)。对于如本文所公开的更大直径的SiC晶体(例如，≥150mm)，直径增加的量可以不成比例地增加晶体应力，从而在生长过程中产生更短的晶体高度。在这点上，常规的晶体生长技术不一定可以放大于较大直径。
SiC的晶种升华生长工艺的一般方面已确立。因此，晶体生长领域的技术人员，特别是SiC生长及相关系统领域的技术人员将认识到，给定技术或工艺的具体细节可根据许多相关情况、工艺条件和设备配置而变化。因此，在不进行过度实验的情况下，基于所提供的公开，本领域技术人员将能够实施和使用本文公开的各种实施方式的认识下，以一般和示意性意义最适当地给出本文给出的描述。此外，本领域的技术人员将认识到，本文所描述的类型的SiC升华系统可以各种标准配置商购获得。可替代地，在必要或适当的情况下，升华系统可以按定制配置来设计和实施。因而，本文描述的实施方式不限于升华系统的特定子集或任何特定系统配置。相反，根据在此公开的实施方式，许多不同的类型和配置的升华系统可以用于生长晶体SiC材料。
图1A和图1B示出根据本文所公开的实施方式的生长晶体的过程。在图1A中，坩埚100包含源材料102并且坩埚100的内部用作生长区。源材料102可以包括任何合适的材料，诸如硅(Si)、碳(C)、SiC、硅化合物、碳化合物、或前述任一种或全部以多种形式中任一种的组合，包括但不限于固体、粉末和气体的一种或多种组合。诸如掺杂剂(例如，氮(N)等)和应变补偿组分(strain compensating components)(例如，锗(Ge)、锡(Sn)、砷(As)和磷(P)等)的其他可选的元素也可以包括在源材料102中。当存在应变补偿组分时，应变补偿组分优选地为等电的或具有与掺杂剂相同的主载流子类型(majority carrier type)(例如，n型或p型，供体或受体)。可替代地，可以以除包括在源材料102之外的方式将其他元素中的一种、一些或全部引入到生长区中。晶种104(如晶体SiC)可以置于坩埚盖110附近，该坩埚盖随后置于坩埚100上，如图1A的虚线箭头所示。以这种方式，随着坩埚100被加热，晶种104被悬浮在源材料102上方的坩埚100中。在其他布置中，晶种104可以放置在坩埚100内(如沿着坩埚100的底面或侧面)的任何地方。
在晶体生长期间，源材料102升华并在晶种104上形成SiC。当源材料102被加热至包括1200℃至3000℃、或1800℃至3000℃、或1800℃至2500℃、或1800℃至2000℃、或2000℃至2200℃、以及其他温度范围的范围内的温度时，可以发生升华。当源材料102的温度升高时，晶种104的生长表面的温度同样升高至接近源材料102的温度的温度。通常，将晶种104的生长表面加热至包括1200℃至3000℃、或1800℃至3000℃、或1800℃至2500℃、或1700℃至2400℃、或1800℃至2000℃、或2000℃至2200℃、以及其他温度范围的范围内的温度。在生长过程期间，坩埚100被缓慢抽空以降低压力。在某些实施方式中，生长可以在包括0.1托至50托、或0.1托至25托、或0.1托至15托、或1托至15托以及其他压力范围的范围内的压力下进行。生长温度和生长压力通常可以彼此改变。例如，取决于生长条件，较高的生长温度可以与较高的生长压力相关联，或者较低的生长温度可以与较低的生长压力相关联。通过将源材料102和晶种104的生长表面在其各自的温度下保持足够的时间，可以在晶种104上形成所需多型体的单晶SiC的宏观生长。
转向图1B，使用物理气相转移工艺从坩埚100中的源材料102的升华生长SiC晶体112。发生晶体生长直到SiC晶体112的生长达到一定长度。长度(或距晶种104的高度)部分取决于待采用的形成后处理的类型。长度还可以受SiC晶体112的各种晶体质量特性(包括结构晶体缺陷)的限制。SiC晶体112的生长停止的点还将取决于诸如坩埚100的尺寸和类型以及当存在于源材料102中时掺杂剂和应变补偿成分的任何浓度的参数。该点可以通过实验生长结合对所得的SiC晶体112的检查来预先确定，以确定杂质的浓度。一旦SiC晶体112已达到期望的尺寸，可以用惰性气体回填系统以升高压力，并且温度可以缓慢地降低至中间温度，并且然后更快速地降低至室温。在某些实施方式中，除其他温度之外，中间温度可以是生长温度的约90％、或80％、或70％。除其他温度范围之外，中间温度可以包括从150℃至2000℃、或150℃至1200℃、或150℃至500℃、或175℃至225℃的范围。所得的SiC晶体112可以形成晶锭(boule)或锭块(ingot)。
SiC的升华生长可以用各种生长系统、不同尺寸的坩埚、各种材料的不同类型的坩埚并且使用不同的加热方法来完成。本领域技术人员可以调整特定的生长温度和压力以适应这些变量。在典型情况下，当坩埚的类型或尺寸等变量发生变化时，可能需要如上所描述进行一些实验生长，以确定用于特定系统的最佳生长条件。在晶体生长之后，SiC晶体112形成块状晶体材料，有时称为晶锭或锭块。
各种微电子、光电子和微制造应用需要晶体材料的薄层作为用于制造各种有用系统的起始结构。用于由块状晶体材料形成晶体材料的薄层的各种方法包括锯切和激光辅助分离技术。在某些实施方式中，用于从晶锭或锭块切割薄层(例如，晶片或基底)的方法包括使用线锯。线锯技术已应用于各种晶体材料，如Si、蓝宝石和SiC。线锯工具可以包括穿过或多个导辊的凹槽的超细钢丝(通常具有0.2mm或更小的直径)。存在两种切片方法，即松散磨料切片和固定磨料切片。松散磨料切片涉及将浆料(通常为油中的磨料悬浮液)应用于高速运行的钢丝上，由此磨料在钢丝与工件之间的滚动运动导致晶锭或锭块的切割。对于固定磨料切片，用金刚石磨料固定的钢丝可以用于仅需要水溶性冷却液(即，不需要浆料)的方法中。高效率平行切片允许在单个切片过程中生产大量晶片。图2示出一种典型的线锯工具114，该线锯工具包括延伸在辊118A-118C之间的平行线区段116，并且布置为同时将锭块120锯成多个薄区段(例如晶片122A-122G)，每个薄区段具有大致平行于锭块120的端面120’的表面。在锯切处理期间，由辊118A-118C支撑的线区段116可以在向下方向124上朝向锭块120下方的固持器126按压。如果端面120’平行于锭块120的晶体学c平面，并且线区段116平行于端面120’锯穿锭块120，则每个所得的晶片122A-122G将具有平行于晶体学c平面的“轴上(on-axis)”端面120”。线锯可以引入与分离工艺相关的各种应力，这些应力影响所得晶片(特别是对于大直径晶片)的形状。
图3是示出用于诸如4H-SiC的六方晶体的坐标系的第一立体图晶面图，其中，与外延晶体生长的[0001](垂直)方向对应的c面((0001)面)垂直于m面(面)和a面(面)两者，并且不垂直于r面(/>面)。具有小切屑(例如，与晶体学c平面的夹角小于半度)的轴上SiC晶片经常用作用于SiC的同质外延层以及其他材料(例如，氮化铝(AlN)和其他III族氮化物)的高质量外延生长的生长基底。
还可以产生具有不平行于晶体学c平面的端面的邻位(也被称为切割或“离轴”)晶片。具有不同度(例如，0.1、0.25、0.5、0.75、1、2、4、6、8或更多度)切削的邻位晶片(例如，SiC晶片)经常用作用于SiC的同质外延层以及其他材料(例如，AlN和其他III族氮化物)的高质量外延生长的生长基底。邻位晶片(vicinal wafer)可以通过在远离c轴线的方向上生长晶锭或锭块(例如，在邻位晶种材料上方生长并垂直于锭块侧壁锯切锭块)、或通过以轴上晶种材料开始生长锭块并以偏离垂直于锭块侧壁的角度锯切或切割锭块来产生。
图4是六方晶体的第二立体图晶面图，示出了不平行于c面的平面128，其中，向量130(与平面128正交)从[0001]方向倾斜倾斜角β，其中倾斜角β(略微)向方向倾斜。
图5A是表示其中使向量130A(与晶片面132’正交)从[0001]方向以倾斜角度β倾斜的邻位晶片132相对于c面((0001)面)的取向的晶片取向图的立体图。此倾斜角β等于跨在(0001)平面与晶片表面132’的投影134之间的正交倾斜(或错取向角(misorientationangle))β。图5B是叠加在锭块135的一部分上方的邻位晶片132(例如，具有平行于(0001)平面的端面135’的轴上锭块，邻位晶片132可以从该平面限定)的简化截面图。图5B示出邻位晶片132的晶片面132’相对于(0001)平面错位倾斜角β。
图6A和图6B是示例性SiC晶片136-1、136-2的俯视平面图，其包括上面136’(例如，其平行于(0001)平面(c平面)并且垂直于[0001]方向)并且由大体圆形边缘136”(具有直径)横向界定。在图6A中，SiC晶片136-1的圆形边缘136”包括垂直于/>平面并且平行于/>方向的主面138(具有长度LF)。在图6B中，SiC晶片136-2的圆形边缘136”包括代替图6A中示出的主面138的凹口140。根据特定应用，凹口140可以被提供用于与在其上可以处理SiC晶片136-2的各种半导体制造工具兼容。如前所述，SiC晶片136-1、136-2也可以与c平面错位(例如，相对于c平面以倾斜角度离轴)。
另一种从块状晶体材料中分离晶片或基底的方法包括激光辅助分离技术，该技术包括在块状晶体材料内形成激光亚表面损伤，随后沿激光亚表面损伤从块状晶体材料中分离晶片。用于在晶体材料中形成亚表面损伤的工具允许激光发射聚焦在晶体材料的内部中，并使得激光能够相对于晶体材料横向移动。典型的激光损坏图案可以包括在晶体材料内的一定深度处形成相对于彼此横向间隔开的平行线。可以调整诸如聚焦深度、激光功率、平移速度和亚表面损伤线间隔的参数以赋予激光损坏，但是某些因素的调整涉及权衡。增加的激光功率倾向于赋予更大的亚表面损伤，这可能增强压裂的容易性(例如，通过降低完成压裂所需的应力)，但是更大的亚表面损伤会增加沿由压裂暴露的表面的表面不规则性，使得可能需要额外处理以使这样的表面足够平滑以用于后续处理(例如，用于结合在电子器件中)，并且额外处理导致额外的切口损失(kerf loss)。减小亚表面激光损伤线之间的横向间距还可能增强破裂的容易性，但激光损伤线之间的间距的减小增加基底与激光之间的平移通过次数，由此减小工具吞吐量(throughput，通量)。与线锯技术相比，这种激光辅助的分离技术可以提供减少的切口损失。切口损失是指与由块状晶体材料形成单个晶片相关的材料损失的总量。
图7是激光工具142的一个实例的立体示意图，该激光工具被配置为将激光发射聚焦在晶体材料144(例如，SiC等)的内部以形成亚表面损伤146。晶体材料144包括上表面144’和相对的下表面144”，并且亚表面损伤146形成在上表面144’与下表面144”之间的晶体材料144的内部。激光发射148用透镜组件150聚焦以产生聚焦光束152，其焦点在晶体材料144的内部。此类激光发射148可以在任何合适的频率(通常在纳秒、皮秒或飞秒范围内)和光束强度下脉冲化，其中波长低于晶体材料144的带隙以允许激光发射148聚焦在其表面下方的目标深度处。在焦点处，光束尺寸和短脉冲宽度导致足够高的能量密度，以导致形成亚表面损伤146的非常局部化的吸收。可以改变透镜组件150的一个或多个特性以将聚焦光束152的焦点调整至晶体材料144内的期望深度。可以实现透镜组件150与晶体材料144之间的相对横向运动(例如，横向平移)，以沿期望方向154传播亚表面损伤146，如虚线示意性所示。这样的横向移动可以以各种模式重复，包括下文描述的模式。
如在本文中使用，“基底”或“晶片”是指晶体材料，诸如单晶半导体材料。在某些实施方式中，基底可以具有足够的厚度(i)以进行表面处理(例如，研磨和抛光)以支持一个或多个半导体材料层的外延沉积，并且任选地(ii)在与刚性载体分离的情况下和当与刚性载体分离时是独立的。在某些实施方式中，基底可以具有大致圆柱形或圆形形状，和/或可以具有至少约一个或多个以下厚度的厚度：200微米(μm)、300μm、350μm、500μm、750μm、1mm、2mm、或者更大或更小。在某些实施方式中，基底可以包括可分成两个较薄基底的较厚基底。在某些实施方式中，基底可以是具有布置在其上的一个或多个外延层(任选地与一个或多个金属触点结合)的较厚基底或晶片的部分，作为具有多个电操作器件的器件晶片的部分。可以根据本公开的方面划分器件晶片以产生较薄的器件晶片和其上可以随后形成一个或多个外延层(任选地结合一个或多个金属触点)的第二较薄晶片。在某些实施方式中，大直径晶片或基底可以包括145mm或更大、或者150mm或更大、或者195mm或更大、或者200mm或更大、或者300mm或更大、或者450mm或更大、或者在包括145mm至455mm、或195mm至455mm、或145mm至205mm的范围中的直径。在某些实施方式中，晶片或基底可以包括4H-SiC，该4H-SiC具有145mm或更大、或者150mm或更大、或者195mm或更大、或者200mm或更大的直径、以及在100μm至1000μm范围内、或在100μm至800μm范围内、或在100μm至600μm范围内、或在150μm至500μm范围内、或在150μm至400μm范围内、或在200μm至500μm范围内、或在300μm至1000μm范围内、或在500μm至2000μm范围内、或在500μm至1500μm范围内、或者在任何其他厚度范围内或具有在本文指定的任何其他厚度值的厚度。在某些实施方式中，术语“基底”和“晶片”可以互换地使用，因为晶片典型地用作用于可以在其上形成半导体器件的基底。因此，基底或晶片可以指已从较大的块状晶体材料或基底分离的自支撑晶体材料。
关于相对尺寸，术语“约”被定义为意指在某一公差内的标称尺寸，如距直径尺寸±5mm。例如，如在本文中使用的，具有“150mm”直径的晶片可以涵盖包括145mm至155mm的直径范围，具有“200mm”直径的晶片可以涵盖包括195mm至205mm的直径范围，具有“300mm”直径的晶片可以涵盖包括295mm至305mm的直径范围，并且具有“450mm”直径的晶片可以涵盖包括445mm至455mm的直径范围。在另外的实施方式中，这样的公差可以更小，例如±1mm或±0.25mm。
本文公开的实施方式可以应用于单晶和多晶种类的不同晶体材料的基底或晶片。在某些实施方式中，基底或晶片可以包括立方、六方和其他晶体结构，并且可以包括具有轴上和离轴晶体学取向的晶体材料。示例性实施方式可以包含具有六方晶体结构的单晶半导体材料，诸如4H-SiC或6H-SiC。在下文中描述的各种说明性实施方式通常提及SiC或者具体地提及4H-SiC，但是应理解，可以使用其他合适的晶体材料。在各种SiC多型体中，4H-SiC多型体由于其高热导率、宽带隙和各向同性电子迁移率对于功率电子器件特别有吸引力。本文公开的实施方式可以应用于轴上SiC(即，与其c平面无有意角度偏离)或者离轴SiC(即，通常与生长轴(如c轴线)偏离非零角度，通常在0.5到10度的范围内或其子范围(例如2到6度)或另一子范围内)。本文中公开的某些实施方式可以利用具有在包括1至10度、或2至6度、或约2、4、6或8度的范围内的切削的轴上4H-SiC或邻位(离轴)4H-SiC。
本文公开的实施方式还可以应用于掺杂的晶体半导体材料(例如，N掺杂导电SiC和/或P掺杂SiC)、共掺杂和/或未掺杂晶体半导体材料(例如，半绝缘SiC或高电阻率SiC)。在某些实施方式中，SiC晶体材料(包括SiC晶锭和SiC晶片)可以包括N-型掺杂(包括有意的和无意的掺杂物，如N)，其浓度在包括1x1017cm-3至1x1021cm-3的范围内、或在包括1x1017cm-3至3x1018cm-3的范围内、或在从1x1018cm-3至1x1019cm-3的范围内、或在从1x1018cm-3至3x1018cm-3的范围内、或小于1x1017cm-3等等。在某些实施方式中，N掺杂SiC晶体材料可以具有在包括0.001ohm-cm至0.05ohm-cm的范围内、或在包括0.001ohm-cm至0.03ohm-cm的范围内、或在从0.005ohm-cm至0.05ohm-cm的范围内、或在从0.005ohm-cm至0.03ohm-cm的范围内的电阻率。在其他实施方式中，包括半绝缘SiC晶锭和半绝缘SiC晶片的更高电阻率SiC晶体材料可以包括具有至少1500ohm-cm、或至少5000ohm-cm、或至少50,000ohm-cm、或至少1x105ohm-cm、或至少1x106ohm-cm、或至少1x109ohm-cm、或在包括1500ohm-cm至1x109ohm-cm的范围内、或在包括1x105ohm-cm至1x109ohm-cm的范围内的电阻率的无意掺杂或未掺杂的SiC。半绝缘SiC晶片可以掺杂有钒(v)、铝(Al)、或它们的组合。共掺杂的SiC晶片可以包括两种或更多种掺杂剂的组合，例如N、Al和V等，这取决于实施方式。
晶体SiC可以包括各种结构晶体缺陷，包括位错(例如，微管、刃型位错、螺型位错和/或基面位错等)、六方空隙以及堆叠层错等。在晶体生长期间和/或生长后的冷却期间(其中在晶体SiC的材料晶格结构中形成一个或多个不连续性)，可以形成结构晶体缺陷。这种结构晶体缺陷对于随后形成在SiC晶片上的半导体器件的制造、适当操作、器件产量和可靠性可能是有害的。各种结构晶体缺陷的存在可以在自支撑SiC晶片中提供应力，该应力可能导致晶片形状的各种偏差(例如，降低的平坦度特性)。在晶片从晶锭或锭块分离的过程中，通过如前所描述的线切割或激光辅助分离技术，可以形成晶片形状的额外偏差。
在本体(bulk，大块)生长期间，晶体缺陷倾向于最初在SiC晶锭靠近晶种的部分中以更高密度形成。随着生长进一步远离晶种进行，晶体缺陷密度可以在SiC晶锭的中间部分中减小，之后增加至接近或甚至高于SiC晶锭的初始部分的水平。对此，SiC晶锭的中间部分通常产生最有用的SiC晶片，而总体晶锭长度可以通过增加缺陷密度来限制，特别是对于较大直径的晶锭。根据本文公开的实施方式，提供了证明缺陷密度降低(包括更后期生长)的碳化硅晶锭的生长条件，从而允许生长更长的SiC晶锭，从而产生更多具有较低缺陷密度的SiC晶片。在某些实施方式中，此类生长条件包括提供过饱和量的源材料，其中在生长期间存在的源材料的量显著高于通常生长所需的量。在这种生长状态下，源材料的增加部分可能不会结合到生长的SiC晶锭中，从而增加可能损失到坩埚内寄生沉积或通过排气(exhaust)(当存在时)而损失的源材料废物量，同时将坩埚保持在一定压力下。如本文所公开的，用这样的过饱和源条件生长(其可能先前已经被认为是浪费的)可以提供具有减小的位错密度和更长的总SiC晶锭的晶体SiC。这对于较大直径(例如大于145mm)的SiC晶锭特别有用，其中缺陷密度可以限制可用的晶锭长度。
图8是SiC生长系统156的截面图示，该SiC生长系统包括坩埚100、源材料102、晶种104、以及用于形成SiC晶体112的坩埚盖110(如针对图1B所描述的)。源材料102和晶种104通常都容纳在坩埚100中，并且源材料102可以定位在晶种104的上方、下方或邻近晶种104。在某些实施方式中，坩埚100可以由对含Si和含C气体相对稳定的材料制成。在某些实施方式中，坩埚100可以包括石墨、碳化钽(TaC)和碳化铌(NbC)涂覆的石墨以及固体TaC和NbC等中的一种或多种。在某些实施方式中，坩埚100可以被密封以防止气体逸出，或者部分地打开以允许一些气体流出坩埚100。在某些实施方式中，坩埚100可以是导电的以允许感应加热，而在其他实施方式中，可以使用辐射加热，并且在又其他实施方式中，可以使用感应和辐射加热的组合。在某些实施方式中，坩埚100中的温度曲线可以被控制，使得考虑对系统的热量输入并且使用隔绝挡板来控制热流动。在某些实施方式中，源材料102可以保持在比晶种104更高的温度，使得在坩埚100内产生温度梯度。此温度梯度有助于提供将包含含Si和含C气体物质的蒸汽流158从源材料102传输至晶种104。当源材料102升华并凝结在晶种104上以形成SiC晶体112时，蒸气流(vapor flux)158也可以由气流从源材料102驱动到晶种104。在某些实施方式中，可以驱动气源穿过高温区域以使气体裂化成构成部分以与晶种104相互作用，或者各种气体种类可以直接与晶种104相互作用。在某些实施方式中，一个或多个高频电场用于辅助气体裂化过程。
SiC晶体112的生长条件通常可以通过向晶种104供应蒸汽流158以将Si和C成分沉积到晶种104上来进行。实现这一点的方式有很多，提供本文所描述的实施方式以改变SiC晶体生长的某些方面以减少SiC晶锭和所得SiC晶片中的晶体缺陷。蒸汽流158可以通过加热源材料102生成SiC、SiC2、Si2C和Si气体中的一种或多种来提供，源材料102可以包括多晶SiC；单晶SiC；Si和C的聚合物；Si与C粉末的混合物，该混合物具有Si与C的1:1比率或在1:1比率的20％公差内；SiC、Si和C粉末的混合物，其中Si与C的比率是1:1或在1:1比率的20％公差内；无定形或晶体SiC(例如，多晶或单晶)的盘块(puck)或团块(lump)；以及SiC的多孔网中的一种或多种。在某些实施方式中，气体源还可以单独地或除了上述源材料102之外用于供应蒸汽流158。这种气体源可以包含一种或多种物质，诸如SiH4、Si2H6、SiCl2H2、SiCl3HSiCl4、CH4、C2H6、以及Si(CH3)4。在包括气体源和固体源的组合的实施方式中，当气体提供一些Si或C供应时，固体源中的Si与C的比率可以从1:1改变。
在某些实施方式中，这些源可以主要包括纯SiC，但是通常可以添加杂质以实现晶体的故意掺杂、表面能的改变、点缺陷的故意产生和晶格尺寸的改变。这些杂质可以包括周期表中的几乎任何元素，通常是III族元素(如硼(B)以诱导p型掺杂，或N以诱导N型掺杂，包括Ge和Sn、V在内的较大原子半径原子)，并且可以包括一些镧系元素以修改表面能、并改变生成的晶格参数大小，或引入深能级电缺陷。
图9是包括被配置为向晶种104提供超过晶体生长所需的过饱和量的蒸汽流164的源材料162的SiC生长系统160的截面图示。在某些实施方式中，源材料162可以包括比图8的源材料102更高的密度。对此，可以为晶种104提供增加量的蒸汽流164以用于其他类似的生长条件。在其他实施方式中，源材料162可以包括与图8的源材料102相似的密度，并且可以通过改变诸如温度和压力的一个或多个生长条件来提供增加量的蒸汽流164。例如，坩埚100内的总温度可以增加，或者源材料162的温度可以相对于晶种104增加。在某些实施方式中，坩埚100内的生长压力可以减小以提供增加的蒸汽流164。此外，可以通过增加源材料162的密度、增加生长温度和降低生长压力的一种或多种组合来提供增加的蒸气流164，如上所描述。由于以过饱和的方式提供蒸汽流164，寄生沉积可以发生在远离晶种104的坩埚100内，或者一些蒸汽流164可以在不沉积或升华的情况下通过SiC生长系统160的排出物离开。通过提供蒸汽流164的过饱和，可以形成比图8的SiC晶体112具有减小的缺陷密度的SiC晶体166，特别是当SiC晶体166继续进一步远离晶种104生长时。
图10是被配置为使用比图8的SiC生长系统156的坩埚100高的坩埚172向晶种104提供过饱和量的蒸汽流170的SiC生长系统168的截面图示。如所示，通过提供具有较高尺寸的坩埚172，可以相对于晶种104增加源材料162的量。对此，相对于晶种104，可以增加源材料162的总体积，以提供增加量的蒸汽流170。在某些实施方式中，源材料162可以包括与图8的源材料102相同的密度。在某些实施方式中，蒸气流170的量可以通过提供针对图9所描述的增加源材料162的密度、增加生长温度和降低生长压力的一种或多种组合来进一步增加。
图11是被配置为使用比图8的SiC生长系统156的坩埚100宽的坩埚178向晶种104提供过饱和量的蒸汽流176的SiC生长系统174的截面图示。如所示，通过提供具有较宽尺寸的坩埚178，可以相对于晶种104增加源材料162的量。以类似于图10的较高坩锅172的方式，可以相对于晶种104增加源材料162的总体积，以提供增加量的蒸气流176。在某些实施方式中，源材料162可以包括与图8的源材料102相同的密度。在某些实施方式中，蒸气流176的量可以通过提供针对图9所描述的增加源材料162的密度、增加生长温度和降低生长压力的一种或多种组合来进一步增加。
图12A是根据本文公开的实施方式的示例性SiC晶锭180的立体图。如所示，SiC晶锭180包括第一端面182、与第一端面182相对的第二端面184、介于两者之间并沿SiC晶锭180的外围的侧表面186(可以形成一般圆柱形)、以及中心轴线188。取决于应用，第一端面182可以对应于晶体学c平面并且中心轴线188可以对应于[0001]方向。在其他实施方式中，第一端面182可以对应于相对于晶体学c平面的离轴平面，或者第一端面182可以对应于SiC的其他晶体学平面。在生长期间，第二端面184最初生长最接近晶种(例如，图9的104)，并且SiC晶锭180的剩余部分在远离晶种(例如，图9的104)的方向上生长。晶锭长度或高度190可以从第二端面184到第一端面182测量，并且晶锭直径192可以跨第一端面182测量。在图12A中，弯曲的虚线叠加在SiC晶锭180上，以指示可以与SiC晶锭180分离的示例性SiC晶片194的位置。
在晶体生长期间，各种结构缺陷(包括位错(例如，微管(micropipes)、刃型位错(threading edge)、螺型位错(threading screw)和/或基面位错(basal planedislocations)等))、六方空隙(hexagonal voids)和堆叠层错(stacking faults)等)可以形成在SiC晶体晶锭180的材料组合物中。如本文所描述的，TDD或总位错密度可以被定义为所有微管和SiC材料的给定区域的其他位错(例如，刃型位错、螺型位错和/或基面位错)的总数。为了量化SiC晶锭180的给定面积或区域的TDD计数，在从SiC晶锭180分离的一个或多个SiC晶片上执行缺陷表征。在另外的实施方式中，可以量化来自SiC晶锭180的不同垂直部分的多个SiC晶片，以提供整体用于SiC晶锭180的TDD轮廓。在某些实施方式中，同步加速器X射线形貌(synchrotron x-ray topography)(SXRT)可以用于表征TDD值；然而，SXRT在通常需要较快结果的制造环境中可能不总是实用的。基于蚀刻的位错表征更普遍地用于跨更大的晶片区域提供更快的结果，但是基于蚀刻的结果的解释可能不如SXRT精确。例如，在一些基于蚀刻的位错表征技术中，蚀刻可以合并紧密间隔的微管，从而计数两个或更多个实际微管并将其报告为单个微管。对此，许多现有的文献报告可能低报了SiC材料的实际TDD值。为了确保准确的基于蚀刻的位错表征结果，开发了产生与每个位错类型相关联的可识别且唯一的特征的蚀刻方案。
蚀刻SiC揭示出可以识别且与其他表征方法(如SXRT)相关的特征(如蚀刻凹坑)。基于蚀刻的表征可以通过划定蚀刻凹坑、识别对应的缺陷类型、以及手动地或用自动化显微镜工具对它们计数来实现。晶片蚀刻有效地破坏了可用的晶片面积，成本昂贵，需要腐蚀性的化学物质，并且需要持续的注意以保持可行的工艺。对此，实际上通常对每个晶锭仅取样几个牺牲晶片(sacrificial wafer)。例如，为了对SiC晶片进行缺陷表征，可以对SiC晶片的碳面(C面)进行蚀刻以突出延伸的缺陷，并且随后对SiC晶片进行成像。例如，在扫描和成像SiC晶片以进行缺陷检测之前，n型掺杂的SiC晶片(～>1017cm2)可以在熔盐(KOH/EOH)中被蚀刻。然后手动地或通过自动缺陷识别来针对位错类型识别所观察到的蚀刻凹坑和缺陷，并且对其进行计数以用于报告。光学扫描仪或者手动或自动光学显微镜可以用于来自图像的缺陷计数。对于未适当掺杂的材料(低掺杂n型、或绝缘、以及p型)，由于通过蚀刻方法的缺陷的界定不足，此方法可能不起作用。此外，SiC晶片的硅面(Si面)也可以被蚀刻以从Si面划定蚀刻特征。Si面蚀刻可以提供微管和基面位错的更精确计数，而C面蚀刻可以提供螺型位错(threading screw dislocation)的更精确计数。以这种方式，TDD基于蚀刻的位错表征的改进精度应包括来自代表性SiC晶片的C面和Si面两者的已识别缺陷计数的组合。用于准确TDD计数的基于蚀刻的表征方案的进一步讨论，可以在Sumakeris等人在材料科学论坛858(2016)393(Materials Science Forum 858(2016)393)上发表的“4H-SiC晶体中的位错表征(Dislocation Characterization in 4H-SiC Crystals)”中找到。可以用于表征SiC晶片中的TDD值的另一种表征技术可以包括用深度卷积神经网络(DCNN)分析SiC晶片的非破坏性图像，该深度卷积神经网络已被训练用于利用破坏性蚀刻的晶片图像进行缺陷识别，如于2020年1月23日提交的美国专利申请序列号16/750358标题为“晶片的无损表征(NONDESTRUCTIVE CHARACTERIZATION FOR CRYSTALLINE WAFERS)”所述，其全部内容通过引用并入本文。
图12B是示出针对图8的SiC晶体112所描述的生长的晶体SiC与图9的SiC晶体166的过饱和生长条件的晶锭位置的平均TDD值的差异的比较图。在这两个数据集中，SiC晶体112、166包括4H-SiC材料。X轴代表以mm为单位的对应晶锭位置，从该晶锭位置取出SiC晶片，并且将晶锭位置测量为离晶锭生长的晶种的距离。为SiC晶体112提供的数据集包括来自以约150mm的晶锭直径生长的代表性数量的SiC晶锭的数据。为了比较的目的，根据SiC晶体166的生长条件生长具有约150mm的晶锭直径的代表性数量的SiC晶锭。y轴代表在每个对应晶锭位置处提供的SiC晶片的以平方厘米(cm2)为单位的平均TDD值。对于每个单独的SiC晶片，TDD针对包括SiC晶片的中心并且由距SiC晶片的周边边缘2mm的径向晶片位置径向界定的晶片区域来确定。如所示，SiC晶体112、166的数据集显示生长更接近晶种的较低晶锭位置(例如，10mm)的增加的平均TDD值。随着晶锭最初生长距晶种较远(例如，10mm至约20mm)，两个数据集显示出通常降低的平均TDD值。在约40mm的晶锭位置处，SiC晶体112的数据集显示出平均TDD值的急剧增加，由此提供有限的晶锭高度，而SiC晶体166的数据集显示出当晶锭位置接近70mm时平均TDD值的持续下降。此外，SiC晶体166的数据集与所有常见晶锭位置(例如，10mm至50mm)的SiC晶体112的数据集相比，除了对于更高晶锭位置(例如，50mm至65mm以上)的平均TDD值持续下降之外，还提供显著更低的平均TDD值。例如，包括在SiC晶体166的数据集中的单个SiC晶锭包括在8.3mm的晶锭位置处的4572/cm2的TDD值、在24.3mm处的2529/cm2的TDD值、以及在41.5mm处的1611/cm2的TDD值。对此，对于大于或等于40mm的晶锭高度，单个SiC晶锭的高度的至少40％、或至少50％、或至少75％、或至少80％被配置为提供多个SiC晶片，并且多个SiC晶片中的每个SiC晶片包括小于或等于4600/cm2、或在包括1000/cm2和4600/cm2的范围内的TDD。此外，单个SiC晶锭的高度的至少40％被配置为提供多个SiC晶片，并且多个SiC晶片中的每个SiC晶片包括小于或等于3000/cm2、或者在包括1000/cm2和3000/cm2的范围内的TDD。在某些实施方式中，SiC晶体166的过饱和生长条件可以应用于产生高达300mm和显著较低的平均TDD值的晶锭高度。在某些实施方式中，晶锭高度在包括60mm至300mm的范围内、或在包括55mm至80mm的范围内、或在包括60mm至80mm的范围内、或在包括60mm至70mm的范围内、或在大于50mm且小于或等于65mm、或大于或等于55mm且小于或等于65mm的范围内。在某些实施方式中，上述晶锭直径在包括145mm至180mm的范围内。如图12B中进一步所示，取自大于或等于40mm的晶锭位置的SiC晶片可以包括小于或等于3500/cm2的TDD。对于这样的TDD值，晶锭位置可以在包括40mm和300mm、或40mm和80mm、或50mm和65mm、或60mm和300mm、或60mm和80mm的范围内。取决于实施方式，TDD值可以低至500/cm2或更低。SiC晶片还可以包括小于或等于2500/cm2、或者小于或等于1500/cm2的TDD。
图13A是示出针对图8的SiC晶体112所描述的生长的SiC晶片196的TDD值的轮廓图。为了进行比较，图13B是示出针对图9的SiC晶体166的过饱和生长条件所描述的生长的SiC晶片198的TDD值的轮廓图。为了比较的目的，选择直径约为150mm的SiC晶片196、198。以此方式，图13A和图13B中的两个轮廓图的x轴和y轴以+和-mm值示出，其中0mm表示SiC晶片196、198的中心点。SiC晶片196、198取自生长期间距晶种最远形成的晶锭端部附近位置处的其相应晶锭。在图13A和图13B中，TDD值的轮廓尺度出于比较目的而有意地保持相同。图13A和图13B中提供的结果通过x-y映射方法确定，该x-y映射方法定义跨晶片的5mm乘5mm正方形区域的网格。四个这样的正方形区域被布置成与晶片的径向中心对准(registered)。不包括区域(包括从晶片边缘的2mm周边区域和对应于主要和/或次要晶片平面(waferflat)的附加区域)不被计数。如所示，SiC晶片196显示出在晶片中心附近和沿晶片周边的部分显著增加的TDD区域。在相同尺度下，SiC晶片198的TDD值在图13B中几乎检测不到。对此，图13B的SiC晶片198在晶片区域上表现出比图13A的SiC晶片196显著更低且更均匀的TDD值。
图13C和图13D分别示出图13A和图13B的轮廓图，其中以log10标度重绘TDD值。如所示，图13C的轮廓图显示出在晶片中心附近和沿晶片周边的部分相同的明显更高的TDD区域。在图13D中，log10刻度为SiC晶片198提供了TDD变化的改进可见性。显著地，由于SiC晶片198没有任何明显更高的TDD区域，所以均匀性显著改善。
图14A是示出通过跨图13A的SiC晶片196的径向位置的TDD值的图。为了进行比较，图14B是示出通过跨图13B的SiC晶片198的径向位置的TDD值的图。在图14A和图14B的每一个中，y轴表示以cm2计的TDD，而x轴表示以mm计的径向晶片位置，其中0的值对应于晶片中心，75的值对应于晶片边缘。图14A中提供的结果通过径向映射方法确定，其中径向晶片位置指示环形圈的外径(以mm计)，并且环形圈距外径的宽度设定为1mm。例外的是3mm的径向晶片位置对应于包括晶片中心(0mm)的圆，因为在该位置的环形圈可能具有太小的面积而不能获得准确的结果。另一例外是不对由对应于主要和/或次要晶片平面的排除区域侵入的外部径向晶片位置的部分进行计数。
在图14A中，TDD值对于在0mm(晶片中心)与10mm之间的径向位置显示出高于4500/cm2的尖峰，对于在10mm与25mm之间的径向位置显示出高于6000/cm2的尖峰，并且对于从60mm到75mm(晶片边缘)的径向位置显示出高于6000/cm2的尖峰。在图14B中，SiC晶片198展示TDD值，对于在包括距晶片中心3mm和50mm的范围内、或在包括3mm和70mm的范围内的任何径向位置、或对于在包括距晶片中心3mm和距晶片的周边边缘2mm的范围内的SiC晶片198的任何径向位置，该TDD值不高于5000/cm2、或不高于4000/cm2、或不高于3000/cm2、或不高于2500/cm2、或在包括1000/cm2和4000/cm2的范围内。在图14B中，将TDD数据提供到73mm的径向位置，以解决在周边边缘处的2mm排阻环(exclusion ring)。在某些实施方式中，对于SiC晶片198的中心的50mm内或70mm内的任何径向位置，TDD值不高于3000/cm2、或2500/cm2、或在包括1000/cm2和3000/cm2的范围内。显著地，对于10mm和57mm之间并且包括10mm与57mm的任何径向位置，SiC晶片198展示了小于或等于2000/cm2的TDD。换句话说，对于包括1mm宽度和对应于SiC晶片198的所有径向位置的至少50％或至少60％的径向晶片位置的外径的任何环形圈，TDD小于或等于2000/cm2。此外，对于13mm和50mm之间并且包括13mm与50mm的任何径向位置，SiC晶片198展示了小于或等于1500/cm2的TDD。换句话说，对于包括1mm宽度和对应于SiC晶片198的所有径向位置的至少40％或至少50％的径向晶片位置的外径的任何环形圈，TDD小于或等于1500/cm2。
如本文所公开的，SiC晶体的过饱和生长条件可以提供具有显著改进的均匀性的TDD分布的SiC晶锭和所得SiC晶片。表征TDD均匀性的一种方式包括对TDD的变化系数进行量化，该变化系数被定义为特定SiC晶片的标准偏差与平均TDD值的比率。对此，TDD的变化系数可以指示与平均TDD相关的TDD可变性的程度。例如，对于划分成具有1mm宽度的环形圈的晶片区域，图13A、图13C和图14A的图中所示的SiC晶片196具有计算出的1576/cm2的TDD标准偏差和3338/cm2的平均TDD值，并且晶片区域由距SiC晶片196的中心3mm并且距SiC晶片196的周边边缘2mm的径向晶片位置界定。对此，SiC晶片196的TDD的变化系数为0.472。为了比较，对于划分成具有1mm宽度的环形圈的晶片区域，如图13B、图13D和图14B的曲线图所示的SiC晶片198具有计算出的449/cm2的TDD标准偏差和1612/cm2的平均TDD值，并且晶片区域由距SiC晶片198的中心3mm并且距SiC晶片198的周边边缘2mm的径向晶片位置界定。照此，SiC晶片198的TDD的变化系数是0.28，证明了当SiC晶锭根据上述过饱和生长条件生长时TDD的显著更均匀的分布。在某些实施方式中，变化系数是小于或等于0.2、或在大于或等于0.1并且小于或等于0.3的范围内。表征TDD均匀性的另一种方式可以包括简单地表征每个SiC晶片的标准偏差值。
虽然以上实例是针对具有约150mm直径的SiC晶片提供的，但是示例性实施方式也适用于具有其他直径(包括小于或大于约150mm)的SiC晶片。在某些实施方式中，SiC晶片可以包括约200mm、或约300mm、或约450mm的直径。示例性实施方式可应用于除了提供的4H-SiC实例之外的其他SiC多型体(polytype)，包括但不限于6H-SiC。如前所述，本文公开的实施方式适用于掺杂的晶体半导体材料(例如，N掺杂的导电SiC和/或P掺杂SiC)、共掺杂和/或未掺杂的晶体半导体材料(例如，半绝缘SiC或高电阻率SiC)。
可以设想，为了额外的优势，可以组合上述任何方面和/或本文所描述的各种单独方面和特征。除非本文中有相反指示，否则在本文中公开的各种实施方式中的任一个都可以与一个或多个其他公开的实施方式相结合。
本领域的技术人员将认识到对本公开的优选实施方式的改进和修改。所有这些改进和修改都被认为在本文所公开的概念和随附的权利要求的范围内。

Claims (46)

1.一种SiC晶片，所述SiC晶片包括至少145mm的直径和对于包括1mm宽度和对应于在距SiC晶片的中心3mm和50mm的范围内的径向晶片位置的外径的任何环形圈，小于或等于3000/cm2的总位错密度TDD，其中所述TDD是微管、刃型位错、螺型位错和基面位错的总数。
2.根据权利要求1所述的SiC晶片，其中，对于包括1mm宽度和对应于在距所述SiC晶片的中心3mm和距所述SiC晶片的周边边缘2mm的范围内的径向晶片位置的外径的任何环形圈，所述TDD小于或等于3000/cm2。
3.根据权利要求1所述的SiC晶片，其中，对于包括1mm宽度和对应于在所述SiC晶片的中心的3mm和50mm的范围内的径向晶片位置的外径的任何环形圈，所述TDD小于或等于2500/cm2。
4.根据权利要求1所述的SiC晶片，其中，对于包括1mm宽度和对应于所述SiC晶片的所有径向晶片位置的至少50％的径向晶片位置的外径的任何环形圈，所述TDD小于或等于2000/cm2。
5.根据权利要求1所述的SiC晶片，其中，对于包括1mm宽度和对应于所述SiC晶片的所有径向位置的至少50％的径向晶片位置的外径的任何环形圈，所述TDD小于或等于1500/cm2。
6.根据权利要求1所述的SiC晶片，其中，所述直径在145mm至205mm的范围内。
7.根据权利要求1所述的SiC晶片，其中，所述直径在145mm至155mm的范围内。
8.根据权利要求1所述的SiC晶片，其中，所述SiC晶片包括4H-SiC晶片。
9.根据权利要求1所述的SiC晶片，其中，所述SiC晶片包括半绝缘SiC。
10.根据权利要求1所述的SiC晶片，其中，所述SiC晶片包括n型SiC。
11.根据权利要求1所述的SiC晶片，其中，所述TDD大于或等于1000/cm2。
12.一种SiC晶片，所述SiC晶片包括至少145mm的直径和对于划分成具有1mm宽度的环形圈的晶片区域，小于或等于0.3的总位错密度TDD的变化系数，其中，所述晶片区域由距所述SiC晶片的中心3mm并且距所述SiC晶片的周边边缘2mm的径向晶片位置界定，其中所述变化系数定义为所述环形圈的标准偏差与平均TDD的比率，并且所述TDD是微管、刃型位错、螺型位错和基面位错的总数。
13.根据权利要求12所述的SiC晶片，其中，所述变化系数小于或等于0.2。
14.根据权利要求12所述的SiC晶片，其中，所述变化系数大于或等于0.1。
15.根据权利要求12所述的SiC晶片，其中，对于包括1mm宽度和对应于在所述SiC晶片的中心的3mm和50mm的范围内的径向晶片位置的外径的任何环形圈，所述TDD小于或等于3000/cm2。
16.根据权利要求12所述的SiC晶片，其中，对于包括1mm宽度和对应于所述SiC晶片的所有径向晶片位置的至少50％的径向晶片位置的外径的任何环形圈，所述TDD小于或等于2000/cm2。
17.根据权利要求12所述的SiC晶片，其中，所述SiC晶片包括4H-SiC晶片。
18.根据权利要求12所述的SiC晶片，其中，所述SiC晶片包括半绝缘SiC。
19.根据权利要求12所述的SiC晶片，其中，所述SiC晶片包括n型SiC。
20.根据权利要求12所述的SiC晶片，其中，所述直径在145mm至155mm的范围内。
21.根据权利要求12所述的SiC晶片，其中，所述直径在145mm至205mm的范围内。
22.一种SiC晶锭，包括在145mm至180mm的范围内的直径和大于50mm的晶锭高度，其中，所述SiC晶锭的高度的至少75％被配置为提供多个第一SiC晶片，并且对于包括所述第一SiC晶片的中心并且由距所述第一SiC晶片的周边边缘2mm的径向晶片位置径向界定的晶片区域，所述多个第一SiC晶片中的每个第一SiC晶片包括小于或等于4600/cm2的总位错密度TDD，并且其中所述TDD是微管、刃型位错、螺型位错和基面位错的总数。
23.根据权利要求22所述的SiC晶锭，其中，所述TDD大于或等于1000/cm2。
24.根据权利要求22所述的SiC晶锭，其中，所述SiC晶锭的高度的至少40％被配置为提供多个第二SiC晶片，并且对于包括所述第二SiC晶片的中心并且由距所述第二SiC晶片的周边边缘2mm的径向晶片位置径向界定的晶片区域，所述多个第二SiC晶片中的每个第二SiC晶片包括小于或等于3000/cm2的TDD。
25.根据权利要求24所述的SiC晶锭，其中，所述TDD大于或等于1000/cm2。
26.根据权利要求22所述的SiC晶锭，其中，所述晶锭高度在60mm至300mm的范围内。
27.根据权利要求22所述的SiC晶锭，其中，所述晶锭高度在55mm至80mm的范围内。
28.根据权利要求22所述的SiC晶锭，其中，所述晶锭高度在60mm至70mm的范围内。
29.根据权利要求22所述的SiC晶锭，其中，所述晶锭高度小于或等于65mm。
30.根据权利要求22所述的SiC晶锭，其中，所述晶锭高度大于或等于55mm且小于或等于65mm。
31.一种SiC晶锭，包括在145mm至180mm的范围内的直径和大于或等于40mm的晶锭高度，其中，所述SiC晶锭的高度的至少50％被配置为产生多个第一SiC晶片，并且对于包括所述第一SiC晶片的中心并且由距所述第一SiC晶片的周边边缘2mm的径向晶片位置径向界定的晶片区域，所述多个第一SiC晶片中的每个第一SiC晶片包括小于或等于4600/cm2的总位错密度TDD，并且其中所述TDD是微管、刃型位错、螺型位错和基面位错的总数。
32.根据权利要求31所述的SiC晶锭，其中，所述晶锭高度在40mm至300mm的范围内。
33.根据权利要求31所述的SiC晶锭，其中，所述晶锭高度在40mm至80mm的范围内。
34.根据权利要求31所述的SiC晶锭，其中，所述TDD大于或等于1000/cm2。
35.根据权利要求31所述的SiC晶锭，其中，所述SiC晶锭的高度的至少80％被配置为产生多个第一SiC晶片，所述多个第一SiC晶片包括小于或等于4600/cm2的平均TDD。
36.根据权利要求31所述的SiC晶锭，其中，所述SiC晶锭的高度的至少40％被配置为产生多个第二SiC晶片，并且对于包括所述第二SiC晶片的中心且由距所述第二SiC晶片的周边边缘2mm的径向晶片位置径向界定的晶片区域，所述多个第二SiC晶片中的每个第二SiC晶片包括小于或等于3000/cm2的平均TDD。
37.根据权利要求36所述的SiC晶锭，其中，所述TDD大于或等于1000/cm2。
38.一种SiC晶片，对于包括所述SiC晶片的中心并且由距所述SiC晶片的周边边缘2mm的径向晶片位置径向界定的晶片区域，所述SiC晶片包括小于或等于3500/cm2的总位错密度TDD，其中，所述SiC晶片取自从晶种测量的大于或等于40mm的晶锭位置，其中所述TDD是微管、刃型位错、螺型位错和基面位错的总数。
39.根据权利要求38所述的SiC晶片，其中，所述晶锭位置在40mm和300mm的范围内。
40.根据权利要求38所述的SiC晶片，其中，所述晶锭位置在40mm和80mm的范围内。
41.根据权利要求38所述的SiC晶片，其中，所述晶锭位置在40mm和65mm的范围内。
42.根据权利要求41所述的SiC晶片，其中，所述TDD大于或等于500/cm2。
43.根据权利要求38所述的SiC晶片，其中，所述TDD大于或等于500/cm2。
44.根据权利要求38所述的SiC晶片，其中，所述TDD小于或等于2500/cm2。
45.根据权利要求38所述的SiC晶片，其中，所述TDD小于或等于1500/cm2。
46.根据权利要求38所述的SiC晶片，还包括大于或等于145mm且小于或等于180mm的直径。
CN202180022293.1A 2020-01-29 2021-01-12 用于碳化硅晶体材料的位错分布 Active CN115298366B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/775,407 US11519098B2 (en) 2020-01-29 2020-01-29 Dislocation distribution for silicon carbide crystalline materials
US16/775,407 2020-01-29
PCT/US2021/013022 WO2021154484A1 (en) 2020-01-29 2021-01-12 Dislocation distribution for silicon carbide crystalline materials

Publications (2)

Publication Number Publication Date
CN115298366A CN115298366A (zh) 2022-11-04
CN115298366B true CN115298366B (zh) 2024-03-08

Family

ID=74557259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180022293.1A Active CN115298366B (zh) 2020-01-29 2021-01-12 用于碳化硅晶体材料的位错分布

Country Status (7)

Country Link
US (1) US11519098B2 (zh)
EP (1) EP4097279A1 (zh)
JP (1) JP2023512525A (zh)
KR (1) KR20220129630A (zh)
CN (1) CN115298366B (zh)
TW (1) TWI792160B (zh)
WO (1) WO2021154484A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7393900B2 (ja) * 2019-09-24 2023-12-07 一般財団法人電力中央研究所 炭化珪素単結晶ウェハ及び炭化珪素単結晶インゴットの製造方法
CN114264652A (zh) * 2021-12-09 2022-04-01 浙江大学杭州国际科创中心 碳化硅中位错产生及演变的逆向分析方法
CN114347282A (zh) * 2022-01-18 2022-04-15 常州时创能源股份有限公司 硅片制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170321345A1 (en) * 2016-05-06 2017-11-09 Ii-Vi Incorporated Large Diameter Silicon Carbide Single Crystals and Apparatus and Method of Manufacture Thereof
US20180282902A1 (en) * 2015-10-02 2018-10-04 Showa Denko K. K. Sic single crystal ingot

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563321B2 (en) 2004-12-08 2009-07-21 Cree, Inc. Process for producing high quality large size silicon carbide crystals
JP6226959B2 (ja) * 2012-04-20 2017-11-08 トゥー‐シックス・インコーポレイテッド 大口径高品質ＳｉＣ単結晶、方法、及び装置
US9279192B2 (en) * 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
KR101960209B1 (ko) 2015-02-18 2019-03-19 쇼와 덴코 가부시키가이샤 탄화규소 단결정 잉곳의 제조 방법 및 탄화규소 단결정 잉곳
US20200365685A1 (en) 2019-05-17 2020-11-19 Cree, Inc. Nondestructive characterization for crystalline wafers
US11361454B2 (en) 2020-02-28 2022-06-14 Wolfspeed, Inc. Alignment for wafer images

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180282902A1 (en) * 2015-10-02 2018-10-04 Showa Denko K. K. Sic single crystal ingot
US20170321345A1 (en) * 2016-05-06 2017-11-09 Ii-Vi Incorporated Large Diameter Silicon Carbide Single Crystals and Apparatus and Method of Manufacture Thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Dislocation Characterization in 4H-SiC Cryatals;J.J. Sumakeris et al.;《Materials Science Forum》;参见第396页图4 *

Also Published As

Publication number Publication date
WO2021154484A1 (en) 2021-08-05
TWI792160B (zh) 2023-02-11
JP2023512525A (ja) 2023-03-27
US11519098B2 (en) 2022-12-06
EP4097279A1 (en) 2022-12-07
US20210230769A1 (en) 2021-07-29
KR20220129630A (ko) 2022-09-23
CN115298366A (zh) 2022-11-04
TW202136598A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
CN115298366B (zh) 用于碳化硅晶体材料的位错分布
US20210198804A1 (en) Large diameter silicon carbide wafers
CN108884593B (zh) 多晶SiC基板及其制造方法
KR101893278B1 (ko) SiC 종결정의 가공 변질층의 제거 방법, SiC 종결정, 및 SiC 기판의 제조 방법
CN110541199A (zh) 一种直径8英寸及以上尺寸高质量SiC籽晶的制备方法
JP2021070623A (ja) 炭化珪素ウエハ、炭化珪素インゴットの製造方法及び炭化珪素ウエハの製造方法
TW201821656A (zh) 使用得自聚合物之高純度碳化矽之氣相沉積設備與技術
US9590046B2 (en) Monocrystalline SiC substrate with a non-homogeneous lattice plane course
EP4286568A1 (en) Sic substrate and sic epitaxial wafer
US20220189768A1 (en) Large dimension silicon carbide single crystalline materials with reduced crystallographic stress
KR102239736B1 (ko) 탄화규소 잉곳의 제조방법 및 이에 따라 제조된 탄화규소 잉곳
US20220403552A1 (en) Reduced optical absorption for silicon carbide crystalline materials
JP7214032B1 (ja) ＳｉＣデバイスの製造方法
JP7185089B1 (ja) ＳｉＣ基板及びＳｉＣインゴット
TWI776220B (zh) 磊晶晶圓、晶圓及其製造方法
JP7214034B1 (ja) ＳｉＣデバイスの製造方法
JP7185088B1 (ja) ＳｉＣ基板及びＳｉＣインゴット
EP4105367A1 (en) Silicon carbide wafer and semiconductor device
JP2024510617A (ja) 不均質ならせん転位分布のＳｉＣバルク単結晶の製造方法及びＳｉＣ基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant