CN115295622A - GaN基欧姆接触结构及其制备方法、HEMT器件和电子设备 - Google Patents
GaN基欧姆接触结构及其制备方法、HEMT器件和电子设备 Download PDFInfo
- Publication number
- CN115295622A CN115295622A CN202210882155.7A CN202210882155A CN115295622A CN 115295622 A CN115295622 A CN 115295622A CN 202210882155 A CN202210882155 A CN 202210882155A CN 115295622 A CN115295622 A CN 115295622A
- Authority
- CN
- China
- Prior art keywords
- layer
- ohmic contact
- heterostructure
- gan
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 113
- 238000003780 insertion Methods 0.000 claims abstract description 81
- 230000037431 insertion Effects 0.000 claims abstract description 81
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 24
- 239000002131 composite material Substances 0.000 claims description 21
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 18
- 239000000956 alloy Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000010287 polarization Effects 0.000 claims description 7
- 238000005036 potential barrier Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 31
- 230000008569 process Effects 0.000 abstract description 23
- 229910052738 indium Inorganic materials 0.000 description 20
- 239000010931 gold Substances 0.000 description 6
- 230000005641 tunneling Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本公开提供一种GaN基欧姆接触结构及其制备方法、HEMT器件和电子设备。其中，该GaN基欧姆接触结构包括衬底、异质结构层、金属堆栈层以及插入层。异质结构层位于衬底上，用于形成异质结界面的2DEG；金属堆栈层嵌入在异质结构层的中部，用于形成欧姆金属结构；插入层位于金属堆栈层下方，嵌入在异质结构层中，用于与异质结构层形成欧姆接触，并降低异质结构层的欧姆接触势垒高度。因此，提供了一种具有插入层结构的低温无金欧姆接触结构，通过薄势垒的外延结构实现增强型器件，通过利用插入层和势垒层减薄降低欧姆接触势垒高度，可实现GaN基高电子迁移率晶体管(即HEMT)与Si‑CMOS工艺的有效兼容，为增强型射频器件功率器件的产业化提供了可行性方案。
Description
技术领域
本公开涉及微电子器件领域，尤其涉及一种GaN基欧姆接触结构及其制备方法、HEMT器件和电子设备。
背景技术
众所周知，以GaN为代表的III族氮化物具有宽禁带、高电子漂移速度、高热导率等优良特性，特别是Al(In，Ga)N/GaN异质结能够产生高电子迁移率二维电子气(2-DElectron Gas，简称2DEG)的优点使其在微波大功率器件应用领域具有极大的优势。为了进一步降低GaN器件的制备难度，提高生产效率，就必须实现高电子迁移率晶体管(HighElectron Mobility Transistor，简称HEMT)在Si-CMOS工艺线的大规模生产。然而，GaN常规的高温有金欧姆接触工艺成为了实现GaN器件与Si-CMOS工艺线兼容的最大的挑战，广泛用于欧姆接触电极制备的重金属Au会在Si中引入深能级杂质。而高温退火会在GaN材料表面形成O和N的缺陷，引入深能级的表面态或界面态。
发明内容
(一)要解决的技术问题
为解决现有技术中GaN基的HEMT器件与Si-CMOS工艺不能有效兼容，且高温退火会造成GaN基器件的GaN材料表面形成O和N的缺陷的技术问题至少之一，本公开提供一种GaN基欧姆接触结构及其制备方法、HEMT器件和电子设备。
(二)技术方案
本公开的第一方面提供了一种GaN基欧姆接触结构，其中，包括衬底、异质结构层、金属堆栈层以及插入层。异质结构层位于衬底上，用于形成异质结界面的2DEG；金属堆栈层嵌入在所述异质结构层的中部，用于形成欧姆金属结构；插入层位于所述金属堆栈层下方，嵌入在所述异质结构层中，用于与所述异质结构层形成欧姆接触，并降低所述异质结构层的欧姆接触势垒高度。
根据本公开的实施例，所述异质结构层包括缓冲层和势垒层。缓冲层位于所述衬底上；势垒层位于所述缓冲层上，用于在所述缓冲层中对应势垒层的异质结界面下形成2DEG。
根据本公开的实施例，所述插入层嵌入在所述异质结构层的势垒层中；或者所述插入层嵌入在所述异质结构层的缓冲层中。
根据本公开的实施例，所述插入层嵌入在所述异质结构层的势垒层中包括：所述插入层和所述缓冲层之间具有预设厚度的势垒层；或者所述插入层与所述缓冲层接触。
根据本公开的实施例，所述势垒层的厚度小于10nm；所述插入层的厚度为0.5nm～20nm。
根据本公开的实施例，所述缓冲层的制备材料包括GaN；所述势垒层的制备材料包括AlN、AlGaN、AlInN、InGaN、AlInGaN中的至少一种合金材料以及至少两种合金材料的组合；所述插入层的制备材料包括TiN；所述金属堆栈层的制备材料包括Ti、Al、Ti、TiN、W中至少两种材料的组合。
根据本公开的实施例，该GaN基欧姆接触结构还包括复合钝化层，复合钝化层位于所述异质结构层上，并沿所述金属堆栈层和/或插入层的侧壁覆盖至所述金属堆栈层的上表面的边缘。
根据本公开的实施例，复合钝化层包括第一钝化层和第二钝化层。第一钝化层位于所述异质结构层的势垒层上，并沿所述金属堆栈层和/或插入层的侧壁覆盖至所述金属堆栈层的上表面的边缘；第二钝化层位于所述第一钝化层上，覆盖所述第一钝化层的外表面；其中，所述第一钝化层与势垒层之间的界面极化电荷用于恢复所述2DEG。
本公开的第二方面提供了一种GaN基欧姆接触结构的制备方法，其中，包括：在衬底上形成异质结构层，用于形成异质结界面的2DEG；在所述异质结构层的中部嵌入插入层，用于与所述异质结构层形成欧姆接触，并降低所述异质结构层的欧姆接触势垒；在所述插入层上形成金属堆栈层，用于形成欧姆金属结构。
根据本公开的实施例，在所述插入层上形成金属堆栈层之后，还包括：对所述具有金属堆栈层的结构进行预设温度的退火处理；在经过退火处理的具有金属堆栈层的结构表面上形成复合钝化层；其中，所述预设温度小于650℃。
本公开的第三方面提供了一种HEMT器件，其中，包括上述的GaN基欧姆接触结构。
本公开的第四方面提供了一种电子设备，其中，包括上述的HEMT器件。
(三)有益效果
本公开提供一种GaN基欧姆接触结构及其制备方法、HEMT器件和电子设备。其中，该GaN基欧姆接触结构包括衬底、异质结构层、金属堆栈层以及插入层。异质结构层位于衬底上，用于形成异质结界面的2DEG；金属堆栈层嵌入在所述异质结构层的中部，用于形成欧姆金属结构；插入层位于所述金属堆栈层下方，嵌入在所述异质结构层中，用于与所述异质结构层形成欧姆接触，并降低所述异质结构层的欧姆接触势垒高度。因此，提供了一种具有插入层结构的低温无金欧姆接触结构，通过薄势垒的外延结构实现增强型器件，通过利用插入层和势垒层减薄降低欧姆接触势垒高度，可实现GaN基高电子迁移率晶体管(即HEMT)与Si-CMOS工艺的有效兼容，为增强型射频器件功率器件的产业化提供了可行性方案。
附图说明
图1示意性示出了根据本公开一实施例的GaN基欧姆接触结构的结构组成剖面图；
图2示意性示出了根据本公开另一实施例的GaN基欧姆接触结构的结构组成剖面图；
图3示意性示出了根据本公开又一实施例的GaN基欧姆接触结构的结构组成剖面图；
图4A示意性示出了根据本公开实施例的基于TiN/Al/Ti/TiN样品的GaN基欧姆接触结构的在退火合金后的I-V特性曲线图；
图4B示意性示出了根据本公开实施例的基于TiN/Al/Ti/TiN样品的GaN基欧姆接触结构的在退火合金后的CTLM拟合图；
图5示意性示出了根据本公开实施例的GaN基欧姆接触结构的制备方法的流程图；
图6示意性示出了根据本公开实施例的GaN基欧姆接触结构的制备方法的应用场景流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把他们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把他们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的代替特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
通常在GaN工艺线中采用常规的高温有金欧姆接触工艺，但在Si工艺线中进行GaN基器件的制备则必须要把GaN传统的有金工艺改为无金工艺，也即GaN工艺线中有金工艺成为了实现GaN器件与Si-CMOS工艺线兼容的最大的挑战，广泛用于欧姆接触电极制备的重金属Au会在Si中引入深能级杂质。而高温退火会在GaN材料表面形成O和N的缺陷，引入深能级的表面态或界面态。同时为了降低电路的设计难度实现增强型的Al(In，Ga)N/GaN HEMT是非常必要的，而薄势垒外延结构是实现增强型射频器件的良好选择，但由于其天然的低2DEG浓度，实现2DEG的恢复是降低薄势垒欧姆接触的工作重点。综上所述，必须要攻克基于薄势垒平台的低温无金欧姆接触这一技术难题。
为解决现有技术中GaN基的HEMT器件与Si-CMOS工艺不能有效兼容，且高温退火会造成GaN基器件的GaN材料表面形成O和N的缺陷的技术问题至少之一，本公开提供一种GaN基欧姆接触结构及其制备方法、HEMT器件和电子设备。
如图1-图3所示，本公开的第一方面提供了一种GaN基欧姆接触结构，其中，包括衬底101、异质结构层102、金属堆栈层104以及插入层103。
异质结构层102位于衬底101上，用于形成异质结界面的2DEG；
金属堆栈层104嵌入在所述异质结构层102的中部，用于形成欧姆金属结构；
插入层103位于所述金属堆栈层104下方，嵌入在所述异质结构层102中，用于与所述异质结构层102形成欧姆接触，并降低所述异质结构层102的欧姆接触势垒高度。
衬底101主要为该GaN基欧姆接触结构的支撑层，可以是是硅、蓝宝石、碳化硅、金刚石、GaN自支撑衬底等中的任意一种，具体不作限制。
异质结构层102为GaN基异质结结构，可以具有多层结构设计。其中，异质结构层102可以具有势垒结构层，通过该势垒结构层形成异质结界面，并在异质结界面形成2DEG，即2维电子气。
对应于异质结构层102的上表面的中部设置金属堆栈层104和插入层103，使得金属堆栈层104和插入层103所对应的结构整体能够嵌入在异质结构层102中。金属堆栈层104为多层结构层，每个结构层均为金属材料层，相邻的结构层之间的金属材料可以相同或不同，具体不作限制。金属堆栈层104可以用于作为器件结构的上电极层。
插入层103位于金属堆栈层104的下方，与金属堆栈层104的下表面相接触。其中，插入层103部分或全部嵌入异质结构层102中，保持插入层103的下表面低于该异质结构层102的上表面。与异质结构层102的表面形成欧姆接触。借此，能够实现在异质结构层102的中部位置，实现对异质结构层102的减薄。
异质结构层102利用插入层103的嵌入式设计和势垒结构层的减薄降低该插入层103所对应的异质结构层102中部位置的欧姆接触势垒高度，以提高2DEG隧穿几率，从而在该异质结构层102的中部位置形成浓度极低的2DEG分布。
因此，提供了一种具有插入层结构的低温无金欧姆接触结构，通过薄势垒的外延结构实现增强型器件，通过利用插入层和势垒层减薄降低欧姆接触势垒高度，可实现GaN基高电子迁移率晶体管(即HEMT)与Si-CMOS工艺的有效兼容，为增强型射频器件功率器件的产业化提供了可行性方案。
如图1-图3所示，根据本公开的实施例，所述异质结构层102包括缓冲层121和势垒层122。缓冲层121位于所述衬底101上；势垒层122位于所述缓冲层121上，用于在所述缓冲层121中对应势垒层122的异质结界面下形成2DEG。
缓冲层121为GaN基材料制备的结构层，具有宽禁带、高电子漂移速度和高热导率等优良特性，可以作为异质结构层102的支撑结构层，并用于与势垒层122形成异质结界面。
势垒层122与缓冲层121的上表面接触形成该异质结界面，其中势垒层可以为上述势垒结构层，在该势垒层122和缓冲层121的接触的异质结界面之下的缓冲层121中形成2DEG。其中，势垒层122为一薄势垒结构层，因此，在不加栅极电压时，该器件结构不导通，呈现增强型器件的特点。其中，这与异质结界面附近的2DEG的浓度相关，因为薄势垒结构层对应的2DEG因电子隧穿几率更大，一般浓度更低，所以更容易实现增强型。具体地，对于具有势垒结构层的异质结构层102而言，通过异质结构层102的减薄势垒层122，可以实现势垒结构层102中部位置的厚度减薄，势垒结构层越薄，电子隧穿几率越大，欧姆接触电阻越低，2DEG浓度越低。
其中，异质结构层102减薄势垒层122的薄势垒的外延结构有利于实现增强型器件。其中，实现增强型的Al(In，Ga)N/GaN HEMT可以有效降低电路的设计难度。
如图1-图3所示，根据本公开的实施例，所述插入层嵌入在所述异质结构层的势垒层中；或者所述插入层嵌入在所述异质结构层的缓冲层中。
如图1-图3所示，根据本公开的实施例，所述插入层嵌入在所述异质结构层的势垒层中包括：所述插入层和所述缓冲层之间具有预设厚度的势垒层；或者所述插入层与所述缓冲层接触。
如图1所示，作为本公开的一实施例，该GaN基欧姆接触结构从下至上依次包括衬底101、缓冲层121和势垒层122构成的异质结构层102，以及嵌入在异质结构层102的势垒层122的上表面中部位置上的插入层103和位于该插入层103上的金属堆栈层104。其中插入层103只嵌入到势垒层122的部分深度，以与该势垒层122的接触部分形成欧姆接触。因此，插入层103与缓冲层121之间间隔设定厚度的势垒层122，实现对该势垒层122的部分刻蚀。由于该势垒层122与该插入层103的接触部分更薄，能够显著降低势垒层122的势垒高度，使得电子隧穿几率更大，造成该欧姆接触部分之下的缓冲层121和势垒层122之间的异质结界面下的2DEG浓度更低。
如图2所示，作为本公开的另一实施例，该GaN基欧姆接触结构从下至上依次包括衬底201、缓冲层221和势垒层222构成的异质结构层202，以及嵌入在异质结构层202的势垒层222中部位置的插入层203和位于该插入层203上的金属堆栈层204。其中插入层203嵌入到势垒层222中，并与金属堆栈层204一并贯穿整个势垒层122，以实现插入层203与缓冲层221上表面的接触以及与势垒层222的贯穿孔的侧壁面的接触，该接触的接触部分可以用于形成欧姆接触。因此，该插入层203直接与缓冲层221表面直接接触，实现对该势垒层222的全刻蚀。由于该势垒层122不需要与该插入层103的下表面接触，势垒层122的势垒高度将不复存在，造成该欧姆接触部分之下的缓冲层121和势垒层122之间的异质结界面下的2DEG浓度更低。
如图3所示，作为本公开的另一实施例，该GaN基欧姆接触结构从下至上依次包括衬底301、缓冲层321和势垒层322构成的异质结构层302，以及嵌入在异质结构层302的势垒层322中部位置的插入层303和位于该插入层303上的金属堆栈层304。其中插入层303与金属堆栈层304一并贯穿整个势垒层122，嵌入到缓冲层321的上表面中的一定深度，以实现插入层303与缓冲层321的接触部分可以用于形成欧姆接触。因此，插入层303与衬底301之间间隔设定厚度的缓冲层321，实现对该势垒层322的过刻蚀。由于该势垒层322不需要与该插入层303的下表面接触，势垒层322的势垒高度将不复存在，造成该欧姆接触部分之下的缓冲层321和势垒层322之间的异质结界面下的2DEG浓度更低。
因此，可以实现对该GaN基欧姆接触结构的进一步器件结构的丰富化，增加器件的多样性。其中，如图1所示GaN基欧姆接触结构仍然可以作为本公开实施例的优选实施方案。
如图1-图3所示，根据本公开的实施例，所述势垒层的厚度小于10nm；所述插入层的厚度为0.5nm～20nm。
在本公开的实施例中，如图1-图3所示的势垒层122、222以及322的厚度均可以小于10nm，以保证实现GaN基欧姆接触结构的器件实现增强型。
此外，对于如图1-图3所示的插入层103、203以及303的厚度均可以满足0.5nm～20nm，如此可以在满足良好的欧姆接触的效果基础上，降低欧姆接触的对应势垒层势垒高度，以提高2DEG隧穿几率。
如图1-图3所示，根据本公开的实施例，所述缓冲层121、221、321的制备材料包括GaN；所述势垒层122、222、322的制备材料包括AlN、AlGaN、AlInN、InGaN、AlInGaN中的至少一种合金材料以及至少两种合金材料的组合，从而能够在减薄势垒的情况下保证增强型器件的实现；所述插入层103、203、303的制备材料包括TiN；所述金属堆栈层104、204、304的制备材料包括Ti、Al、Ti、TiN、W中至少两种材料的组合。
其中，势垒层可以优选为Al(In，Ga)N势垒层以保证实现增强型，此外还可以是AlN二元合金层，也可以是AlGaN、AlInN或者InGaN三元合金层，也可以是AlInGaN四元合金层等。
对于插入层而言，需要配合上述的Al(In，Ga)N等材料的势垒层减薄来降低欧姆接触势垒高度，以提高2DEG隧穿几率，为此需要选择金属功函数更低的材料进行制备，优选为TiN材料，因为TiN相比Ti的金属功函数更低，所以可以显著降低势垒高度。其中，降低势垒高度主要体现为TiN的作用，其相比于传统的Ti要更好。
此外，该多层金属层构成的金属堆栈层的各个金属层一般选择无金欧姆金属材料进行制备，优选为Ti/Al/Ti/TiN、Ti/Al/W、Ti/Al/Ti/W或Al/Ti/TiN等其他多层无金欧姆金属结构层作为该金属堆栈层；
如图1-图3所示，根据本公开的实施例，该GaN基欧姆接触结构还包括复合钝化层105、205、305，复合钝化层105、205、305位于所述异质结构层102、202、302上，并沿所述金属堆栈层104、204、304和/或插入层103、203、303的侧壁覆盖至所述金属堆栈层104、204、304的上表面的边缘。
如图1-图3所示，根据本公开的实施例，复合钝化层105、205、305包括第一钝化层151、251、351和第二钝化层152、252、352。
第一钝化层151、251、351位于所述异质结构层102、202、302的势垒层122、222、322上，并沿所述金属堆栈层104、204、304和/或插入层103、203、303的侧壁覆盖至所述金属堆栈层104、204、304的上表面的边缘；
第二钝化层152、252、352位于所述第一钝化层151、251、351上，覆盖所述第一钝化层151、251、351的外表面；
其中，所述第一钝化层151、251、351与势垒层122、222、322之间的界面极化电荷用于恢复所述2DEG。
复合钝化层105、205、305主要用于起到对该GaN基欧姆接触结构的保护。其中，复合钝化层105、205、305仅覆盖在金属堆栈层104、204、304的上表面的边缘，从而在金属堆栈层104、204、304上表面上形成开口，以便于实现对该GaN基欧姆接触结构的测试。
第一钝化层151、251、351主要可以采用AlN材料进行制备，第二钝化层152、252、352主要可以采用SiN材料进行制备，从而实现该GaN基欧姆接触结构的AlN/SiN的复合介质钝化，从而可以实现利用AlN的第一钝化层151、251、351与如Al(In，Ga)N的势垒层122、222、322之间所形成界面上的极化电荷以恢复欧姆接触区域以外区域的异质结界面的2DEG。也即，异质结界面的2DEG可以采用如AlN/Al(In，Ga)N的钝化层和势垒层之间接触界面的极化电荷来恢复。其中，该复合钝化层的每个钝化结构层均可以采用等离子体原子气相沉积工艺(即PEALD)和等离子体化学气相沉积工艺(即PECVD)等进行制备。
如图4A所示，上述本公开实施例的GaN基欧姆接触结构在退火合金后的TiN/Al/Ti/TiN样品的I-V特性。其中，图4A所示8μm、12μm、16μm、20μm、24μm、28μm、32μm、36μm分别对应8个不同间距，这8个不同间距对应于不同的8个上述TiN/Al/Ti/TiN样品的GaN基欧姆接触结构半导体，其中，间距越大在相同的电压下的电流就越小。如图4A所示对应这8个间距下的8条I-V特性曲线，显然，该GaN基欧姆接触结构展现了极为优异的I-V特性。
如图4B所示，上述本公开实施例的基于TiN/Al/Ti/TiN样品的GaN基欧姆接触结构的在退火合金后的CTLM拟合图。将图4A所示这8条I-V特性曲线的电阻分别提取出来即对应于上述图4B所示的8个点，并对其进行线性拟合，即可以根据所拟合直线的斜率a和截距b来算出欧姆接触电阻Rc和方块电阻Rsh的值分别为：Rc＝0.125Ω·mm和Rsh＝392.563Ω/□。显然，如图4B所示本公开实施例的上述器件结构的线性拟合效果非常好。
有鉴于此，本公开实施例是公开了一种具有TiN插入层结构的低温无金GaN欧姆接触结构，在实现增强型GaN射频器件的同时，通过利用TiN插入层和势垒层减薄降低无金欧姆接触势垒高度，采用等离子体增强化学气相沉积PECVD-SiN介质和等离子体增强原子层沉积PEALD-AlN复合介质钝化，利用PEALD-AlN的极化电荷恢复二维电子气，以显著降低无金欧姆接触电阻，实现Al(In，Ga)N/GaN高电子迁移率晶体管(即HEMT)与Si-CMOS工艺兼容，可以极大加快GaN基功率电子器件的产业化进程。
如图5-图6所示，本公开的第二方面提供了一种GaN基欧姆接触结构的制备方法，其中，包括操作S501-S503。
在操作S501中，在衬底上形成异质结构层，用于形成异质结界面的2DEG；
在操作S502中，在所述异质结构层的中部嵌入插入层，用于与所述异质结构层形成欧姆接触，并降低所述异质结构层的欧姆接触势垒；
在操作S503中，在所述插入层上形成金属堆栈层，用于形成欧姆金属结构。
如图5-图6所示，根据本公开的实施例，在插入层上形成金属堆栈层之后，还包括：
对所述具有金属堆栈层的结构进行预设温度的退火处理；
在经过退火处理的具有金属堆栈层的结构表面上形成复合钝化层；
其中，所述预设温度小于650℃。
如图6所示，在本公开的一实施例中，以Al(In，Ga)N/GaN异质结构层、TiN插入层和AlN第一钝化层为例，上述GaN基欧姆接触结构的制备方法的应用场景流程主要包括操作S601-S608。
在操作S601中，在衬底上形成Al(In，Ga)N/GaN异质结构；
在操作S602中，对Al(In，Ga)N/GaN异质结构的Al(In，Ga)N势垒层进行减薄处理，从而减小欧姆区域的势垒厚度，具体可以依照光刻并采用低损伤刻蚀技术实现制备；
在操作S603中，对Al(In，Ga)N势垒层的表面进行湿法表面处理，以在该势垒层的表面中部形成刻蚀凹槽；
在操作S604中，在上述Al(In，Ga)N势垒层的表面上形成的刻蚀凹槽上依次沉积TiN插入层及多层无金欧姆金属体系构成的金属堆栈层；其中，金属堆栈层可以采用电子束蒸发或溅射方法等实现沉积；
在操作S605中，对上述形成插入层和金属堆栈层的结构的金属堆栈层的表面执行光刻刻蚀形成欧姆区的金属图形；
在操作S606中，对上述形成金属图形的插入层和金属堆栈层的结构进行退火处理，从而使得插入层与Al(In，Ga)N/GaN异质结构经退火形成低温无金欧姆接触；其中，退火处理形成欧姆接触的退火温度不高于650℃；
在操作S607中，对完成退火并形成欧姆接触的结构作进一步地钝化处理，以在表面形成AlN+SiN复合介质的复合钝化层；其中，AlN材料形成第一钝化层；
在操作S608中，对上述的复合钝化层对应于上述金属堆栈层所形成的金属图形进行开孔，形成复合钝化层的开口，以便于器件测试。
显然，本发明公开了一种具有TiN插入层结构的低温无金欧姆接触的制备方法，包括以下步骤：衬底；形成衬底之上的Al(In，Ga)N/GaN异质结构；光刻并采用低损伤刻蚀技术减薄欧姆图形区域的势垒层厚度；湿法表面处理；沉积TiN插入层及多层无金欧姆金属体系；光刻刻蚀形成欧姆区金属图形；退火形成欧姆接触；AlN+SiN复合介质钝化。通过利用TiN插入层和Al(In，Ga)N势垒层减薄降低欧姆接触势垒高度，同时采用AlN钝化层与势垒层之间的极化电荷恢复二维电子气。因此，依据本公开的上述实施例，显著降低了Al(In，Ga)N/GaN异质结构的无金欧姆接触电阻，解决了Al(In，Ga)N/GaN等材质的高电子迁移率晶体管(HEMT)与Si-CMOS工艺兼容的技术瓶颈，可以显著降低Al(In，Ga)N/GaN HEMT的制造成本，加快GaN基功率电子器件的产业化进程。
本公开的第三方面提供了一种HEMT器件，其中，包括权利要求1-8中任一项所述的GaN基欧姆接触结构。HEMT器件为高电子迁移率晶体管器件。
本公开的第四方面提供了一种电子设备，其中，包括权利要求11所述的HEMT器件。其中，该电子设备可以是具有通信功能的电子电器，如移动电话、手机、电视机、计算机、笔记本以及pad设备等，也可以是卫星以及雷达设备等。
至此，已经结合附图对本公开实施例进行了详细描述。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种GaN基欧姆接触结构，其中，包括：
衬底，
异质结构层，位于衬底上，用于形成异质结界面的2DEG；
金属堆栈层，嵌入在所述异质结构层的中部，用于形成欧姆金属结构；
插入层，位于所述金属堆栈层下方，嵌入在所述异质结构层中，用于与所述异质结构层形成欧姆接触，并降低所述异质结构层的欧姆接触势垒高度。
2.根据权利要求1所述的GaN基欧姆接触结构，其中，所述异质结构层包括：
缓冲层，位于所述衬底上；
势垒层，位于所述缓冲层上，用于在所述缓冲层中对应势垒层的异质结界面下形成2DEG。
3.根据权利要求2所述的GaN基欧姆接触结构，其中，
所述插入层嵌入在所述异质结构层的势垒层中；或者
所述插入层嵌入在所述异质结构层的缓冲层中。
4.根据权利要求3所述的GaN基欧姆接触结构，其中，所述插入层嵌入在所述异质结构层的势垒层中包括：
所述插入层和所述缓冲层之间具有预设厚度的势垒层；或者
所述插入层与所述缓冲层接触。
5.根据权利要求2所述的GaN基欧姆接触结构，其中，
所述势垒层的厚度小于10nm；
所述插入层的厚度为0.5nm～20nm。
6.根据权利要求2所述的GaN基欧姆接触结构，其中，
所述缓冲层的制备材料包括GaN；
所述势垒层的制备材料包括AlN、AlGaN、AlInN、InGaN、AlInGaN中的至少一种合金材料以及至少两种合金材料的组合；
所述插入层的制备材料包括TiN；
所述金属堆栈层的制备材料包括Ti、Al、Ti、TiN、W中至少两种材料的组合。
7.根据权利要求2所述的GaN基欧姆接触结构，其中，还包括：
复合钝化层，位于所述异质结构层上，并沿所述金属堆栈层和/或插入层的侧壁覆盖至所述金属堆栈层的上表面的边缘。
8.根据权利要求7所述的GaN基欧姆接触结构，其中，复合钝化层包括：
第一钝化层，位于所述异质结构层的势垒层上，并沿所述金属堆栈层和/或插入层的侧壁覆盖至所述金属堆栈层的上表面的边缘；
第二钝化层，位于所述第一钝化层上，覆盖所述第一钝化层的外表面；
其中，所述第一钝化层与势垒层之间的界面极化电荷用于恢复所述2DEG。
9.一种GaN基欧姆接触结构的制备方法，其中，包括：
在衬底上形成异质结构层，用于形成异质结界面的2DEG；
在所述异质结构层的中部嵌入插入层，用于与所述异质结构层形成欧姆接触，并降低所述异质结构层的欧姆接触势垒；
在所述插入层上形成金属堆栈层，用于形成欧姆金属结构。
10.根据权利要求9所述的制备方法，其中，在所述插入层上形成金属堆栈层之后，还包括：
对所述具有金属堆栈层的结构进行预设温度的退火处理；
在经过退火处理的具有金属堆栈层的结构表面上形成复合钝化层；
其中，所述预设温度小于650℃。
11.一种HEMT器件，其中，包括权利要求1-8中任一项所述的GaN基欧姆接触结构。
12.一种电子设备，其中，包括权利要求11所述的HEMT器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210882155.7A CN115295622A (zh) | 2022-07-25 | 2022-07-25 | GaN基欧姆接触结构及其制备方法、HEMT器件和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210882155.7A CN115295622A (zh) | 2022-07-25 | 2022-07-25 | GaN基欧姆接触结构及其制备方法、HEMT器件和电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115295622A true CN115295622A (zh) | 2022-11-04 |
Family
ID=83824057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210882155.7A Pending CN115295622A (zh) | 2022-07-25 | 2022-07-25 | GaN基欧姆接触结构及其制备方法、HEMT器件和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115295622A (zh) |
-
2022
- 2022-07-25 CN CN202210882155.7A patent/CN115295622A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9000485B2 (en) | Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same | |
| US8742450B2 (en) | III-nitride multi-channel heterojunction device | |
| US7417267B2 (en) | Non-planar III-nitride power device having a lateral conduction path | |
| US7439555B2 (en) | III-nitride semiconductor device with trench structure | |
| TWI258798B (en) | III-nitride device passivation and method | |
| US8791508B2 (en) | High density gallium nitride devices using island topology | |
| US10923585B2 (en) | High electron mobility transistors having improved contact spacing and/or improved contact vias | |
| CN102651386A (zh) | 化合物半导体器件 | |
| CN104134689A (zh) | 一种hemt器件及制备方法 | |
| CN108649071B (zh) | 半导体器件及其制造方法 | |
| US8952421B2 (en) | RF power HEMT grown on a silicon or SiC substrate with a front-side plug connection | |
| CN104103684A (zh) | 半导体器件和制造方法 | |
| EP4033541A1 (en) | High electron mobility transistor and method for forming the same | |
| CN108538723A (zh) | 基于金刚石的氮面极性氮化镓器件及其制造方法 | |
| CN107863294A (zh) | 半导体晶片和方法 | |
| CN111048411A (zh) | 半导体装置的制造方法 | |
| US20130069074A1 (en) | Power device and method of manufacturing the same | |
| CN101410975B (zh) | Ⅲ族-氮化物功率半导体器件 | |
| US20220231157A1 (en) | Semiconductor device, method of manufacturing the same, and semiconductor package structure | |
| CN115295622A (zh) | GaN基欧姆接触结构及其制备方法、HEMT器件和电子设备 | |
| US20210226039A1 (en) | Semiconductor device and method for fabricating a semiconductor wafer | |
| TWI692039B (zh) | 半導體裝置的製作方法 | |
| CN108352408A (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
| CN110707153A (zh) | 半导体装置 | |
| WO2024024822A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |