CN115274411B - 掩膜结构的制备方法、掩膜结构、半导体结构的制备方法 - Google Patents

掩膜结构的制备方法、掩膜结构、半导体结构的制备方法 Download PDF

Info

Publication number
CN115274411B
CN115274411B CN202211179072.8A CN202211179072A CN115274411B CN 115274411 B CN115274411 B CN 115274411B CN 202211179072 A CN202211179072 A CN 202211179072A CN 115274411 B CN115274411 B CN 115274411B
Authority
CN
China
Prior art keywords
mask
layer
opening
material layer
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211179072.8A
Other languages
English (en)
Other versions
CN115274411A (zh
Inventor
施剑华
高勇强
陈耀祖
张志敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Yuexin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuexin Semiconductor Technology Co ltd filed Critical Yuexin Semiconductor Technology Co ltd
Priority to CN202211179072.8A priority Critical patent/CN115274411B/zh
Publication of CN115274411A publication Critical patent/CN115274411A/zh
Application granted granted Critical
Publication of CN115274411B publication Critical patent/CN115274411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请涉及一种掩膜结构的制备方法、掩膜结构、半导体结构的制备方法。掩膜结构的制备方法包括：提供待刻蚀材料层；于待刻蚀材料层上形成第一掩膜层及第二掩膜层，第一掩膜层及第二掩膜层内具有第一初始开口；于第一初始开口内形成第三掩膜层，第三掩膜层内具有第二初始开口，第二初始开口的宽度小于第一初始开口的宽度；去除第二掩膜层，以得到具有第一开口的第一掩膜层；第三掩膜层自第一开口内凸出于第一掩膜层；去除凸出于第一开口的第三掩膜层，以得到具有第二开口的侧壁掩膜层，第二开口的宽度小于第一开口的宽度。不需要另外提供光刻设备便可获得关键尺寸较小的第二开口，为后续基于此掩膜结构进行工艺制程时提供所需要的小尺寸沟槽。

Description

掩膜结构的制备方法、掩膜结构、半导体结构的制备方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种掩膜结构的制备方法、掩膜结构、半导体结构的制备方法。
背景技术
随着半导体工艺技术的不断改进，器件的尺寸也不断缩小。器件的制备过程中，会涉及到开口的形成等相关工艺，开口可用于半导体工艺处理，例如对衬底等待处理的结构层进行刻蚀等工艺处理。器件尺寸的缩小，导致对应需要制备的开口的关键尺寸也需要缩小。
对于开口的关键尺寸的降低，目前常用的办法就是使用分辨率更高的光刻机，但由于分辨率更高的光刻机的价格较为昂贵，会导致生产成本大大增加。
发明内容
基于此，有必要针对上述的器件的尺寸的缩小，导致对应需要制备的开口的关键尺寸也需要缩小的问题提供一种掩膜结构的制备方法、掩膜结构、半导体结构的制备方法。
为了实现上述目的，一方面，本申请提供了一种掩膜结构的制备方法，包括：
提供待刻蚀材料层；
于所述待刻蚀材料层上形成第一掩膜层及第二掩膜层，所述第一掩膜层及所述第二掩膜层内具有第一初始开口；
于所述第一初始开口内形成第三掩膜层，所述第三掩膜层内具有第二初始开口，所述第二初始开口的宽度小于所述第一初始开口的宽度；
去除所述第二掩膜层，以得到具有第一开口的所述第一掩膜层；所述第三掩膜层自所述第一开口内凸出于所述第一掩膜层；
去除凸出于所述第一开口的第三掩膜层，以得到具有第二开口的侧壁掩膜层，所述第二开口的宽度小于所述第一开口的宽度。
在其中一个实施例中，所述于所述待刻蚀材料层上形成第一掩膜层，所述于所述待刻蚀材料层上形成第一掩膜层及第二掩膜层，所述第一掩膜层及所述第二掩膜层内具有第一初始开口，包括：
于所述待刻蚀材料层上形成第一掩膜材料层；
于所述第一掩膜材料层远离所述待刻蚀材料层的表面形成第二掩膜材料层；
刻蚀所述第二掩膜材料层及所述第一掩膜材料层，以得到包括第一掩膜层及第二掩膜层的掩膜叠层，所述掩膜叠层内具有第一初始开口，所述第一初始开口沿厚度方向贯穿所述第二掩膜层及所述第一掩膜层。
在其中一个实施例中，所述于所述第一初始开口内形成第三掩膜层，所述第三掩膜层内具有第二初始开口，包括：
于所述第二掩膜层远离所述第一掩膜层的表面、所述第一初始开口的侧壁及底部形成第三掩膜材料层；
去除位于所述第二掩膜层远离所述第一掩膜层表面的第三掩膜材料层；
去除位于所述第一初始开口底部的第三掩膜材料层，以得到具有所述第二初始开口的所述第三掩膜层。
在其中一个实施例中，于所述第二掩膜层远离所述第一掩膜层的表面、所述第一初始开口的侧壁及底部形成多晶硅层作为所述第三掩膜材料层。
在其中一个实施例中，所述于所述待刻蚀材料层上形成第一掩膜材料层之前，还包括：
于所述待刻蚀材料层的表面形成刻蚀阻挡层；所述第一掩膜材料层形成于所述刻蚀阻挡层远离所述待刻蚀材料层的表面。
本申请还提供一种掩膜结构，包括：
待刻蚀材料层；
第一掩膜层，位于所述待刻蚀材料层上，所述第一掩膜层内具有第一开口；
侧壁掩膜层，位于所述第一开口内，所述侧壁掩膜层内具有第二开口，所述第二开口的宽度小于所述第一开口的宽度。
在其中一个实施例中，所述第一掩膜层包括氮化硅层，所述侧壁掩膜层包括多晶硅层。
在其中一个实施例中，所述第一掩膜层的厚度为500~2000埃。
在其中一个实施例中，所述第一开口的宽度为150~250纳米；所述第二开口的宽度为15~25纳米。
本申请还提供一种半导体结构的制备方法，包括：
采用上述任一项实施例所述的掩膜结构的制备方法于所述待刻蚀材料层上形成所述掩膜结构；
基于所述掩膜结构刻蚀所述待刻蚀材料层。
本申请的掩膜结构及其制备方法、半导体结构的制备方法具有如下有益效果：
本申请的掩膜结构的制备方法，通过在待刻蚀材料层上形成第一掩膜层及第二掩膜层，第一掩膜层及所述第二掩膜层内具有第一初始开口，再于第一初始开口内形成第三掩膜层，第三掩膜层内具有第二初始开口，第二初始开口的宽度小于第一初始开口的宽度，去除第二掩膜层，以得到具有第一开口的所述第一掩膜层，第三掩膜层自第一开口内凸出于第一掩膜层，去除凸出于第一开口的第三掩膜层，可以得到具有第二开口的侧壁掩膜层，第二开口的宽度小于第一开口的宽度，不需要另外提供光刻设备便可以获得关键尺寸较小的第二开口，以为后续基于此掩膜结构对待刻蚀材料层进行工艺制程处理时提供所需要的小尺寸沟槽，帮助企业加快研发进程，提升竞争力，且工艺简单，可节约大量成本。
本申请的掩膜结构，包括待刻蚀材料层、第一掩膜层及侧壁掩膜层，第一掩膜层内具有第一开口，侧壁掩膜层内具有第二开口，且第二开口的宽度小于第一开口的宽度，掩膜结构的第二开口的关键尺寸较小，以为后续基于此掩膜结构对待刻蚀材料层进行工艺制程处理时提供所需要的小尺寸沟槽。
本申请的半导体结构的制备方法，采用上述任一项实施例所述的掩膜结构的制备方法，于待刻蚀材料层上形成掩膜结构，基于掩膜结构刻蚀待刻蚀材料层，掩膜结构的第二开口的关键尺寸较小，因此基于此掩膜结构对待刻蚀材料层进行刻蚀，可以获得所需要的小尺寸凹槽。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的掩膜结构的制备方法的流程图；
图2为一实施例中提供的掩膜结构的制备方法中步骤S11所得结构的截面结构示意图；
图3为一实施例中提供的掩膜结构的制备方法中于待刻蚀材料层的表面形成刻蚀阻挡层所得结构的截面结构示意图；
图4为一实施例中提供的掩膜结构的制备方法中步骤S12的步骤流程图；
图5为一实施例中提供的掩膜结构的制备方法中步骤S121所得结构的截面结构示意图；
图6为一实施例中提供的掩膜结构的制备方法中步骤S122所得结构的截面结构示意图；
图7为一实施例中提供的掩膜结构的制备方法中于第二掩膜材料层远离第一掩膜材料层的表面形成光阻层所得结构的截面结构示意图；
图8为一实施例中提供的掩膜结构的制备方法中对曝光后的光阻层进行显影，以得到图形化光阻层所得结构的截面结构示意图；
图9为一实施例中提供的掩膜结构的制备方法中步骤S123所得结构的截面结构示意图；
图10为一实施例中提供的掩膜结构的制备方法中去除图形化光阻层所得结构的截面结构示意图；
图11为一实施例中提供的掩膜结构的制备方法中步骤S13的步骤流程图；
图12为一实施例中提供的掩膜结构的制备方法中步骤S131所得结构的截面结构示意图；
图13为一实施例中提供的掩膜结构的制备方法中步骤S132所得结构的截面结构示意图；
图14为一实施例中提供的掩膜结构的制备方法中步骤S133所得结构的截面结构示意图；
图15为一实施例中提供的掩膜结构的制备方法中步骤S14所得结构的截面结构示意图；
图16为一实施例中提供的掩膜结构的制备方法中步骤S15所得结构的截面结构示意图；
图17为一实施例中提供的半导体结构的制备方法的步骤流程图。
附图标记说明：
1、待刻蚀材料层；2、刻蚀阻挡层；3、掩膜叠层；31、第一掩膜层；311、第一掩膜材料层；32、第二掩膜层；321、第二掩膜材料层；33、第一初始开口； 4、侧壁掩膜层；41、第三掩膜材料层；42、第三掩膜层；43、第二初始开口；44、第二开口；5、图形化光阻层；51、光阻层；52、第三开口。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本申请的范围。
随着半导体工艺技术的不断改进，器件的尺寸也不断缩小。器件的制备过程中，会涉及到开口的形成等相关工艺，开口可用于半导体工艺处理，例如对衬底等待处理的结构层进行刻蚀等工艺处理。器件尺寸的缩小，导致对应需要制备的开口的关键尺寸也需要缩小。
对于开口的关键尺寸的降低，目前常用的办法就是使用分辨率更高的光刻机，但由于分辨率更高的光刻机的价格较为昂贵，会导致生产成本大大增加，并且会增加生产周期，降低企业的研发竞争力。
基于此，有必要针对上述的器件的尺寸的缩小，导致对应需要制备的开口的关键尺寸也需要缩小的问题提供一种掩膜结构的制备方法、掩膜结构、半导体结构的制备方法。
为了实现上述目的，本申请提供一种掩膜结构的制备方法，如图1所示，掩膜结构的制备方法包括：
S11：提供待刻蚀材料层；
S12：于待刻蚀材料层上形成第一掩膜层及第二掩膜层，第一掩膜层及第二掩膜层内具有第一初始开口；
S13：于第一初始开口内形成第三掩膜层，第三掩膜层内具有第二初始开口，第二初始开口的宽度小于第一初始开口的宽度；
S14：去除第二掩膜层，以得到具有第一开口的第一掩膜层；第三掩膜层自第一开口内凸出于第一掩膜层；
S15：去除凸出于第一开口的第三掩膜层，以得到具有第二开口的侧壁掩膜层，第二开口的宽度小于第一开口的宽度。
上述实施例中的掩膜结构的制备方法，通过在待刻蚀材料层上形成第一掩膜层及第二掩膜层，第一掩膜层及所述第二掩膜层内具有第一初始开口，再于第一初始开口内形成第三掩膜层，第三掩膜层内具有第二初始开口，第二初始开口的宽度小于第一初始开口的宽度，去除第二掩膜层，以得到具有第一开口的所述第一掩膜层，第三掩膜层自第一开口内凸出于第一掩膜层，去除凸出于第一开口的第三掩膜层，可以得到具有第二开口的侧壁掩膜层，第二开口的宽度小于第一开口的宽度，不需要另外提供光刻设备便可以获得关键尺寸较小的第二开口，以为后续基于此掩膜结构对待刻蚀材料层进行工艺制程处理时提供所需要的小尺寸沟槽，帮助企业加快研发进程，提升竞争力，且工艺简单，可节约大量成本。
具体地，经过步骤S11~S15后获得的结构可以参阅图16，其中，a是第一开口（图未示出）的宽度，b是第二开口44的宽度，第二开口44的宽度b小于第一开口的宽度a。
在一些实施例中，第一掩膜层31可以包括氮化硅层、碳氮化硅层和氮氧化硅层中的至少一种。第二掩膜层32可以包括硅酸乙酯材料层。侧壁掩膜层4可以包括多晶硅层。
在一些实施例中，第一掩膜层31的厚度可以为500~2000埃；具体地，第一掩膜层31的厚度可以为500埃、800埃、1000埃、1500埃、1800埃或2000埃，也可以是其他位于500~2000埃之间的厚度，不受所例举的具体厚度限制。侧壁掩膜层4的厚度可以为60~120纳米；具体地，侧壁掩膜层4的厚度可以为60纳米、70纳米、80纳米、90纳米、100纳米、110纳米或120纳米，也可以是其他位于60~120纳米之间的厚度，不受所例举的具体厚度限制。
在一些实施例中，第一开口的宽度可以为150~250纳米；具体地，第一开口的宽度可以为150纳米、160纳米、180纳米、200纳米、220纳米或250纳米，也可以是其他位于150~250纳米之间的宽度，不受所例举的具体宽度限制。第二开口44的宽度可以为15~25纳米；具体地，第二开口44的宽度可以为15纳米、16纳米、18纳米、20纳米、22纳米或25纳米，也可以是其他位于15~25纳米之间的宽度，不受所例举的具体宽度限制。
在步骤S11中，请参阅图1中的S11步骤及图2，提供待刻蚀材料层1。
具体地，待刻蚀材料层1可以包括硅层、氧化硅层、锗层、硅锗层、砷化镓层、氮化镓层和碳化硅层中的至少一种。
在一些实施例中，可以基于第二开口44对待刻蚀材料层1进行离子注入，以获得所需的离子注入的深度和宽度。也可以基于第二开口44在后续工艺中形成层间介质层。
具体地，可以采用LDD（轻掺杂漏）工艺对待刻蚀材料层1进行离子注入。
进一步地，离子注入的类型包括：N型离子注入和P型离子注入；N型离子可以包括磷离子、砷离子和锑离子中的至少一种；P型离子可以包括硼离子、铟离子或镓离子中的至少一种。
在一个实施例中，于待刻蚀材料层1上形成第一掩膜材料层311之前，还包括：于待刻蚀材料层1的表面形成刻蚀阻挡层2的步骤，如图3所示。刻蚀阻挡层2可以对待刻蚀材料层1进行保护，并且刻蚀阻挡层2的存在可以帮助确定蚀刻终止点，进而确定蚀刻参数譬如蚀刻速率和蚀刻时间等数据。
具体地，可以采用原子层沉积法、外延法等方式于待刻蚀材料层1的表面形成刻蚀阻挡层2。刻蚀阻挡层2可以包括但不仅限于氧化层，氧化层的材料可以包括氧化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中的至少一种。
在一些实施例中，刻蚀阻挡层2的厚度可以为50~200埃；具体地，刻蚀阻挡层2的厚度可以为50埃、80埃、100埃、150埃、180埃或200埃，也可以是其他位于50~200埃之间的厚度，不受所例举的具体厚度限制。
在步骤S12中，请参阅图1中的S12步骤及图4至图10，于待刻蚀材料层1上形成第一掩膜层31及第二掩膜层32，第一掩膜层31及第二掩膜层32内具有第一初始开口33。
在一个实施例中，如图4所示，于待刻蚀材料层1上形成第一掩膜层31及第二掩膜层32，第一掩膜层31及第二掩膜层32内具有第一初始开口33，包括：
S121：于待刻蚀材料层1上形成第一掩膜材料层311；
S122：于第一掩膜材料层311远离待刻蚀材料层1的表面形成第二掩膜材料层321；
S123：刻蚀第二掩膜材料层321及第一掩膜材料层311，以得到包括第一掩膜层31及第二掩膜层32的掩膜叠层3，掩膜叠层3内具有第一初始开口33，第一初始开口33沿厚度方向贯穿第二掩膜层32及第一掩膜层31。
具体地，第一掩膜材料层311可以包括氮化硅材料层、碳氮化硅材料层和氮氧化硅材料层中的至少一种。第二掩膜材料层321可以包括硅酸乙酯材料层。
在步骤S121中，请参阅图4中的S121步骤及图5，于待刻蚀材料层1上形成第一掩膜材料层311。
具体地，因刻蚀阻挡层2形成于待刻蚀材料层1的表面，因此图5的示例中第一掩膜材料层311便是形成于刻蚀阻挡层2远离待刻蚀材料层1的表面。
在一些实施例中，第一掩膜材料层311的厚度可以为500~2000埃；具体地，第一掩膜材料层311的厚度可以为500埃、800埃、1000埃、1500埃、1800埃或2000埃，也可以是其他位于500~2000埃之间的厚度，不受所例举的具体厚度限制。
在一些实施例中，可以采用原子层沉积法、外延法等方式于待刻蚀材料层1上形成第一掩膜材料层311。
在步骤S122中，请参阅图4中的S122步骤及图6，于第一掩膜材料层311远离待刻蚀材料层1的表面形成第二掩膜材料层321。
具体地，第一掩膜材料层311形成于刻蚀阻挡层2远离待刻蚀材料层1的表面，因此于第一掩膜材料层311远离待刻蚀材料层1的表面形成第二掩膜材料层321，便是于第一掩膜材料层311远离刻蚀阻挡层2的表面形成第二掩膜材料层321。
在一些示例中，可以采用原子层沉积法、外延法等方式于第一掩膜材料层311远离待刻蚀材料层1的表面形成第二掩膜材料层321。
在一些实施例中，第二掩膜材料层321的厚度可以为2000~10000埃；具体地，第二掩膜材料层321的厚度可以为2000埃、3000埃、4000埃、5000埃、6000埃、7000埃、8000埃或10000埃，也可以是其他位于2000~10000埃之间的厚度，不受所例举的具体厚度限制。
在一些实施例中，参阅图7至图8，刻蚀第二掩膜材料层321及第一掩膜材料层311之前，可以包括如下步骤：于第二掩膜材料层321远离第一掩膜材料层311的表面形成光阻层51，所得结构如图7所示；基于图形化光罩对光阻层51进行曝光；对曝光后的光阻层51进行显影，以得到图形化光阻层5，图形化光阻层5具有第三开口52，所得结构如图8所示。
具体地，光阻层51可以包括正性光阻层，也可以包括负性光阻层。
在步骤S123中，请参阅图4中的S123步骤及图9，刻蚀第二掩膜材料层321及第一掩膜材料层311，以得到包括第一掩膜层31及第二掩膜层32的掩膜叠层3，掩膜叠层3内具有第一初始开口33，第一初始开口33沿厚度方向贯穿第二掩膜层32及第一掩膜层31，所得结构如图9所示。
具体地，可以基于第三开口52，采用干法刻蚀的方式刻蚀第二掩膜材料层321及第一掩膜材料层311，刻蚀过程中所采用的刻蚀气体可以包括六氟化硫、氯气、甲烷、氯化硅及氩气中的至少一种。
进一步地，在刻蚀第二掩膜材料层321及第一掩膜材料层311之后，还包括去除图形化光阻层5的步骤，所得结构如图10所示。去除图形化光阻层5后可对所得结构进行清洗，以去除残余光阻。
在步骤S13中，请参阅图1中的S13步骤及图11至图14，于第一初始开口33内形成第三掩膜层42，第三掩膜层42内具有第二初始开口43，第二初始开口43的宽度小于第一初始开口33的宽度。
在一个实施例中，如图11所示，于第一初始开口33内形成第三掩膜层42，第三掩膜层42内具有第二初始开口43，第二初始开口43的宽度小于第一初始开口33的宽度，可以包括如下步骤：
S131：于第二掩膜层32远离第一掩膜层31的表面、第一初始开口33的侧壁及底部形成第三掩膜材料层41，所得结构如图12所示。具体地，可以采用原子层沉积法、外延法等方式于第二掩膜层32远离第一掩膜层31的表面、第一初始开口33的侧壁及底部形成第三掩膜材料层41。第三掩膜材料层41可以包括但不仅限于多晶硅层。
S132：去除位于第二掩膜层32远离第一掩膜层31表面的第三掩膜材料层41，所得结构如图13所示。具体地，可以采用CMP（Chemical Mechanical Polishing，化学机械研磨）工艺去除位于第二掩膜层32远离第一掩膜层31表面的第三掩膜材料层41。
S133：去除位于第一初始开口33底部的第三掩膜材料层41，以得到具有第二初始开口43的第三掩膜层42，所得结构如图14所示。具体地，可以以刻蚀阻挡层2作为阻挡层，采用各向异性的干法刻蚀工艺去除位于第一初始开口33底部的第三掩膜材料层41。第三掩膜层42可以包括但不仅限于多晶硅层。
需要说明的是，在步骤S133中，去除位于第一初始开口33底部的第三掩膜材料层41时，会顺带刻蚀一部分位于第一初始开口33的上方侧壁的第三掩膜材料层41，因此所得结构便是图13所示第三掩膜层42的上表面低于第二掩膜层32的上表面。
在一个实施例中，可以于第二掩膜层32远离第一掩膜层31的表面、第一初始开口33的侧壁及底部形成多晶硅层作为第三掩膜材料层41。
在步骤S14中，请参阅图1中的S14步骤及图15，去除第二掩膜层32，以得到具有第一开口的第一掩膜层31；第三掩膜层42自第一开口内凸出于第一掩膜层31，所得结构如图15所示。
具体地，可以采用干法刻蚀的方式，以第一掩膜层31作为阻挡层，去除第二掩膜层32。
在步骤S15中，请参阅图1中的S15步骤及图16，去除凸出于第一开口的第三掩膜层42，以得到具有第二开口44的侧壁掩膜层4，第二开口44的宽度小于第一开口的宽度。
具体地，第三掩膜层42自第一开口内凸出于第一掩膜层31；于第一开口内形成侧壁掩膜层4，侧壁掩膜层4内具有第二开口44，可以包括：去除凸出于第一开口的第三掩膜层42，保留位于第一开口内的第三掩膜层42即为侧壁掩膜层4，如图16所示，其中，a是第一开口的宽度，b是第二开口44的宽度，第二开口44的宽度b小于第一开口的宽度a。
具体地，去除第二掩膜层32后，第三掩膜层42的上表面是高于第一掩膜层31的上表面的，去除凸出于第一开口的第三掩膜层42后，可以使得侧壁掩膜层4的上表面基本与第一掩膜层31的上表面持平。
在一个实施例中，可以采用CMP（化学机械研磨）工艺去除凸出于第一开口的第三掩膜层42。
在一个实施例中，掩膜结构的制备方法包括：
提供待刻蚀材料层1；
于待刻蚀材料层1的表面形成刻蚀阻挡层2；
于刻蚀阻挡层2远离待刻蚀材料层1的表面形成第一掩膜材料层311；
于第一掩膜材料层311远离刻蚀阻挡层2的表面形成第二掩膜材料层321；
于第二掩膜材料层321远离第一掩膜材料层311的表面形成光阻层；
基于图形化光罩对光阻层进行曝光；
对曝光后的光阻层进行显影，以得到图形化光阻层5，图形化光阻层5具有第三开口52；
基于第三开口52，刻蚀第二掩膜材料层321及第一掩膜材料层311，以得到包括第一掩膜层31及第二掩膜层32的掩膜叠层3，掩膜叠层3内具有第一初始开口33，第一初始开口33沿厚度方向贯穿第二掩膜层32及第一掩膜层31；
于第二掩膜层32远离第一掩膜层31的表面、第一初始开口33的侧壁及底部形成第三掩膜材料层41；
去除位于第二掩膜层32远离第一掩膜层31表面的第三掩膜材料层41；
去除位于第一初始开口33底部的第三掩膜材料层41，以得到具有第二初始开口43的第三掩膜层42；
去除第二掩膜层32，以得到具有第一开口的第一掩膜层31；第三掩膜层42自第一开口内凸出于第一掩膜层31；
去除凸出于第一开口的第三掩膜层42，以得到具有第二开口44的侧壁掩膜层4，第二开口44的宽度小于第一开口的宽度。
应该理解的是，虽然各实施例的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，各实施例的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
本申请还提供一种掩膜结构，如图16所示，掩膜结构包括：待刻蚀材料层1、第一掩膜层31以及侧壁掩膜层4；第一掩膜层31位于待刻蚀材料层1上，第一掩膜层31内具有第一开口；侧壁掩膜层4位于第一开口内，侧壁掩膜层4内具有第二开口44，第二开口44的宽度小于第一开口的宽度。
上述实施例中的掩膜结构，包括待刻蚀材料层1、第一掩膜层31及侧壁掩膜层4，第一掩膜层31内具有第一开口，侧壁掩膜层4内具有第二开口44，且第二开口44的宽度小于第一开口的宽度，掩膜结构的第二开口44的关键尺寸较小，以为后续基于此掩膜结构对待刻蚀材料层1进行工艺制程处理时提供所需要的小尺寸沟槽。
具体地，参阅图16，其中，a是第一开口的宽度，b是第二开口44的宽度，第二开口44的宽度b小于第一开口的宽度a。
在一些实施例中，第一掩膜层31可以包括氮化硅层、碳氮化硅层和氮氧化硅层中的至少一种。侧壁掩膜层4可以包括多晶硅层。
在一些实施例中，第一掩膜层31的厚度可以为500~2000埃；具体地，第一掩膜层31的厚度可以为500埃、800埃、1000埃、1500埃、1800埃或2000埃，也可以是其他位于500~2000埃之间的厚度，不受所例举的具体厚度限制。
在一些实施例中，侧壁掩膜层4的厚度可以为60~120纳米；具体地，侧壁掩膜层4的厚度可以为60纳米、70纳米、80纳米、90纳米、100纳米、110纳米或120纳米，也可以是其他位于60~120纳米之间的厚度，不受所例举的具体厚度限制。
在一些实施例中，第一开口的宽度可以为150~250纳米；具体地，第一开口的宽度可以为150纳米、160纳米、180纳米、200纳米、220纳米或250纳米，也可以是其他位于150~250纳米之间的宽度，不受所例举的具体宽度限制。第二开口44的宽度可以为15~25纳米；具体地，第二开口44的宽度可以为15纳米、16纳米、18纳米、20纳米、22纳米或25纳米，也可以是其他位于15~25纳米之间的宽度，不受所例举的具体宽度限制。
在一些实施例中，可以基于第二开口44对待刻蚀材料层1进行离子注入，以获得所需的离子注入的深度和宽度。也可以基于第二开口44在后续工艺中形成层间介质层。
具体地，可以采用LDD（轻掺杂漏）工艺对待刻蚀材料层1进行离子注入。
进一步地，离子注入的类型包括：N型离子注入和P型离子注入；N型离子可以包括磷离子、砷离子和锑离子中的至少一种；P型离子可以包括硼离子、铟离子或镓离子中的至少一种。
本申请还提供一种半导体结构的制备方法，如图17所示，半导体结构的制备方法包括：
S171：采用本申请任一实施例的掩膜结构的制备方法于待刻蚀材料层1上形成掩膜结构；
S172：基于掩膜结构刻蚀待刻蚀材料层1。
上述实施例中的半导体结构的制备方法，采用上述任一项实施例所述的掩膜结构的制备方法，于待刻蚀材料层1上形成掩膜结构，基于掩膜结构刻蚀待刻蚀材料层1，掩膜结构的第二开口44的关键尺寸较小，因此基于此掩膜结构对待刻蚀材料层1进行刻蚀，可以获得所需要的小尺寸凹槽。
具体地，掩膜结构的制备方法可以参阅图1至图16的实施例以及对应的文字描述，此处不做赘述。
在一个实施例中，可以在于待刻蚀材料层1上形成刻蚀阻挡层2，掩膜结构形成于刻蚀阻挡层2远离待刻蚀材料层1的表面；基于掩膜结构刻蚀待刻蚀材料层1以及刻蚀阻挡层2。刻蚀阻挡层2可以对待刻蚀材料层1进行保护，并且刻蚀阻挡层2的存在可以帮助确定蚀刻终止点，进而确定蚀刻参数譬如蚀刻速率和蚀刻时间等数据。
具体地，可以采用原子层沉积法、外延法等方式于待刻蚀材料层1的表面形成刻蚀阻挡层2。刻蚀阻挡层2可以包括但不仅限于氧化层，氧化层的材料可以包括氧化硅、氮氧化硅、碳氧化硅和氮碳氧化硅中的至少一种。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种掩膜结构的制备方法，其特征在于，包括：
提供待刻蚀材料层；
于所述待刻蚀材料层上形成第一掩膜层及第二掩膜层，所述第一掩膜层及所述第二掩膜层内具有第一初始开口；
于所述第二掩膜层远离所述第一掩膜层的表面、所述第一初始开口的侧壁及底部形成多晶硅层作为第三掩膜材料层；
去除位于所述第二掩膜层远离所述第一掩膜层表面的第三掩膜材料层；
采用各向异性的干法刻蚀工艺去除位于所述第一初始开口底部的第三掩膜材料层，以得到第三掩膜层；所述第三掩膜层内具有第二初始开口，所述第二初始开口的宽度小于所述第一初始开口的宽度；
去除所述第二掩膜层，以得到具有第一开口的所述第一掩膜层；所述第三掩膜层自所述第一开口内凸出于所述第一掩膜层；
去除凸出于所述第一开口的第三掩膜层，以得到具有第二开口的侧壁掩膜层；其中，所述第一开口的宽度为150~250纳米，所述第二开口的宽度为15~25纳米。
2.根据权利要求1所述的掩膜结构的制备方法，其特征在于，所述于所述待刻蚀材料层上形成第一掩膜层及第二掩膜层，所述第一掩膜层及所述第二掩膜层内具有第一初始开口，包括：
于所述待刻蚀材料层上形成第一掩膜材料层；
于所述第一掩膜材料层远离所述待刻蚀材料层的表面形成第二掩膜材料层；
刻蚀所述第二掩膜材料层及所述第一掩膜材料层，以得到包括第一掩膜层及第二掩膜层的掩膜叠层，所述掩膜叠层内具有第一初始开口，所述第一初始开口沿厚度方向贯穿所述第二掩膜层及所述第一掩膜层。
3.根据权利要求1所述的掩膜结构的制备方法，其特征在于，所述第一掩膜层包括氮化硅层、碳氮化硅层和氮氧化硅层中的至少一种。
4.根据权利要求1所述的掩膜结构的制备方法，其特征在于，所述第二掩膜层包括硅酸乙酯材料层。
5.根据权利要求2所述的掩膜结构的制备方法，其特征在于，所述于所述待刻蚀材料层上形成第一掩膜材料层之前，还包括：
于所述待刻蚀材料层的表面形成刻蚀阻挡层；所述第一掩膜材料层形成于所述刻蚀阻挡层远离所述待刻蚀材料层的表面。
6.根据权利要求1所述的掩膜结构的制备方法，其特征在于，所述第二开口的宽度小于所述第一开口的宽度。
7.根据权利要求2所述的掩膜结构的制备方法，其特征在于，刻蚀所述第二掩膜材料层及所述第一掩膜材料层之前，所述掩膜结构的制备方法还包括：
于所述第二掩膜材料层远离所述第一掩膜材料层的表面形成光阻层；
基于图形化光罩对所述光阻层进行曝光；
对曝光后的所述光阻层进行显影，以得到图形化光阻层，所述图形化光阻层具有第三开口。
8.根据权利要求7所述的掩膜结构的制备方法，其特征在于，所述刻蚀所述第二掩膜材料层及所述第一掩膜材料层，包括：
基于所述第三开口，采用干法刻蚀的方式刻蚀所述第二掩膜材料层及所述第一掩膜材料层。
9.根据权利要求7所述的掩膜结构的制备方法，其特征在于，刻蚀所述第二掩膜材料层及所述第一掩膜材料层之后，所述掩膜结构的制备方法还包括：
去除所述图形化光阻层。
10.一种半导体结构的制备方法，其特征在于，包括：
采用如权利要求1至9中任一项所述的掩膜结构的制备方法于待刻蚀材料层上形成所述掩膜结构；
基于所述掩膜结构刻蚀所述待刻蚀材料层。
CN202211179072.8A 2022-09-27 2022-09-27 掩膜结构的制备方法、掩膜结构、半导体结构的制备方法 Active CN115274411B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211179072.8A CN115274411B (zh) 2022-09-27 2022-09-27 掩膜结构的制备方法、掩膜结构、半导体结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211179072.8A CN115274411B (zh) 2022-09-27 2022-09-27 掩膜结构的制备方法、掩膜结构、半导体结构的制备方法

Publications (2)

Publication Number Publication Date
CN115274411A CN115274411A (zh) 2022-11-01
CN115274411B true CN115274411B (zh) 2023-07-18

Family

ID=83756113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211179072.8A Active CN115274411B (zh) 2022-09-27 2022-09-27 掩膜结构的制备方法、掩膜结构、半导体结构的制备方法

Country Status (1)

Country Link
CN (1) CN115274411B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294296A (en) * 1992-02-12 1994-03-15 Hyundai Electronics Industries, Co., Ltd. Method for manufacturing a contact hole of a semiconductor device
CN113097141A (zh) * 2021-03-29 2021-07-09 长鑫存储技术有限公司 掩膜结构、半导体结构及制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4134405B2 (ja) * 1998-11-20 2008-08-20 沖電気工業株式会社 半導体素子の製造方法及び半導体素子
KR100311049B1 (ko) * 1999-12-13 2001-10-12 윤종용 불휘발성 반도체 메모리장치 및 그의 제조방법
US6610607B1 (en) * 2000-05-25 2003-08-26 International Business Machines Corporation Method to define and tailor process limited lithographic features using a modified hard mask process
TW471111B (en) * 2001-01-09 2002-01-01 Macronix Int Co Ltd Manufacturing method for trench
KR100475087B1 (ko) * 2002-08-19 2005-03-10 삼성전자주식회사 국부적 ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의제조 방법
JP2006041136A (ja) * 2004-07-27 2006-02-09 Renesas Technology Corp 半導体装置の製造方法
CN105336571B (zh) * 2014-07-28 2018-06-01 中芯国际集成电路制造(上海)有限公司 自对准多重图形掩膜的形成方法
CN113643966B (zh) * 2021-08-09 2023-05-02 长鑫存储技术有限公司 掩膜结构及其制备方法及半导体结构的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294296A (en) * 1992-02-12 1994-03-15 Hyundai Electronics Industries, Co., Ltd. Method for manufacturing a contact hole of a semiconductor device
CN113097141A (zh) * 2021-03-29 2021-07-09 长鑫存储技术有限公司 掩膜结构、半导体结构及制备方法

Also Published As

Publication number Publication date
CN115274411A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US6960510B2 (en) Method of making sub-lithographic features
US7713882B2 (en) Patterning method for a semiconductor substrate
US20090186475A1 (en) Method of manufacturing a MOS transistor
CN109872967B (zh) 制造半导体装置的方法
US20140183661A1 (en) FinFET Device Structure and Methods of Making Same
US9379135B2 (en) FinFET semiconductor device having increased gate height control
US20150348913A1 (en) Planar metrology pad adjacent a set of fins in a fin field effect transistor device
US20140061737A1 (en) Isolation for Semiconductor Devices
CN115274411B (zh) 掩膜结构的制备方法、掩膜结构、半导体结构的制备方法
US10262941B2 (en) Devices and methods for forming cross coupled contacts
CN111640659B (zh) 半导体器件及其形成方法
US8003455B2 (en) Implantation using a hardmask
US10332897B2 (en) Method of reducing fin width in FinFet SRAM array to mitigate low voltage strap bit fails
US11757011B2 (en) Semiconductor device with non-volatile memory cell and manufacturing method thereof
US6323054B1 (en) Lateral P-I-N photodiode element with high quantum efficiency for a CMOS image sensor
CN111668093A (zh) 半导体器件及其形成方法
CN114334618A (zh) 一种半导体器件的自对准方法
US6828209B1 (en) Methods for manufacturing a semiconductor device including a trench isolation region
US7060567B1 (en) Method for fabricating trench power MOSFET
US5923998A (en) Enlarged align tolerance in buried contact process using sidewall spacer
US20090140347A1 (en) Method and structure for forming multiple self-aligned gate stacks for logic devices
CN113611600A (zh) 半导体器件的制备方法
US20100173497A1 (en) Method of fabricating semiconductor integrated circuit device
US20080305613A1 (en) Method for fabricating an soi defined semiconductor device
US11450553B2 (en) Semiconductor structure and method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Applicant after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Applicant before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant