CN115242241A - 一种高低电平转换电路 - Google Patents

一种高低电平转换电路 Download PDF

Info

Publication number
CN115242241A
CN115242241A CN202210907553.XA CN202210907553A CN115242241A CN 115242241 A CN115242241 A CN 115242241A CN 202210907553 A CN202210907553 A CN 202210907553A CN 115242241 A CN115242241 A CN 115242241A
Authority
CN
China
Prior art keywords
voltage
output
input
level
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210907553.XA
Other languages
English (en)
Inventor
严波
李建伟
王悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Puyuan Jingdian Technology Co ltd
Original Assignee
Puyuan Jingdian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Puyuan Jingdian Technology Co ltd filed Critical Puyuan Jingdian Technology Co ltd
Priority to CN202210907553.XA priority Critical patent/CN115242241A/zh
Publication of CN115242241A publication Critical patent/CN115242241A/zh
Priority to PCT/CN2023/072064 priority patent/WO2024021538A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00315Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明实施例公开了一种高低电平转换电路。该电路包括:高压转低压模块;低压转高压模块,包括开关单元和电平平移单元,电平平移单元的输入端输入电平信号,电平平移单元的输出端与开关单元的控制端电连接,开关单元的两个输入端输入不同电压,电平平移单元用于控制开关单元的两个输入端与输出端的通路状态;第一目标芯片,与高压转低压模块的输入端电连接,并与开关单元的输出端电连接;第二目标芯片,与第一目标芯片通信连接,与高压转低压模块的输出端电连接,并与电平平移模块的输入端电连接;其中,第一目标芯片可承受的电压大于第二目标芯片可承受的电压。本发明实施例提供的高低电平转换电路,能够保证电平转换的可靠性。

Description

一种高低电平转换电路
技术领域
本发明实施例涉及电平转换技术,尤其涉及一种高低电平转换电路。
背景技术
对于需要通信的两个设备或模块,当两者的电压规格不同时,无法直接相连,此时就需要进行电平转换。如在电源领域比较复杂的电路中,控制的高低电平不一致,需要进行高低电平转换。
目前,现有的高低电平转换电路,通常在需要高压工艺,如使用反相器和MOS管的高低电平转换电路,反相器和MOS管需要高压工艺,但高压工艺会影响MOS管的正常工作,而在低压工艺中,由于晶体管的安全工作区问题,电平转换很难实现。
发明内容
本发明实施例提供了一种高低电平转换电路,以保证电平转换的可靠性。
本发明实施例提供了一种高低电平转换电路,包括:
高压转低压模块;
低压转高压模块,包括开关单元和电平平移单元,电平平移单元的输入端输入电平信号,电平平移单元的输出端与开关单元的控制端电连接,开关单元的两个输入端输入不同电压,电平平移单元用于控制开关单元的两个输入端与输出端的通路状态;
第一目标芯片,与高压转低压模块的输入端电连接,并与开关单元的输出端电连接;
第二目标芯片,与第一目标芯片通信连接,与高压转低压模块的输出端电连接,并与电平平移模块的输入端电连接;
其中,第一目标芯片可承受的电压大于第二目标芯片可承受的电压,高压转低压模块用于对第一目标芯片输出的电平进行转换,并将转换后的电平传输至第二目标芯片;低压转高压模块用于对第二目标芯片输出的电平进行转换,并将转换后的电平传输至第一目标芯片,以使第一目标芯片与第二目标芯片正常通信。
可选的,电平平移单元包括第一电平平移子单元和第二电平平移子单元,第一电平平移子单元的输入端和第二电平平移子单元的输入端均作为电平平移单元的输入端,第一电平平移子单元的两个电源端分别与第一电源和第二电源电连接,第二电平平移子单元的两个电源端分别与第一电源和第二电源电连接,第一电平平移子单元的输出端和第二电平平移子单元的输出端分别与开关单元的两个控制端电连接,开关单元的两个输入端分别与第一电源和第二电源电连接。
可选的,第一电平平移子单元和第二电平平移子单元的结构相同,第一电平平移子单元和第二电平平移子单元均为MOS管电路。
可选的,开关单元包括第一开关和第二开关,第一开关的第一端作为开关单元的一个输入端,第二开关的第一端作为开关单元的另一个输入端,第一开关的第二端与第二开关的第二端电连接,第一开关的控制端作为开关单元的一个控制端,第二开关的控制端作为开关单元的另一个控制端,第一开关的第二端与第二开关的第二端均作为开关单元的输出端。
可选的,第一电源输出的电压为正电压,第二电源输出的电压为负电压,正电压和负电压的电压差大于预设电压值。
可选的,第一开关和第二开关均断开,开关单元的输出为高阻态。
可选的,高压转低压模块包括放大器和缓冲器,放大器的输入级的第一端作为高压转低压模块的输入端,放大器的输入级的第二端输入预设参考电压,放大器的输入级的两个电源端分别与第一电源和第二电源电连接,放大器的输出级的第一端接地,放大器的输出级的第二端与第二电源电连接,放大器的输出级的第三端与缓冲器的输入端电连接,缓冲器的两个电源端分别与第二电源以及地电连接,缓冲器的输出端作为高压转低压模块的输出端。
可选的,高压转低压模块还包括参考电压单元,放大器的输入级的第二端与参考电压单元的输出端电连接,参考电压单元的输入端与放大器的输出级的第三端电连接,参考电压单元的输出端输出预设参考电压。
可选的,第一电源输出的电压为正电压,预设参考电压为0V至正电压之间的任意电压值。
可选的,预设参考电压与放大器的输出级的第三端输出的电压负相关,放大器的输出级的第三端输出的电压升高,预设参考电压降低。
本发明实施例提供的高低电平转换电路,包括:高压转低压模块、低压转高压模块、第一目标芯片和第二目标芯片;低压转高压模块包括开关单元和电平平移单元,电平平移单元的输入端输入电平信号,电平平移单元的输出端与开关单元的控制端电连接,开关单元的两个输入端输入不同电压,电平平移单元用于控制开关单元的两个输入端与输出端的通路状态;第一目标芯片与高压转低压模块的输入端电连接,并与开关单元的输出端电连接;第二目标芯片与第一目标芯片通信连接,与高压转低压模块的输出端电连接,并与电平平移模块的输入端电连接;其中,第一目标芯片可承受的电压大于第二目标芯片可承受的电压,高压转低压模块用于对第一目标芯片输出的电平进行转换,并将转换后的电平传输至第二目标芯片;低压转高压模块用于对第二目标芯片输出的电平进行转换,并将转换后的电平传输至第一目标芯片,以使第一目标芯片与第二目标芯片正常通信。本发明实施例提供的高低电平转换电路,通过高压转低压模块进行高压转低压的变换,通过低压转高压模块的电平平移单元控制开关单元的工作状态,实现低压转高压的变换,保证电平转换的可靠性。
附图说明
图1是本发明实施例提供的一种高低电平转换电路的结构示意图;
图2是本发明实施例提供的一种低压转高压模块的结构示意图;
图3是本发明实施例提供的一种低压转高压输入输出的示意图;
图4是本发明实施例提供的一种MOS管电路的结构示意图;
图5是本发明实施例提供的一种高压转低压模块的结构示意图;
图6是本发明实施例提供的一种高压转低压输入输出的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种高低电平转换电路的结构框图。参考图1,高低电平转换电路包括:第一目标芯片10、第二目标芯片20、高压转低压模块30和低压转高压模块40。
其中,低压转高压模块40包括开关单元41和电平平移单元42,电平平移单元42的输入端输入第二目标芯片20的电平信号,电平平移单元42的输出端与开关单元41的控制端电连接,开关单元41的两个输入端A和B输入不同电压,电平平移单元42用于控制开关单元的两个输入端与输出端的通路状态;第一目标芯片10与高压转低压模块30的输入端电连接,并与开关单元41的输出端电连接;第二目标芯片20与第一目标芯片10通信连接,且与高压转低压模块30的输出端电连接,并与电平平移模块42的输入端电连接。第一目标芯片10可承受的电压大于第二目标芯片20可承受的电压,高压转低压模块30用于对第一目标芯片10输出的电平进行转换,并将转换后的电平传输至第二目标芯片20;低压转高压模块40用于对第二目标芯片20输出的电平进行转换,并将转换后的电平传输至第一目标芯片10,以使第一目标芯片10与第二目标芯片20正常通信。
示例性地,第一目标芯片10可承受的电压为0-3.3V,第二目标芯片20可承受的电压为-3.3V-0。第一目标芯片10需向第二目标芯片20传输电压信号时,第一目标芯片10输出的电压信号通过高压转低压模块30进行高压转低压的变换,输出的电压低于输入的电压,使得传输至第二目标芯片20的电压低于第二目标芯片20可承受的最大电压,保证第二目标芯片20能够正常接收电压信号。第二目标芯片20需向第一目标芯片10传输电压信号时,第二目标芯片20输出的电压信号传输至低压转高压模块40的电平平移单元42,电平平移单元42根据输入的电压信号对应的电压大小,控制开关单元41的工作状态。如电平平移单元42输入的电压为3.3V时,控制开关单元41与传输0V电压的通路导通,电平平移单元42输入的电压为0V时,控制开关单元41与传输-3.3V电压的通路导通,从而实现低压转高压的变换,使得传输至第一目标芯片10的电压高于第一目标芯片10可承受的最小电压,保证第一目标芯片10能够正常接收电压信号,从而实现第一目标芯片10与第二目标芯片20的正常通信。
另外,第一目标芯片10与第二目标芯片20也可以是两个目标模块,在此示意性说明,具体不做限定。
本实施例提供的高低电平转换电路,包括:高压转低压模块、低压转高压模块、第一目标芯片和第二目标芯片;低压转高压模块包括开关单元和电平平移单元,电平平移单元的输入端输入电平信号,电平平移单元的输出端与开关单元的控制端电连接,开关单元的两个输入端输入不同电压,电平平移单元用于控制开关单元的两个输入端与输出端的通路状态;第一目标芯片与高压转低压模块的输入端电连接,并与开关单元的输出端电连接;第二目标芯片与第一目标芯片通信连接,与高压转低压模块的输出端电连接,并与电平平移模块的输入端电连接;其中,第一目标芯片可承受的电压大于第二目标芯片可承受的电压,高压转低压模块用于对第一目标芯片输出的电平进行转换,并将转换后的电平传输至第二目标芯片;低压转高压模块用于对第二目标芯片输出的电平进行转换,并将转换后的电平传输至第一目标芯片,以使第一目标芯片与第二目标芯片正常通信。本实施例提供的高低电平转换电路,通过高压转低压模块进行高压转低压的变换,通过低压转高压模块的电平平移单元控制开关单元的工作状态,实现低压转高压的变换,保证电平转换的可靠性。
可选的,电平平移单元42包括第一电平平移子单元421和第二电平平移子单元422,第一电平平移子单元421的输入端和第二电平平移子单元422的输入端均作为电平平移单元42的输入端,第一电平平移子单元421的两个电源端分别与第一电源和第二电源电连接,第二电平平移子单元422的两个电源端分别与第一电源和第二电源电连接,第一电平平移子单元421的输出端和第二电平平移子单元422的输出端分别与开关单元41的两个控制端电连接,开关单元41的两个输入端分别与第一电源和第二电源电连接。
示例性地,图2是本发明实施例提供的一种低压转高压模块的结构示意图,图3是本发明实施例提供的一种低压转高压输入输出的示意图。结合图2和图3,第一电平平移子单元421和第二电平平移子单元422可控制开关单元41的通断。例如,第一电平平移子单元421输入的电压V1为接地GND电压时,输出高电平,开关单元41与第一电源连接的通路导通,开关单元41输出第一电源传输的电压(第一电源传输的电压可以是大于零的电压)。第二电平平移子单元422输入的电压V2为第二电源的电压(第二电源传输的电压可以是小于零的电压)时,输出高电平,开关单元41与接地的通路导通,开关单元41输出GND电压,从而实现低压转高压。
可选的,第一电平平移子单元421和第二电平平移子单元422的结构相同,第一电平平移子单元421和第二电平平移子单元422均为MOS管电路。
示例性地,图4是本发明实施例提供的一种MOS管电路的结构示意图。图4所示的MOS管电路即为第一电平平移子单元421的电路,也是第二电平平移子单元422的电路。MOS管电路的输入电平不同时输出电平也可不同,以实现对开关单元41的控制,MOS管电路的具体工作过程可参考现有技术,在此不再赘述。
可选的,开关单元41包括第一开关T1和第二开关T2,第一开关T1的第一端作为开关单元41的一个输入端,第二开关T2的第一端作为开关单元41的另一个输入端,第一开关T1的第二端与第二开关T2的第二端电连接,第一开关T1的控制端作为开关单元41的一个控制端,第二开关T2的控制端作为开关单元41的另一个控制端,第一开关T1的第二端与第二开关T2的第二端均作为开关单元41的输出端。
具体的,参考图2和图3,第一电平平移子单元421和第二电平平移子单元422可分别控制第一开关T1和第二开关T2的通断。例如,第一电平平移子单元421输出至第一开关T1的控制端的电平为低电平时,第一开关T1导通。第二电平平移子单元422输出至第二开关T2的控制端的电平为低电平时,第二开关T2导通。当第一开关T1导通,第二开关T2关断时,开关单元41输出第一电源的电压;当第一开关T1关断,第二开关T2导通时,开关单元41输出GND电压,从而实现输出为第一电源的电压或GND电压的控制。
可选的,第一电源输出的电压为正电压,第二电源输出的电压为负电压,正电压和负电压的电压差大于预设电压值。
示例性地,正电压可以是3.3V,负电压可以是-3.3V。例如,第一电平平移子单元421输入为GND电压时,开关单元41输出为3.3V,第二电平平移子单元422输入为-3.3V时,开关单元41输出为GND电压,从而实现在输入-3.3V-0V时,输出为0V-3.3V。同样,高压转电压模块30可实现在输入0V-3.3V时,输出为-3.3V-0V。
需要说明的是,上述预设电压值、正电压和负电压的具体数值可根据电路的实际需求设定,在此不做限定。
可选的,第一开关T1和第二开关T2均断开,开关单元41的输出为高阻态。具体的,当需要开关单元41的输出为高阻态时,可通过电平平移单元42控制第一开关T1和第二开关T2均断开,即可实现高阻态。
可选的,高压转低压模块30包括放大器31和缓冲器Buffer,放大器31的输入级的第一端VIP作为高压转低压模块的输入端,放大器31的输入级的第二端VIN输入预设参考电压VREF,放大器31的输入级的两个电源端分别与第一电源和第二电源电连接,放大器31的输出级的第一端接地GND,放大器31的输出级的第二端与第二电源电连接,放大器31的输出级的第三端与缓冲器buffer的输入端电连接,缓冲器buffer的两个电源端分别与第二电源以及地电连接,缓冲器buffer的输出端作为高压转低压模块的输出端。
示例性地,图5是本发明实施例提供的一种高压转低压模块的结构示意图。参考图5,放大器31的输入级的第一端VIP输入电压时,根据输入的电压与预设参考电压VREF的大小,确定输出级输出的电压大小。如放大器31的输入级的第一端VIP输入的电压大于放大器31的输入级的第二端VIN输入的预设参考电压VREF时,放大器31的输出级输出的电压为GND电压,放大器31的输入级的第一端VIP输入的电压大于放大器31的输入级的第二端VIN输入的预设参考电压VREF时,放大器31的输出级输出的电压经过缓冲器输出,缓冲器buffer的输出端输出的电压Vo为第二电源的电压(小于GND),从而实现高压转低压。
可选的,高压转低压模块30还包括参考电压单元32,放大器31的输入级的第二端VIN与参考电压单元32的输出端电连接,参考电压单元32的输入端与放大器31的输出级的第三端电连接,参考电压单元32的输出端输出预设参考电压VREF。
示例性地,图6是本发明实施例提供的一种高压转低压输入输出的示意图。参考图5和图6,放大器31输入的电压从GND开始升高,当输入的电压大于VREF时,放大器31的输出级的电压会升高,放大器31的输出级电压升高会降低预设参考电压VREF,预设参考电压VREF下降到VREF-dV,放大器31的输入级差分输入幅度增加,输出级电压上升速度会升高,输出级电压能够更快的达到GND电压,输入电压从第一电源的电压(大于GND)开始下降。当放大器31输入的电压小于VREF-dV时,放大器31的输出级的电压会降低,放大器31的输入级差分输入幅度增加,实现正反馈,放大器31的输出级电压下降速度会升高,从而更快的降到第二电源的电压(小于GND)。
可选的,预设参考电压与放大器的输出级的第三端输出的电压负相关,放大器的输出级的第三端输出的电压升高,预设参考电压降低。
其中,放大器31的输出级电压升高可控制参考电压单元32输出的预设参考电压VREF降低,这样设置可实现正反馈,具体过程如上一段描述,在此不再赘述。
可选的,第一电源输出的电压为正电压,预设参考电压为0V至正电压之间的任意电压值。
示例性地,正电压可以是3.3V,预设参考电压为0-3.3V之间的一个电压值。高压转低压模块30输入为3.3V时,输出为GND电压,可实现高压转低压的电平转换。低压转高压模块40输入为GND电压时,输出为3.3V,可实现低压转高压的电平转换。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种高低电平转换电路,其特征在于,包括:
高压转低压模块;
低压转高压模块,包括开关单元和电平平移单元,所述电平平移单元的输入端输入电平信号,所述电平平移单元的输出端与所述开关单元的控制端电连接,所述开关单元的两个输入端输入不同电压,所述电平平移单元用于控制所述开关单元的两个输入端与输出端的通路状态;
第一目标芯片,与所述高压转低压模块的输入端电连接,并与所述开关单元的输出端电连接;
第二目标芯片,与所述第一目标芯片通信连接,与所述高压转低压模块的输出端电连接,并与所述电平平移模块的输入端电连接;
其中,所述第一目标芯片可承受的电压大于所述第二目标芯片可承受的电压,所述高压转低压模块用于对所述第一目标芯片输出的电平进行转换,并将转换后的电平传输至所述第二目标芯片;所述低压转高压模块用于对所述第二目标芯片输出的电平进行转换,并将转换后的电平传输至所述第一目标芯片,以使所述第一目标芯片与所述第二目标芯片正常通信。
2.根据权利要求1所述的高低电平转换电路,其特征在于,所述电平平移单元包括第一电平平移子单元和第二电平平移子单元,所述第一电平平移子单元的输入端和所述第二电平平移子单元的输入端均作为所述电平平移单元的输入端,所述第一电平平移子单元的两个电源端分别与第一电源和第二电源电连接,所述第二电平平移子单元的两个电源端分别与所述第一电源和所述第二电源电连接,所述第一电平平移子单元的输出端和所述第二电平平移子单元的输出端分别与所述开关单元的两个控制端电连接,所述开关单元的两个输入端分别与所述第一电源和所述第二电源电连接。
3.根据权利要求2所述的高低电平转换电路,其特征在于,所述第一电平平移子单元和所述第二电平平移子单元的结构相同,所述第一电平平移子单元和所述第二电平平移子单元均为MOS管电路。
4.根据权利要求2所述的高低电平转换电路,其特征在于,所述开关单元包括第一开关和第二开关,所述第一开关的第一端作为所述开关单元的一个输入端,所述第二开关的第一端作为所述开关单元的另一个输入端,所述第一开关的第二端与所述第二开关的第二端电连接,所述第一开关的控制端作为所述开关单元的一个控制端,所述第二开关的控制端作为所述开关单元的另一个控制端,所述第一开关的第二端与所述第二开关的第二端均作为所述开关单元的输出端。
5.根据权利要求2所述的高低电平转换电路,其特征在于,所述第一电源输出的电压为正电压,所述第二电源输出的电压为负电压,所述正电压和所述负电压的电压差大于预设电压值。
6.根据权利要求4所述的高低电平转换电路,其特征在于,所述第一开关和所述第二开关均断开,所述开关单元的输出为高阻态。
7.根据权利要求1所述的高低电平转换电路,其特征在于,所述高压转低压模块包括放大器和缓冲器,所述放大器的输入级的第一端作为所述高压转低压模块的输入端,所述放大器的输入级的第二端输入预设参考电压,所述放大器的输入级的两个电源端分别与第一电源和第二电源电连接,所述放大器的输出级的第一端接地,所述放大器的输出级的第二端与所述第二电源电连接,所述放大器的输出级的第三端与所述缓冲器的输入端电连接,所述缓冲器的两个电源端分别与第二电源以及地电连接,所述缓冲器的输出端作为所述高压转低压模块的输出端。
8.根据权利要求7所述的高低电平转换电路,其特征在于,所述高压转低压模块还包括参考电压单元,所述放大器的输入级的第二端与所述参考电压单元的输出端电连接,所述参考电压单元的输入端与所述放大器的输出级的第三端电连接,所述参考电压单元的输出端输出所述预设参考电压。
9.根据权利要求7所述的高低电平转换电路,其特征在于,所述第一电源输出的电压为正电压,所述预设参考电压为0V至所述正电压之间的任意电压值。
10.根据权利要求8所述的高低电平转换电路,其特征在于,所述预设参考电压与所述放大器的输出级的第三端输出的电压负相关,所述放大器的输出级的第三端输出的电压升高,所述预设参考电压降低。
CN202210907553.XA 2022-07-29 2022-07-29 一种高低电平转换电路 Pending CN115242241A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210907553.XA CN115242241A (zh) 2022-07-29 2022-07-29 一种高低电平转换电路
PCT/CN2023/072064 WO2024021538A1 (zh) 2022-07-29 2023-01-13 高低电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210907553.XA CN115242241A (zh) 2022-07-29 2022-07-29 一种高低电平转换电路

Publications (1)

Publication Number Publication Date
CN115242241A true CN115242241A (zh) 2022-10-25

Family

ID=83676595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210907553.XA Pending CN115242241A (zh) 2022-07-29 2022-07-29 一种高低电平转换电路

Country Status (2)

Country Link
CN (1) CN115242241A (zh)
WO (1) WO2024021538A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021538A1 (zh) * 2022-07-29 2024-02-01 普源精电科技股份有限公司 高低电平转换电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484897B2 (en) * 2015-03-18 2016-11-01 Peregrine Semiconductor Corporation Level shifter
CN109309493B (zh) * 2017-07-27 2022-05-13 中芯国际集成电路制造(上海)有限公司 高压电平位移电路及半导体器件
CN210518267U (zh) * 2019-08-20 2020-05-12 惠州高盛达科技有限公司 低速率的电平转换电路
CN110518903B (zh) * 2019-08-22 2020-09-11 长江存储科技有限责任公司 一种电平移位电路
CN111669172A (zh) * 2020-06-23 2020-09-15 深圳数联天下智能科技有限公司 双向通信电平转移电路
CN115242241A (zh) * 2022-07-29 2022-10-25 普源精电科技股份有限公司 一种高低电平转换电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021538A1 (zh) * 2022-07-29 2024-02-01 普源精电科技股份有限公司 高低电平转换电路

Also Published As

Publication number Publication date
WO2024021538A1 (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
US7868659B2 (en) I/O buffer with twice the supply voltage tolerance using normal supply voltage devices
US9912335B2 (en) Configurable power domain and method
EP3217552B1 (en) Input-output receiver
US11451197B2 (en) Output stage circuit
WO2012072726A1 (en) Integrated driver and related method
CN115242241A (zh) 一种高低电平转换电路
US11240070B1 (en) Digital isolator
US9197245B2 (en) Digital serial-to-parallel converter and GaAs MMIC using the same
US20130222036A1 (en) Voltage level converting circuit
JP2001144600A (ja) 多電源対応の半導体集積回路用入出力バッファ
US8159481B2 (en) Display driver and related display
CN110768659B (zh) 高压驱动电路
US20220052674A1 (en) High speed level shifter
CN114513179A (zh) 一种高压驱动器及其驱动方法
CN111277261B (zh) 一种电平转换电路
CN106992674A (zh) 一种驱动力可配置的电荷泵电路
US10630268B2 (en) Voltage level shifter circuit
CN111224659A (zh) 电平转换电路和家电设备
US9264042B2 (en) Serial transmission driving method
US9847777B2 (en) Signal potential converter
US7535256B2 (en) Cross-level digital signal transmission device
CN107196639B (zh) 多路并行的双向电平转换电路
TWI707541B (zh) 電壓準位轉換電路
CN110880946A (zh) 一种用于望远镜光纤定位单元控制的通信电路
US10897252B1 (en) Methods and apparatus for an auxiliary channel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination