CN115241138A - 芯片散热封装结构及其制作方法 - Google Patents

芯片散热封装结构及其制作方法 Download PDF

Info

Publication number
CN115241138A
CN115241138A CN202210917597.0A CN202210917597A CN115241138A CN 115241138 A CN115241138 A CN 115241138A CN 202210917597 A CN202210917597 A CN 202210917597A CN 115241138 A CN115241138 A CN 115241138A
Authority
CN
China
Prior art keywords
substrate
heat dissipation
chip
hole
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210917597.0A
Other languages
English (en)
Inventor
顾骁
赵励强
朱琪
杨志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Technology Management Co ltd
Original Assignee
Changdian Technology Management Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Technology Management Co ltd filed Critical Changdian Technology Management Co ltd
Priority to CN202210917597.0A priority Critical patent/CN115241138A/zh
Publication of CN115241138A publication Critical patent/CN115241138A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明揭示了一种芯片散热封装结构及其制作方法，所述封装结构包括基板、芯片、散热块和塑封体，基板部分区域处设置一通孔，散热块设置于通孔内，芯片设置于散热块上表面，并与基板形成电性连接，塑封体包覆基板、芯片和散热块的上表面及侧表面，且沿散热块侧表面延伸至基板下表面部分区域。塑封料沿通孔区域能够同时覆盖基板上表面和基板下表面的部分区域，与基板之间形成一种部分包覆结构，增加基板和塑封料之间结合的牢固程度，且芯片贴装和基板加工分开完成，不会由于基板良率损失造成芯片浪费。

Description

芯片散热封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种芯片散热封装结构及其制作方法。
背景技术
如图1所示，为常见的芯片散热封装结构，在需要贴装芯片1’的位置会挖掉部分基板2’，并在芯片1’下方放置一个铜块3’，铜块3’的上表面低于基板2’上表面设置，用来使芯片1’下沉及降低铜块3’成本，铜块3’在给芯片1’提供支撑的同时也有助于改善散热。
但是，图1中封装结构存在如下缺点：(1)考虑到放置铜块3’时的装配精度，铜块3’与基板2’之间的结合处会存在缝隙，如缝隙太大，塑封料4’会穿过缝隙污染基板2’下表面；(2)铜块3’仅靠上表面和塑封料4’的结合力固定，且铜与塑封料的结合力较差，不利于可靠性，容易脱落；(3)铜块3’与基板2’之间没有有效填充，在可靠性过程中容易产生应力问题导致失效；(4)铜块3’明显与基板2’底部焊球5’存在较大的高度差，不利于铜块3’贴装在PCB板上。
发明内容
本发明的目的在于提供一种芯片散热封装结构及其制作方法。
为实现上述发明目的之一，本发明一实施方式提供一种芯片散热封装结构，包括基板、芯片、散热块和塑封体，所述基板部分区域处设置一通孔，所述散热块设置于所述通孔内，所述芯片设置于所述散热块上表面，并与所述基板形成电性连接，其中，
所述塑封体包覆所述基板、芯片和散热块的上表面及侧表面，且沿所述散热块侧表面延伸至所述基板下表面部分区域。
作为本发明一实施方式的进一步改进，于所述基板未被所述塑封体覆盖的下表面还设置有多个焊球，在所述焊球和所述通孔之间的基板下表面的部分区域设置有向所述基板内部延伸的凹槽，所述塑封体沿所述基板下表面延伸至所述凹槽内。
作为本发明一实施方式的进一步改进，所述凹槽围绕所述通孔设置。
作为本发明一实施方式的进一步改进，所述塑封体还覆盖所述凹槽与所述焊球之间的基板下表面部分区域。
作为本发明一实施方式的进一步改进，所述散热块下表面低于所述基板下表面设置。
作为本发明一实施方式的进一步改进，所述焊球下表面低于所述散热块下表面设置。
作为本发明一实施方式的进一步改进，所述散热块为铜块。
本发明一实施方式还提供一种芯片散热封装结构的制作方法，所述制作方法包括步骤：
提供一基板，于所述基板部分区域处制作一通孔；
提供一散热块，将所述散热块放置于所述通孔内；
提供一芯片，将所述芯片形成于所述散热块上表面，并与所述基板之间形成电性连接；
提供塑封料，将所述塑封料覆盖所述基板、芯片和散热块的上表面及侧表面，且沿所述散热块侧表面延伸至所述基板下表面部分区域，形成塑封体。
作为本发明一实施方式的进一步改进，所述提供一基板，于所述基板部分区域处制作一通孔，具体还包括步骤：
于所述通孔周侧，在所述基板下表面形成一圈掩膜，制作形成所述凹槽。
作为本发明一实施方式的进一步改进，在所述提供一散热块之前，还包括步骤：
于所述凹槽外侧的基板下表面形成第一支撑层，使所述第一支撑层内形成的第一空腔的内壁与所述凹槽远离所述通孔一侧的侧壁之间预设一定距离；
于所述第一支撑层下方形成第二支撑层，并使所述第二支撑层覆盖所述第一空腔。
作为本发明一实施方式的进一步改进，所述将所述散热块放置于所述通孔内，具体包括：
将所述散热块固定放置于所述第二支撑层上表面，使所述散热块的侧表面与所述通孔的内壁面留有一定距离。
作为本发明一实施方式的进一步改进，所述提供塑封料，将所述塑封料覆盖所述基板、芯片和散热块的上表面及侧表面，且沿所述散热块侧表面延伸至所述基板下表面部分区域，具体包括：
将所述塑封料沿所述散热块侧表面填充至第一空腔内，并沿所述第一空腔填充至所述凹槽内。
作为本发明一实施方式的进一步改进，所述将所述塑封料沿所述散热块侧表面填充至第一空腔内，并沿所述第一空腔填充至所述凹槽内之后，还包括步骤：
去除所述第一支撑层和第二支撑层；
于所述凹槽远离所述通孔一侧的基板下表面部分区域处形成多个焊球，所述焊球在所述基板高度方向上的形成厚度大于所述第一支撑层的厚度。
本发明的有益效果在于：塑封料可沿通孔区域同时覆盖基板上表面和基板下表面部分区域，与基板之间形成一种部分包覆结构，增加基板和塑封料之间结合的牢固程度，且芯片贴装和基板加工分开完成，不会由于基板良率损失造成芯片浪费。
附图说明
图1为现有技术中的芯片散热封装结构示意图。
图2为本发明一实施方式中的芯片散热封装结构示意图。
图3为本发明一实施方式中的芯片散热封装结构制作流程示意图。
图4(a)～(h)为本发明一实施方式中的芯片散热封装结构制作步骤的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图2所示，为本发明一实施方式中的一种芯片散热封装结构，包括基板1、芯片2、散热块3和塑封体4。
基板1包括介质层11以及设置于介质层11上表面的第一绝缘层12和设置于介质层11下表面的第二绝缘层13，具体的，第一绝缘层12内设置有多个第一电性焊盘14，并且第一绝缘层12暴露出第一电性焊盘14的上表面，第二绝缘层13内设置有多个第二电性焊盘15，并且第二绝缘层13暴露出第二电性焊盘15的下表面，第一电性焊盘14和第二电性焊盘15均分别延伸至介质层11表面。
在本发明具体实施方式中，基板1为金手指铜基板，可适用于高频电路，导热性能较好，当然，在本发明其他一些实施方式中，基板1也可选用铜基板材料，比如镀银铜基板、喷锡铜基板、抗氧化铜基板等。
进一步的，基板1部分区域处设置有一通孔16，散热块3设置于通孔16内。在本发明具体实施方式中，通孔16为贯通于基板1表面的长方形结构，通孔16表面尺寸大于散热块3表面尺寸。当然，本发明对通孔16的具体形状和尺寸在此不作限制，只需保证放置于其内的散热块3侧面与基板1之间留有空隙，后续制作工艺中保证塑封料能够沿散热块3侧面穿过空隙即可。
具体的，散热块3的下表面低于基板1的下表面设置，用以将散热块3下沉于基板1下表面设置，保证散热块3后续能够完全贴装于外接电路板表面，使得散热块3的散热性能最优化。
芯片2设置于散热块3上表面，具体的，芯片2和散热块3之间还设置有一胶层5，用于将芯片2与散热块3固定在一起。芯片2通过焊线与第一绝缘层12内的第一电性焊盘14连接，从而实现芯片2与基板1之间的电性连接。
在本发明具体实施方式中，散热块3为铜块。当然，在本发明其他一些实施方式中，散热块3也可以为铝制散热块、或是铜铝复合散热块，或是其他既能够对芯片2起到一定支撑作用、又能够进行散热的材料。
塑封体4包覆基板1、芯片2和散热块3的上表面及侧表面，且沿散热块3侧表面延伸至基板1下表面部分区域，当然，覆盖于基板1下表面的塑封体4下表面与散热块3下表面处于同一高度。
塑封体4以环氧树脂为基体，添加有固化剂、偶联剂等添加剂组成的复合材料，当然，塑封体4的材料不限于此，可根据实际封装产品需求选用。
进一步的，在基板1未被塑封体4覆盖的下表面还设置有多个焊球6，焊球6为锡球。具体的，焊球6设置于第二电性焊盘15的下表面，用于实现基板1与外接电路板之间的电性连接。
更进一步的，在焊球6和通孔16之间的基板1下表面的部分区域设置有向基板1内部延伸的凹槽17，塑封体4沿基板1下表面延伸至凹槽17内，具体的，塑封体4还覆盖凹槽17与焊球6之间的基板下表面部分区域。
在本发明具体实施方式中，凹槽17朝基板1下表面延伸至介质层11下表面，凹槽17围绕通孔16设置，凹槽17内空间具体为一长方体结构。当然，凹槽17的设计不限于此，凹槽17朝基板1下表面也可延伸至介质层11内部，甚至延伸至基板1上表面，进一步增加凹槽17内壁与塑封料的接触面积。在本发明其他一些实施方式中，凹槽17内壁也可以为一圆弧面，增加后续工艺中填充于其内的塑封料与凹槽17内壁的摩擦力，或者，在朝向基板1下表面方向上，凹槽17内空间宽度越来越宽的结构设计，同样能够达到增加填充于其内的塑封料与凹槽17内壁的摩擦力。同样的，在本发明其他一些实施方式中，凹槽17也可以间隔围绕通孔16设置，本发明对于凹槽17的布局方式、凹槽17内部的具体结构、以及凹槽17的具体尺寸不作限制，可根据具体实际设计需求来调整。
更具体的，焊球6设置于凹槽17远离通孔16一侧的第二电性焊盘15下表面，并且，焊球6的下表面低于散热块3的下表面设置，防止此封装结构后续贴装于外接电路板时，焊球6无法焊接到电路板表面。本发明对于焊球6的具体尺寸不作限制，只需保证在将此封装结构焊接于外界电路板时，焊球6与外接电路板焊接的同时，散热块3也可贴装于外界电路板表面。
本发明通过在基板1下表面设置凹槽17，塑封体4可沿散热块3穿过通孔16填充至凹槽17内部，增强塑封体4与基板1之间的结合度，并且将散热块3作下沉于基板1下表面的设计，减小散热块3下表面与焊球6之间的高度差，以防止散热块3后续不能完全贴装于外接电路板的风险。
如图3所示，本发明还提供一种芯片散热封装结构的制作方法，包括步骤：
S1：提供一基板，于基板部分区域处制作一通孔。
S2：提供一散热块，将散热块放置于通孔内。
S3：提供一芯片，将芯片形成于散热块上表面，并与基板之间形成电性连接。
S4：提供塑封料，将塑封料覆盖所述基板、芯片和散热块的上表面及侧表面，且沿散热块侧表面延伸至基板下表面部分区域，形成塑封体。
在步骤S1中，提供一基板1，于基板1部分区域处制作一通孔16，具体包括：
如图4(a)所示，提供的基板1具体包括介质层11以及形成于介质层11上表面的第一绝缘层12和形成于介质层11下表面的第二绝缘层13，具体的，第一绝缘层12内形成有多个第一电性焊盘14，并且第一绝缘层12暴露出第一电性焊盘14的上表面，第二绝缘层13内形成有多个第二电性焊盘15，并且第二绝缘层13暴露出第二电性焊盘15的下表面，第一电性焊盘14和第二电性焊盘15均分别延伸至介质层11表面。
在本发明具体实施方式中，基板1为金手指铜基板，可适用于高频电路，导热性能较好，当然，在本发明其他一些实施方式中，基板1也可选用铜基板材料，比如镀银铜基板、喷锡铜基板、抗氧化铜基板等。
进一步的，在需要制作通孔16的基板1区域位置进行激光打孔，制作通孔16表面的具体尺寸可根据产品封装结构中使用的散热块3表面尺寸来定，制作的通孔16表面尺寸大于散热块3表面尺寸，同时能够保证后续塑封料能够沿散热块侧表面延伸至基板1下表面部分区域即可。在本发明其他实施方式中，也可在需要制作通孔16的基板1区域位置处形成相应结构的图案化金属层，再进行刻蚀，形成通孔16，此制作工艺为现有技术，本发明在此不作具体描述。
更进一步的，步骤S1具体还包括步骤：于制作形成的通孔16周侧，在基板1下表面形成一圈掩膜，制作形成凹槽17。该掩膜区域围绕通孔16设置，在本发明具体实施方式中，掩膜图案为长方形结构，光刻后制作形成内空间为长方体的凹槽17，凹槽17的形成深度与光刻参数有关，可根据需要具体调整。当然，在本发明其他的一些实施方式中，在通孔16周围区域设置的一圈掩膜也可为不连续的掩膜图案，可以是间隔分布的长方形结构掩膜，光刻制作形成围绕通孔16间隔分布的凹槽17，或者掩膜图案也可以为其他图形，本发明在此不作限制。
当然，这一步骤也跟根据产品实际封装需求单独设计制作加工，减小由于制作图4(a)中所示的基板1结构的良率问题而造成后续产品制作中芯片及制作材料的浪费。
在进行步骤S2之前，还包括步骤：
Sa：于凹槽17外侧的基板1下表面形成第一支撑层7，使第一支撑层7内形成的第一空腔71的内壁与凹槽17远离通孔16的侧壁之间预设一定距离d1，如图4(b)所示。
具体的，第一支撑层7为带有粘性的UV膜，在基板1下表面远离凹槽17的外侧区域覆盖一层UV膜形成第一支撑层7，第一支撑层7表面形成的第一空腔71的内壁与凹槽17远离通孔16一侧的侧壁之间预设一定距离d1，防止第一支撑层7遮挡住凹槽17区域，同时也有利于后续制作工艺中塑封料能够完全将凹槽17内部空间填充满。这里，本发明对第一空腔71的内壁与凹槽17远离通孔16一侧的侧壁之间预设的距离d1的具体数值不作限制，只需保证第一支撑层7不会遮挡凹槽17，同时保证后续工艺中塑封料能够完全将凹槽17内部空间填充满，又不影响在基板1下表面焊球即可。
更具体的，第一支撑层7的形成厚度可根据产品封装结构中散热块3需要下沉距离基板1下表面的高度决定，第一支撑层7的具体制作材料不局限于UV膜，在本发明的其他一些实施方式中，第一支撑层7的制作材料也可以为其他耐高温高压、且带有一定粘性的材料。
Sb：于第一支撑层7下方形成第二支撑层8，并使第二支撑层8覆盖第一空腔71下表面，如图4(c)所示。
具体的，第二支撑层8也为带有粘性的UV膜，在第一支撑层7下表面再覆盖一层UV膜，该UV膜为完整的一膜层，其不仅覆盖第一支撑层7下表面，还覆盖于第一空腔71下表面。第二支撑层8的具体形成厚度，本发明在此不作限制，只需能够在后续工艺制作中对散热块3和芯片2起到一定支撑力即可。同样的，第二支撑层8的具体制作材料也不局限于UV膜，在本发明的其他一些实施方式中，第二支撑层8的制作材料也可以为其他耐高温高压、且带有一定粘性的材料。
在步骤S2中，将散热块3放置于通孔16内，具体包括：
如图4(d)所示，将散热块3放置于第二支撑层8相对于通孔16区域的上表面，并使散热块3的侧表面与通孔16的内壁面留有一定距离d2，便于后续工艺中塑封料能够沿着散热块3延伸并顺利填充至凹槽17内。由于第二支撑层为带有一定粘性的UV膜，所以散热块3可直接固定放置于第二支撑层8上，无需使用其他胶类材料固定。本发明对散热块3的侧表面与通孔16的内壁面之间的距离d2具体数值不作限制，只需保证后续工艺中塑封料能够沿着散热块3延伸并顺利填充至凹槽17内即可。
在步骤S3中，将芯片2形成于散热块3上表面，并与基板1之间形成电性连接，具体包括：
如图4(e)所示，芯片2通过一胶层5固定形成于散热块3上方，可先在散热块3上方形成胶层5，再将芯片2固定在其上方，也可直接在芯片2下表面先形成一胶层5，再固定于散热块3上方，本发明对于此制作顺序不作限制。
具体的，在芯片2上表面形成焊线连接至基板1的第一电性焊盘14，实现芯片2与基板1之间的电性连接。
在步骤S4中，将塑封料覆盖基板1、芯片2和散热块3的上表面及侧表面，且沿散热块3侧表面延伸至基板1下表面部分区域，形成塑封体4，具体包括：
如图4(f)所示，提供以环氧树脂为基体，添加有固化剂、偶联剂等添加剂组成的复合材料作为塑封料，将塑封料填充于基板1上表面及通孔16内，沿着散热块3侧表面一直延伸至第一空腔71内，并沿第一空腔71填充至凹槽17内，直至将凹槽17内部填充完全，当然，塑封料于基板1上表面的形成厚度还需将芯片2与基板1之间的焊线覆盖塑封，形成稳定的封装结构。
在形成稳定的塑封体4之后，还包括步骤：
S5：去除第一支撑层7和第二支撑层8，如图4(g)所示。
在本发明具体实施方式中，第一支撑层7和第二支撑层8均选用UV膜，只需利用UV线照射图4(f)中封装结构带有UV膜的一侧，使UV膜粘性减弱，将UV膜撕掉即可。若第一支撑层7和第二支撑层8选用其他带有粘性的材料，则此步骤中可根据使用的不同材料采用不同的工艺将其去除即可。
S6：于凹槽17远离通孔16一侧的基板1下表面部分区域处形成多个焊球6，焊球6在基板1高度方向上的形成厚度大于第一支撑层7的厚度，如图4(h)。
具体的，在凹槽17远离通孔16一侧的第二电性焊盘15的下表面制作焊球6，用于将基板1焊接在外接电路板上。由于焊球6在基板1高度方向上的形成厚度大于第一支撑层7的厚度，所以制作形成的焊球6的下表面低于散热块3的下表面。本发明对于焊球6的具体尺寸不作限制，只需保证在将此封装结构焊接于外界电路板时，焊球6与外接电路板焊接的同时，散热块3也可贴装于外界电路板表面。
综上所述，本发明通过在基板下表面设置凹槽，塑封体可沿散热块侧表面穿过通孔填充至凹槽内部，增强塑封体与基板之间的结合度，并且将散热块作下沉于基板下表面的设计，减小散热块下表面与焊球之间的高度差，以防止散热块后续不能完全贴装于外接电路板的风险；同时，通过两次贴膜形成第一空腔，再将塑封料注入的制作方法，可改善塑封料在此封装结构中的填充效果，保证塑封料完全填充至凹槽内部；另外，制作本发明中基板结构和后续芯片封装的制作工艺可分开进行，减少因基板加工良率而造成的芯片及制作材料的浪费。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (13)

1.一种芯片散热封装结构，包括基板、芯片、散热块和塑封体，所述基板部分区域处设置一通孔，所述散热块设置于所述通孔内，所述芯片设置于所述散热块上表面，并与所述基板形成电性连接，其特征在于：
所述塑封体包覆所述基板、芯片和散热块的上表面及侧表面，且沿所述散热块侧表面延伸至所述基板下表面部分区域。
2.根据权利要求1所述的芯片散热封装结构，其特征在于，于所述基板未被所述塑封体覆盖的下表面还设置有多个焊球，在所述焊球和所述通孔之间的基板下表面的部分区域设置有向所述基板内部延伸的凹槽，所述塑封体沿所述基板下表面延伸至所述凹槽内。
3.根据权利要求2所述的芯片散热封装结构，其特征在于，所述凹槽围绕所述通孔设置。
4.根据权利要求3所述的芯片散热封装结构，其特征在于，所述塑封体还覆盖所述凹槽与所述焊球之间的基板下表面部分区域。
5.根据权利要求4所述的芯片散热封装结构，其特征在于，所述散热块下表面低于所述基板下表面设置。
6.根据权利要求5所述的芯片散热封装结构，其特征在于，所述焊球下表面低于所述散热块下表面设置。
7.根据权利要求1所述的芯片散热封装结构，其特征在于，所述散热块为铜块。
8.一种芯片散热封装结构的制作方法，其特征在于，所述制作方法包括步骤：
提供一基板，于所述基板部分区域处制作一通孔；
提供一散热块，将所述散热块放置于所述通孔内；
提供一芯片，将所述芯片形成于所述散热块上表面，并与所述基板之间形成电性连接；
提供塑封料，将所述塑封料覆盖所述基板、芯片和散热块的上表面及侧表面，且沿所述散热块侧表面延伸至所述基板下表面部分区域，形成塑封体。
9.根据权利要求8所述的芯片散热封装结构的制作方法，其特征在于，所述提供一基板，于所述基板部分区域处制作一通孔，具体还包括步骤：
于所述通孔周侧，在所述基板下表面形成一圈掩膜，制作形成所述凹槽。
10.根据权利要求9所述的芯片散热封装结构的制作方法，其特征在于，在所述提供一散热块之前，还包括步骤：
于所述凹槽外侧的基板下表面形成第一支撑层，使所述第一支撑层内形成的第一空腔的内壁与所述凹槽远离所述通孔一侧的侧壁之间预设一定距离；
于所述第一支撑层下方形成第二支撑层，并使所述第二支撑层覆盖所述第一空腔。
11.根据权利要求10所述的芯片散热封装结构的制作方法，其特征在于，所述将所述散热块放置于所述通孔内，具体包括：
将所述散热块固定放置于所述第二支撑层上表面，使所述散热块的侧表面与所述通孔的内壁面留有一定距离。
12.根据权利要求11所述的芯片散热封装结构的制作方法，其特征在于，所述提供塑封料，将所述塑封料覆盖所述基板、芯片和散热块的上表面及侧表面，且沿所述散热块侧表面延伸至所述基板下表面部分区域，具体包括：
将所述塑封料沿所述散热块侧表面填充至第一空腔内，并沿所述第一空腔填充至所述凹槽内。
13.根据权利要求12所述的芯片散热封装结构的制作方法，其特征在于，所述将所述塑封料沿所述散热块侧表面填充至第一空腔内，并沿所述第一空腔填充至所述凹槽内之后，还包括步骤：
去除所述第一支撑层和第二支撑层；
于所述凹槽远离所述通孔一侧的基板下表面部分区域处形成多个焊球，所述焊球在所述基板高度方向上的形成厚度大于所述第一支撑层的厚度。
CN202210917597.0A 2022-08-01 2022-08-01 芯片散热封装结构及其制作方法 Pending CN115241138A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210917597.0A CN115241138A (zh) 2022-08-01 2022-08-01 芯片散热封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210917597.0A CN115241138A (zh) 2022-08-01 2022-08-01 芯片散热封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115241138A true CN115241138A (zh) 2022-10-25

Family

ID=83676634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210917597.0A Pending CN115241138A (zh) 2022-08-01 2022-08-01 芯片散热封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115241138A (zh)

Similar Documents

Publication Publication Date Title
JP2844316B2 (ja) 半導体装置およびその実装構造
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
US20100025810A1 (en) Method and System for Secure Heat Sink Attachment on Semiconductor Devices with Macroscopic Uneven Surface Features
KR20000062265A (ko) 프린트배선판 및 그 제조방법
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
JP2017183521A (ja) 半導体装置及び半導体装置の製造方法
US10896882B2 (en) Electronic package having heat dissipating element and method for fabricating the same
KR100236889B1 (ko) 전자부품 탑재용 기판 및 그 제조방법
US20180090429A1 (en) Semiconductor device
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
CN111048478A (zh) 半导体设备封装、电子组合件和其制造方法
CN115241138A (zh) 芯片散热封装结构及其制作方法
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
CN210575932U (zh) 一种引线框架及封装结构
CN114038812A (zh) 半导体电路和半导体电路的制造方法
JP3101043B2 (ja) プラスチックｉｃチップキャリア及びその製造方法
CN216250701U (zh) 具散热器件的芯片封装结构
CN214848585U (zh) 封装基板及封装结构
CN216213383U (zh) 半导体电路
KR102535353B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100473336B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination