CN115240558B - 第一基板、显示面板及显示设备 - Google Patents

第一基板、显示面板及显示设备 Download PDF

Info

Publication number
CN115240558B
CN115240558B CN202210934287.XA CN202210934287A CN115240558B CN 115240558 B CN115240558 B CN 115240558B CN 202210934287 A CN202210934287 A CN 202210934287A CN 115240558 B CN115240558 B CN 115240558B
Authority
CN
China
Prior art keywords
substrate
source
drain
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210934287.XA
Other languages
English (en)
Other versions
CN115240558A (zh
Inventor
张俊
吴增华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210934287.XA priority Critical patent/CN115240558B/zh
Publication of CN115240558A publication Critical patent/CN115240558A/zh
Application granted granted Critical
Publication of CN115240558B publication Critical patent/CN115240558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例提供了一种第一基板、显示面板及显示设备。该第一基板包括衬底、栅极层、栅极绝缘层和多个防穿结构,多个防穿结构设置于第一源漏走线远离栅极绝缘层的一侧,防穿结构与第一源漏走线之间电绝缘,防穿结构用于与第二基板的隔垫物正对设置。本申请实施例通过在第一源漏走线远离栅极绝缘层的一侧设置多个防穿结构,而且防穿结构设置在与第二基板的隔垫物正对的位置,该防穿结构能够利于阻止隔垫物中突出的金属异物与第一源漏走线接触,能够防止金属异物与第一源漏走线发生短路,从而防穿结构有利于保护第一源漏走线,能够保证第一源漏走线的正常工作,进而能够消除显示面板出现的暗线不良,能够保证显示面板的发光性能。

Description

第一基板、显示面板及显示设备
技术领域
本申请涉及显示技术领域,具体而言,本申请涉及一种第一基板、显示面板及显示设备。
背景技术
显示面板具有亮度好、对比度高、功耗低、体积小和重量轻等优点。目前,为了降低显示面板的成本,需要降低对覆晶薄膜驱动芯片(COF IC)的需求量,有的显示面板中采用了双栅极(dual gate)走线的布局方式,该线路布局方式将源漏走线(例如数据线)布置于两根栅极走线(例如扫描线)之间。
但是,采用了双栅极走线的显示面板依旧容易出现暗线不良的问题。
发明内容
本申请针对现有方式的缺点,提出一种第一基板、显示面板及显示设备,用以解决现有技术存在的容易出现暗线不良的技术问题。
第一个方面,本申请实施例提供了一种第一基板,包括阵列排布的子像素和多个行走线区,所述行走线区包括任意相邻两行所述子像素之间的行走线区,所述第一基板包括:
衬底;
栅极层,设置于所述衬底的一侧,所述栅极层包括位于所述行走线区的两条栅极走线;
栅极绝缘层,设置于所述衬底和所述栅极层远离所述衬底的一侧;
源漏极层,设置于所述栅极绝缘层远离所述衬底的一侧,所述源漏极层包括设置于所述行走线区的第一源漏走线,所述第一源漏走线在所述衬底的正投影,与两条所述栅极走线在所述衬底的正投影不重叠;
多个防穿结构,设置于所述第一源漏走线远离所述栅极绝缘层的一侧,所述防穿结构与所述第一源漏走线之间电绝缘,所述防穿结构与第二基板的隔垫物正对设置;
在所述第一源漏走线的宽度方向上,所述防穿结构的尺寸大于所述第一源漏走线的尺寸。
可选地,所述防穿结构包括第一电极;所述第一基板包括所述子像素所在的发光区,所述发光区包括第二电极,所述第一电极与所述第二电极同层设置。
可选地,所述防穿结构包括绝缘结构和/或有机树脂结构。
可选地,所述源漏极层还包括多个薄膜晶体管的第一源漏电极和第二源漏电极,以及位于所述发光区的第二源漏走线;所述第一源漏走线在所述衬底上的正投影与所述栅极走线在所述衬底上的正投影平行,所述第一源漏走线的两端分别与所述薄膜晶体管的第一源漏电极连接;
所述第二源漏走线的一端与对应的所述薄膜晶体管的第二源漏电极连接。
可选地,覆盖所述栅极走线的所述栅极绝缘层远离所述栅极走线的一面,与所述第一源漏走线远离所述栅极绝缘层的一面平齐。
可选地,所述第一基板还包括半导体结构,所述半导体结构设置于所述第一源漏走线靠近所述栅极绝缘层的一侧,所述半导体结构在所述衬底上的正投影,落入两条所述栅极走线在所述衬底上的正投影之间的区域。
可选地,所述第一基板包括下述至少一项:
所述第一基板还包括钝化层,所述钝化层设置在所述源漏极层和所述栅极绝缘层的一侧;
所述第一源漏走线位于第一源漏层、第二源漏层和/或第三源漏层。
第二个方面,本申请实施例提供了一种显示面板,包括第二基板和第一个方面所述的第一基板,所述第二基板包括多个隔垫物,所述隔垫物与所述第一基板的防穿结构正对设置。
可选地,所述显示面板包括下述至少一项:
所述隔垫物在所述第一基板的衬底上的正投影,落入所述防穿结构在所述衬底上的正投影内;
所述第二基板还包括第三电极,所述第三电极设置于所述隔垫物远离所述防穿结构的一侧。
第三个方面,本申请实施例提供了一种显示设备,包括第二个方面所述的显示面板。
本申请实施例提供的技术方案带来的有益技术效果至少包括:
通过在第一源漏走线远离栅极绝缘层的一侧设置多个防穿结构,而且防穿结构设置在与第二基板的隔垫物正对的位置,该防穿结构能够缓冲从隔垫物探出的金属异物穿破的力,从而能够阻止金属异物与第一源漏走线接触,即防穿结构能够防止金属异物与第一源漏走线发生短路,有利于保护第一源漏走线,能够保证第一源漏走线中传输的电信号不受干扰,进而能够消除显示面板出现的暗线不良,能够保证显示面板的发光性能,能够提高显示面板的生产良率和客户的信赖度。
而且,本申请的第一源漏走线在衬底的正投影与两条栅极走线在衬底的正投影不重叠,包括了第一源漏走线在衬底的正投影在两条栅极走线在衬底的正投影之间的情况,能够有利于避免或减少第一源漏走线与栅极走线之间的寄生电容。
本申请附加的方面和优点将在下面的描述中部分给出,这些将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为本申请实施例提供的一种第一基板的相邻两行两列子像素、行走线区和列走线区的膜层结构俯视示意图;
图2为图1中CC处的膜层结构剖面示意图;
图3为本申请实施例提供的一种显示面板中第一基板与第二基板配合的膜层结构剖面示意图;
图4为本申请实施例提供的一种有金属异物的显示面板的膜层结构剖面示意图;
图5为一种相关技术中含单栅线的第一基板的相邻两行子像素和行走线区的膜层结构俯视示意图;
图6为另一种相关技术中含双栅线的第一基板的相邻两行子像素和行走线区的膜层结构俯视示意图;
图7为另一种相关技术中含图6中FF处的膜层结构剖面示意图。
附图标记说明:
1-第一基板;
11-衬底;
12-栅极层;121-栅极走线;
13-栅极绝缘层;
14-源漏极层;141-第一源漏走线;142-第一源漏电极;143-第二源漏电极;144-第二源漏走线;1441-第一部分;1442-第二部分;145-信号线;
15-防穿结构;
16-第二电极;
17-半导体结构;
18-钝化层;
2-第二基板;21-隔垫物;22-第三电极;23-色阻层;24-黑矩阵层;
3-显示面板;
A-行走线区;A-列走线区;B-发光区;C-虚线;D-金属异物;
4-显示面板;41-第一基板;411-衬底;412-栅极走线;413-源漏走线;414-钝化层;415-信号线;416-第一源漏电极;417-第二源漏电极;418-半导体结构;419-栅极绝缘层;42-第二基板;421-隔垫物;422-电极层;E-虚线框;F-虚线。
具体实施方式
下面结合本申请中的附图描述本申请的实施例。应理解,下面结合附图所阐述的实施方式,是用于解释本申请实施例的技术方案的示例性描述,对本申请实施例的技术方案不构成限制。
本技术领域技术人员可以理解,除非特意声明,这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是,本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件,但不排除实现为本技术领域所支持其他特征、信息、数据、步骤、操作、元件、组件和/或它们的组合等。这里使用的术语“和/或”指该术语所限定的项目中的至少一个,例如“A和/或B”可以实现为“A”,或者实现为“B”,或者实现为“A和B”。
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
本申请的研发思路包括:如图5所示,一种显示面板的第一基板包括多个薄膜晶体管,每个薄膜晶体管包括第一源漏电极416、第二源漏电极417和半导体结构418;第一基板包括阵列排布的子像素区和多个行走线区,行走线区包括任意相邻两行子像素之间的行走线区,任意一个行走线区包括一条栅极走线412,属于单栅极走线的布线方式。这种单栅极走线的显示面板内部需要较多的数量的覆晶薄膜驱动芯片(COF IC),导致生产单栅极走线的显示面板的成本较高,收益较低。
为了降低单栅显示面板的成本,需要降低COF IC的需求量,由此设计出包含双栅极走线的显示面板。如图6和图7所示,显示面板4的第一基板41包括依次层叠设置的栅极层、栅极绝缘层419和源漏层,其中栅极层包括栅极走线412,源漏层包括源漏走线413;以及第一基板41的一个走线区包括两条栅极走线412,该双栅极走线的显示面板4的COF IC的数量相比于单栅极走线的显示面板的COF IC的数量可以缩减一半,有效地降低成本和增加收益。
但是,在研究过程中发现,双栅极走线的显示面板4容易出现暗线不良的问题,下面介绍出现暗线不良问题的原理分析。具体地,显示面板4的第二基板42与第一基板41对盒时,第二基板42的隔垫物421与图6中第一基板41的虚线框E处正对设置。图7为图6中FF处的剖面结构示意图,如图7所示,第二基板42的电极层422的成分包括金属,在制备电极层422的过程中,容易产生金属异物D,且金属异物D突出于隔垫物421。由于金属异物D存在于隔垫物421的下方,在进行对盒之前的外观检测时判断为微小黑点,难以检查出金属异物D;而且金属异物D大部分存在于隔垫物421内部,金属异物D不容易脱落。
在对盒过程中,或者外力按压的过程中,金属异物D会持续穿透第一基板41的钝化层414,金属异物D与源漏走线413接触,从而发生短路,而第二基板42的电极层422往往与低电位的电极电连接,处于低电位,例如Vcom或Vss的电位等。原本在源漏走线413中正常传输的电信号(例如数据信号)被第二基板42的电极层422强制持续拉低至低电位,导致与源漏走线413电连接的驱动薄膜晶体管被强制输出最小灰度对应的驱动电流,导致对应的像素(中的发光单元)被强制显示黑色,从而导致显示面板4容易产生暗线不良的问题。
本申请提供的一种第一基板、显示面板及显示设备,旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。需要指出的是,下述实施方式之间可以相互参考、借鉴或结合,对于不同实施方式中相同的术语、相似的特征以及相似的实施步骤等,不再重复描述。
本申请实施例提供了一种第一基板1,该第一基板1包括阵列排布的子像素和多个行走线区A,行走线区A包括任意相邻两行子像素之间的行走线区,该第一基板1还包括多个列走线区A′,列走线区A′包括任意相邻两列子像素之间的列走线区,如图1所示为第一基板1的相邻两行两列的子像素、行走线区A和列走线区A′的膜层结构俯视示意图,如图2所示为图1中CC处的膜层结构剖面示意图。第一基板1包括:衬底11、栅极层12、栅极绝缘层13和多个防穿结构15。
栅极层12设置于衬底11的一侧,栅极层12包括位于行走线区A的两条栅极走线121。
栅极绝缘层13设置于衬底11和栅极层12远离衬底11的一侧。具体地,因栅极层12覆盖部分衬底11,则栅极绝缘层13覆盖在未被栅极层12覆盖的衬底11的一侧,以及栅极绝缘层13覆盖在栅极层12远离衬底11的一侧。
源漏极层14设置于栅极绝缘层13远离衬底11的一侧,源漏极层14包括设置于行走线区A的第一源漏走线141,第一源漏走线141在衬底11的正投影,与两条栅极走线121在衬底11的正投影不重叠。
多个防穿结构15设置于第一源漏走线141远离栅极绝缘层13的一侧,防穿结构15与第一源漏走线141之间电绝缘,防穿结构15与第二基板2的隔垫物21正对设置。
在第一源漏走线141的宽度方向上,防穿结构15的尺寸大于第一源漏走线141的尺寸。
因外观检测和AOI(Automated Optical Inspection,自动光学检测)无法有效拦检第二基板2的金属异物D,金属异物D容易穿破隔垫物21的内部,进而容易与第一基板的第一源漏走线连接而发生短路,造成显示面板显示不良的问题。
本实施例中,通过在第一源漏走线141远离栅极绝缘层13的一侧设置多个防穿结构15,防穿结构15设置在与第二基板2的隔垫物21正对的位置,该防穿结构15能够利于缓冲从隔垫物21探出的金属异物D穿破的力,从而能够阻止金属异物D与第一源漏走线141接触,即防穿结构15能够防止金属异物D与第一源漏走线141发生短路,有利于保护第一源漏走线141,能够保证第一源漏走线141中传输的电信号不受干扰,进而能够消除显示面板3出现的暗线不良,有利于保证显示面板3的发光性能,能够提高显示面板3的生产良率和客户的信赖度。
而且,第一源漏走线141在衬底11的正投影与两条栅极走线121在衬底11的正投影不重叠,包括了第一源漏走线141在衬底11的正投影在两条栅极走线121在衬底11的正投影之间的情况,则本申请的第一基板1为双栅极走线,该双栅极走线能够利于避免或减少第一源漏走线141与栅极走线121之间的寄生电容。
可选地,本申请的第一基板包括包含薄膜晶体管的基板,例如阵列基板;第二基板包括彩膜基板。
可选地,防穿结构15包括第一电极;第一基板1包括子像素所在的发光区B,发光区B包括第二电极16,第一电极与第二电极16同层设置。
需要说明的是,图1中A处为行走线区A,A′处为列走线区,B处为发光区B。
本实施例的可选实施方式中,防穿结构15可以为第一电极,第一电极和第二电极16同层制备,也就是说在制备第二电极16的同时,制备第一电极。本申请在制备过程中,无需增加额外的掩膜版工艺,对制备第二电极16的掩膜版进行改动即可,则本申请增加的第一电极能够利于防止金属异物D与第一源漏走线141发生短路的同时,能够保证成本和工艺难度不增加,即本申请的第一电极的制备工艺简单易操作。
具体地,第一电极的材料可以为透明电极材料,比如ITO(氧化铟锡),以及金属电极材料,比如金、银、铂、钯、铱及其合金。第二电极16的材料为透明电极材料,比如ITO(氧化铟锡)和导电聚合物(PEDOT)等。
可选地,防穿结构15包括绝缘结构和/或有机树脂结构。
本实施例的可选实施方式中,防穿结构15可以为绝缘结构、可以为有机树脂结构或者层叠设置的绝缘结构和有机树脂结构,因绝缘结构和有机树脂结构的成本较低,在保证能够防止金属异物D与第一源漏走线141发生短路的同时,能够有利于降低成本。
可选地,源漏极层14还包括位于列走线区A′的信号线145,信号线145为薄膜晶体管传递信号。
可选地,源漏极层14还包括多个薄膜晶体管的第一源漏电极142和第二源漏电极143,以及位于发光区B的第二源漏走线144;第一源漏走线141与栅极走线121平行,第一源漏走线141的两端分别与薄膜晶体管的第一源漏电极142连接。第二源漏走线144的一端与对应的薄膜晶体管的第二源漏电极143连接。
本实施例的可选实施方式中,显示面板3设置多个薄膜晶体管,源漏极层14包括薄膜晶体管的第一源漏电极142和第二源漏电极143,薄膜晶体管的第一源漏电极142通过第一源漏走线141连接,第二源漏走线144的一端与对应的薄膜晶体管的第二源漏电极143连接。当扫描线(栅极走线121)由低电位到高电位时,通过信号线145向薄膜晶体管输送信号,薄膜晶体管开启,使得发光区B的发光单元发光。
本实施例的可选实施方式中,第一基板中的薄膜晶体管的栅极走线121形成双栅极走线,该双栅极走线都与第一源漏走线141平行,也就是说,双栅极走线在衬底11上的正投影与第一源漏走线141在衬底11上的正投影平行,由此能够有利于避免第一源漏走线141与栅极走线121交叠形成的寄生电容,进而有利于增强显示面板的效能。
可选地,如图1所示,第二源漏走线144包括依次连接的第一部分1441和第二部分1442,第一部分1441与第二源漏电极143连接,第一部分1441的延伸方向,与第二部分1442的延伸方向,呈设计角度。
本实施例的可选实施方式中,第二源漏走线144的第一部分1441与第二部分1442呈设计角度,即第一部分1441与第二部分1442呈类似L形状。图1所示仅仅是本申请实施例的第二源漏走线144正投影形状的一个特例,实际上,基于显示面板的不同,本申请实施例的第二源漏走线144也可以采用其它正投影形状。
可选地,覆盖栅极走线121的栅极绝缘层13远离栅极走线121的一面,与第一源漏走线141远离栅极绝缘层13的一面平齐。
本实施例的可选实施方式中,覆盖栅极走线121的栅极绝缘层13远离栅极走线121的一面,与第一源漏走线141远离栅极绝缘层13的一面平齐,则钝化层18在随源漏极层14和栅极绝缘层13的一侧制备时,能够利于钝化层18更加平坦,从而有利于保证防穿结构15也更加平坦;在第二基板2的隔垫物21与第一基板1的防穿结构15对位时,能够利于隔垫物21对位更平稳,进而能够使得显示面板3的结构更稳定。
可选地,第一基板1还包括半导体结构17,半导体结构17设置于第一源漏走线141靠近栅极绝缘层13的一侧,半导体结构17在衬底11上的正投影,落入两条栅极走线121在衬底11上的正投影之间的区域。
本实施例的可选实施方式中,半导体结构17设置在第一源漏走线141靠近栅极绝缘层13的一侧,能够使得第一源漏走线141与栅极走线121的距离增大,能够有利于使得第一源漏走线141远离栅极绝缘层13的一面与栅极绝缘层13远离栅极走线121的一面平齐。
需要说明的是,半导体结构17的材料可以为氧化铟镓锌(IGZO)、掺杂P型的多晶硅或者有机共辘高分子材料,比如聚乙炔(PA)和聚噻吩(polythiophene)等。
可选地,第一基板1还包括钝化层18,钝化层18设置在源漏极层14和栅极绝缘层13的一侧。
本实施例的可选实施方式中,钝化层18起到绝缘的作用,以及在防穿结构15的基础上进一步保护第一源漏走线141。具体地,因栅极绝缘层13的一部分被源漏极层14覆盖,另一部分未被源漏极层14覆盖,则钝化层18设置在源漏极层14和未被源漏极层14覆盖的栅极绝缘层13远离衬底11的一侧,即钝化层18覆盖源漏极层14和露出于源漏极层14的栅极绝缘层13。
可选地,第一源漏走线141位于第一源漏层、第二源漏层和/或第三源漏层。
本实施例的可选实施方式中,源漏层可以包括第一源漏层、第二源漏层和/或第三源漏层,第一源漏走线141可以在第一源漏层、第二源漏层和第三源漏层中任何一层、两层或者三层中,能够增强第一基板1的适用性。
基于同一发明构思,本申请实施例提供了一种显示面板3,该显示面板3的膜层结构示意图如图3和图4所示,该显示面板3包括:第二基板2和上述实施例提供的第一基板1,第二基板2包括多个隔垫物21,隔垫物21与第一基板1的防穿结构15正对设置。
相关技术中,隔垫物21中的金属异物D容易穿破钝化层18,从而金属异物D与第一基板1中的第一源漏走线141连接,发生短路,导致显示面板3出现显示不良。
本实施例中,在第一基板1上增加防穿结构15,隔垫物21与防穿结构15正对设置,防穿结构15能够对金属异物D起到缓冲保护的作用,能够有效地降低金属异物D对钝化层18的破坏程度,进而能够防止金属异物D与第一源漏走线141发生短路,有利于减少按压线的发生比例,提供显示面板3的生产良率。
可选地,隔垫物21在第一基板1的衬底11上的正投影,落入防穿结构15在衬底11上的正投影内。
本实施例中,隔垫物21在第一基板1的衬底11上的正投影,落入防穿结构15在衬底11上的正投影内,即防穿结构15的面积比隔垫物21与防穿结构15的接触面积大,能够有利于抵抗从隔垫物21中突出的各种角度的金属异物D,更加有利于降低隔垫物21穿破钝化层18接触第一源漏走线141而造成压线的风险。
可选地,第二基板2还包括第三电极22,第三电极22设置于隔垫物21远离防穿结构15的一侧。
本实施例中,第三电极22设置于隔垫物21远离防穿结构15的一侧,在制备第三电极22时,容易存在大颗粒金属异物D顶破隔垫物21,金属异物D穿过隔垫物21对第一基板1造成破坏,从而本申请通过在第一基板1上增设防穿结构15,有利于阻挡隔垫物21的滑移致使金属异物D的脱落从而破坏第一基板1的其它膜层。
可选地,第二基板2还包括层叠设置的色阻层23和黑矩阵层24,色阻层23设置在第三电极22远离隔垫物21的一侧。
需要说明的是,第一基板1和第二基板2还可以包括其它膜层,只要是产品需要就可以制备,在此不限定第一基板1和第二基板2的其它具体膜层。
基于同一发明构思,本申请实施例提供了一种显示设备,该显示设备包括上述实施例提供的显示面板3。
本实施例中,该显示设备包括上述实施例提供的显示面板3,则该显示设备的有益效果也包括上述实施例提供的显示面板3,在此不再赘述。
基于同一发明构思,本申请实施例提供了一种第一基板的制备方法,制备步骤包括:
提供衬底11。
在衬底11的一侧制备栅极层12,具体地,在衬底11的一侧沉积栅极初始层,在栅极初始层远离衬底11的一侧涂覆光刻胶,经曝光、显影工艺使得光刻胶图案化,得到光刻胶结构,以光刻胶结构为掩膜对栅极初始层进行刻蚀,得到位于行走线区A的栅极走线121。
在栅极层12远离衬底11的一侧制备栅极绝缘层13。
在栅极绝缘层13远离衬底11的一侧制备半导体结构17,具体地,在栅极绝缘层13远离衬底11的一侧沉积半导体层,对半导体层进行图案化,得到位于行走线区A的半导体结构17,以及薄膜晶体管的半导体结构。
在半导体结构17远离栅极绝缘层13的一侧制备源漏极层14,具体地,在半导体结构17远离栅极绝缘层13的一侧沉积初始源漏极层,对初始源漏极层进行图案化,得到位于行走线区A的第一源漏走线141、位于列走线区A′的信号线145和位于发光区B的第二源漏走线144,以及薄膜晶体管的第一源漏电极142和第二源漏电极143。
在源漏极层14远离衬底11的一侧随形制备钝化层18。
在钝化层18远离衬底11的一侧制备防穿结构15。
一种可实行的方式为,防穿结构15为第一电极时,在制备发光区B的第二电极16的同时制备第一电极,具体地,在钝化层18远离衬底11的一侧沉积电极层,对电极层进行图案化,得到位于行走线区A的第一电极和位于发光区B的第二电极16。
本实施例中,在制备第一电极时,无需增加额外的掩膜版工艺,对制备第二电极16的掩膜版进行改动即可,则本申请增加的第一电极能够利于防止金属异物D与第一源漏走线141发生短路的同时,能够保证成本和工艺难度不增加,即本申请的第一电极的制备工艺简单易操作。
另一种可实行的方式为,防穿结构15为绝缘结构或有机树脂结构,在钝化层18远离衬底11的一侧沉积绝缘层或有机树脂层,对绝缘层或有机树脂层进行图案化,得到位于行走线区A的绝缘结构或有机树脂结构。
又一种可实行的方式为,防穿结构15为层叠设置的绝缘结构和有机树脂结构,在钝化层18远离衬底11的一侧依次沉积绝缘层和有机树脂层,对绝缘层和有机树脂层进行图案化,得到位于行走线区A的层叠设置的绝缘结构和有机树脂结构。
应用本申请实施例,至少能够实现如下有益效果:
1.本申请实施例通过在第一源漏走线远离栅极绝缘层的一侧设置多个防穿结构,而且防穿结构设置在与第二基板的隔垫物正对的位置,该防穿结构能够缓冲金属异物穿破的力,从而能够阻止金属异物与第一源漏走线接触,即防穿结构能够防止金属异物与第一源漏走线发生短路,有利于保护第一源漏走线,能够保证第一源漏走线的正常工作,进而能够消除显示面板出现的暗线不良,能够保证显示面板的发光性能,能够提高显示面板的生产良率和能够提高客户的信赖度。
2.本申请实施例提供的防穿结构可以为第一电极,第一电极和第二电极同层制备,也就是说在制备第二电极的同时,制备第一电极。本申请在制备过程中,无需增加额外的掩膜版工艺,对制备第二电极的掩膜版进行改动即可,则本申请增加的第一电极能够利于防止金属异物与第一源漏走线发生短路的同时,能够保证成本和工艺难度不增加,即本申请的第一电极的制备工艺简单易操作。
3.本申请实施例提供的显示面板设置多个薄膜晶体管,源漏极层包括薄膜晶体管的第一源漏电极和第二源漏电极,相邻两个薄膜晶体管的第一源漏电极通过第一源漏走线连接,第二源漏走线的一端与对应的薄膜晶体管的第二源漏电极连接。当扫描线(栅极走线)由低电位转为高电位时,通过信号线向薄膜晶体管输送信号,薄膜晶体管开启,使得发光区的发光单元发光。
本技术领域技术人员可以理解,本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地,具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地,现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中,词语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方向或位置关系,为基于附图所示的示例性的方向或位置关系,是为了便于描述或简化描述本申请的实施例,而不是指示或暗示所指的装置或部件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是,虽然附图的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤的实施顺序并不受限于箭头所指示的顺序。除非本文中有明确的说明,否则在本申请实施例的一些实施场景中,各流程中的步骤可以按照需求以其他的顺序执行。而且,各流程图中的部分或全部步骤基于实际的实施场景,可以包括多个子步骤或者多个阶段。这些子步骤或者阶段中的部分或全部可以在同一时刻被执行,也可以在不同的时刻被执行在执行时刻不同的场景下,这些子步骤或者阶段的执行顺序可以根据需求灵活配置,本申请实施例对此不限制。
以上所述仅是本申请的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请的方案技术构思的前提下,采用基于本申请技术思想的其他类似实施手段,同样属于本申请实施例的保护范畴。

Claims (10)

1.一种第一基板,其特征在于,包括阵列排布的子像素和多个行走线区,所述行走线区包括任意相邻两行所述子像素之间的行走线区,所述第一基板包括:
衬底;
栅极层,设置于所述衬底的一侧,所述栅极层包括位于所述行走线区的两条栅极走线;
栅极绝缘层,设置于所述栅极层远离所述衬底的一侧;
源漏极层,设置于所述栅极绝缘层远离所述衬底的一侧,所述源漏极层包括设置于所述行走线区的第一源漏走线,所述第一源漏走线在所述衬底的正投影,与两条所述栅极走线在所述衬底的正投影不重叠;
多个防穿结构,设置于所述第一源漏走线远离所述栅极绝缘层的一侧,所述防穿结构与所述第一源漏走线之间电绝缘,所述防穿结构与第二基板的隔垫物正对设置;
在所述第一源漏走线的宽度方向上,所述防穿结构的尺寸大于所述第一源漏走线的尺寸。
2.根据权利要求1所述的第一基板,其特征在于,所述防穿结构包括第一电极;所述第一基板包括所述子像素所在的发光区,所述发光区包括第二电极,所述第一电极与所述第二电极同层设置。
3.根据权利要求1所述的第一基板,其特征在于,所述防穿结构包括绝缘结构和/或有机树脂结构。
4.根据权利要求2所述的第一基板,其特征在于,所述源漏极层还包括多个薄膜晶体管的第一源漏电极和第二源漏电极,以及位于所述发光区的第二源漏走线;所述第一源漏走线在所述衬底上的正投影与所述栅极走线在所述衬底上的正投影平行,所述第一源漏走线的两端分别与所述薄膜晶体管的第一源漏电极连接;
所述第二源漏走线的一端与对应的所述薄膜晶体管的第二源漏电极连接。
5.根据权利要求4所述的第一基板,其特征在于,覆盖所述栅极走线的所述栅极绝缘层远离所述栅极走线的一面,与所述第一源漏走线远离所述栅极绝缘层的一面平齐。
6.根据权利要求1所述的第一基板,其特征在于,所述第一基板还包括半导体结构,所述半导体结构设置于所述第一源漏走线靠近所述栅极绝缘层的一侧,所述半导体结构在所述衬底上的正投影,落入两条所述栅极走线在所述衬底上的正投影之间。
7.根据权利要求1所述的第一基板,其特征在于,包括下述至少一项:
所述第一基板还包括钝化层,所述钝化层设置在所述源漏极层和所述栅极绝缘层的一侧;
所述第一源漏走线位于第一源漏层、第二源漏层和/或第三源漏层。
8.一种显示面板,其特征在于,包括第二基板和权利要求1-7任一所述的第一基板,所述第二基板包括多个隔垫物,所述隔垫物与所述第一基板的防穿结构正对设置。
9.根据权利要求8所述的显示面板,其特征在于,包括下述至少一项:
所述隔垫物在所述第一基板的衬底上的正投影,落入所述防穿结构在所述衬底上的正投影内;
所述第二基板还包括第三电极,所述第三电极设置于所述隔垫物远离所述防穿结构的一侧。
10.一种显示设备,包括权利要求8-9中任一所述的显示面板。
CN202210934287.XA 2022-08-04 2022-08-04 第一基板、显示面板及显示设备 Active CN115240558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210934287.XA CN115240558B (zh) 2022-08-04 2022-08-04 第一基板、显示面板及显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210934287.XA CN115240558B (zh) 2022-08-04 2022-08-04 第一基板、显示面板及显示设备

Publications (2)

Publication Number Publication Date
CN115240558A CN115240558A (zh) 2022-10-25
CN115240558B true CN115240558B (zh) 2023-12-29

Family

ID=83678375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210934287.XA Active CN115240558B (zh) 2022-08-04 2022-08-04 第一基板、显示面板及显示设备

Country Status (1)

Country Link
CN (1) CN115240558B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105404040A (zh) * 2015-12-31 2016-03-16 武汉华星光电技术有限公司 触控式液晶面板以及液晶显示器
CN107066145A (zh) * 2017-03-02 2017-08-18 京东方科技集团股份有限公司 触控屏、触控显示装置以及显示驱动方法
WO2021258531A2 (zh) * 2020-06-24 2021-12-30 武汉华星光电技术有限公司 显示面板及显示装置
WO2022011779A1 (zh) * 2020-07-16 2022-01-20 武汉华星光电半导体显示技术有限公司 显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105404040A (zh) * 2015-12-31 2016-03-16 武汉华星光电技术有限公司 触控式液晶面板以及液晶显示器
CN107066145A (zh) * 2017-03-02 2017-08-18 京东方科技集团股份有限公司 触控屏、触控显示装置以及显示驱动方法
WO2021258531A2 (zh) * 2020-06-24 2021-12-30 武汉华星光电技术有限公司 显示面板及显示装置
WO2022011779A1 (zh) * 2020-07-16 2022-01-20 武汉华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
CN115240558A (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
US20220310742A1 (en) Display panel and electronic device
US11925079B2 (en) Display panel and display device
CN107145014B (zh) 显示面板和显示面板的制造方法
US20190198799A1 (en) Top-Emissive Organic Light-Emitting Diode Display
CN103649889A (zh) 显示装置
CN1725910B (zh) 电光学装置以及电子机器
CN103227177B (zh) 像素结构
CN108461530A (zh) 一种阵列基板和显示装置
JP2008070873A (ja) 平板表示装置
CN102956672A (zh) 显示装置及其制造方法
US11758770B2 (en) Display panel and display device with pixel electrode overlapping transparent wires configured to reduce laser-etching damage
CN100568513C (zh) 薄膜晶体管阵列面板
WO2021121095A1 (zh) 阵列基板、显示面板及显示装置
CN111863885A (zh) 一种待切割显示面板、显示面板的制作方法及显示装置
CN210271564U (zh) 显示基板和显示装置
CN214313208U (zh) 一种拼接屏
CN106098709B (zh) 阵列基板、显示装置
CN100477170C (zh) 电光装置的制造方法
CN115240558B (zh) 第一基板、显示面板及显示设备
CN110112160B (zh) 一种阵列基板及其制备方法、显示装置
CN115311975A (zh) 一种显示面板及显示装置
CN111508369B (zh) 显示面板和显示装置
US20220328597A1 (en) Display substrate and display device
CN106847831A (zh) 薄膜晶体管阵列基板及其制造方法
KR20180076744A (ko) 어레이 기판 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100015 No. 10, Jiuxianqiao Road, Beijing, Chaoyang District

Applicant after: BOE TECHNOLOGY GROUP Co.,Ltd.

Applicant after: Chengdu BOE Display Technology Co.,Ltd.

Address before: 100015 No. 10, Jiuxianqiao Road, Beijing, Chaoyang District

Applicant before: BOE TECHNOLOGY GROUP Co.,Ltd.

Applicant before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant