CN115224188A - 一种磁存储器及其制备方法 - Google Patents

一种磁存储器及其制备方法 Download PDF

Info

Publication number
CN115224188A
CN115224188A CN202210814026.4A CN202210814026A CN115224188A CN 115224188 A CN115224188 A CN 115224188A CN 202210814026 A CN202210814026 A CN 202210814026A CN 115224188 A CN115224188 A CN 115224188A
Authority
CN
China
Prior art keywords
dielectric layer
layer
tunnel junction
magnetic tunnel
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210814026.4A
Other languages
English (en)
Inventor
陈文静
孙慧岩
李淑慧
李丹丹
曹凯华
刘宏喜
王戈飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Haicun Microelectronics Co ltd
Original Assignee
Zhizhen Storage Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhizhen Storage Beijing Technology Co ltd filed Critical Zhizhen Storage Beijing Technology Co ltd
Priority to CN202210814026.4A priority Critical patent/CN115224188A/zh
Publication of CN115224188A publication Critical patent/CN115224188A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开了一种磁存储器及其制备方法,涉及电子领域,该磁存储器包括:金属填充塞层以及设置在金属填充塞层上方的第一介质层和磁隧道结,第一介质层设置于金属填充塞层以及磁隧道结之间,第一介质层与所述磁隧道结的接触面粗糙度小于金属填充塞层表面粗糙度。可见,第一方面,通过在金属填充塞层与磁隧道结之间引入粗糙度更小的第一介质层,使磁隧道结与下方的接触结构连接可靠性更好。第二方面,在后续对磁隧道结图形化过程中,避免了刻蚀接触磁隧道结与金属填充塞层的连接面,降低了后续图形化工艺对于器件可靠性的影响,以此提高了磁存储器的可靠性。

Description

一种磁存储器及其制备方法
技术领域
本发明实施例涉及电子领域,特别是一种磁存储器及其制备方法。
背景技术
随着新兴存储器研发工艺的不断发展成熟,自旋轨道矩磁存储器(SOT-MRAM,SpinOrbit Torque-Magnetic Access Memory)得到越发广泛的应用。在SOT-MRAM中,存储单元的主要结构为磁隧道结(MTJ,Magnetic Tunnel Junction)。由于在SOT-MRAM的制备过程中,MTJ的重金属层需要构建在后道通孔工艺的金属塞层之上,因此,需要保证磁隧道结的重金属层以及金属塞层之间的连接可靠性。另外、由于MTJ的典型膜层结构的较材料薄膜层厚度为埃米量级,因此MTJ性能受衬底粗糙度影响极大。鉴于此,金属填充塞层界面需满足极低粗糙度、材料与MTJ膜层匹配等要求,以使SOT-MRAM器件品质达到需求标准。
在现有的SOT-MRAM的制备过程中,常采用化学机械抛光(CMP,ChemicalMechanical Polishing)的方式降低金属塞层的填充塞表面及介质的粗糙度等指标,来满足磁隧道结的重金属层以及金属塞之间的连接可靠性及MTJ性能的指标需求。但是,在此过程中对CMP的工艺能力需求较高,并且缺少在线粗糙度测量监控机台,CMP工艺质量控制过程难度较大。
发明内容
本发明实施例提供一种磁存储器及其制备方法,可以降低金属塞与磁隧道结的重金属层之间的粗糙度进而提升磁隧道结的重金属层与金属塞之间的连接可靠性。
为了解决上述问题,本发明的第一方面提出了一种磁存储器包括:
金属填充塞层以及设置在金属填充塞层上方的第一介质层和磁隧道结,所述第一介质层设置于金属填充塞层以及磁隧道结之间,所述第一介质层与所述磁隧道结的接触面粗糙度小于所述金属填充塞层表面粗糙度。
在一些实施例中,所述第一介质层由以下至少一种材料得到,包括:氧化硅单质、氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。这样,可以使所述金属填充塞与所述第三介质层接触面的粗糙度满足需求,并且可以使所述磁隧道结器件功能不受影响。
在一些实施方式中,所述第一介质层厚度为0.2~500纳米,所述第一介质层与所述磁隧道结的接触面粗糙度小于0.2纳米。这样,可以使所述金属填充塞与所述第三介质层接触面的粗糙度满足需求,并且可以使所述磁隧道结器件性能不受影响。
在一些实施方式中,所述磁存储器还包括第二介质层,所述第二介质层设置于所述磁隧道结上方,所述第二介质层用于增强所述磁隧道结的膜层结构可靠性参数。这样,可以增强所述MTJ的磁性指标达到需求,并且使MTJ膜层材料不被氧化破坏。
在一些实施方式中,所述第二介质层由以下至少一种材料得到,包括:氧化硅单质、
氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。这样,使所述磁隧道结器件性能不受后续工艺影响。
在一些实施方式中,所述第二介质层厚度为1~1000纳米。
在一些实施方式中,所述磁存储器还包括第三介质层,所述第三介质层设置于所述第二介质层之上,所述第二介质层用于增强所述磁隧道结的膜层结构可靠性参数以及平坦度参数。
在一些实施方式中,所述第三介质层由以下至少一种材料得到,包括:氧化硅单质、氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。这样,可以增强所述MTJ可靠性参数,并且可以使所述磁隧道结器件性能不受后续工艺影响。
在一些实施方式中,所述第三介质层厚度为100~3000纳米。
在本申请的第二方面,还提供了一种磁存储器的制备方法,
适用于磁存储器,所述磁存储器包括第一介质层,所述方法包括:
在预先设置的金属填充塞上方构建所述第一介质层;
依据预设规则对所述第一介质层图形化,得到目标第一介质层;
在所述目标第一介质层上方构建磁隧道结。
在一些实施方式中,所述在预设的金属充塞上方构建所述第一介质层,实现方式包括:由以下至少一种材料淀积得到,包括:氧化硅单质、氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。
在一些实施方式中,所述在所述目标第一介质层上方构建磁隧道结之后,所述方法还包括:
在所述磁隧道结上表面构建第二介质层;
在所述第二介质层上表面构建第三介质层。
在一些实施方式中,所述在所述磁隧道结上表面构建第二介质层实现方式包括:由以下至少一种材料淀积得到,包括:氧化硅单质、氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。
在一些实施方式中,所述在所述第二介质层上表面构建第三介质层,实现方式包括:由以下至少一种材料淀积得到,包括:氧化硅单质、氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。
在一些实施例中,所述磁隧道结制备过程,还包括以下两种工艺:光刻和刻蚀。
本发明的实施例提供了一种磁存储器及其制备方法,所述金属填充塞层以及设置在金属填充塞层上方的第一介质层和磁隧道结,所述第一介质层设置于金属填充塞层以及磁隧道结之间,所述第一介质层与所述磁隧道结的接触面粗糙度小于所述金属填充塞层的表面粗糙度。其中,第一方面,通过在金属填充塞层与磁隧道结之间引入粗糙度更小的第一介质层,使磁隧道结与下方的接触结构连接可靠性更好。第二方面,在后续对于磁隧道结图形化的过程中,避免了刻蚀接触磁隧道结与金属填充塞的连接面,进一步降低了后续图像化工艺对于器件可靠性的影响,以此提高了磁存储器的可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例。
图1为根据本申请一实施方式的磁存储器结构示意图;
图2为根据本申请一实施方式的磁存储器制备方法流程示意图。
具体实施方式
为使得本申请的发明目的、特征、优点能够更加的明显和易懂,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本申请一部分实施例,而非全部实施例。基于本申请中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本领域技术人员可以理解,本申请中的“第一”、“第二”等术语仅用于区别不同设备、模块或参数等,既不代表任何特定技术含义,也不表示它们之间的必然逻辑顺序。
本发明的实施例提供了一种磁存储器及其制备方法,所述金属填充塞层以及设置在金属填充塞层上方的第一介质层和磁隧道结,所述第一介质层设置于金属填充塞层以及磁隧道结之间,所述第一介质层与所述磁隧道结的接触面粗糙度小于所述金属填充塞层表面粗糙度。其中,第一方面,通过在金属填充塞层与磁隧道结之间引入粗糙度更小的第一介质层,使磁隧道结与下方的接触结构连接可靠性更好。第二方面,在后续对于磁隧道结图形化的过程中,避免了刻蚀接触磁隧道结与金属填充塞的连接面,进一步降低了后续图像化工艺对于器件可靠性的影响,以此提高了磁存储器的可靠性。
随着新兴存储器研发工艺的不断发展成熟,自旋轨道矩磁存储器(SOT-MRAM,SpinOrbit Torque-Magnetic Access Memory)得到越发广泛的应用。在SOT-MRAM中,存储单元的主要结构为磁隧道结(MTJ,Magnetic Tunnel Junction)。由于在SOT-MRAM的制备过程中,MTJ的重金属层需要构建在后道通孔工艺的金属塞层之上,因此,需要保证磁隧道结的重金属层以及金属塞层之间的连接可靠性。另外、由于MTJ的典型膜层结构的较材料薄膜层厚度为埃米量级,因此MTJ性能受衬底粗糙度影响极大。鉴于此,金属填充塞层界面需满足极低粗糙度、材料与MTJ膜层匹配等要求,以使SOT-MRAM器件品质达到需求标准。
在现有的SOT-MRAM的制备过程中,常采用化学机械抛光(CMP,ChemicalMechanical Polishing)的方式降低金属塞层的填充塞表面及介质的粗糙度等指标,来满足磁隧道结的重金属层以及金属塞之间的连接可靠性及MTJ性能的指标需求。但是,在此过程中对CMP的工艺能力需求较高,并且缺少在线粗糙度测量监控机台,CMP工艺质量控制过程难度较大。
示例性的,在标准半导体后道制程中,常需要对半导体器件进行通孔工艺,并且对所构建的通孔具有较大的深宽比需求。这样,现阶段的CMP工艺难以兼备对金属塞层的填充塞表面及介质层同时低粗糙度打磨的需求。
通常的,常规SOT-MRAM的核心结构包括:自下而上的重金属层,自由层,非磁性势垒层,固定层,反铁磁耦合层,钉扎层和覆盖层,其中固定层,非磁性势垒层以及自由层构成了磁隧道结。其中各层的厚度量级仅为纳米或埃米量级,并且,MTJ的性能与各膜层的厚度参数直接相关。因此,在半导体器件进行CMP工艺时,若CMP精度工艺不足,将直接影响MTJ器件的性能参数,进而影响所在磁存储器的可靠性参数。
在本申请的一个实施例中,为保证在半导体后道工艺制程中MTJ不会受到CMP精度带来的负向影响,并且保证MTJ中重金属层与半导体后道工艺制程中的金属填充塞层接触面的粗糙度要求。
如图1所示的磁存储器结构示意图,
所述磁存储器包括:
金属填充塞层以及设置在金属填充塞层上方的第一介质层和磁隧道结,所述第一介质层设置于金属填充塞层以及磁隧道结之间,所述第一介质层与所述磁隧道结的接触面粗糙度小于所述金属填充塞层表面粗糙度。这样,避免了金属填充塞层粗糙度对于MTJ性能的负向影响。
在本申请的一个实施例中,为使所述金属填充塞与所述第一介质层接触面的粗糙度满足需求,并且可以使所述磁隧道结器件功能不受影响。,对所述第一介质层构建材料进行了筛选限定。
可选的,所述第一介质层由以下至少一种材料得到,包括:氧化硅单质、氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。
在本申请的一个实施方式中,为保证所述金属填充塞与所述第一介质层接触面的粗糙度满足需求,,并且可以使所述磁隧道结器件功能不受影响。所述第一介质层厚度为0.2~500纳米,所述第一介质层与所述磁隧道结的接触面粗糙度小于0.2纳米。
在本申请的一个实施方式中,如图1所示,所述磁存储器还包括第二介质层,所述第二介质层设置于所述磁隧道结上方,所述第二介质层用于增强所述磁隧道结的膜层结构可靠性参数。
可选的,所述第二介质层由以下至少一种材料得到,包括:氧化硅单质、氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。
可选的,所述第二介质层厚度为1~1000纳米。
可选的,所述磁存储器还包括第三介质层,所述第三介质层设置于所述第二介质层之上,所述第二介质层用于增强所述磁隧道结的膜层结构可靠性参数以及平坦度参数,使MTJ性能不受后续工艺影响。
可选的,所述第三介质层由以下至少一种材料得到,包括:氧化硅单质、氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。
可选的,所述第三介质层厚度为100~3000纳米
可选的,后续对上述生产的膜堆进行光刻和刻蚀等操作得到完整器件。
在本申请的另一个实施例中,还介绍了一种磁存储器的制备方法,适用于磁存储器,所述磁存储器包括第一介质层,具体如图2所示,
所述方法包括:
在预先设置的金属填充塞层上方构建所述第一介质层;
依据预设规则对所述第一介质层图形化,得到目标第一介质层;
在所述目标第一介质层上方构建磁隧道结。
可选的,所述在预设的金属充塞层上方构建所述第一介质层,实现方式包括:由以下至少一种材料淀积得到,包括:氧化硅单质、氮化硅单质以及掺杂的氧化硅和氮化硅。
可选的,所述在所述目标第一介质层上方构建磁隧道结之后,所述方法还包括:
在所述磁隧道结上表面构建第二介质层;
在所述第二介质层上表面构建第三介质层。
可选的,所述在所述磁隧道结上表面构建第二介质层实现方式包括:由以下至少一种材料淀积得到,包括:氧化硅单质、氮化硅单质以及掺杂的氧化硅和氮化硅。
可选的,所述在所述第二介质层上表面构建第三介质层,实现方式包括:由以下至少一种材料淀积得到,包括:氧化硅单质、氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。
可选的,所述在所述目标第一介质层上方构建磁隧道结包括:通过溅射方式实现所述磁隧道结的构建。
其中,溅射工艺是一种以一定能量的粒子(粒子或中性原子、分子)轰击固体表面,使固体近表面的原子或分子获得足够大的能量而最终逸出固体表面的工艺,溅射工艺只可在一定的真空状态下进行,此处所述混合式重金属层生长构建可选溅射工艺,但并非局限于此方案,其它模式同样可适用。
可选的,所述磁隧道结构建的方法包括:
构建自旋轨道矩层;
在所述自旋轨道矩层之上构建自由层;
在所述自由层之上构建隧穿层;
在所述隧穿层之上构建参考层;
在所述参考层之上构建钉扎层;
在所述钉扎层之上构建覆盖层,所述覆盖层用于提高所述磁隧道结可靠性参数,并为所述磁隧道结提供引线接口。
可选的,所述通过建设方式实现所述自旋轨道转矩层的构建,包括:使用以下至少一种材料用于实现所述诱导层的构建,材料包括:钨、铂以及钽。
可选的,所述自旋轨道转矩层构建厚度为1~30纳米。
可选的,所述在所述自旋轨道矩层之上构建自由层以及所述在所述隧穿层之上构建参考层,实现方式包括:使用以下至少一种材料进行溅射得到,材料包括:钴铁硼合金、钴化铁合金以及钴。
可选的,所述自由层厚度为0.1~0.5纳米。
可选的,所述在所述自由层之上构建隧穿层的实现方式还包括:
使用以下至少一种材料进行溅射得到,材料包括:氧化镁以及氧化铝。
可选的,所述覆盖层提供的引线接口,可用于调控所述磁存储器功能性参数。
本发明的实施例提供了一种磁存储器及其制备方法,所述金属填充塞层以及设置在金属填充塞层上方的第一介质层和磁隧道结,所述第一介质层设置于金属填充塞层以及磁隧道结之间,所述第一介质层与所述磁隧道结的接触面粗糙度小于所述金属填充塞层表面粗糙度。其中,第一方面,通过在金属填充塞层与磁隧道结之间引入粗糙度更小的第一介质层,使磁隧道结与下方的接触结构连接可靠性更好。第二方面,在后续对于磁隧道结图形化的过程中,避免了刻蚀接触磁隧道结与金属填充塞的连接面,进一步降低了后续图像化工艺对于器件可靠性的影响,以此提高了磁存储器的可靠性。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种磁存储器,其特征在于,所述磁存储器包括:
金属填充塞层以及设置在金属填充塞层上方的第一介质层和磁隧道结,所述第一介质层设置于金属填充塞层以及磁隧道结之间,所述第一介质层与所述磁隧道结的接触面粗糙度小于所述金属填充塞层表面粗糙度。
2.根据权利要求1所述的磁存储器,其特征在于,所述第一介质层由以下至少一种材料得到,包括:氧化硅单质、氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。
3.根据权利要求1所述的磁存储器,其特征在于,所述第一介质层厚度为0.2~500纳米,所述第一介质层与所述磁隧道结的接触面粗糙度小于0.2纳米。
4.根据权利要求1所述的磁存储器,其特征在于,所述磁存储器还包括第二介质层,所述第二介质层设置于所述磁隧道结上方,所述第二介质层用于增强所述磁隧道结的膜层结构可靠性参数。
5.根据权利要求4所述的磁存储器,其特征在于,所述第二介质层由以下至少一种材料得到,包括:氧化硅单质、氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。
6.根据权利要求4所述的磁存储器,其特征在于,所述第二介质层厚度为1~1000纳米。
7.根据权利要求1或4所述的磁存储器,其特征在于,所述磁存储器还包括第三介质层,所述第三介质层设置于所述第二介质层之上,所述第二介质层用于增强所述磁隧道结的膜层结构可靠性参数以及平坦度参数。
8.根据权利要求7所述的磁存储器,其特征在于,所述第三介质层由以下至少一种材料得到,包括:氧化硅单质、氮化硅单质、氧化硅掺杂物和氮化硅掺杂物,所述氧化硅掺杂物由氧化硅及以下至少一种材料得到,包括:氟、磷以及氮,所述氮化硅掺杂物由氮化硅及以下至少一种材料得到,包括:氟、磷以及氮。
9.根据权利要求7所属的磁存储器,其特征在于,所述第三介质层厚度为100~3000纳米。
10.一种磁存储器的制备方法,其特征在于,适用于磁存储器,所述磁存储器包括第一介质层,所述方法包括:
在预先设置的金属填充塞层上方构建所述第一介质层;
依据预设规则对所述第一介质层图形化,得到目标第一介质层;
在所述目标第一介质层上方构建磁隧道结。
CN202210814026.4A 2022-07-12 2022-07-12 一种磁存储器及其制备方法 Pending CN115224188A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210814026.4A CN115224188A (zh) 2022-07-12 2022-07-12 一种磁存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210814026.4A CN115224188A (zh) 2022-07-12 2022-07-12 一种磁存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN115224188A true CN115224188A (zh) 2022-10-21

Family

ID=83612372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210814026.4A Pending CN115224188A (zh) 2022-07-12 2022-07-12 一种磁存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN115224188A (zh)

Similar Documents

Publication Publication Date Title
KR20090014958A (ko) 자기 기억 장치의 제조 방법 및 자기 기억 장치
US9660183B2 (en) Integration of spintronic devices with memory device
US7045368B2 (en) MRAM cell structure and method of fabrication
US7476329B2 (en) Methods for contacting conducting layers overlying magnetoelectronic elements of MRAM devices
US8563225B2 (en) Forming a self-aligned hard mask for contact to a tunnel junction
WO2006049780A2 (en) Magnetoresistive random access memory device structures and methods for fabricating the same
US20030224260A1 (en) Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs
US8546151B2 (en) Method for manufacturing magnetic storage device and magnetic storage device
US6261893B1 (en) Method for forming a magnetic layer of magnetic random access memory
CA2711305A1 (en) Memory cell and method of forming a magnetic tunnel junction (mtj) of a memory cell
JP2009043831A5 (zh)
EP3504739B1 (en) Josephson junction superconductor device interconnect
WO2022179418A1 (zh) 一种超导电路制备方法及一种超导量子芯片
WO2004114334A2 (en) Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
EP4088321B1 (en) Superconductor structure with normal metal connection to a resistor and method of making the same
CN111564410B (zh) 一种提高后段金属线通孔的工艺窗口的方法
CN115224188A (zh) 一种磁存储器及其制备方法
JP2003124445A (ja) 磁性記憶装置とその製造方法
DE112021005963T5 (de) Einheit mit doppeltem magnetischen tunnelübergang
CN108735893B (zh) 一种磁性随机存储器底电极接触及其形成方法
CN113809117A (zh) 半导体元件及其制作方法
CN113053941A (zh) 半导体结构及其形成方法
CN112951981A (zh) 半导体结构及其形成方法
CN112133822A (zh) 自对准的mram底电极制备方法
CN112133820A (zh) Mram底电极的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20231222

Address after: Room 1605, Building 1, No. 117 Yingshanhong Road, Huangdao District, Haidian District, Beijing

Applicant after: Qingdao Haicun Microelectronics Co.,Ltd.

Address before: 100191 A03, 10th floor, No. 6 Zhichun Road (Jinqiu International Building), Haidian District, Beijing

Applicant before: Zhizhen storage (Beijing) Technology Co.,Ltd.