CN115223516A - 图形渲染与lcd驱动一体化芯片及相关方法和设备 - Google Patents
图形渲染与lcd驱动一体化芯片及相关方法和设备 Download PDFInfo
- Publication number
- CN115223516A CN115223516A CN202211141729.1A CN202211141729A CN115223516A CN 115223516 A CN115223516 A CN 115223516A CN 202211141729 A CN202211141729 A CN 202211141729A CN 115223516 A CN115223516 A CN 115223516A
- Authority
- CN
- China
- Prior art keywords
- standard
- graphics rendering
- primitive
- pixel
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请实施例提供了一种图形渲染与LCD驱动一体化芯片及相关方法和设备,一体化芯片通过图形渲染单元分别对多个标准图元中的每个标准图元进行图形渲染,每当有标准图元完成图形渲染时,直接向LCD驱动单元发送第一像素点对应的第一图像数据;LCD驱动单元,用于根据第一图像数据,驱动显示屏在第一标准区域中显示至少一个第一图像数据对应的至少一个第一像素点,直至完全显示图像帧。这样,一体化设计实现了电路结构的更优化,通过每处理完一个标准区域对应的标准图元之后直接输出进行显示,省去了片外存储器,降低了系统面积、功耗、成本,提高了图像数据处理速度。
Description
技术领域
本申请属于图形处理技术领域,具体涉及一种图形渲染与LCD驱动一体化芯片及相关方法和设备。
背景技术
目前,物联网(Internet of Things,IoT)技术蓬勃发展,促进着新一轮的产业升级,世界正进入万物互联的时代。与此同时,人们渴望更加人性化的人机交互体验,得益于IoT技术、液晶屏技术和图形化人机交互技术的应用和普及,IoT场景图形显示需求日益旺盛。然而,随着不断增加的图形交互界面复杂度及分辨率对嵌入式图形系统的计算能力提出了新的要求,传统的嵌入式方案难以满足复杂图形渲染时对于计算能力的需求,导致系统的性能严重下降。人们尝试使用专用的硬件加速单元(定制化GPU)协助嵌入式CPU完成图形渲染工作,释放CPU的计算能力,提升系统性能。与此同时,越来越普及的嵌入式边缘端设备对于体积、功耗和成本的要求也更加严苛,而高集成度的芯片设计方案可以使得芯片的面积、功耗、成本都会降低,也能使设计结构更优化,设备更小巧。于是,满足IoT场景下边缘端嵌入式设备图形交互界面图形渲染需求的GPU与LCD液晶驱动一体化芯片设计方案越来越受到青睐。
现有技术通过分块式图形渲染架构(Tile Based Rending,TBR)实现对整帧图像的图形渲染。
但是现有技术中的设计框架下,只有在处理完成整帧图像数据的全部的Tile块处理后,才能输出给LCD液晶驱动部分驱动显示。其中不可避免的需要在完成整帧图像的处理之前, 对按照Tile块方式逐步完成的整帧图像数据进行缓存,这无疑增加了对片外存储器的需求和相应的总线操作,也增加了系统面积、功耗、成本,降低了图像数据处理速度。
发明内容
本申请实施例提供了一种图形渲染与LCD驱动一体化芯片及相关方法和设备,以期降低了系统面积、功耗、成本,提高图像数据处理速度。
第一方面,本申请实施例提供了一种图形渲染与LCD驱动一体化芯片,应用于图形处理设备中,所述图形处理设备包括CPU和所述图形渲染与LCD驱动一体化芯片,所述CPU与所述图形渲染与LCD驱动一体化芯片连接,所述CPU用于在进行图形处理前向所述图形渲染与LCD驱动一体化芯片发送所要处理的图像帧的全局参数,所述全局参数包括多个标准图元和所述多个标准图元对应的多个图形渲染参数,所述多个标准图元与显示屏上的多个标准区域一一对应,所述多个标准区域中的每个标准区域包括多个像素点;所述图形渲染与LCD驱动一体化芯片包括图形渲染单元和LCD驱动单元;
所述图形渲染单元,连接所述CPU,用于接收并存储所述全局参数,根据所述多个图形渲染参数依次对所述多个标准图元进行图形渲染处理,在当前处理的第一标准图元完成图形渲染时,直接向所述LCD驱动单元发送多个第一像素点对应的多个第一图像数据,所述第一标准图元为所述多个标准图元中的任一个,所述第一标准图元包括所述多个第一像素点;
所述LCD驱动单元,连接所述图形渲染单元和所述显示屏,用于根据所述多个第一图像数据,驱动所述显示屏在第一标准区域中显示所述多个第一图像数据对应的多个第一像素点,直至驱动所述多个标准区域完全显示所述图像帧,所述第一标准区域是所述第一标准图元在所述多个标准区域中所对应的标准区域。
第二方面,本申请实施例提供了一种图形渲染与LCD驱动方法,应用于图形处理设备中的图形渲染与LCD驱动一体化芯片,所述图形处理设备包括CPU和所述图形渲染与LCD驱动一体化芯片,所述CPU与所述图形渲染与LCD驱动一体化芯片连接,所述CPU用于在进行图形处理前向所述图形渲染与LCD驱动一体化芯片发送所要处理的图像帧的全局参数,所述全局参数包括多个标准图元和所述多个标准图元对应的多个图形渲染参数,所述多个标准图元与显示屏上的多个标准区域一一对应,所述多个标准区域中的每个标准区域包括多个像素点;所述方法包括:
所述图形渲染单元接收并存储CPU发送的全局参数,并根据所述多个图形渲染参数依次对所述多个标准图元进行图形渲染处理,在当前处理的第一标准图元完成图形渲染时,直接向LCD驱动单元发送多个第一像素点对应的多个第一图像数据,所述第一标准图元为所述多个标准图元中的任一个,所述第一标准图元包括所述多个第一像素点;
所述LCD驱动单元根据所述多个第一图像数据,驱动所述显示屏在第一标准区域中显示所述多个第一图像数据对应的多个第一像素点,直至驱动所述多个标准区域完全显示所述图像帧,所述第一标准区域是所述第一标准图元在所述多个标准区域中所对应的标准区域。
第三方面,本申请实施例提供了一种电子设备,其特征在于,包括如第一方面所述的图形渲染与LCD驱动一体化芯片。
可以看出,本申请实施例中,通过图形渲染单元分别对多个标准图元中的每个标准图元进行图形渲染,每当多个标准图中有标准图元完成图形渲染时,直接向LCD驱动单元发送第一像素点对应的至少一个第一图像数据;最后通过LCD驱动单元根据第一图像数据,驱动显示屏在第一标准区域中显示至少一个第一图像数据对应的至少一个第一像素点,直至完全显示图像帧。这样,通过每处理完一个标准区域对应的标准图元之后,直接输出进行显示,省去了片外存储器,降低了系统面积、功耗、成本,提高了图像数据处理速度。此外,将图形渲染单元和LCD驱动单元进行一体化设计,实现了电路结构和体积的优化。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1A是本申请实施例提供的一种显示系统的架构示意图;
图1B是本申请实施例提供的一种图形处理设备的架构示意图;
图2是本申请实施例提供的一种图形渲染与LCD驱动一体化芯片的结构示意图;
图3是本申请实施例提供的一种图形渲染子单元的结构示意图;
图4是本申请实施例提供的另一种图形渲染子单元的结构示意图;
图5是本申请实施例提供的图形渲染单元中其中一条的图形渲染管线流水线处理的时序图;
图6是本申请实施例提供的一种图形渲染与LCD驱动方法的流程示意图;
图7是本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、系统、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
下面先对本申请涉及到的相关术语进行介绍。
图元:是由顶点组成的。一个顶点,一条线段,一个三角形或者多边形都可以成为图元。
像素:最终呈现在屏幕上的包含RGBA值的图像最小单元就是像素。
目前,现有技术中的设计框架下,只有在处理完成整帧图像数据的全部的Tile块处理后,才能输出给LCD液晶驱动部分驱动显示。其中不可避免的需要在完成整帧图像的处理之前, 对按照Tile块方式逐步完成的整帧图像数据进行缓存,这无疑增加了对片外存储器的需求和相应的总线操作,也增加了系统面积、功耗、成本,降低了图像数据处理速度。
为解决上述问题,本申请实施例提供了一种图形渲染与LCD驱动一体化芯片,所述芯片包括图形渲染单元和LCD驱动单元。该芯片可以应用于对图像进行图形渲染的场景中。可以通过所述图形渲染单元接收并存储所述全局参数,根据所述多个图形渲染参数依次对所述多个标准图元进行图形渲染处理,在所述多个标准图元中当前处理的第一标准图元完成图形渲染时,直接向所述LCD驱动单元发送所述第一标准图元的多个第一像素点对应的多个第一图像数据;最后通过所述LCD驱动单元根据所述多个第一图像数据,驱动所述显示屏在所述多个标准区域中与所述第一标准图元对应的第一标准区域中显示所述多个第一图像数据对应的多个第一像素点,直至驱动所述多个标准区域完全显示所述图像帧。这样,通过每处理完一个标准区域对应的标准图元之后,直接输出进行显示,省去了片外存储器,降低了系统面积、功耗、成本,提高了图像数据处理速度。此外,将图形渲染单元和LCD驱动单元进行一体化设计,实现了电路结构和体积的优化。本方案可以适用于多种场景,包括但不限于上述提到的应用场景。
例如,在物联网(Internet of Things,IoT)场景下,图形化人机交互界面更多的是将传感器采集到的数据映射到屏幕,以直观的方式呈现给用户,从而实现良好的人机交互体验。根据传感器收集到的数据类型以及数据的图形化显示的特点,总结物联网场景下传感器采集的数据类型特点主要包括数值信息,警示信息以及图像信息等,具体如下。
1)数值信息。数值信息是传感器采集到的最普遍的数据描述方式,包括湿度、温度、速度、气压、心率等,显示时大都采用包括数字、表格、折线图、柱状图、仪表盘等多种形式呈现。
2)警示信息。警示信息包括设备状态信息,数值信息超过一定界限,如超速、过热的警告信息等。警示信息在图形化人机界面可以通过特定的警示标志,警示语句来体现,也可以对数值信息富裕高亮、警报色来提醒用户。
3)图像信息。图像信息主要包括监控摄像头的视频输入,以及其它设备的图像输入,例如收集导航信息、视频播放信息等。由于图像输入分辨率可能存在的差异,同时为了兼顾其它信息的显示,图像信息往往不能直接在屏幕上显示,需要对输入的图像进行平移、缩放、裁剪、甚至旋转、错切等操作后,再将图像输入信息显示在屏幕的特定位置。
对于上述三种信息,在进行显示时,都需要由CPU将对应的全局参数发送到上述图形渲染与LCD驱动一体化芯片中,然后,由所述图形渲染单元接收并存储所述全局参数,根据所述多个图形渲染参数依次对所述多个标准图元进行图形渲染处理,在所述多个标准图元中当前处理的第一标准图元完成图形渲染时,直接向所述LCD驱动单元发送所述第一标准图元的多个第一像素点对应的多个第一图像数据;最后通过所述LCD驱动单元根据所述多个第一图像数据,驱动所述显示屏在所述多个标准区域中与所述第一标准图元对应的第一标准区域中显示所述多个第一图像数据对应的多个第一像素点,直至驱动所述多个标准区域完全显示所述图像帧。这样,通过每处理完一个标准区域对应的标准图元之后,直接输出进行显示,省去了片外存储器,降低了系统面积、功耗、成本,提高了图像数据处理速度。此外,将图形渲染单元和LCD驱动单元进行一体化设计,实现了电路结构和体积的优化。
下面介绍本申请实施例涉及的系统架构。
请参阅图1A,图1A是本申请实施例提供的一种显示系统100的架构示意图,所述显示系统100包括依次连接的人机交互界面10、数据处理系统20、图形渲染与LCD驱动一体化芯片30和显示屏40。
具体的,所述人机交互界面10预设有需要显示的数据的数量,每个数据的表现形式,以及它在屏幕上的位置和大小等。可选的,所述表现形式为控件,例如仪表盘指针的角度、柱状图的高度等,也可以是其他表现形式,例如声音,在此不做唯一性限定。进一步的,所述数据处理系统20主要完成控件状态的更新工作,即根据外部传感器传输来的数据以及预先加载的人机交互界面10控件信息,计算每个控件中图元的具体状态,最终生成图形渲染绘制时所需的图元信息列表。所述图形渲染与LCD驱动一体化芯片30根据数据处理系统20生成的图元信息以及纹理数据信息,完成用户界面的渲染绘制工作,然后驱动显示屏40将显示渲染好的图像。
所述数据处理系统包括CPU,所述CPU用于在进行图形处理前向所述图形渲染与LCD驱动一体化芯片发送所要处理的图像帧的全局参数,所述全局参数包括多个标准图元和所述多个标准图元对应的多个图形渲染参数,所述多个标准图元与显示屏上的多个标准区域一一对应,所述多个标准区域中的每个标准区域包括多个像素点。
因此,基于图形渲染与LCD驱动一体化芯片30应主要包括以下功能:
1)实现凸四边形图元的生成,根据四边形的顶点信息,生成多边形在屏幕上像素的采样信息,即完成图元到片元的转换。
2)实现图元的纯色填充,根据输入的图元属性,将图元填充为指定颜色值,这样可以避免不必要的内存访问,降低系统的带宽需求。
3)实现图元的纹理贴图,将纹理图片以一定的方式填充至图元中,完成纹理空间到屏幕空间的映射。支持纹理图片的平移、旋转、缩放、错切和投影等操作,并支持多种纹理图片格式。
4)实现图元间的Alpha混合,实现图元间的多种图形渲染效果,并通过Alpha纹理实现任意形状图形的绘制,以及纹理图片的裁剪。类似于纯色填充功能,支持同一个图元适用指定的Alpha值,从而节省内存访问。
可以理解的是,所述显示系统可以是一种图形处理设备,所述图形处理设备中包括所述显示系统中的各个装置、模块或设备。
请参阅图1B,图1B是本申请实施例提供的一种图形处理设备200的结构示意图,所述图形处理设备200包括CPU210和所述图形渲染与LCD驱动一体化芯片30,所述CPU210与所述图形渲染与LCD驱动一体化芯片30连接,所述CPU210用于在进行图形处理前向所述图形渲染与LCD驱动一体化芯片30发送所要处理的图像帧的全局参数,所述全局参数包括多个标准图元和所述多个标准图元对应的多个图形渲染参数,所述多个标准图元与显示屏40上的多个标准区域一一对应,所述多个标准区域中的每个标准区域包括多个像素点。
下面对所述图形渲染与LCD驱动一体化芯片进行介绍。
请参阅图2,图2是本申请实施例提供的一种图形渲染与LCD驱动一体化芯片30的结构示意图,所述图形渲染与LCD驱动一体化芯片应用于上述的图形处理设备或者显示系统,包括图形渲染单元320和LCD驱动单元330;将显示屏40划分成多个标准区域(Tile),并将图像帧裁剪成与所述多个标准区域一一对应的多个标准图元,并向所述图形渲染单元320发送所述多个标准图元;所述图形渲染单元320,连接所述CPU210,用于分别对所述多个标准图元中的每个标准图元进行图形渲染,每当所述多个标准图中有标准图元完成图形渲染时,直接向LCD驱动单元330发送第一像素点对应的至少一个第一图像数据,所述第一像素点为所述每个标准图元完成图形渲染后生成的像素点,所述每个标准图元完成图形渲染后生成至少一个像素点,所述多个标准图元所生成的多个第一像素点组合成所述图像帧,为所述多个图像数据包括所述第一图像数据;所述LCD驱动单元330,连接所述图形渲染单元320和显示屏40,用于根据所述第一图像数据,驱动所述显示屏40在第一标准区域中显示所述至少一个第一图像数据对应的至少一个第一像素点,直至完全显示所述图像帧,所述第一标准区域为所述至少第一像素点在所述多个标准区域中对应的标准区域。
示例的,每个标准区域为一个Tile,且远小于整个屏幕的大小。
具体实现中,基于分块式渲染架构,当所述图形处理设备获取到当前处理的图像帧之后,需要通过所述CPU按照Tile的预设规格将显示屏40按照划分成多个标准区域,每个标准区域通常为一个正方形或者长方形的像素宽,大小在一般在16*16至64*64之间,所述图形渲染与LCD驱动一体化芯片一次对一个标准区域进行图像绘制。根据所述多个标准区域,将当前处理的图像帧裁剪成与所述多个标准区域一一对应的多个标准图元。进一步的,所述图形渲染单元320依次对划分好的所述多个标准图元进行图形渲染,并且每对一个标准图元进行图形渲染之后,直接将完成图形渲染的第一标准图元中多个第一像素点所对应的多个第一图像数据输出至所述LCD驱动单元330中,由所述LCD驱动单元330根据所述多个第一图像数据驱动所述显示屏40在对应的标准区域中显示相应的图像块,所述图像块包括多个第一像素点,所述多个标准图元所对应的图像块组合成当前处理的图像帧。
可以看出,本实施例中,通过图形渲染单元320分别对多个标准图元中的每个标准图元进行图形渲染,每当多个标准图中有标准图元完成图形渲染时,直接向LCD驱动单元330发送第一像素点对应的至少一个第一图像数据;最后通过LCD驱动单元330根据第一图像数据,驱动显示屏40在第一标准区域中显示至少一个第一图像数据对应的至少一个第一像素点,直至完全显示图像帧。这样,将GPU图形渲染与LCD 驱动一体化设计,实现了电路结构的更优化,同时,通过每处理完一个标准区域对应的标准图元之后,直接输出进行显示,省去了片外存储器,降低了系统面积、功耗、成本,提高了图像数据处理速度。
在一个可能的实施例中,请继续参阅图2,所述图像渲染单元包括全局参数寄存器组321、多个图形渲染子单元322(如图2中的322-1至322-N)和多个片上缓冲子单元333(如图2中的333-1至333-N),所述多个图形渲染子单元322与所述多个片上缓冲子单元333以及显示屏40中的多个显示区域(如图2中的显示区域1至显示区域N)一一对应连接,所述多个显示区域中的每个显示区域中包括N个所述标准区域,N为大于零的正整数;所述全局参数寄存器组,连接所述CPU,用于创建图元列表存储所述多个标准图元,接收并存储所述多个图形渲染参数,并向所述多个图形渲染子单元分别逐个发送对应的至少一个第二标准图元和所述至少一个第二标准图元对应所述至少一个第一图形渲染参数,所述多个图形渲染参数包括所述至少一个第一图形渲染参数,所述第二标准图元为所述多个标准图元中与相应的图形渲染子单元对应的标准图元;所述图形渲染子单元,连接所述全局参数寄存器组,用于接收对应的所述至少一个第二标准图元,逐个对所述至少一个第二标准图元进行图形渲染、且逐个对当前处理的第二标准图元中的所述多个第一像素点进行图形渲染,在所述多个第一像素点中当前处理的第一像素点完成图形渲染时,向对应的所述片上缓冲子单元发送所述当前处理的第一像素点所对应的所述第一图像数据;所述片上缓冲子单元,连接对应的所述图形渲染子单元,用于缓存所述第一图像数据,并在所述当前处理的第二标准图元中的所述多个第一像素点均完成图形渲染时,向所述LCD驱动单元发送所述多个第一像素点对应的所述多个第一图像数据。
示例的,所述图形渲染单元还包括缓冲输出寄存器组334,所述全局参数寄存器组321保存当前处理的图像帧对应的多个标准图元和所述多个标准图元对应的多个图形渲染参数,所述多个图形渲染参数包括边界函数参数、坐标变换矩阵、纹理图片属性、Alpha混合方式、帧缓存基地址、屏幕分辨率等,并将所述帧缓存基地址是和所述屏幕分辨率发送给所述缓冲输出寄存器组334。
示例的,所述缓冲输出寄存器组334保存了所述帧缓存基地址和所述屏幕分辨率等信息。
具体实现中,所述全局参数寄存器组321将所述多个标准图元存储在预先创建的图元列表中,同时存储每个标准图元的边界函数参数、坐标变换矩阵、纹理图片属性、Alpha混合方式等。开始处理之后,所述全局参数寄存器组321根据所述图形渲染子单元322的数量,将所述多个标准图元划分为与所述多个图形渲染子单元322一一对应的多个图元组,然后将所述多个图元组分发到对应的所述多个图形渲染子单元322中进行处理。具体的,先向所述多个图形渲染子单元322分别发送一个第二标准图元,当任一个图形渲染子单元322处理完该第二标准图元之后,再向该处理完成的图形渲染子单元322发送对应的图元组中的下一个第二标准图元进行处理,直至所述多个标准图元被处理完成。
下面以一个图形渲染子单元322和一个片上缓冲子单元333为例进行说明。
在所述图形渲染子单元322处理完一个第二标准图元之后,得到对应的多个第一图像数据,然后向对应的片上缓冲子单元333发送所述多个第一图像数据,所述片上缓冲单元将所述多个第一图像数据发送给上述LCD驱动单元进行驱动显示。
可以理解的是,本实施例中,所述多个图形渲染子单元322为3个,所述显示区域也对应设置为3个,3个显示区域为上部、中部和下部,3个图形渲染子单元322分别对应所述显示屏的上部、中部和下部,所述上部、中部和下部的区域面积可以相等也可以不相等,图形渲染子单元322的个数也不限于3个,可以是4个、5个,或其他数量,在此不做唯一性限定。
可以看出,本实施例中,通过多个图形渲染子单元322分别处理显示屏不同显示区域所对应的标准图元,提高了每帧图像的处理效率。
在一个可能的实施例中,请参阅图3,图3是本申请实施例提供的一种图形渲染子单元322的结构示意图,所述图形渲染子单元322包括:所述光栅扫描模块3221,连接所述全局参数寄存器组,用于对接收到的至少一个第一图元进行包围盒检测,得到所述至少一个第一图元中与所述标准区域重叠的至少一个第二图元,将所述至少一个第二图元转化为待绘制像素流,并向所述像素着色模块3222发送所述待绘制像素流;所述像素着色模块3222,连接所述光栅扫描模块3221,用于计算所述待绘制像素流中的至少一个像素点的颜色值;所述Alpha混合模块3223,连接所述像素着色模块3222,用于对所述至少一个像素点进行透明度混合和颜色混合。
具体实现中,对于每个第一图元的处理如下:对接收到的第一图元进行包围盒检测,即检测第一图元中是否与对应的标准区域重叠,若重叠,则表示该第一图元需要进行图形渲染处理,因此作为第二图元转换为待绘制像素流,并发送给所述像素着色模块3222进行处理,其中,所述待绘制像素流包括至少一个像素点的至少一个像素点坐标。所述像素着色模块3222接收到所述待绘制像素流之后,计算所述待绘制像素流中的至少一个像素点所对应的颜色值,并将所述颜色值发送给Alpha混合模块3223。最终由所述Alpha混合模块3223对所述至少一个像素点进行透明度混合和颜色混合,得到所述第一图像数据,并将所述第一图像数据发送给所述片上缓冲子单元333。
可以看出,本实施例中,通过光栅扫描模块3221、像素着色模块3222和Alpha混合模块3223所构建的图形渲染管线流水线实现了对第一图元的图形渲染,所述图形渲染管线流水线的流水线处理提高了图形渲染的处理效率。
在一个可能的实施例中,请参阅图4,图4是本申请实施例提供的另一种图形渲染子单元322的结构示意图,所述图形渲染子单元322还包括设置在光栅扫描模块3221和像素着色模块3222之间的第一等待队列3224,以及设置在所述像素着色模块3222和所述Alpha混合模块3223之间的第二等待队列3225;
所述第一等待队列3224,用于缓存所述光栅扫描模块3221输出的所述待绘制像素流,并在所述像素着色模块3222空闲时,向所述像素着色模块3222发送所述待绘制像素流;
所述第二等待队列3225,用于缓存所述像素着色模块3222输出的颜色值,并在所述Alpha混合模块3223空闲时,向所述Alpha混合模块3223发送所述颜色值。
示例的,所述第一等待队列和所述第二等待队列为先进先出缓存器(First InFirst Out,FIFO)。
具体实现中,在图形渲染管线流水线中插入两个等待队列来作为流水线模块之间数据的缓冲,调节所述光栅扫描模块3221所述像素着色模块3222和所述Alpha混合模块3223之间的处理速度,使得三个模块的处理一个图元的时间基本一致,使得流水线结构中各模块的处理时间应尽量保证差别不大,保证流水线在运行过程中尽量减少停止等待的时间。
可以看出,本实施例中,在流水线结构中插入等待队列适当将各模块之间的处理一个图元的时间调整至基本一致,能明显提升图形渲染子单元的图像数据的处理速率。
在一个可能的实施例中,请继续参阅图2,所述LCD驱动单元包括与所述多个图形渲染子单元一一对应的多个LCD驱动子单元331(如图2所示的331-1至331-N);所述LCD驱动子单元331,用于接收对应的图像渲染子单元逐个发送的所述至少一个第一图像数据,并驱动所述显示屏在对应的所述显示区域中对应的第一标准区域,显示所述至少一个第一图像数据对应的至少一个第一像素点。
具体实现中,每接收到一个标准图元对应的多个第一图像数据,则向所接收到的第一图像数据所对应的标准区域发送驱动信号,所述标准区域中的显示电路接收到所述驱动信号之后显示相应的图像块,在所述图像帧对应的全部第一图像数据都被接收完,且驱动所述多个标准区域进行显示之后,则完成该图像帧的显示。
可以看出,本实施例中,通过逐个驱动所述多个标准区域点亮,降低了对存储空间的需求,仅使用片内存储器资源即可实现,避免了使用片外存储器资源的同时,也避免了对片外存储器访问时总线操作产生的功耗和延时。
下面对详细的处理时序进行说明。
如图5所示,图5是本申请实施例提供的图形渲染单元中其中一条的图形渲染管线流水线处理的时序图,图5中的Start_flag1和End_flag1、Start_flag2和End_flag2、Start_flag3和End_flag3、Start_flag4分别是对应的是该图形渲染管线流水线上的4级流水线中的光栅扫描模块、像素着色模块、Alpha混合模块、片上缓冲子单元的模块信号。
该基于TBR架构的图形渲染管线流水线是以Tile单元(即标准区域)为单位进行图像数据渲染操作。因此当Start_flag1信号产生一个系统时钟周期的高脉冲后,光栅扫描模块会进入工作状态,对第一个Tile单元的图像数据进行光栅扫描操作。经过一定时钟周期处理后,第一个Tile单元的图像数据光栅扫描操作完成时会产生End_flag1信号一个系统时钟周期的高脉冲,同时,光栅扫描模块对当前Tile单元的图像数据光栅扫描操作处理后的数据也储存到第一等待队列中。当End_flag1信号一个系统时钟周期的高脉冲时,像素着色模块会根据End_flag1的高脉冲状态立即将Start_flag2信号拉高,产生一个时钟周期的高脉冲,此时开始进行对第一个Tile单元的图像数据的像素着色操作处理,并将处理后的数据存储到下级的第二等待队列中,同时,光栅扫描模块此时不会处于空闲状态,而是立即对第二个Tile单元的图像数据进行光栅扫描操作,因为当End_flag1信号拉高时,会将光栅扫描模块的Start_flag1信号再次拉高。在像素着色模块完成对第一个Tile单元的图像数据的像素着色处理操作后,会将End_flag2信号拉高,同时Alpha混合模块会根据像素着色模块对End_flag2信号的拉高操作,将Start_flag3信号拉高,Alpha混合模块进入对第一个Tile单元的图像数据进行Alpha混合操作处理。而当对第一个Tile单元的图像数据的Alpha混合操作处理完成时,会将End_flag3信号拉高,同时片上缓冲子单元会将Start_flag4信号拉高,片上缓冲子单元会处理完成的第一个Tile单元的图像数据输出给对应的LCD驱动单元来驱动显示。为保证流水线在运行过程中尽量减少停止等待的时间,流水线结构中各模块的处理时间应尽量保证差别不大。在以上流水线结构设计适当的前提下,能明显提升对Tile单元的图像数据的处理速率。
下面对具体的方法进行详细的介绍。
请参阅图6,图6是本申请实施例提供的一种图形渲染与LCD驱动方法的流程示意图,所述方法应用于上述的图形渲染与LCD驱动一体化芯片,所述图形处理设备包括CPU和所述图形渲染与LCD驱动一体化芯片,所述CPU与所述图形渲染与LCD驱动一体化芯片连接,所述CPU用于在进行图形处理前向所述图形渲染与LCD驱动一体化芯片发送所要处理的图像帧的全局参数,所述全局参数包括多个标准图元和所述多个标准图元对应的多个图形渲染参数,所述多个标准图元与显示屏上的多个标准区域一一对应,所述多个标准区域中的每个标准区域包括多个像素点;所述方法包括:
步骤601、所述图形渲染单元接收并存储CPU发送的全局参数,并根据所述多个图形渲染参数依次对所述多个标准图元进行图形渲染处理,在当前处理的第一标准图元完成图形渲染时,直接向LCD驱动单元发送多个第一像素点对应的多个第一图像数据,所述第一标准图元为所述多个标准图元中的任一个,所述第一标准图元包括所述多个第一像素点;
步骤602、所述LCD驱动单元根据所述多个第一图像数据,驱动所述显示屏在第一标准区域中显示所述多个第一图像数据对应的多个第一像素点,直至驱动所述多个标准区域完全显示所述图像帧,所述第一标准区域是所述第一标准图元在所述多个标准区域中所对应的标准区域。
可以看出,本实施例中,通过图形渲染单元320分别对多个标准图元中的每个标准图元进行图形渲染,每当多个标准图中有标准图元完成图形渲染时,直接向LCD驱动单元330发送第一像素点对应的至少一个第一图像数据;最后通过LCD驱动单元330根据第一图像数据,驱动显示屏在第一标准区域中显示至少一个第一图像数据对应的至少一个第一像素点,直至完全显示图像帧。这样,将GPU图形渲染与LCD 驱动一体化设计,实现了电路结构的更优化,同时,通过每处理完一个标准区域对应的标准图元之后,直接输出进行显示,省去了片外存储器,降低了系统面积、功耗、成本,提高了图像数据处理速度。
在一个可能的实施例中,所述图形渲染单元包括全局参数寄存器组、多个图形渲染子单元和多个片上缓冲子单元,所述多个图形渲染子单元与所述多个片上缓冲子单元以及显示屏中的多个显示区域一一对应,所述多个显示区域中的每个显示区域中包括N个所述标准区域,N为大于零的正整数;所述接收并存储CPU发送的全局参数,并根据所述多个图形渲染参数依次对所述多个标准图元进行图形渲染处理,在当前处理的第一标准图元完成图形渲染时,直接向LCD驱动单元发送多个第一像素点对应的多个第一图像数据,所述第一标准图元为所述多个标准图元中的任一个,所述第一标准图元包括所述多个第一像素点,包括:所述全局参数寄存器组执行如下步骤:创建图元列表;接收并在所述图元列表中存储所述多个标准图元;接收并存储CPU下发的与所述多个标准图元对应的多个所述图形渲染参数;向所述多个图形渲染子单元分别逐个发送对应的至少一个第二标准图元和所述至少一个第二标准图元对应所述至少一个第一图形渲染参数,所述多个图形渲染参数包括所述至少一个第一图形渲染参数,所述第二标准图元为所述多个标准图元中与相应的图形渲染子单元对应的标准图元;每个图形渲染子单元执行如下步骤:逐个接收对应的所述至少一个第二标准图元;逐个对所述至少一个第二标准图元进行图形渲染、且逐个对当前处理的第二标准图元中的所述多个第一像素点进行图形渲染;在所述多个第一像素点中当前处理的第一像素点完成图形渲染时,向对应的所述片上缓冲子单元发送所述当前处理的第一像素点所对应的所述第一图像数据;每个片上缓冲子单元执行如下步骤:缓存所述第一图像数据,并在所述当前处理的第二标准图元中的所述多个第一像素点均完成图形渲染时,向所述LCD驱动单元发送所述多个第一像素点对应的所述多个第一图像数据。
在一个可能的实施例中,所述图形渲染子单元包括依次连接的光栅扫描模块、第一等待队列、像素着色模块、第二等待队列和Alpha混合模块;所述方法还包括:所述第一等待队列缓存所述光栅扫描模块输出的所述待绘制像素流,并在所述像素着色模块空闲时,向所述像素着色模块发送所述待绘制像素流;所述第二等待队列缓存所述像素着色模块输出的颜色值,并在所述Alpha混合模块空闲时,向所述Alpha混合模块发送所述颜色值。
在一个可能的实施例中,所述LCD驱动单元包括与所述多个图形渲染子单元一一对应的多个LCD驱动子单元;所述根据所述多个第一图像数据,驱动所述显示屏在第一标准区域中显示所述多个第一图像数据对应的多个第一像素点,直至驱动所述多个标准区域完全显示所述图像帧,包括:每个驱动子单元执行如下步骤:接收对应的图像渲染子单元逐个发送的所述至少一个第一图像数据;驱动所述显示屏在对应的所述显示区域中对应的标准区域,显示所述至少一个第一图像数据对应的至少一个第一像素点。
在一个可能的实施例中,所述方法还包括:接收所述数据处理系统发送的图元信息列表,所述图元信息列表包括至少一个第四图元,所述第四图元为需要更改状态的控件所对应的标准图元;确定所述至少一个第四图元所对应的第二标准区域,向第二标准区域所对应的第一图形渲染子单元发送所述至少一个第四图元,通过所述第一图形渲染子单元处理对所述至少一个第四图元进行图形渲染,得到至少一个第二图像数据,根据所述第二图像数据驱动所述显示屏更改所述第二标准区域中所述需要更改状态的控件的状态。
可以看出,本实施例中,通过对应的图形渲染子单元处理对应的图元,以实现小范围的图像更新,避免对整帧图像进行更新,降低了硬件功耗。
上述主要从方法侧执行过程的角度对本申请实施例的方案进行了介绍。可以理解的是,移动电子设备为了实现上述功能,其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到,结合本文中所提供的实施例描述的各示例的单元及算法步骤,本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
本申请实施例可以根据上述方法示例对电子设备进行功能单元的划分,例如,可以对应各个功能划分各个功能单元,也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。需要说明的是,本申请实施例中对单元的划分是示意性的,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。
上述实施例,可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时,上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令或计算机程序。在计算机上加载或执行所述计算机指令或计算机程序时,全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如,软盘、硬盘、磁带)、光介质(例如,DVD)、或者半导体介质。半导体介质可以是固态硬盘。
图7是本申请实施例提供的一种电子设备的结构示意图,所述电子设备70,如图7所示,其包括至少一个处理器(processor)71;显示屏72;以及存储器(memory)73,还可以包括通信接口(Communications Interface)75和总线74。其中,处理器71、显示屏72、存储器73和通信接口75可以通过总线74完成相互间的通信。显示屏72设置为显示初始设置模式中预设的用户引导界面。通信接口75可以传输信息。处理器71可以调用存储器73中的逻辑指令,以执行上述实施例中的方法。
具体的,所述至少一个处理器包括上文所述的图形渲染与LCD驱动一体化芯片。
可选的,所述电子设备70可以是移动电子设备,也可以是电子设备或其他设备,在此不做唯一性限定。
此外,上述的存储器73中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。
存储器73作为一种计算机可读存储介质,可设置为存储软件程序、计算机可执行程序,如本公开实施例中的方法对应的程序指令或模块。处理器71通过运行存储在存储器73中的软件程序、指令或模块,从而执行功能应用以及数据处理,即实现上述实施例中的方法。
存储器73可包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序;存储数据区可存储根据电子设备70的使用所创建的数据等。此外,存储器73可以包括高速随机存取存储器,还可以包括非易失性存储器。例如,U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等多种可以存储程序代码的介质,也可以是暂态存储介质。
本申请实施例还提供一种计算机存储介质,其中,该计算机存储介质存储用于电子数据交换的计算机程序,该计算机程序使得计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤,上述计算机包括电子设备。
本申请实施例还提供一种计算机程序产品,上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质,上述计算机程序可操作来使计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤。该计算机程序产品可以为一个软件安装包,上述计算机包括电子设备。
应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
在本申请所提供的几个实施例中,应该理解到,所揭露的方法、装置和系统,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的;例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式;例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理包括,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、磁碟、光盘、易失性存储器或非易失性存储器。其中,非易失性存储器可以是只读存储器(read-only memory,ROM)、可编程只读存储器(programmable ROM,PROM)、可擦除可编程只读存储器(erasable PROM,EPROM)、电可擦除可编程只读存储器(electrically EPROM,EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory,RAM),其用作外部高速缓存。通过示例性但不是限制性说明,许多形式的随机存取存储器(random access memory,RAM)可用,例如静态随机存取存储器(static RAM,SRAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(synchronous DRAM,SDRAM)、双倍数据速率同步动态随机存取存储器(double data rateSDRAM,DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM,ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM,SLDRAM)和直接内存总线随机存取存储器(directrambus RAM,DR RAM)。等各种可以存储程序代码的介质。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,可轻易想到变化或替换,均可作各种更动与修改,包含上述不同功能、实施步骤的组合,包含软件和硬件的实施方式,均在本发明的保护范围。
Claims (10)
1.一种图形渲染与LCD驱动一体化芯片,其特征在于,应用于图形处理设备中,所述图形处理设备包括CPU和所述图形渲染与LCD驱动一体化芯片,所述CPU与所述图形渲染与LCD驱动一体化芯片连接,所述CPU用于在进行图形处理前向所述图形渲染与LCD驱动一体化芯片发送所要处理的图像帧的全局参数,所述全局参数包括多个标准图元和所述多个标准图元对应的多个图形渲染参数,所述多个标准图元与显示屏上的多个标准区域一一对应,所述多个标准区域中的每个标准区域包括多个像素点;所述图形渲染与LCD驱动一体化芯片包括图形渲染单元和LCD驱动单元;
所述图形渲染单元,连接所述CPU,用于接收并存储所述全局参数,根据所述多个图形渲染参数依次对所述多个标准图元进行图形渲染处理,在当前处理的第一标准图元完成图形渲染时,直接向所述LCD驱动单元发送多个第一像素点对应的多个第一图像数据,所述第一标准图元为所述多个标准图元中的任一个,所述第一标准图元包括所述多个第一像素点;
所述LCD驱动单元,连接所述图形渲染单元和所述显示屏,用于根据所述多个第一图像数据,驱动所述显示屏在第一标准区域中显示所述多个第一图像数据对应的多个第一像素点,直至驱动所述多个标准区域完全显示所述图像帧,所述第一标准区域是所述第一标准图元在所述多个标准区域中所对应的标准区域。
2.根据权利要求1所述的图形渲染与LCD驱动一体化芯片,其特征在于,所述图像渲染单元包括全局参数寄存器组、多个图形渲染子单元和多个片上缓冲子单元,所述多个图形渲染子单元与所述多个片上缓冲子单元以及显示屏中的多个显示区域一一对应,所述多个显示区域中的每个显示区域中包括N个所述标准区域,N为大于零的正整数;
所述全局参数寄存器组,连接所述CPU,用于创建图元列表存储所述多个标准图元,接收并存储所述多个图形渲染参数,并向所述多个图形渲染子单元分别逐个发送对应的至少一个第二标准图元和所述至少一个第二标准图元对应至少一个第一图形渲染参数,所述多个图形渲染参数包括所述至少一个第一图形渲染参数,所述第二标准图元为所述多个标准图元中与相应的图形渲染子单元对应的标准图元;
所述图形渲染子单元,连接所述全局参数寄存器组,用于接收对应的所述至少一个第二标准图元,逐个对所述至少一个第二标准图元进行图形渲染、且逐个对当前处理的第二标准图元中的所述多个第一像素点进行图形渲染,在所述多个第一像素点中当前处理的第一像素点完成图形渲染时,向对应的所述片上缓冲子单元发送所述当前处理的第一像素点所对应的所述第一图像数据;
所述片上缓冲子单元,连接对应的所述图形渲染子单元,用于缓存所述第一图像数据,并在所述当前处理的第二标准图元中的所述多个第一像素点均完成图形渲染时,向所述LCD驱动单元发送所述多个第一像素点对应的所述多个第一图像数据。
3.根据权利要求2所述的图形渲染与LCD驱动一体化芯片,其特征在于,所述图形渲染子单元包括:
光栅扫描模块,连接所述全局参数寄存器组,用于对接收到的至少一个第二标准图元进行包围盒检测,得到所述至少一个第二标准图元中与对应的至少一个标准区域存在重叠的至少一个第三标准图元,将所述至少一个第三标准图元转化为待绘制像素流,并向像素着色模块发送所述待绘制像素流;
所述像素着色模块,连接所述光栅扫描模块,用于逐个计算所述待绘制像素流中每个第三标准图元对应的所述多个第一像素点的颜色值;
Alpha混合模块,连接所述像素着色模块,用于逐个对所述多个第一像素点进行透明度混合和颜色混合,并在所述多个第一像素点中当前处理的第一像素点完成透明度混合和颜色混合时,向所述片上缓冲子单元发送所述当前处理的第一像素点所对应的所述第一图像数据。
4.根据权利要求3所述的图形渲染与LCD驱动一体化芯片,其特征在于,所述图形渲染子单元还包括设置在光栅扫描模块和像素着色模块之间的第一等待队列,以及设置在所述像素着色模块和所述Alpha混合模块之间的第二等待队列;
所述第一等待队列,用于缓存所述光栅扫描模块输出的所述待绘制像素流,并在所述像素着色模块空闲时,向所述像素着色模块发送所述待绘制像素流;
所述第二等待队列,用于缓存所述像素着色模块输出的颜色值,并在所述Alpha混合模块空闲时,向所述Alpha混合模块发送所述颜色值。
5.根据权利要求2-4任一项所述的图形渲染与LCD驱动一体化芯片,其特征在于,所述LCD驱动单元包括与所述多个图形渲染子单元一一对应的多个LCD驱动子单元;
所述驱动子单元,用于接收对应的图像渲染子单元逐个发送的至少一个第一图像数据,并驱动所述显示屏在对应的所述显示区域中对应的第一标准区域,显示所述至少一个第一图像数据对应的至少一个第一像素点。
6.一种图形渲染与LCD驱动方法,其特征在于,应用于图形处理设备中的图形渲染与LCD驱动一体化芯片,所述图形处理设备包括CPU和所述图形渲染与LCD驱动一体化芯片,所述CPU与所述图形渲染与LCD驱动一体化芯片连接,所述CPU用于在进行图形处理前向所述图形渲染与LCD驱动一体化芯片发送所要处理的图像帧的全局参数,所述全局参数包括多个标准图元和所述多个标准图元对应的多个图形渲染参数,所述多个标准图元与显示屏上的多个标准区域一一对应,所述多个标准区域中的每个标准区域包括多个像素点;所述方法包括:
所述图形渲染单元接收并存储CPU发送的全局参数,并根据所述多个图形渲染参数依次对所述多个标准图元进行图形渲染处理,在当前处理的第一标准图元完成图形渲染时,直接向LCD驱动单元发送多个第一像素点对应的多个第一图像数据,所述第一标准图元为所述多个标准图元中的任一个,所述第一标准图元包括所述多个第一像素点;
所述LCD驱动单元根据所述多个第一图像数据,驱动所述显示屏在第一标准区域中显示所述多个第一图像数据对应的多个第一像素点,直至驱动所述多个标准区域完全显示所述图像帧,所述第一标准区域是所述第一标准图元在所述多个标准区域中所对应的标准区域。
7.根据权利要求6所述的方法,其特征在于,所述图形渲染单元包括全局参数寄存器组、多个图形渲染子单元和多个片上缓冲子单元,所述多个图形渲染子单元与所述多个片上缓冲子单元以及显示屏中的多个显示区域一一对应,所述多个显示区域中的每个显示区域中包括N个所述标准区域,N为大于零的正整数;
所述接收并存储CPU发送的全局参数,并根据所述多个图形渲染参数依次对所述多个标准图元进行图形渲染处理,在当前处理的第一标准图元完成图形渲染时,直接向LCD驱动单元发送多个第一像素点对应的多个第一图像数据,所述第一标准图元为所述多个标准图元中的任一个,所述第一标准图元包括所述多个第一像素点,包括:
所述全局参数寄存器组执行如下步骤:创建图元列表;接收并在所述图元列表中存储所述多个标准图元;接收并存储CPU下发的与所述多个标准图元对应的所述多个图形渲染参数;向所述多个图形渲染子单元分别逐个发送对应的至少一个第二标准图元和所述至少一个第二标准图元对应至少一个第一图形渲染参数,所述多个图形渲染参数包括所述至少一个第一图形渲染参数,所述第二标准图元为所述多个标准图元中与相应的图形渲染子单元对应的标准图元;
每个图形渲染子单元执行如下步骤:逐个接收对应的所述至少一个第二标准图元;逐个对所述至少一个第二标准图元进行图形渲染、且逐个对当前处理的第二标准图元中的所述多个第一像素点进行图形渲染;在所述多个第一像素点中当前处理的第一像素点完成图形渲染时,向对应的所述片上缓冲子单元发送所述当前处理的第一像素点所对应的所述第一图像数据;
每个片上缓冲子单元执行如下步骤:缓存所述第一图像数据,并在所述当前处理的第二标准图元中的所述多个第一像素点均完成图形渲染时,向所述LCD驱动单元发送所述多个第一像素点对应的所述多个第一图像数据。
8.根据权利要求7所述的方法,其特征在于,所述图形渲染子单元包括依次连接的光栅扫描模块、第一等待队列、像素着色模块、第二等待队列和Alpha混合模块;所述方法还包括:
所述第一等待队列缓存所述光栅扫描模块输出的待绘制像素流,并在所述像素着色模块空闲时,向所述像素着色模块发送所述待绘制像素流;
所述第二等待队列缓存所述像素着色模块输出的颜色值,并在所述Alpha混合模块空闲时,向所述Alpha混合模块发送所述颜色值。
9.根据权利要求7或8所述的方法,其特征在于,所述LCD驱动单元包括与所述多个图形渲染子单元一一对应的多个LCD驱动子单元;
所述根据所述多个第一图像数据,驱动所述显示屏在第一标准区域中显示所述多个第一图像数据对应的多个第一像素点,直至驱动所述多个标准区域完全显示所述图像帧,包括:
每个驱动子单元执行如下步骤:
接收对应的图像渲染子单元逐个发送的至少一个第一图像数据;
驱动所述显示屏在对应的所述显示区域中对应的标准区域,显示所述至少一个第一图像数据对应的至少一个第一像素点。
10.一种电子设备,其特征在于,包括如权利要求1-5任一项所述的图形渲染与LCD驱动一体化芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211141729.1A CN115223516B (zh) | 2022-09-20 | 2022-09-20 | 图形渲染与lcd驱动一体化芯片及相关方法和设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211141729.1A CN115223516B (zh) | 2022-09-20 | 2022-09-20 | 图形渲染与lcd驱动一体化芯片及相关方法和设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115223516A true CN115223516A (zh) | 2022-10-21 |
CN115223516B CN115223516B (zh) | 2022-12-13 |
Family
ID=83617215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211141729.1A Active CN115223516B (zh) | 2022-09-20 | 2022-09-20 | 图形渲染与lcd驱动一体化芯片及相关方法和设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115223516B (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010008400A1 (en) * | 2000-01-14 | 2001-07-19 | Mitsubishi Denki Kabushiki Kaisha | Rendering processing apparatus requiring less storage capacity for memory and method therefor |
CN1653488A (zh) * | 2002-05-10 | 2005-08-10 | 比特波伊斯有限责任公司 | 显示驱动器ic、显示模块以及合并有图形引擎的电子装置 |
US20060132491A1 (en) * | 2004-12-20 | 2006-06-22 | Nvidia Corporation | Real-time display post-processing using programmable hardware |
WO2006107979A2 (en) * | 2005-04-04 | 2006-10-12 | Clairvoyante, Inc. | Pre-subpixel rendered image processing in display systems |
US20080158236A1 (en) * | 2006-12-31 | 2008-07-03 | Reuven Bakalash | Parallel graphics system employing multiple graphics pipelines wtih multiple graphics processing units (GPUs) and supporting the object division mode of parallel graphics rendering using pixel processing resources provided therewithin |
CN101470893A (zh) * | 2007-12-26 | 2009-07-01 | 中国科学院声学研究所 | 一种基于位图缓存的矢量图形显示的加速方法 |
US20110109792A1 (en) * | 2009-11-11 | 2011-05-12 | Dell Products, Lp | Adaptive Display Compression for Wireless Transmission of Rendered Pixel Data |
US20190057536A1 (en) * | 2017-08-15 | 2019-02-21 | Imagination Technologies Limited | Single Pass Rendering for Head Mounted Displays |
US20200226964A1 (en) * | 2019-01-15 | 2020-07-16 | Qualcomm Incorporated | System and method for power-efficient ddic scaling utilization |
CN112862661A (zh) * | 2019-11-27 | 2021-05-28 | Arm有限公司 | 处理图形图元的方法、图形处理系统和存储介质 |
CN113439442A (zh) * | 2019-03-22 | 2021-09-24 | 华为技术有限公司 | 一种图像数据处理的装置和方法 |
WO2022030998A1 (ko) * | 2020-08-04 | 2022-02-10 | 삼성전자 주식회사 | 디스플레이를 포함하는 전자 장치 및 그의 동작 방법 |
-
2022
- 2022-09-20 CN CN202211141729.1A patent/CN115223516B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010008400A1 (en) * | 2000-01-14 | 2001-07-19 | Mitsubishi Denki Kabushiki Kaisha | Rendering processing apparatus requiring less storage capacity for memory and method therefor |
CN1653488A (zh) * | 2002-05-10 | 2005-08-10 | 比特波伊斯有限责任公司 | 显示驱动器ic、显示模块以及合并有图形引擎的电子装置 |
US20060132491A1 (en) * | 2004-12-20 | 2006-06-22 | Nvidia Corporation | Real-time display post-processing using programmable hardware |
WO2006107979A2 (en) * | 2005-04-04 | 2006-10-12 | Clairvoyante, Inc. | Pre-subpixel rendered image processing in display systems |
US20080158236A1 (en) * | 2006-12-31 | 2008-07-03 | Reuven Bakalash | Parallel graphics system employing multiple graphics pipelines wtih multiple graphics processing units (GPUs) and supporting the object division mode of parallel graphics rendering using pixel processing resources provided therewithin |
CN101470893A (zh) * | 2007-12-26 | 2009-07-01 | 中国科学院声学研究所 | 一种基于位图缓存的矢量图形显示的加速方法 |
US20110109792A1 (en) * | 2009-11-11 | 2011-05-12 | Dell Products, Lp | Adaptive Display Compression for Wireless Transmission of Rendered Pixel Data |
US20190057536A1 (en) * | 2017-08-15 | 2019-02-21 | Imagination Technologies Limited | Single Pass Rendering for Head Mounted Displays |
US20200226964A1 (en) * | 2019-01-15 | 2020-07-16 | Qualcomm Incorporated | System and method for power-efficient ddic scaling utilization |
CN113439442A (zh) * | 2019-03-22 | 2021-09-24 | 华为技术有限公司 | 一种图像数据处理的装置和方法 |
CN112862661A (zh) * | 2019-11-27 | 2021-05-28 | Arm有限公司 | 处理图形图元的方法、图形处理系统和存储介质 |
WO2022030998A1 (ko) * | 2020-08-04 | 2022-02-10 | 삼성전자 주식회사 | 디스플레이를 포함하는 전자 장치 및 그의 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN115223516B (zh) | 2022-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10614549B2 (en) | Varying effective resolution by screen location by changing active color sample count within multiple render targets | |
EP3129976B1 (en) | Varying effective resolution by screen location by altering rasterization parameters | |
US6275234B1 (en) | Display control system and method for controlling display of three-dimensional graphics data | |
KR20100004119A (ko) | 포스트-렌더링 그래픽스 오버레이 | |
CN112655025A (zh) | 处理中自适应中央窝渲染 | |
US11120591B2 (en) | Variable rasterization rate | |
US5831637A (en) | Video stream data mixing for 3D graphics systems | |
US20060146055A1 (en) | Graphics controller providing for animated windows | |
US20230419454A1 (en) | Control blurring method and apparatus, terminal device, and readable storage medium | |
KR20020001518A (ko) | 데이타 처리 시스템 내에서 전화면 안티알리아싱을 위한방법 및 장치 | |
US6445386B1 (en) | Method and apparatus for stretch blitting using a 3D pipeline | |
KR100860673B1 (ko) | 3차원 이미지 생성을 위한 이미지 생성 장치 및 방법 | |
US11302054B2 (en) | Varying effective resolution by screen location by changing active color sample count within multiple render targets | |
CN115223516B (zh) | 图形渲染与lcd驱动一体化芯片及相关方法和设备 | |
CN114697555B (zh) | 一种图像处理方法、装置、设备及存储介质 | |
EP3522530A1 (en) | System performance improvement method, system performance improvement device and display device | |
CN116348904A (zh) | 用simo方法优化gpu内核以用于利用gpu高速缓存进行缩小 | |
US5734873A (en) | Display controller with accelerated drawing of text strings | |
US12039660B1 (en) | Rendering three-dimensional content based on a viewport | |
JP6120561B2 (ja) | 図形描画装置及び図形描画プログラム | |
KR100978814B1 (ko) | 단일 애플리케이션 프로세서로 멀티 3d 그래픽을 디스플레이하는 그래픽 가속 시스템 및 그 방법 | |
JP2003187260A (ja) | 描画処理プログラム、描画処理プログラムを記録した記録媒体、描画処理装置及び方法 | |
JP2003022453A (ja) | 描画処理方法及び装置、描画処理プログラムを記録した記録媒体、描画処理プログラム | |
JP4423911B2 (ja) | 3次元描画装置および描画方法 | |
JPH09297854A (ja) | グラフィック描画装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |