CN115223488A - 数据传输方法、装置、时序控制器及存储介质 - Google Patents

数据传输方法、装置、时序控制器及存储介质 Download PDF

Info

Publication number
CN115223488A
CN115223488A CN202210603024.0A CN202210603024A CN115223488A CN 115223488 A CN115223488 A CN 115223488A CN 202210603024 A CN202210603024 A CN 202210603024A CN 115223488 A CN115223488 A CN 115223488A
Authority
CN
China
Prior art keywords
data
chip
configuration information
driving chip
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210603024.0A
Other languages
English (en)
Inventor
南帐镇
李东明
白东勋
李大浚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Eswin Computing Technology Co Ltd
Hefei Eswin IC Technology Co Ltd
Original Assignee
Beijing Eswin Computing Technology Co Ltd
Hefei Eswin IC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Computing Technology Co Ltd, Hefei Eswin IC Technology Co Ltd filed Critical Beijing Eswin Computing Technology Co Ltd
Priority to CN202210603024.0A priority Critical patent/CN115223488A/zh
Publication of CN115223488A publication Critical patent/CN115223488A/zh
Priority to US18/147,219 priority patent/US20230386427A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Abstract

本申请公开了一种数据传输方法、装置、时序控制器及存储介质，属于显示领域。在本申请中，时序控制器在对源极驱动芯片完成时钟校准之后，通过数据通道向源极驱动芯片发送配置信息，以此来对源极驱动芯片的物理层参数进行配置，从而达到优化源极驱动芯片的数据接收性能的效果。这样，后续经过优化后的源极驱动芯片能够更好的接收链路稳定序列和显示数据，从而提高图像显示质量。

Description

数据传输方法、装置、时序控制器及存储介质
技术领域
本申请涉及显示技术领域，特别涉及一种数据传输方法、装置、时序控制器及存储介质。
背景技术
显示装置通常包括显示面板和用于驱动显示面板的驱动电路。该驱动电路包括时序控制器(Timer Controller，TCON)和源极驱动(Source Driver，SD)芯片。TCON和SD芯片之间基于点对点(Point-to-Point，P2P)协议传输数据。
相关技术中，TCON和SD芯片之间连接有状态指示线和数据传输线。该状态指示线用于指示SD芯片是否需要时钟校准，该数据传输线为TCON与SD芯片之间传输数据的数据通道。当TCON基于该状态指示线确定SD芯片需要时钟校准时，通过数据通道向SD芯片发送时钟校准数据。在SD基于该时钟校准数据芯片完成时钟校准之后，TCON向SD芯片依次发送链路稳定序列(LinkStable Pattern，LSP)和显示数据。
然而，完成时钟校准后，SD芯片的数据接收性能可能较差，在这种情况下，直接向SD芯片发送LSP和显示数据，可能会导致SD芯片接收到的数据出现错误甚至丢失，从而影响图像显示质量。
发明内容
本申请提供了一种数据传输方法、装置、时序控制器及存储介质，可以在完成时钟校准之后、发送LSP和显示数据之前，通过数据通道对SD芯片进行配置，以提高图像显示质量。所述技术方案如下：
一方面，提供了一种数据传输方法，应用于TCON，所述方法包括：
向SD芯片发送时钟校准数据，所述时钟校准数据用于指示所述SD芯片进行时钟校准；
响应于所述SD芯片完成时钟校准，通过数据通道向所述SD芯片发送第一配置信息，所述第一配置信息用于指示所述SD芯片进行物理层参数的配置；
向所述SD芯片依次发送LSP和显示数据。
可选地，所述第一配置信息包括所述SD芯片的驱动电流配置信息、均衡器(Equalizer，EQ)的增益配置信息、时钟数据恢复(Clock Data Recovery，CDR)环路带宽配置信息中的至少一个。
可选地，所述向所述SD芯片依次发送LSP和显示数据之后，还包括：
响应于所述SD芯片的时钟失锁，重新向所述SD芯片发送时钟校准数据；
响应于所述SD芯片重新完成时钟校准，通过所述数据通道向所述SD芯片发送第二配置信息，所述第二配置信息用于指示所述SD芯片重新进行物理层参数的配置。
可选地，所述显示数据包括一帧数据中的任一行像素数据，所述任一行像素数据对应一个行控制指令；
所述行控制指令包括第一功耗指示信息，所述第一功耗指示信息用于指示所述TCON和所述SD芯片在水平消隐阶段是否进入低功耗模式。
可选地，所述显示数据包括一帧数据中的最后一行像素数据，所述最后一行像素数据对应一个帧控制指令；
所述帧控制指令包括第二功耗指示信息，所述第二功耗指示信息用于指示所述TCON和所述SD芯片在垂直消隐阶段是否进入所述低功耗模式。
可选地，所述数据通道有多条；所述通过数据通道向所述SD芯片发送第一配置信息，包括：
通过多条数据通道中的每条数据通道向所述SD芯片发送所述第一配置信息，其中，每条数据通道中传输的所述第一配置信息用于指示所述SD芯片对相应数据通道的物理层参数进行配置。
可选地，所述多条数据通道中至少两条数据通道中传输的所述第一配置信息不同。
另一方面，提供了一种数据传输装置，所述数据传输装置包括：
时钟校准模块，用于向SD芯片发送时钟校准数据，所述时钟校准数据用于指示所述SD芯片进行时钟校准；
配置模块，用于响应于所述SD芯片完成时钟校准，通过数据通道向所述SD芯片发送第一配置信息，所述第一配置信息用于指示所述SD芯片进行物理层参数的配置；
数据传输模块，用于向所述SD芯片依次发送链路稳定序列LSP和显示数据。
可选地，所述第一配置信息包括所述SD芯片的驱动电流配置信息、EQ的增益配置信息、CDR环路带宽配置信息中的至少一个。
可选地，所述时钟校准模块，还用于响应于所述SD芯片的时钟失锁，重新向所述SD芯片发送时钟校准数据；所述配置模块，还用于响应于所述SD芯片重新完成时钟校准，通过所述数据通道向所述SD芯片发送第二配置信息，所述第二配置信息用于指示所述SD芯片重新进行物理层参数的配置。
可选地，所述显示数据包括一帧数据中的任一行像素数据，所述任一行像素数据对应一个行控制指令；
所述行控制指令包括第一功耗指示信息，所述第一功耗指示信息用于指示所述TCON和所述SD芯片在水平消隐阶段是否进入低功耗模式。
可选地，所述显示数据包括一帧数据中的最后一行像素数据，所述最后一行像素数据对应一个帧控制指令；
所述帧控制指令包括第二功耗指示信息，所述第二功耗指示信息用于指示所述TCON和所述SD芯片在垂直消隐阶段是否进入所述低功耗模式。
可选地，所述数据通道有多条；所述配置模块主要用于：
通过多条数据通道中的每条数据通道向所述SD芯片发送所述第一配置信息，其中，每条数据通道中传输的所述第一配置信息用于指示所述SD芯片对相应数据通道的物理层参数进行配置。
可选地，所述多条数据通道中至少两条数据通道中传输的所述第一配置信息不同。
另一方面，提供了一种TCON，所述TCON包括：
处理器、用于存储处理器可执行指令的存储器和收发器；
其中，所述处理器执行所述存储器中的可执行指令以控制所述收发器来执行上述的数据传输方法。
另一方面，提供了一种计算机可读存储介质，所述存储介质内存储有计算机程序，所述计算机程序被计算机执行时实现上述所述数据传输方法的步骤。
另一方面，提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述的数据传输方法的步骤。
本申请实施例提供的技术方案带来的有益效果至少包括：
在本申请实施例中，TCON在对SD芯片完成时钟校准之后，通过数据通道向SD芯片发送配置信息，以此来对SD芯片的物理层参数进行配置，从而达到优化SD芯片的数据接收性能的效果。这样，后续经过优化后的SD芯片能够更好的接收LSP和显示数据，从而提高图像显示质量。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例中的数据传输方法所涉及的一种系统架构图；
图2是本申请实施例提供的一种数据传输方法的流程图；
图3是本申请实施例提供的一种LSP的数据结构示意图；
图4是本申请实施例提供的一种TCON和SD芯片之间传输一行像素数据的传输过程示意图；
图5是本申请实施例提供的一种TCON和SD芯片之间传输最后一行像素数据的传输过程示意图；
图6是本申请实施例提供的一种数据传输装置的结构示意图；
图7是本申请实施例提供的一种TCON的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
在对本申请实施例提供的数据传输方法进行详细地解释说明之前，先对本申请实施例涉及的实施环境进行介绍。
显示装置通常包括显示面板和用于驱动显示面板的驱动电路，该显示装置可以为液晶显示装置，也可以为其他类型的显示装置。本申请实施例提供的数据传输方法主要应用于显示装置包括的驱动电路中。如图1所示，该驱动电路包括TCON 101和多个SD芯片102。其中，每个SD芯片102用于驱动显示面板中的一个显示区域进行图像显示。该TCON 101与每个SD芯片102可以通过P2P协议建立通信连接并交互数据。例如，该P2P协议可以为时钟内嵌高速点对点接口(clock-embeddedhigh-speed point-to-pointinterface，CHPI)协议。
需要说明的是，如图1所示，TCON101与每个SD芯片102之间通过数据传输线连接。除此之外，该TCON 101还通过状态指示线与多个SD芯片102连接。其中，该数据传输线中的信号为单向传输信号，该单向传输信号由TCON 101向SD芯片传输。该状态指示线用于指示SD芯片是否需要进行时钟校准，也即用于指示SD芯片是否失锁。
在相关技术中，TCON 101在基于该状态指示线确定SD芯片需要进行时钟校准时，通过数据传输线向SD芯片发送时钟校准数据，在各个SD芯片基于TCON 101发送的时钟校准数据均完成时钟校准之后，TCON101开始依次向SD芯片102发送LSP和显示数据。
由此可见，相关技术中，TCON 101在向SD芯片发送LSP和显示数据之前，无法对SD芯片102的物理层参数进行配置，这样也就无法对SD芯片102的接收性能进行优化，从而可能导致SD芯片接收的LSP和显示数据不稳定，例如，可能会导致接收数据的误码率较高，甚至是丢失数据，从而影响图像显示质量。
基于此，本申请实施例提供了一种数据传输方法，用于实现TCON对SD芯片的物理层参数的配置。即，在SD芯片完成时钟校准之后，TCON可以通过数据传输线向SD芯片发送配置信息，以此来对SD芯片的物理层参数进行配置。这样，SD芯片可以基于TCON发送的配置信息对自身进行配置，以此来优化接收性能，从而提高后续LSP和显示数据的接收质量，进而提高图像显示质量。
接下来对本申请实施例提供的数据传输方法进行介绍。
图2是本申请实施例提供的一种数据传输方法的流程图，该方法可以应用于前述显示装置中的TCON，参见图2，该方法包括以下步骤：
步骤201：向源极驱动芯片发送时钟校准数据。
在本申请实施例中，TCON与各个SD芯片之间连接有状态指示线，在这种情况下，TCON和SD芯片在上电或复位之后，TCON可以通过检测状态指示线的电平状态来确定SD芯片是否需要进行时钟校准。在确定SD芯片需要进行时钟校准时，TCON可以通过数据传输线向各个SD芯片发送时钟校准数据。各个SD芯片在接收到TCON发送的时钟校准数据之后，从该时钟校准数据中还原出数据时钟，以此获得与TCON同步的时钟信号。
示例性地，该状态指示线也可以为单端信号线，用于指示SD芯片是否时钟失锁。例如，该状态指示线可以为从SD芯片指向TCON的单端信号线。在这种情况下，TCON和SD芯片上电或复位之后，该状态指示线默认处于第一电平状态。后续，SD芯片的时钟失锁时，也可以控制该状态指示线处于该第一电平状态。TCON在检测到该状态指示线处于该第一电平状态时，通过数据传输线向各个SD芯片发送时钟校准数据。其中，该第一电平状态用于指示时钟失锁，且该第一电平状态可以为高电平或低电平，本申请实施例对此不做限定。
其中，以任一SD芯片为例，TCON与该SD芯片之间的数据传输线包括至少一对差分信号线，每对差分信号线为一个数据通道，用于传输一对差分信号。TCON可以通过与该SD芯片之间的每个数据通道向该SD芯片发送时钟校准数据，也可以通过与该SD芯片之间的一个数据通道向该SD芯片发送时钟校准数据，本申请实施例对此不做限定。
另外，上述的时钟校准数据可以为CDR序列，SD芯片中可以包括CDR电路。SD芯片中的CDR电路在接收到CDR序列之后，从该CDR序列中还原出与TCON同步的时钟信号。
步骤202：响应于源极驱动芯片完成时钟校准，通过数据通道向源极驱动芯片发送第一配置信息，该第一配置信息用于源极驱动芯片进行物理层参数的配置。
每个SD芯片在完成时钟校准之后，也即，时钟校准成功之后，可以控制自身连接的状态指示线从第一电平状态切换至第二电平状态。其中，第二电平状态与第一电平状态不同。例如，第一电平状态为高电平，则第二电平状态为低电平；第一电平状态为低电平，则第二电平状态为高电平。当TCON检测到该状态指示线处于第二电平状态时，确定各个SD芯片均已完成时钟校准。在这种情况下，该TCON可以通过与SD芯片之间的数据传输线发送第一配置信息。
仍以任一SD芯片为例，由前述介绍可知，该TCON与该SD芯片之间连接有至少一对差分信号线，一对差分信号线为一个数据通道，基于此，该TCON可以通过与该SD芯片之间的每对差分信号线向该SD芯片传输第一配置信息，也即，通过与该SD芯片之间的每个数据通道向该SD芯片传输第一配置信息。其中，每个数据通道上传输的第一配置信息用于指示该SD芯片对相应数据通道的物理层参数进行配置。
可选地，上述每个数据通道中传输的第一配置信息可以相同。在这种情况下，SD芯片对各个数据通道的物理层参数的配置也是相同的。
可选地，如果TCON要控制各个数据通道的物理层参数的配置相同，则TCON也可以通过与该SD芯片之间的一条数据通道传输第一配置信息，而不必每条数据通道传输相同的配置信息。
可选地，上述至少两个数据通道中传输的第一配置信息可以不同。在这种情况下，不同的数据通道的物理层参数的配置不同。由于不同的数据通道的传输性能可能不同，所以，采用不同的配置信息对不同的数据通道的物理层参数进行配置，有利于SD芯片更好的优化对相应数据通道中传输的数据的接收性能。
第一配置信息可以包括SD芯片的驱动电流配置信息、EQ的增益配置信息、CDR环路带宽配置信息中的至少一个。
其中，驱动电流配置信息用于对SD芯片的驱动电流进行配置，该驱动电流是指SD芯片中的高速接收机的驱动电流。SD芯片的驱动电流与数据传输速率成正相关，因此，可以通过对SD芯片的驱动电流进行配置来更好地匹配数据传输速率，以保证数据传输的稳定性。
示例性地，该驱动电流配置信息可以为电流水平的指示信息。例如，该驱动电流配置信息可以为正常模式、电流档位1、电流档位2和电流档位3中的任一个。正常模式用于指示SD芯片将驱动电流设置为默认的电流值。电流档位1至3用于指示SD芯片将驱动电流设置为对应电流档位的电流值，每种电流档位的电流值预先设置在SD芯片中。
EQ的增益配置信息用于设置SD芯片的EQ均衡增益。EQ是用于对数据通道的幅度频率特性和相位频率特性进行校正的部件。也即，该EQ可以对SD芯片接收到的信号进行幅度、频率和相位的补偿，以此来降低接收数据的误码率。通过配置合适的SD芯片的EQ均衡增益，能够使得EQ更好的进行信号补偿，提高数据传输的准确性。示例性地，EQ的增益配置信息可以包括数据通道的EQ均衡峰值增益设定以及EQ均衡直流增益设定。
CDR环路带宽配置信息用于配置SD芯片的CDR环路带宽，该CDR环路带宽是指SD芯片包括的CDR电路的环路带宽。CDR电路包括锁相环(Phase Locking Loop，PLL)，该PLL用于对时钟信号的频率和相位进行锁定。在这种情况下，该CDR环路带宽可以为PLL的环路带宽。PLL的环路带宽是指PLL环路等效的窄带跟踪滤波器的噪声带宽，用于表征PLL环路对噪声的抑制作用，而PPL环路对噪声的抑制能力将影响PLL的锁定，也即影响SD芯片的时钟校准。示例性地，CDR环路带宽配置信息可以包括CDR环路带宽值。
在一些可能的情况中，第一配置信息还可以包括终端电阻配置信息、传输速率配置信息等。其中，对于TCON与SD芯片之间连接的任一对差分信号线，该SD芯片中均包括该对差分信号线对应的终端电阻，该终端电阻连接在该对差分信号线之间，用于进行阻抗匹配，以此来改善传输信号质量。终端电阻配置信息用于对SD芯片连接的每对差分信号线之间的终端电阻的大小进行设定。传输速率配置信息用于对TCON与SD芯片之间的数据通道的数据传输速率进行配置。
步骤203：向源极驱动芯片依次发送链路稳定序列和显示数据。
在向SD芯片发送第一配置信息之后，TCON通过数据传输线向SD芯片发送LSP。
示例性地，以任一SD芯片为例，TCON通过与该SD芯片之间的每对差分信号线向该SD芯片发送LSP，也即，每对差分信号线上均传输LSP。该SD芯片在接收到LSP之后，基于该LSP进行相位偏离校正和加扰复位，以此来为后续接收显示数据做准备。
其中，该LSP为一种特定的序列，该LSP包括2个标识码和8个数据单元。如图3所示，两个标识码可以分别为K2码和K3码。8个数据单元中的每个数据单元包括连续的4个数据包，示例性地，连续的4个数据包分别为0xea、0xeb、0xec和0xed。LSP以K2码作为起始，之后紧随至少一个数据单元，K3码可以插入至少一个数据单元后的任意两个数据包之间，用于指示加扰功能的复位。该LSP中除K码之外的各个数据包可以采用8B/10B的编码方式进行编码。
需要说明的是，TCON可以至少向该SD芯片发送五次LSP并持续1微秒以上。
在向该SD芯片发送LSP之后，TCON向该SD芯片发送显示数据。
由前述介绍可知，驱动电路中的每个SD芯片用于驱动显示面板中的一个显示区域进行图像显示。基于此，TCON获取当前待显示的一帧数据中该SD芯片所对应的显示区域的多行像素数据，基于该多行像素数据向该SD芯片发送显示数据。其中，该显示数据包括该多行像素数据中的任一行像素数据。另外，当前待显示的该帧数据可以为视频流中的视频帧数据，也可以为静态图像帧数据。
示例性地，TCON与SD芯片之间的像素数据是逐帧传输的，每一帧数据又是逐行传输的。基于此，在本申请实施例中，一行像素数据对应一个行控制指令。并且，在传输该行控制指令后紧随着传输该行像素数据。该行控制指令用于标识帧起始极性控制信号、翻转模式、低功耗模式以及SD芯片的加载信号时序等。在传输行控制指令之前还可以传输一个第一标识码，用于指示开始一行数据的传输。例如，该第一标识码为K1码。在该行像素数据传输之后还可以传输一个第二标识码，用于标识一行像素数据传输结束，也标识水平消隐阶段(Horizontal Blank Period，HBP)的开始。例如，该第二标识码为K2码。其中，水平消隐阶段是指从一行像素数据传输结束到下一行像素数据开始传输之间的间隔。在第二标识码后还可以包括固定长度的空闲数据。
在本申请实施例中，行控制指令中还可以包括第一功耗指示信息，该第一功耗指示信息用于指示在水平消隐阶段是否进入低功耗模式。
示例性地，当该行控制指令中的第一功耗指示信息为第一数值时，用于指示TCON将在水平消隐阶段进入到低功耗模式，其中，该第一数值可以为0或1。这样，TCON在传输完第二标识码之后的空闲数据后，控制传输该行像素数据的一对差分信号线处于低电平，从而进入到低功耗模式。
该SD芯片在接收到该行控制指令之后，基于该第一功耗指示信息获知在水平消隐阶段将进入到低功耗模式，这样，当该SD芯片检测到传输该行像素数据的一对差分信号线处于低电平时，也进入到低功耗模式。此时，该对差分信号线上停止数据传输。
在水平消隐阶段，TCON和该SD芯片进入到低功耗模式之后，在开始传输下一行像素数据之前，TCON从低功耗模式进入到低功耗唤醒模式。该低功耗唤醒模式为从低功耗模式重新进入数据传输状态的过渡状态。在低功耗唤醒模式下，TCON通过向该SD芯片发送时钟校准数据、配置信息和LSP来唤醒SD芯片，以便SD芯片恢复至正常工作状态来进行下一行像素数据的传输。
需要说明的是，水平消隐阶段的时长是固定的，由前述介绍也可以看出，空闲数据的发送时长、TCON和SD芯片在水平消隐阶段处于低功耗模式的时长、以及处于低功耗唤醒模式的时长的总和等于该水平消隐阶段的时长。由于空闲数据的发送时长是固定的，因此，在该水平消隐阶段，TCON和SD芯片处于低功耗唤醒模式的时长越短，则处于低功耗模式的时长越长，节电效率越高。而由于在低功耗唤醒模式下要重新进行时钟校准，所以，在本申请实施例中，TCON可以通过减少发送的时钟校准数据的个数，来减少低功耗唤醒模式的时钟校准时长。
示例性地，在本申请实施例中，TCON中存储有第二数值，该第二数值为在水平消隐阶段待发送的时钟校准数据的数量，且第二数值根据水平消隐阶段的时长确定得到。基于此，TCON在水平消隐阶段进入到低功耗模式之后，可以根据每个时钟校准数据所需要的传输时长确定传输第二数值个时钟校准数据所需的时长，基于该时长确定在水平消隐阶段进入低功耗唤醒模式的时间点，进而在该时间点进入到低功耗唤醒模式。在进入到该低功耗唤醒模式后，TCON向SD芯片发送第二数值个时钟校准数据，其中，该第二数值小于48。
在SD芯片基于接收到的时钟校准数据重新进行时钟校准之后，TCON可以向该SD芯片重新发送配置信息，其中，重新发送的配置信息可以与前述的第一配置信息相同或不同，本申请实施例对此不做限定。
在向该SD芯片重新发送配置信息之后，TCON向SD芯片再次发送LSP，以进行相位偏离校正和加扰复位操作。之后，TCON向该SD芯片继续发送显示数据，也即，继续发送下一行像素数据。
可选地，对于最后一行像素数据来说，该最后一行像素数据还对应有一个帧控制指令。该帧控制指令在最后一行像素数据传输后传输，用于对该SD芯片进行静态或动态的设定。在该最后一行像素数据和帧控制指令之间还可以传输一个第三标识码，用于指示一帧数据中的最后一行像素数据的传输完成，也即，用于指示对一帧数据的传输完成。同时该第三标识码也标识垂直消隐阶段(VertialBlank Period，VBP)的开始。例如，该第三标识码为K4码。其中，垂直消隐阶段是指从一帧数据传输结束到下一帧数据开始传输之间的间隔。另外，在帧控制指令之后还可以包括固定长度的空闲数据。
在本申请实施例中，帧控制指令中可以包括第二功耗指示信息，该第二功耗指示信息用于指示在垂直消隐阶段是否进入低功耗模式。
示例性地，当该帧控制指令中的第二功耗指示信息为第一数值时，用于指示TCON将在垂直消隐阶段进入到低功耗模式。在这种情况下，TCON在发送完帧控制指令之后的空闲数据后，控制传输像素数据的一对差分信号线处于低电平，从而进入到低功耗模式。
该SD芯片在检测到该帧控制指令中的第二功耗指示信息后，检测传输该像素数据的一对差分信号线是否处于低电平，当检测到该对差分信号线处于低电平时，也进入到低功耗模式。此时，该对差分信号线停止数据传输。
在垂直消隐阶段，TCON和该SD芯片进入到低功耗模式之后，在开始传输下一帧数据之前，TCON同样要从低功耗模式进入到低功耗唤醒模式。在低功耗唤醒模式下，TCON通过重新向该SD芯片发送时钟校准数据、配置信息和LSP来唤醒该SD芯片，以便SD芯片恢复至正常工作状态来进行下一帧数据的传输。
需要说明的是，垂直消隐阶段的时长是固定的，空闲数据的发送时长、TCON和SD芯片在垂直消隐阶段处于低功耗模式的时长、以及处于低功耗唤醒模式的时长的总和等于垂直消隐阶段的时长。由于空闲数据的发送时长是固定的，因此，在垂直消隐阶段，TCON和SD芯片处于低功耗唤醒模式下的时长越短，则处于低功耗模式的时长越长，节电效率越高。而由于在低功耗唤醒模式下要重新进行时钟校准，所以，在本申请实施例中，TCON可以通过减少发送的时钟校准数据的个数，来减少低功耗唤醒模式下的时钟校准时长。
示例性地，在本申请实施例中，TCON中存储有第三数值，该第三数值为在垂直消隐阶段待发送的时钟校准数据的数量，该第三数值根据垂直消隐阶段的时长确定得到。基于此，TCON在垂直消隐阶段进入到低功耗模式之后，可以根据每个时钟校准数据所需要的传输时长确定传输第三数值个时钟校准数据所需的时长，基于该时长确定在垂直消隐阶段进入低功耗唤醒模式的时间点，进而在该时间点进入到低功耗唤醒模式。在进入到该低功耗唤醒模式后，TCON向第一SD芯片发送第三数值个时钟校准数据，其中，该第三数值小于4000。
在SD芯片基于接收到的时钟校准数据重新进行时钟校准之后，TCON可以重新向该SD芯片发送配置信息，该配置信息可以与前述的第一配置信息相同或不同，也可以与前述水平消隐阶段发送的配置信息相同或不同，本申请实施例对此不做限定。
在重新向SD芯片发送配置信息之后，TCON向该SD芯片再次发送LSP，以进行相位偏离校正和加扰复位操作。之后，TCON开始向该SD芯片继续传输显示数据，也即传输下一帧数据中的第一行像素数据。
图4是本申请实施例示出的一种TCON和SD芯片之间传输一行像素数据的传输过程示意图。其中，该行像素数据不为SD芯片对应的多行像素数据中的最后一行像素数据。如图4所示，该行像素数据以K1码为起始，用于指示一行像素数据的传输开始。在K1码之后的是行控制指令(CTRL_L)，该行控制指令中携带有第一功耗指示信息(LKSLEEPH＝1)，该第一功耗指示信息为1，用于指示在水平消隐阶段进入到低功耗模式。在行控制指令之后即为该行像素数据。该行像素数据之后为K2码，用于指示该行像素数据结束，水平消隐阶段开始。在K2码之后为空闲(IDLE)数据，之后TCON和SD芯片进入到低功耗模式。之后，TCON从确定的进入到低功耗唤醒模式的时间点开始，向SD芯片重新发送时钟校准数据，其中，发送的时钟校准数据的个数小于48个。SD芯片基于接收到时钟校准数据重新进行时钟校准。在SD芯片完成时钟校准之后，TCON依次向该SD芯片发送配置信息和LSP，并在发送LSP之后，重新开始下一行像素数据的发送。
图5是本申请实施例提供的另一种TCON和SD芯片之间传输一行像素数据的示意图。其中，该行像素数据为一帧数据中SD芯片对应的最后一行像素数据。该行像素数据以K1码为起始，用于指示一行像素数据的传输开始。在K1码后为行控制指令(CTRL_L)。在行控制指令之后即为该行像素数据。如图5所示，该行像素数据后为K4码，用于指示该SD芯片对应的最后一行像素数据传输结束。K4码后为帧控制指令(CTRL_F)，用于指示垂直消隐阶段的开始。帧控制指令之后为空闲数据，之后TCON和SD芯片进入到低功耗模式。之后，TCON从确定的进入到低功耗唤醒模式的时间点开始，向SD芯片重新发送时钟校准数据，其中，发送的时钟校准数据的个数小于4000个。SD芯片基于接收到的时钟校准数据重新进行时钟校准。在SD芯片完成时钟校准之后，TCON依次向该SD芯片发送配置信息和LSP，并在发送LSP之后，重新开始下一帧像素数据的发送。
可选地，在一些可能的情况中，SD芯片在接收数据的过程中可能会出现时钟失锁的问题，在这种情况下，SD芯片重新进行时钟校准。其中，当SD芯片检测到时钟失锁，控制状态指示线处于第一电平状态。TCON在检测到状态指示线处于第一电平状态时，重新向SD芯片发送时钟校准数据，以便SD芯片重新进行时钟校准。在SD芯片完成时钟校准之后，TCON通过数据通道向SD芯片发送第二配置信息，该第二配置信息用于重新对SD芯片进行物理层参数的配置。之后，TCON向SD芯片发送LSP和显示数据。其中，第二配置信息可以与前述的任一配置信息相同或不同。
在本申请实施例中，SD芯片完成时钟校准之后，TCON在向SD芯片发送LSP和显示数据之前，先通过数据通道向SD芯片发送配置信息，以此来对SD芯片的物理层参数进行配置，从而优化SD芯片的接收性能，进而提高后续数据传输质量，提升图像显示质量。
另外，在本申请实施例中，当TCON在水平消隐阶段唤醒SD芯片时，可以向SD芯片发送数量小于48的时钟校准数据，当在垂直消隐阶段唤醒SD芯片时，向SD芯片发送数量小于4000的时钟校准数据，以此缩短TCON和SD芯片处于低功耗唤醒模式的时长，从而延长处于低功耗模式的时长，提高节电效率。
接下来，对本申请实施例提供的数据传输装置进行介绍。
参见图6，本申请实施例提供了一种数据传输装置600，该数据传输装置600可以应用于TCON中，该装置600包括：
时钟校准模块601，用于向SD芯片发送时钟校准数据，时钟校准数据用于指示SD芯片进行时钟校准；
配置模块602，用于响应于SD芯片完成时钟校准，通过数据通道向SD芯片发送第一配置信息，第一配置信息用于指示SD芯片进行物理层参数的配置；
数据传输模块603，用于向SD芯片依次发送LSP和显示数据。
可选地，第一配置信息包括SD芯片的驱动电流配置信息、EQ的增益配置信息、CDR环路带宽配置信息中的至少一个。
可选地，时钟校准模块601，还用于响应于SD芯片的时钟失锁，重新向SD芯片发送时钟校准数据；配置模块602，还用于响应于SD芯片重新完成时钟校准，通过数据通道向SD芯片发送第二配置信息，第二配置信息用于指示SD芯片重新进行物理层参数的配置。
可选地，显示数据包括一帧数据中的任一行像素数据，任一行像素数据对应一个行控制指令；其中，行控制指令包括第一功耗指示信息，第一功耗指示信息用于指示TCON和SD芯片在水平消隐阶段是否进入低功耗模式。
可选地，显示数据包括一帧数据中的最后一行像素数据，最后一行像素数据对应一个帧控制指令；其中，帧控制指令包括第二功耗指示信息，第二功耗指示信息用于指示TCON和SD芯片在垂直消隐阶段是否进入低功耗模式。
可选地，TCON和SD芯片之间的数据通道有多条；
配置模块602主要用于：
通过多条数据通道中的每条数据通道向SD芯片发送第一配置信息，其中，每条数据通道中传输的第一配置信息用于指示SD芯片对相应数据通道的物理层参数进行配置。
可选地，多条数据通道中至少两条数据通道中传输的第一配置信息不同。
综上所述，在本申请实施例中，SD芯片完成时钟校准之后，TCON在向SD芯片发送LSP和显示数据之前，先通过数据通道向SD芯片发送配置信息，以此来对SD芯片的物理层参数进行配置，从而优化SD芯片的接收性能，进而提高后续数据传输质量，提升图像显示质量。
需要说明的是，上述实施例提供的数据传输装置在传输数据时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的数据传输装置与数据传输方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
图7是本申请实施例提供的一种TCON700的结构框图。如图7所示，该TCON700包括有：处理器701、收发器702和存储器703。
其中，处理器701可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable LogicArray，可编程逻辑阵列)中的至少一种硬件形式来实现。
收发器702用于接收或发送信号。
存储器703可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。在一些实施例中，存储器703中的非暂态的计算机可读存储介质用于存储至少一个指令，其中，该至少一个指令用于被处理器701所执行以控制收发器702实现本申请实施例中提供的数据传输方法。
本领域技术人员可以理解，图7中示出的结构并不构成TCON700的限定，可以包括比图示更多或更少的组件，或者组合某些组件，或者采用不同的组件布置。
本申请实施例还提供了一种非临时性计算机可读存储介质，当所述存储介质中的指令由TCON执行时，使得TCON能够执行上述实施例提供的数据传输方法。
本申请实施例还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例提供的数据传输方法。
需要说明的是，本申请实施例所涉及的信息(包括但不限于用户设备信息、用户个人信息等)、数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)以及信号，均为经用户授权或者经过各方充分授权的，且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准。例如，本申请实施例中涉及到的显示数据等都是在充分授权的情况下获取的。
以上所述并不用以限制本申请实施例，凡在本申请实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请实施例的保护范围之内。

Claims (16)

1.一种数据传输方法，其特征在于，应用于时序控制器，所述方法包括：
向源极驱动芯片发送时钟校准数据，所述时钟校准数据用于指示所述源极驱动芯片进行时钟校准；
响应于所述源极驱动芯片完成时钟校准，通过数据通道向所述源极驱动芯片发送第一配置信息，所述第一配置信息用于指示所述源极驱动芯片进行物理层参数的配置；
向所述源极驱动芯片依次发送链路稳定序列和显示数据。
2.根据权利要求1所述的方法，其特征在于，所述第一配置信息包括所述源极驱动芯片的驱动电流配置信息、均衡器的增益配置信息、时钟数据恢复环路带宽配置信息中的至少一个。
3.根据权利要求1所述的方法，其特征在于，所述向所述源极驱动芯片依次发送链路稳定序列和显示数据之后，还包括：
响应于所述源极驱动芯片的时钟失锁，重新向所述源极驱动芯片发送时钟校准数据；
响应于所述源极驱动芯片重新完成时钟校准，通过所述数据通道向所述源极驱动芯片发送第二配置信息，所述第二配置信息用于指示所述源极驱动芯片重新进行物理层参数的配置。
4.根据权利要求1-3任一所述的方法，其特征在于，所述显示数据包括一帧数据中的任一行像素数据，所述任一行像素数据对应一个行控制指令；
所述行控制指令包括第一功耗指示信息，所述第一功耗指示信息用于指示所述时序控制器和所述源极驱动芯片在水平消隐阶段是否进入低功耗模式。
5.根据权利要求1-3任一所述的方法，其特征在于，所述显示数据包括一帧数据中的最后一行像素数据，所述最后一行像素数据对应一个帧控制指令；
所述帧控制指令包括第二功耗指示信息，所述第二功耗指示信息用于指示所述时序控制器和所述源极驱动芯片在垂直消隐阶段是否进入所述低功耗模式。
6.根据权利要求1所述的方法，其特征在于，所述数据通道有多条；
所述通过数据通道向所述源极驱动芯片发送第一配置信息，包括：
通过多条数据通道中的每条数据通道向所述源极驱动芯片发送所述第一配置信息，其中，每条数据通道中传输的所述第一配置信息用于指示所述源极驱动芯片对相应数据通道的物理层参数进行配置。
7.根据权利要求6所述的方法，其特征在于，所述多条数据通道中至少两条数据通道中传输的所述第一配置信息不同。
8.一种数据传输装置，其特征在于，所述装置包括：
时钟校准模块，用于向源极驱动源极驱动芯片发送时钟校准数据，所述时钟校准数据用于指示所述源极驱动芯片进行时钟校准；
配置模块，用于响应于所述源极驱动芯片完成时钟校准，通过数据通道向所述源极驱动芯片发送第一配置信息，所述第一配置信息用于指示所述源极驱动芯片进行物理层参数的配置；
数据传输模块，用于向所述源极驱动芯片依次发送链路稳定序列和显示数据。
9.根据权利要求8所述的装置，其特征在于，所述第一配置信息包括所述源极驱动芯片的驱动电流配置信息、均衡器的增益配置信息、时钟数据恢复环路带宽配置信息中的至少一个。
10.根据权利要求8所述的装置，其特征在于，
所述时钟校准模块，还用于响应于所述源极驱动芯片的时钟失锁，重新向所述源极驱动芯片发送时钟校准数据；
所述配置模块，还用于响应于所述源极驱动芯片重新完成时钟校准，通过所述数据通道向所述源极驱动芯片发送第二配置信息，所述第二配置信息用于指示所述源极驱动芯片重新进行物理层参数的配置。
11.根据权利要求8-10任一所述的装置，其特征在于，所述显示数据包括一帧数据中的任一行像素数据，所述任一行像素数据对应一个行控制指令；
所述行控制指令包括第一功耗指示信息，所述第一功耗指示信息用于指示所述时序控制器和所述源极驱动芯片在水平消隐阶段是否进入低功耗模式。
12.根据权利要求8-10任一所述的装置，其特征在于，所述显示数据包括一帧数据中的最后一行像素数据，所述最后一行像素数据对应一个帧控制指令；
所述帧控制指令包括第二功耗指示信息，所述第二功耗指示信息用于指示所述时序控制器和所述源极驱动芯片在垂直消隐阶段是否进入所述低功耗模式。
13.根据权利要求8所述的装置，其特征在于，所述数据通道有多条；
所述配置模块主要用于：
通过多条数据通道中的每条数据通道向所述源极驱动芯片发送所述第一配置信息，其中，每条数据通道中传输的所述第一配置信息用于指示所述源极驱动芯片对相应数据通道的物理层参数进行配置。
14.根据权利要求13所述的装置，其特征在于，所述多条数据通道中至少两条数据通道中传输的所述第一配置信息不同。
15.一种时序控制器，其特征在于，所述时序控制器包括处理器、收发器和存储器；
所述存储器中存储有所述处理器的可执行指令；
所述处理器用于执行所述可执行指令，以控制所述收发器执行权利要求1-7任一项所述的数据传输方法。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被计算机执行时实现权利要求1-7任一所述数据传输方法。
CN202210603024.0A 2022-05-30 2022-05-30 数据传输方法、装置、时序控制器及存储介质 Pending CN115223488A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210603024.0A CN115223488A (zh) 2022-05-30 2022-05-30 数据传输方法、装置、时序控制器及存储介质
US18/147,219 US20230386427A1 (en) 2022-05-30 2022-12-28 Data transmission method, timing controller, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210603024.0A CN115223488A (zh) 2022-05-30 2022-05-30 数据传输方法、装置、时序控制器及存储介质

Publications (1)

Publication Number Publication Date
CN115223488A true CN115223488A (zh) 2022-10-21

Family

ID=83607621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210603024.0A Pending CN115223488A (zh) 2022-05-30 2022-05-30 数据传输方法、装置、时序控制器及存储介质

Country Status (2)

Country Link
US (1) US20230386427A1 (zh)
CN (1) CN115223488A (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483908A (zh) * 2009-02-18 2009-07-15 王翥 无线传感器网络节点
US20120185717A1 (en) * 2009-09-16 2012-07-19 Samsung Electronics Co., Ltd. Apparatus and method for reducing power consumption in portable terminal
US20120242628A1 (en) * 2011-03-23 2012-09-27 Zhengyu Yuan Scalable Intra-Panel Interface
US20130205155A1 (en) * 2011-12-09 2013-08-08 Huawei Technologies Co., Ltd. Method and apparatus for implementing low power consumption for data switching device, and data switching device thereof
US20150131543A1 (en) * 2013-11-08 2015-05-14 Mediatek Singapore Pte. Ltd. Communication device and frequency offset calibrating method
CN107369415A (zh) * 2016-05-11 2017-11-21 思博半导体股份有限公司 图像通信装置
US20180061365A1 (en) * 2016-08-30 2018-03-01 Samsung Electronics Co., Ltd. Display apparatus and method of executing calibration therein
CN108694917A (zh) * 2017-06-09 2018-10-23 京东方科技集团股份有限公司 数据传输方法、组件及显示装置
CN109036300A (zh) * 2017-06-09 2018-12-18 京东方科技集团股份有限公司 配置信息设置方法、组件及显示装置
WO2019104947A1 (zh) * 2017-11-28 2019-06-06 华为技术有限公司 系统级芯片、通用串行总线主设备、系统及唤醒方法
US20190341000A1 (en) * 2018-05-03 2019-11-07 Novatek Microelectronics Corp. Integrated circuit and anti-interference method thereof
CN111477158A (zh) * 2020-05-25 2020-07-31 京东方科技集团股份有限公司 数据传输方法及其组件、显示装置
US20210193005A1 (en) * 2019-12-24 2021-06-24 Silicon Works Co., Ltd. Display driving device and display device including the same
US20210193002A1 (en) * 2019-12-24 2021-06-24 Silicon Works Co., Ltd. Display driving device and display device including the same
US20210193004A1 (en) * 2019-12-24 2021-06-24 Silicon Works Co., Ltd. Display driving device and display device including the same

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483908A (zh) * 2009-02-18 2009-07-15 王翥 无线传感器网络节点
US20120185717A1 (en) * 2009-09-16 2012-07-19 Samsung Electronics Co., Ltd. Apparatus and method for reducing power consumption in portable terminal
US20120242628A1 (en) * 2011-03-23 2012-09-27 Zhengyu Yuan Scalable Intra-Panel Interface
US20130205155A1 (en) * 2011-12-09 2013-08-08 Huawei Technologies Co., Ltd. Method and apparatus for implementing low power consumption for data switching device, and data switching device thereof
US20150131543A1 (en) * 2013-11-08 2015-05-14 Mediatek Singapore Pte. Ltd. Communication device and frequency offset calibrating method
CN107369415A (zh) * 2016-05-11 2017-11-21 思博半导体股份有限公司 图像通信装置
US20180061365A1 (en) * 2016-08-30 2018-03-01 Samsung Electronics Co., Ltd. Display apparatus and method of executing calibration therein
CN108694917A (zh) * 2017-06-09 2018-10-23 京东方科技集团股份有限公司 数据传输方法、组件及显示装置
CN109036300A (zh) * 2017-06-09 2018-12-18 京东方科技集团股份有限公司 配置信息设置方法、组件及显示装置
WO2019104947A1 (zh) * 2017-11-28 2019-06-06 华为技术有限公司 系统级芯片、通用串行总线主设备、系统及唤醒方法
US20190341000A1 (en) * 2018-05-03 2019-11-07 Novatek Microelectronics Corp. Integrated circuit and anti-interference method thereof
US20210193005A1 (en) * 2019-12-24 2021-06-24 Silicon Works Co., Ltd. Display driving device and display device including the same
US20210193002A1 (en) * 2019-12-24 2021-06-24 Silicon Works Co., Ltd. Display driving device and display device including the same
US20210193004A1 (en) * 2019-12-24 2021-06-24 Silicon Works Co., Ltd. Display driving device and display device including the same
CN111477158A (zh) * 2020-05-25 2020-07-31 京东方科技集团股份有限公司 数据传输方法及其组件、显示装置

Also Published As

Publication number Publication date
US20230386427A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US7836199B2 (en) System and method for multilane link rate negotiation
US9847891B2 (en) System and method for detecting reuse of an existing known high-speed serial interconnect link
US20150220472A1 (en) Increasing throughput on multi-wire and multi-lane interfaces
US20070057865A1 (en) Display driving circuit, display device, display system and method of driving display devices
US11023409B2 (en) MIPI D-PHY receiver auto rate detection and high-speed settle time control
CN103106861A (zh) 在显示装置中传输数据的方法
US10454725B1 (en) C-PHY receiver equalization
WO2017065923A1 (en) Methods to avoid i2c void message in i3c
US20220137695A1 (en) Power consumption reduction in usb redrivers and repeaters
CN111477158A (zh) 数据传输方法及其组件、显示装置
CN113038584B (zh) 一种用于无线传感网络的数据传输方法、系统
CN107623557B (zh) 与射频集成电路进行数字通信的基带集成电路及其设备
CN115223488A (zh) 数据传输方法、装置、时序控制器及存储介质
CN113422620A (zh) 通信速率控制方法、装置、设备和可读存储介质
US11961451B2 (en) Data transmission method, timing controller, and storage medium
CN115842588A (zh) 一种信号传输方法、装置及存储介质
US20150312006A1 (en) Method for managing communications between two devices mutually connected via a serial link, for example a point-to-point serial interface protocol
CN104796181A (zh) 短波双天线数字化通信系统及其自动接收校验方法
US7849209B2 (en) System and method for link rate negotiation
WO2022205237A1 (zh) 链路训练方法及相关设备
CN115203104B (zh) 数据传输方法、时序控制器、源极驱动芯片及系统
US10013304B2 (en) Electrical apparatus, control device and communication method that control communications performed at different communication rates
US20110164667A1 (en) Method and System for the Serial Transmission of Data
CN113411467B (zh) 多通道链路管理方法、装置和视频图像处理设备
CN217789686U (zh) 一种qsgmii信号传输丢包处理电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 101, floor 1, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176

Applicant after: Beijing yisiwei Computing Technology Co.,Ltd.

Applicant after: Hefei Yisiwei Computing Technology Co.,Ltd.

Address before: Room 101, floor 1, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176

Applicant before: Beijing yisiwei Computing Technology Co.,Ltd.

Applicant before: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd.

CB02 Change of applicant information